DE3131322A1 - Integrierte halbleiterschaltungsvorrichtung - Google Patents

Integrierte halbleiterschaltungsvorrichtung

Info

Publication number
DE3131322A1
DE3131322A1 DE19813131322 DE3131322A DE3131322A1 DE 3131322 A1 DE3131322 A1 DE 3131322A1 DE 19813131322 DE19813131322 DE 19813131322 DE 3131322 A DE3131322 A DE 3131322A DE 3131322 A1 DE3131322 A1 DE 3131322A1
Authority
DE
Germany
Prior art keywords
resistance
output
field effect
gate
misfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813131322
Other languages
English (en)
Inventor
Yoshibumi Kodaira Tokyo Ando
Hisahiro Koganei Tokyo Moriuchi
Takashi Tachikawa Tokyo Sakamoto
Sumiaki Fuchu Tokyo Takei
Kanji Mitaka Tokyo Yoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Publication of DE3131322A1 publication Critical patent/DE3131322A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Protection Of Static Devices (AREA)

Description

BESCHREIBUNG
Die Erfindung bezieht sich auf eine integrierte Halbleiterschaltungsvorrichtung und richtet sich im besonderen auf eine integrierte Halbleiterschaltungsvorrichtung (im folgenden kürz als "MISIC" bezeichnet), die aus Isolierschicht-Feldeffekttransistoren (im folgenden kurz als ."MISFETs" bezeichnet) aufgebaut ist.
Bei Transport und Handhabung gelangt oftmals infolge von statischer Reibungselektrizität eine anomal hohe Spannung an die externen Anschlüsse eines MISIC. Üblicherweise hat der Gate-Isolationsfilm eines MISFET eine so geringe Durchbruchspannung, daß es zu einem Durchbruch kommt, wenn die anomal hohe Spannung an die zugehörige Gate-Elektrode gelegt wird.
Zur Verhinderung des Durchbruchs ist daher üblicherweise ein Gate-Schutzelement bzw. eine Gate-Schutzschaltung in dem MISIC so vorgesehen, daß sie dessen MISFET für den Empfang eines externen Signals entspricht.
Es hat sich jedoch gezeigt, daß die anomal hohe Spannung nicht hur zu einem Durchbruch des Gate-Isolationsfilms des Signalempfangs-MISFET-, sondern auch desjenigen des Ausgangs-MISFET des MISIC führt. Das Ergebnis ist, daß mit dem Durchbruch seines Signalausgangs-MISFET der MISIC im wesentlichen unwirksam wird, obwohl der Signalempfangs-MISFET durch das Vorsehen der Gate-Schutzeinrichtung an seinoji externen Signalempfangsanschluß gegen die anomal hohe Spannung geschützt ist. ' .
Ziel der Erfindung ist daher die Schaffung einer integrierten Halbleiterschaltungsvorrichtung, bei welcher der Signalausgangs-MISFET gegen eine anomal hohe Spannung geschützt ist.
Ein weiteres Ziel der Erfindung ist die Schaffung einer integrierten Halbleitervorrichtung, die hoch inte-
griert werden kann und verbesserte Zuverlässigkeit aufweist.
Bei der integrierten Halbleiterschaltung gemäß der Erfindung ist die Gate-Elektrode des Signalausgangs-MISFET, bei weichern die als Ausgangselektrode wirkende Drain- oder Source-Elektrode mit einem, externen Signalausgangsanschluß verbunden ist,- über eine Widerstandseinrichtung mit einer Treibereinrichtung verbunden.
Selbst wenn zufällig die anomale hohe -Spannung an dem externen Signalerzeugungsanschluß gelangt, ist der Gate-Isolationsfilm des Signalausgangs-MISFET über die Widerstandseinrichtung ges.chützt.
Eine solche anomal hohe Spannung kann unbeabsichtigt an irgendeinen der externen Anschlüsse gelegt werden. Daher ist in Fällen, wo die integrierte Halbleiterschaltungsvorrichtung mit mehreren externen Signalausgangsanschlüssen versehen ist, die Widerstandseinrichtung für jeden der Signalausgangs-MISFETs vorgesehen,die dazu verwendet werden, Signale den einzelnen Signalausgangsanschlüssen zuzuführen. Diese Signalausgangs-MISFETs können Aufbau von Ausgangspufferschaltungen verschiedener Arten, wie Inverter-NICHT-ODER-und NICHT-UND-Schaltungstypen, sein.
Wie aus der folgenden Beschreibung noch deutlich wird, besteht die Gefahr eines Durchbruchs des Gate-Isolationsfilms infolge einer anomal hohen Spannung insbesondere in einem Signalerzeugungs-MISFET, bei welchem die parasitäre Kapazität zwischen seiner Gate-Elektrode und seiner Ausgangselektrode relativ vermindert ist, etwa einem Siliziumgate-MISFET, der nach der Selbstausrichtungstechnik hergestellt ist. Die Erfindung zeigt ihre Vorteile also vor allem, wenn sie bei einer integrierten Halbleiterschaltungsvorrichtung vorgesehen ist, die Signalausgangs-MISFETs enthält, die nach der Selbstausrichtungstechnik hergestellt sind.
Ausführungsformen der Erfindung werden im folgenden in Verbindung mit der beigefügten Zeichnung beschrieben. Auf dieser ist bzw. sind-
Figur 1- ein Schaltbild einer ersten Ausführungsform der Erfindung,
Figur 2 ein Ersatzschaltbild derselben, Figur 3 ein Wellenformdiagramm zur Erläuterung eines dielektrischen Durchbruchs,
- Figur 4 eine Kennlinie, die den Zusammenhang zwischen dem
einzustellenden Widerstandswert eines Widerstands R. und der Kanalbreite W eines MISFET wiedergibt, Figuren 5 und 6 Schaltbilder weiterer Ausführungsformen der Erfindung, .
Figur 7 eine Draufsicht, welche die eine Ausgangspufferschaltung aufbauenden MISFETs zeigt, und ' Figuren 8 und 9 Schnitte längs der Linien A-A' und B-B' der Figur 7.
Figur 1 ist ein Schaltbild einer Ausgangspufferschaltung OB und einer Treiberschaltung DA, die beide als integrierte Halbleiterschaltungsvorrichtung gemäß einer ersten Ausführungsform der Erfindung aufgebaut sind.
Die Ausgangspufferschaltung OB ist aus einem .N-Kanal-MISFET Q3 und einem P-Kanal-MISFET Q4 aufgebaut. Source und Substrat-Gate des N-Kanal-MISFET Q3 sind mit dem die Versorgungsspannung erhältenden externen Anschluß T.. einer integrierten Halbleiterschaltungsvorrichtung IC verbunden, und ebenso sind-Source und Substrat-Gate des P-Kanal-MISFET Q4 mit einem externen Anschluß T_ verbunden, an dem das Referenzpotential der Schaltung geliefert wird.
Die Drains der MISFETs Q3 und Q4 sind miteinander verbunden und bilden so den Ausgangsanschluß der Ausgangspufferschaltung OB. Dieser Ausgangsanschluß ist, wie gezeigt, über einen Widerstand R . mit einem externen Signalausgangsanschluß T2 verbunden.
Die Gates der MISFETs Q- und Q4 sind ebenfalls miteinander verbunden und bilden so den Eingangsanschluß der Ausgangspufferschaltung OB.
Die Treiberschaltung DA ist aus einem N-Kanal-MISFKT Q- und einem P-Kanal-MISFET Q2 aufgebaut.
Diese MISFETs Q1 und Q~ sind ähnlich wie die MISFETs Qo und Q. zwischen den Anschlüssen T1 und T3 in Reihe geschaltet.
Der Ausgangsanschluß der Treiberschaltung DA und der Eingangsanschluß der Ausgangspuf-ferschaltung OB sind, wie gezeigt, über einen Widerstand R. miteinander verbunden.
Wie aus der folgenden Beschreibung noch deutlich wird, ist der Aufbau des Widerstands R. so vorgesehen, daß keine hohe Streukapazität zwischen ihm und der Spannungsversor-
1Q gungsverdrahtung oder dergleichen der Schaltung errichtet wird. Im Gegensatz dazu ist der Aufbau des Widerstands R so vorgesehen, daß eine verhältnismäßig hohe Streukapazität zwischen ihm und der Spannungsversorgungsverdrahtung oder dergleichen der Schaltung errichtet wird.
Figur 7 ist eine Draufsicht der die Ausgangspufferschaltung OB der Figur 1 aufbauenden integrierten Halbleiter schaltungsvorrichtung. Die Figuren 8 und 9 sind Schnitte längs der Linie A-A1 und B-B' der Figur 7. In Figur 7 ist dabei die Ausgangspufferschaltung OB wie üblich in einem Abschnitt in der Nähe der Seitenlinie SL eines Halbleitersubstrats 1 angeordnet.
Ohne daß dies einschränkend zu verstehen sein soll, ist das Halbleitersubstrat 1 aus einem N-Siliziumeinkristall . einer Dicke von ungefähr 200 μπι und eines spezifischen Widerstands von 10 ficm und mit zur (100)-Fläche paralleler Hauptfläche aufgebaut.
Auf der Hauptfläche des HalbleiterSubstrats 1 ist ein P-Trogbereich 3 mit dem in Figur 7 strichdoppelpunktiert angedeuteten Muster und einer Tiefe von ungefähr 8 ym ausge-" bildet. Ein ebenfalls in Figur 7 strichdoppelpunktiert angedeuteter Abschnitt 41 des P-Trogbereichs 3 wird dazu verwendet, als N-Kanal-MISFET-ausbildender Bereich zu wirken.
Ähnlich werden andere ebenfalls in Figur 7 strichdoppelpunktiert angedeutete Abschnitte 42 und 43 dazu verwendet, als halbleiterwiderstandsausbildender Bereich bzw. P-Kanal-MISFET-ausbildender Bereich zu wirken.
Die Oberflächen des P-Trogbereichs 3 und des Halbleitersubstrats 1 mit Ausnahme der elementbildenden Bereiche 41, 42 und 43 werden, wie aus Figur 8 ersichtlich, beispielsweise mit einem Feld-Isolationsfilm 2' bzw. 2 aus Siliziumoxid verhältnismäßig hoher Dicke abgedeckt.
Der Feldisolationsfilm 2 wird nach der bekannten selektiven Wärmeoxidatiönstechnik, ohne daß dies einschränkend zu verstehen ist, in einer Dicke von ungefähr 1,2 ym hergestellt.
TO Die Oberfläche des P-Trogbereichs 3,. die den elementbildenden Bereich 41 bilden soll, wird, wie in Figur 8 ge-. zeigt, mit N-Halbleiterbereichen 41a und 41c zur Schaffung der Source-Bereiche des N-Kanal-Ausgangs-MISFET sowie mit einem N-Halbleiterbereich 41b zur Schaffung des Dfain-Bereichs deselben so ausgebildet, daß alle diese Bereiche 41a, 41b und 41c eine Tiefe von ungefähr 1 ym haben.
Die Oberfläche des P-Trogbereichs 3 zwischen den N-Halbleiterbereichen 41a, 41b und 41c wird über einen Gate-Isolations film 8 aus Siliziumoxid der relativ geringen Dicke von ungefähr 70 bis 80 nm mit einer Gate-Elektrode 41d aus polykristallinem N-Silizium einer Dicke von ungefähr 850 nm ausgebildet. Die so ausgebildete Gate-Elektrode 41d wird, wie mit gestrichelten Linien in Figur 7 angedeutet, auf den dicken Feld-Isolationsfilm 2 ausgedehnt,der den elementbildenden Bereich 41 umgibt.
Die Oberfläche des HalbleiterSubstrats 1 wird, wie in Figur δ gezeigt, mit einem Isolationsfilm aus Siliziumoxid der relativ großen Dicke von ungefähr 0,9 ym ausgebildet. Dieser so hergestellte Isolationsfilm 5 wird als Zwischenschichtisolator für eine MehrSchichtenverdrahtung verwendet. Dieser Isolationsfilm 5 wird wie mit den X in Figur 7 angedeutet, mit Öffnungen ausgebildet, über die die Halbleiterbereiche und darunterliegenden polykristallinen Siliziumschichten nach außen freiliegen.
Mit den durch die im Isolationsfilm 5 ausgebildeten Öffnungen freiliegenden HalbleJbterbereichen 41a und 41c wird eine Source-Elektrode 41 e, .die eine aufgedampfte Alu-
miniumschicht einer Dicke von ungefähr 1 ym beispielsweise ist, verbunden. Die so ausgebildete Source-Elektrode 41e geht, wie in Figur 7 zu sehen, in die Spannungsversorgungsver-•drahtungsschicht 63 über, die gleichzeitig mit der Source-Elektrode 41 e ausgebildet wird und sich auf den dicken Feld-Isolationsfilm' 2 erstreckt. Die Source-Elektrode 41 e ist dabei an einem Öffnungsabschnitt C1 mit dem P-Trogbereich 3 verbunden. Auf diese Weise wird dieser P-Trogbereich 3, der als das Substrat-Gate des N-Kanal-MISFET wirkt, auf dem Potential der Spannungsversorgungsverdrahtung 63 gehalten.
Mit dem N-Halbleiterbereich 41b ist außerdem eine als Aluminiumschicht ausgebildete Drain-Elektrode 41f verbunden. Die so ausgebildete Drain-Elektrode 41f geht in eine Ausgangsverdrahtungsschicht 64 über, die auf den Feld-Isolationsfilm 2 erstreckt ist.
Auf dem Halbleitersubstrat 1, wo es den elementbildenden Bereich 43 bilden soll, sind P-HaIbleiterbereiche 43a bis 43e zur Verwendung als Source- und Drain-Bereiche der P-Kanal-Ausgangs-MISFET ausgebildet. Die Oberfläche des Halbleitersubstrats 1 zwischen den P-HaIbleiterbereichen 43a bis 43e ist über einen verhältnismäßig dünnen Gate-Oxidfilm einer Dicke von ungefähr 70 bis 80 nm mit einer Gate-Elektrode 43f aus polykristallinem P-Silizium einer Dicke von ungefähr 350 nm versehen. Das Muster der so hergestellten "Gate-Elektrode 43f ist in Figur 7 gestrichelt gezeichnet. Die Gate-Elektrode 43f ist auf den dicken Feld-Oxidfilm 2 erstreckt.
Mit den P—Halbleiterbereichen 43b und 43d, d.h. den Drain-Bereichen, ist eine Drain-Elektrode 43g, die eine Schicht aus aufgedampften Aluminium ist, verbunden. Diese Drain-Elektrode 43g ist über den Isolationsfilm 5 auf den Feld-Öxidfilm 2 erstreckt und geht in die Ausgangsverdrahtungsschicht 6 4 über.
Mit den P-Halbleiterbereichen 43a, 43c und 43e, d.h.
den Source-Bereichen, ist eine Source-Elektrode 43h verbunden. Die so verbundene Source-Elektrode 43h ist über den
_ γι _ -- '■■
Isolationsfilm 5 auf den Feld-Oxidfilm 2 erstreckt und geht .in eine Spannungsversorgungsverdrahtungsschicht 65, die eine Schicht aus aufgedampften Aluminium ist, über. Die Source-Elektrode 43h ist mit dem Halbleitersubstrat 1 über einen Öffnungsabschnitt C-, verbunden, der in dem Isolationsfilm 5 und dem darunterliegenden Feld-Oxidfilm 2 ausgebildet ist. Dadurch wird das als das Substrat-Gate des P-Kanal-MISFET wirkende Halbleitersubstrat 1 auf dem Potential der Verdrahtungsschicht 65 gehalten.
Die Gate-Elektrode 41 d aus polykristallinem N-Silizium und die Gate-Elektrode 43f aus polykristallinem P-Silizium sind miteinander, wie in den Figuren 7 und 9 gezeigt, über eine Verdrahtungsschicht 62 verbunden.
Auf dem Feld-Oxidfilm 2 ist über den Isolationsfilm eine Verdrahtungs-Schicht 61, die eine aufgedampfte Aluminiumschicht ist, ausgebildet. Diese Verdrahtungsschicht 61 wird als Ausgangsleitung der Treiberschaltung DA (Figur 1)' verwendet. Bei der in Figur 7 gezeigten Ausführungsform sind die Verdrahtungsschichten 61 und 62 nicht direkt miteinander verbunden, obwohl sie relativ nahe beeinanderliegen.
Gemäß der soweit beschriebenen Erfindung ist zur Verbindung der Verdrahtungsschichten 61 und 62 eine Widerstandsschicht 44 auf dem Feld-Oxidfilm 2 ausgebildet. Der Widerstandsf ilm 44 ist so ausgebildet, daß sein einer Anschluß im wesentlichen aus der Verdrahtungsschicht 61 und sein anderer " Anschluß im wesentlichen aus der Verdrahtungsschicht 62 aufgebaut ist.
Um die Anzahl der IC-Herstellungsschritte nicht zu erhöhen, sind Widerstandsschicht 44 und Gate-Elektrode 41d aus der identischen polykristallinen N-Siliziumschicht hergestellt, wenn dies auch keine Einschränkung ist.
Die Widerstandsschicht 44 muß, wie noch aus der folgenden Beschreibung deutlich wird, einen verhältnismäßig hohen Widerstand haben. Um diesem Erfordernis gerecht zu werden, ist wie in Figur 7 gezeigt, die effektive Länge der Widerstandsshicht 44 durch.Vorsehen eines gefalteten'Musters erhöht.
Beispielsweise wird für den Fall einer polykristallinen N-Siliziumschicht mit einem Schichtwiderstand von ungefähr 60 Ohm die Widerstandsschicht 44 mit einer Breite von ungefähr 4 ym und einer effektiven Länge von immerhin ungefähr 300 pm vorgesehen. Dafür nimmt die Widerstandsschicht 44 einen Widerstandswert von ungefähr 4,5 Kiloohm an.
Diese Widerstandsschicht 44 muß kein solches gefaltetes Muster haben, wenn der Teil der polykristallinen Siliziumschicht, der als Widerstandsmaterial verwendet werden soll,
10. eine verhältnismäßig niedrige Konzentration eines die Lei-tung bestimmenden Fremdstoffs enthält, wenn der Anschlußabschnitt der Ausgangsverdrahtungsschicht 61 in genügendem Abstand von der Verdrahtungsschicht ausgebildet werden kann, usw.
Für die zwischen Widerstandsschicht 44 und Halbleitersubstrat 1 zu errichtende parasitäre Kapazität ist ein geringer Wert wünschenswert. Hierzu ist die Widerstandsschicht 44, wie weiter oben beschrieben, über den dicken Feldoxidfilm 2 auf dem Halbleitersubstrat 1 ausgebildet.
Gemäß Figur 7 ist die Ausgangsverdrahtungsschicht 64 der Ausgangspufferschaltung mit dem einen Anschluß eines Halbleiterwiderstandsbereichs 42a verbunden, der aus einem •P-Siliziumbereich aufgebaut ist, der mit dem Halbleitersubstrat 1 einen. PN-Übergang bildet. Der Halbleiterwiderstandsbereich 42a ist so ausgebildet, daß er einen verhältnismäßig geringen Widerstand von ungfähr 200 Ω beispielsweise hat. Mit dem anderen Anschluß des Halbleiterwiderstandsbereichs 42a ist eine Verdrahtungsschicht verbunden, die eine Schicht aus aufgedampftem Aluminium ist, die in einen Anschlußflecken 66 übergeht.
Der beschriebene Halbleiteraufbau läßt sich nach einer bekannten Herstellungstechnik gewinnen.
Die Halbleiterbereiche 41a bis 41c, die den N-Kanal-Ausgangs-MISFET aufbauen, werden nach der Selbstausrichtungstechnik hergestellt, die die Gate-Elektrode 41d als Maske bei der Fremdstoffeinführung verwendet. Im einzelnen wird
nach Ausbildung des P-Trogbereichs 3, des Feld-OxidfUras 2 und des Gate-Oxidfilms 8 nach dem bekannten Verfahren beispielsweise eine polykristalline Siliziumschicht auf der Hauptfläche des Halbleitersubstrats 1 etwa durch CVD (d.h.
. 5 chemische Gasphasenabscheidung) ausgebildet. Dann wird die polykristalline Siliziumschicht selektiv so geätzt, daß die Schichten 41d, 43f, 44 usw. in." der vorliegenden Form stehen bleiben.. Auf der Hauptfläche des HalbleiterSubstrats 1 wird durch CVD ein Siliziumoxidfilm ausgebildet. Der Siliziumoxidfilm wird von dem elementbildenden Bereich 41 .
sowie den polykristallinen Siliziumschichten 41d und 44 durch selektive Ätzung entfernt. Dabei wird derjenige Teil des elementbildenden Bereichs 41, der nicht von der polykristallinen Siliziumschicht 41d abgedeckt ist, freigelegt. Dann werden die polykristallinen Siliziumschichten 41d und 44und der elementbildende Bereichs 41 mit einem N-Fremdstoff etwa durch Fremdstoffdiffusion dotiert. Als Ergebnis werden die N-Halbleiterbereiche 41a bis 41c auf dem elementbildenden Bereich 41 ausgebildet.
Da der überlapp zwischen den N-Halbleiterbereichen 41a bis 41c und der Gate-Elektrode 41d durch die Selbstausrichtungstechnik vermindert ist, wird nicht mehr als eine verhältnismäßig geringe parasitäre Kapazität zwischen den N-Halbleiterbereichen 41a bis 41c und der Gate-Elektrode 41d errichtet.
In ähnlicher Weise sind die den P-Kanal-Ausgangs-MISFET aufbauenden Halbleiterbereiche 43a bis 43e mit der Gate-Elektrode 43f ausgerichtet. Beispielsweise werden in dem Zustand, in dem die polykristallinen Siliziumschichten 41d und 44 und der elementbildende Bereich 41 mit dem Siliziumoxidfilm bedeckt sind, die polykristalline Siliziumschicht 43f und der elementbildende Bereich 43 mit einem P-Fremdstoff, etwa Bor, dotiert. Gleichzeitig damit in einem Vorgang wird auch der elementbildende Bereich 42 mit einem P-Fremdstoff dotiert. Daher wird nicht mehr als eine ähnlich geringe parasitäre Kapazität zwischen den Halbleiterbereichen
43a bis 43e des P-Kanal-MISFET und der Gate-Elektrode 43f errichtet.
Ohne daß dies einschränkend zu verstehen ist, wird das Halbleitersubstrat auf dem (nicht gezeigten) Lappenabschnitt eines Leitungsrahmens angebracht, wobei der Anschlußfleck und ein Leitungsteil des Leitungsrahmens nach bekannter Bond-Technik miteinander verbunden werden. Dann werden das Halbleitersubstrat und der Leitungsrahmen beispielsweise in Kunstharz eingegossen, womit-die gewünschte Vorrichtung fertig ist.
Der Grund, warum mit der Schaltung und dem Aufbau der vorliegenden Ausführunsform ein Durchbruch des Gate-IsolationsfiIms verhindert werden kann, wird aus der folgenden Beschreibung der durchgeführten Untersuchungen hinsichtlich des Durchbruchphänomens des Ausgangs-MISFET verständlich.
Der dielektrische Durchbruch kann sowohl am P- als auch, am N-Kanal-Ausgangs-MISFET stattfinden. Des leichteren Verständnisses wegen erfolgt die folgende Beschreibung jedoch nur für den einen der Ausgangs-MISFETs. Figur 2 zeigt ein Ersatzschaltbild zum P-Kanal-Ausgangs-MISFET, das zur Erläuterung, des dielektrischen Durchbruchs verwendet wird. Die Schaltungsteile, die im folgenden nicht erläutert werden, sind dabei in'Figur 2 gestrichelt angedeutet.
In Figur 2 besteht ein Kondensator C. aus der parasitären Kapazität, wie sie zwischen dem externen Anschluß-T des Bondfleckens 66 oder dergleichen und dem auf Massepotantial befindlichen Anschluß T0 existiert. Ein Kondensator C , be-
3 out
steht aus einer Verdrahtungskapazität, die in die Ausgangsleitung eingesetzt ist, welche die miteinander verbundenen Drains der MISFETs Q3 und Q. und den Widerstand R . mit einander verbindet. Ein Kondensator C, besteht aus einer
as
parasitären Kapazität, die zwischen Drain und Source des MISFET Q4 liegt und im wesentlichen aus der PN-Übergangskapazität zwischen den Drains der MISFETs Q_ und Q. und dem Halbleitersubstrat besteht. Ein Kondensator C , besteht
aus einer parasitären Kapazität zwischen Gate und Drain des MISFET Q., mit anderen Worten der Überlappkapazität zwischen Gate und Drain desselben. Ein Kondensator C besteht aus
gs
einer parasitären Kapazität, d.h. Überlappkapazität zwischen Gate und Source des MOSFET Q.. Ferner besteht ein Kondensator C. aus der Ausgangskapazität der Treiberschaltung DA und ist aus der Verbindungskapazität zwischen den Drains der MISFETs Q. und Q- und dem Substrat aufgebaut. Eine Diode D ist dabei eine Diode, die aus dem PN-Übergang zwischen Drain und Substrat aufgebaut ist.
In dem beschriebenen Ersatzschaltbild liegen die Kondensatoren C ' und C, parallel zueinander. Ferner liegen die in Reihe liegenden Kondensatoren C ,und C parallel zu den Kondensatoren C , und C-, , die ihrerseits wiederum
out ds'
parallel zueinander liegen. ·
Der Widerstand R . bildet zusammen mit den Kondensa-
out
toren C und C, im wesentlichen eine Integrierschaltung.
Der Kondensator C -, zwischen Drain und Gate und der Kondensator C zwischen Gate und Source des Ausgangs-MISFET Q4 bilden im wesentlichen eine kapazitive Spannungsteilerschaltung, die als Eingangsspannung die auf die Drain des Ausgangs-MISFET Q. gegebene Spannung erhält.
Ohne daß dies einschränkend zu verstehen ist, ist der Ausgangs-MISFET Q. als Ergebnis der Tatsache, daß sein Gat'e-Isolationsfilm eine Dicke von ungefähr 7O bis 80 nm beispielsweise hat, so aufgebaut, daß seine- Gate-Durchbruchs-Stehspannung ungefähr 80 V beträgt.
Die Kapazitäten der Kondensatoren C , und C , die als · Überlapp-MIS-Kapazität des nach der Selbstausrichtungstechnik hergestellten Ausgangs-MISFET wirken, werden deutlich niedrig. Diese Kapazitäten betragen beispielsweise ungefähr 0,01 pF für einen MISFET mit einer Kanallänge von 6 ym und einer Kanalbreite von ungefähr 50 ym.
In dem so aufgebauten IC hat die Kapazität des Kondensators C, im wesentlichen einen Wert von ungefähr 1 bis 2 pF.beispiels-
weise, während die Kapazitäten der Kondensatoren C , und
C. im wesentlichen einen solchen von ungefähr 0,2 pF haben.
Der Kondensator C. hat eine deutlich.höhere Kapazität, beispielsweise 0,5 bis VpF, als es diejenige der Kondensatoren C , und C des Ausgangs-MISFET ist, trotz der Tatsache, daß die die Treiberschaltung DA aufbauenden MISFETs üblicherweise mit deutlich geringerer Größe als der Ausgangs-MISFET hergestellt werden, weil sie im wesentlichen aus der PN-Übergangskapäzität besteht.
Die Spannungsquelle zur Erzeugung der anomal hohen Spannung, etwa der Reibungselektrizität kann durch einen Kondensator C simuliert werden, der über einen Schalter SW durch eine Gleichspannungsquelle E zu laden ist. Ohne daß dies einschränkend zu verstehen ist, hat die Kapazität des Kondensators C einen Wert von einigen 1O bis einigen 100 pF, beispielsweise 200 pF und die Ausgangsspannung der Gleichspannungsquelle E einen Wert von mehreren 100 V7 beispielsweise -250 V.
Der Ausgangszustand vor Anlegen der anomal hohen Spannung an den externen Anschluß T- ist beispielsweise durch gleiches Potential an Gate, Drain und Source des MISFET Q4 gegeben.
Wenn die anomal hohe Spannung auf den externen Anschluß T2 gegeben wird und damit die Drain des Ausgangs-MISFET Q. eine hohe Spannung annimmt, erscheint als Folge der kapazitiven Spannungsteilung eine Spannung zwischen Drain und Gate des Ausgangs-MISFET Q..
Wenn man den Widerstand R. aus der beschriebenen Ausführungsform wegdenkt, liegen die Kondensatoren C. und C im wesentlichen parallel zueinander. Da der Kondensator C. den beschriebenen hohen Wert hat, wird der zusammengesetzte Wert der Kondensatoren C. und C weit höher als derjenige
xn 5
des Kondensators C -,. Die Folge ist, daß bei nicht vorhandenem Widerstand R. eine Spannung, die im wesentlichen gleich der Drain-Spannung ist, zwischen Gate und Drain des MISFET Q4 angelegt wird. Das Ergebnis ist ein Durchbruch des Gate-Isolationsfilms des MISFET Q4 durch die an dessen Drain gelegte anomal hohe Spannung.
Wenn dagegen wie in der dargestellten Schaltung der Widerstand R. vorgesehen ist/ können die Kondensatoren
C _ und C. während des Anliegens der anomal hohen Spannung gs m
im wesentlichen isoliert werden, so daß das kapazitive Spannungsteilerverhältnis erhöht werden kann.
Die Folge ist, daß, wenn der MISFET Q4 an seiner Drain eine anomale Spannung Vn erhält, die Gate-Spannung unabhängig von der Existenz des Kondensators C. auf einen . Wert angehoben werden kann, der durch das Kapazitätsver^ hältnis der Kondensatoren C -, und C und durch die Spannung
gd .gs c^
V~ bestimmt wird. Die Kondensatoren C -, und C nehmen im D gd gs
wesentlichen zueinander gleiche Kapazitäten an. Das Ergebnis ist, daß die zwischen Gate und Drain des MISFET' Q^ angelegte Spannung auf im wesentlichen, den halben Wert der Spannung Vn abgesenkt werden kann. Folglich läßt sich die Durchbruch-Stehspannung des MISFET Q. auf einen. Wert ver^ bessern, der zweimal so hoch ist wie in dem Fäll,, wo der Widerstand R. nicht vorgesehen ist. Es kommt mit anderen Worten zu keinem Durchbruch des Gate-Isolationsfilms, bis die Drain-Spannung Vn einen Wert überschreitet, der zweimal so hoch wie die Stehspannung zwischen Gate und Drain ist. Obwohl dies nicht einschränkend zu verstehen ist, wird
die durch den Widerstand R. und den Kondensator C. be-
xn zn
stimmte Zeitkonstante auf einen verhältnismäßig hohen Wert eingestellt, verglichen mit der Anstiegszeitkonstanten der Drain-Spannung des MISFET Q-, die durch den Widerstand R '
— 4 OU "C,
die Kondensatoren C-, und C . usw. bestimmt wird.
ds out
Figur 3 zeigt ein Beispiel des Einschwingverhaltens der Drain-Spannung Vn und· einer Gate-Spannung VG, wenn die anomale Spannung auf den Anschluß T2 gegeben wird. . Wie aus Figur 3 ersichtlich, steigt die Drain-Spannung Vn mit der Zeitkonstanten, die durch den Widerstand R , , die Kondensatoren C, und C usw. bestimmt wird, während die Gate-Spannung V„ mit dem halben Gradienten ansteigt. Die Drain-Spannung Vn wird, wie durch die gestrichelte Kurve in Figur 3 angegeben, durch den Durchbruch der aus dem
PN-Übergang zwischen Drain und Substrat des MISFET Q4 aufgebauten Diode D abgesenkt. Die Diode D enthält dabei einen (nicht gezeigten) Reihenwiderstand, der im wesentlichen aus dem Substrat aufgebaut ist. Als Ergebnis wird, selbst wenn die Diode D.den hohen Wert von ungefähr 50 V als Durchbruchspannung V„ hat, die Drain-Spannung V^ soweit angehoben, daß sie diese Durchbruchspannung V überschreitet.
Wenn dabei der Widerstand R. nicht vorgesehen ist, wird die Gate-Spannung VG des MISFET Q. im wesentlichen auf 0 V gehalten, so daß er nicht-leitend gehalten wird. Das Ergebnis ist, daß die Drain-Spannung VD nur durch den Durchbruch der Diode D abgesenkt wird. Wenn dagegen der Widerstand R-^n wie bei der beschriebenen Schaltungsausführungsform vorgesehen ist, wird der MISFET Q4 leitend gemacht,' wenn seine Gate-Spannung V auf im wesentlichen die Hälfte ' der Drain-Spannung VD angehoben wird. Das Ergebnis ist, daß sich die Entladungsgeschwindigkeit, der Drain-Spannung Vr beschleunigen läßt.
Wenn sich also der Anstieg der Drain-Spannung V drücken läßt,' kann die Durchbruch-Stehspannung weiter verbessert werden.
Figur 4 zeigt eine Kurve, welche die Beziehung zwischen dem durch jene Simulation bestimmten Widerstand R. und der Größe des MISFET darstellt.
In Figur 4 bezeichnet die Abszisse die Kanalbreite -W (ym) des Ausgangs-MISFET und die Ordinate den Widerstandswert (kfl) des Widerstands R. . Die Kurve gibt den Widerstand zur Erzielung einer dielektrischen Durchbruchfestigkeit von 250 V wieder.
Der Ausgangs-MISFET ist dabei so hergestellt, daß er eine Gate-Durchbruchsfestigkeit von 80 V hat. Der Ausgangs-MISFET hat außerdem eine vorgegebene Kanallänge von 6 ym. Die Kapazitäten der im Ausgangs-MISFET verwendeten Kondensatoren C- und C sind proportional zur Kanalbreite W. Die Kondensatoren C , und C haben beispielsweise eine Kapazität von ungefähr 0,013 pF für eine Kanalbreite von 50 μπι.
Wie sich aus Figur 4 ergibt, werden mit Zunahme der
Kanalbreite W die· Kapazitäten der Kondensatoren G , und C
■ gd . gs
entsprechend erhöht, was ihre Werte bezüglich desjenigen des Kondensators C. ebenfalls erhöht, so daß der Wert des Widerstands R.- niedrig sein kann.
Dabei ist bei dieser Simulation der Widerstandswert ■ des Widerstands R , auf 200 Ω eingestellt. Die anderen Kondensatoren sind mit solchen Kapazitäten vorgesehen, wie sie oben beschrieben wurden. Ferner ist obige Beschreibung gleichermaßen auch anwendbar auf den N-Kanal-MISFET Q3, der durch eine positive Spannung dielektrischen durchgebrochen wird.
Da die Gates der Ausgangs-MISFETs mit Widerständen versehen sind, damit ihr dielektrischer .Durchbruch verhindert werden kann, ist bei der beschriebenen Schaltungsausführung die Ausgangsstromleistung nicht geopfert, so daß ihre Integration nicht verschlechtert ist.
Da der Wert des Widerstands R. zu ungefähr 2'· bis 6 kfi gewählt wird, ist es dabei wünschenswert, daß er, wie beschrieben aus einer leitenden Polysiliziumschicht aufgebaut ist. Da der Widerstand R. , wie aus obiger Beschreibung hervorgeht, die Gate-Spannung V„ geeignet gegen die anomale Spannung anhebt, ist es wünschenswert, daß eine parasitäre Kapazität mit dem Halbleitersubstrat so klein wie möglich ist.
Daher ist es wünschenswert, daß der Widerstand R. , wie in Figur 7 gezeigt, auf dem Feld-Oxidfilm ausgebildet ist.
Andererseits ist der Widerstand R . nicht notwendigerweise unverzichtbar, er ist aber als Hilfsschutzeinrichtung für eine Verhinderung, des Durchbruchs des Gate-Isolätionsfilms verhältnismäßig wirkungsvoll. Der Widerstand R , ergibt für die integrierte Schaltung im wesentlichen seinen eigenen Widerstandswert zusammen mit einer parasitären Kapazität, die zwischen ihm und dem Halbleitersubstrat ausgebildet ist, wodurch verhältnismäßig zufriedenstellend die steile Spitze der an die Drains der Ausgangs-MISFETs gehenden anomalen hohen Spannung beseitigt wird.Auf den Widerstand R±n
könnte dabei durch ausreichendes Erhöhen des Schutzeffekts durch den Widerstand R verzichtet, werden. In einem solchen Fall ergäben sich jedoch die folgenden Problerne. Der Widerstand R . müßte einen verhältnismäßig hohen Widerstandswert von einigen 1OO Ohm bis einigen Kiloohm
haben. Ein Widerstand R . mit einem solch • " .. ■ out
standswert würde jedoch den Ausgangsstrom der Ausgangspuff erschaltung übermäßig begrenzen. Wenn man die Größen der Ausgangs-MISFETs, die die Ausgangspufferschaltung auf- . · bauen, erheblich erhöht, könnte der Wert des Widerstandes · R . entsprechend gesenkt und damit der gewünschte Ausgangsstrom erreicht werden. In einem solchen Fall ist jedoch die Größe der Ausgangspufferschaltung anomal erhöht.
Die beschriebenen Probleme lassen sich mit dem Aufbau, bei welchem der Widerstand R. zum Schütze des Gate-Isolationsfilms verwendet wird, beseitigen.
Wie oben beschrieben, ist für den Widerstand R . einerseits erforderlich, daß er einen verhältnismäßig niedrigen Wert hat und andererseits, daß seine parasitäre Kapazität so hoch ist, daß sich ein ausreichender Integriervorgang • ergibt.
Aus diesem Grunde ist wünschenswert, daß, wie in Figur gezeigt, der Widerstand R . aus einer Halbleiterwiderstandsschicht mit PN-Übergang zwischen ihr und Halbleitersubstrat aufgebaut ist.
Die Erfindung beschränkt sich nicht auf die bislang beschriebe Ausführungsform, sondern kann als Schaltungstyp der Ausgangspufferschaltung eine Inverterschaltung verwenden, welche, wie in Figur 5 gezeigt, eine Last aus einem Verarmungs-MISFET Q1- und einen Ausgangs-MISFET, etwa einen Anreicherungs-MISFET Qg enthält. Die Last kann dabei so abgewandelt sein, daß der Verarmungs-MISFET durch einen Anreicherungs-MISFET ersetzt ist, oder so, daß sie aus dem monolithischen IC weggelassen ist,, um damit eine Offen-Drain-Ausgangsschaltung aufzubauen.
Wie in Fig. 6 gezeigt, sind ferner in der mit einer Inverterschaltung IN versehenen invertierten Gegentaktausgangsschaltung die Source eines Ausgangs-MISFET Q7 und die Drain eines Ausgangs-MISFET Qg miteinander und mit dein externen Anschluß T verbunden. Bei dieser Ausführungsform sind die Gates der MISFETsQ7 und Qß mit Widerständen
R. 1 und R. verbunden,
m m
Ferner sollte die Ausgangspufferschaltung nicht auf den Inverter begrenzt sein, sondern kann aus irgendeiner Gate-Schaltung wie NICHT-ODER oder NICHT-UND oder Offen-Drain-MOSFETs., aufgebaut sein.
Dr.Ki/Ug

Claims (10)

; ; Γ>ΔΤ CN^TAN WAtT 1 ■ - SCHIFF ν. FÜNER STREHL SCH Ü BEL-HÜ PH"' * EBBINGHAUS FINCK MARIAHILFPLATZ 2 4 3, MÜNCHEN 9O POSTADRESSE: POSTFACH SB O1 6O, D-8O00 MÜNCHEN 95 HITACHI ,."LTD. ' 7. August 1981 HITACHI MICROCOMPUTER ENGINEERING LTD. DEA-25 542 Integrierte Halbleiterschaltungsvorrichtung PATENTANSPRÜCHE
1./ Integrierte Halbleiterschaltungsvorrichtung, gekennzeichnet durch einen externen Anschluß (T „), einen Isollerschicht-FoldeffekU:ransjßtor (bzw. einen MISFET) mit einer ersten Ausgangselektrode und einer zweiten Ausgangselektrode, die mit dem externen Anschluß verbunden ist, und mit einer Gate-Elektrode zur Erzeugung von Signalen, eine Treiberschaltung (DA) zur Erzeugung eines auf die Gate—Elektrode des Metall-Isolator-Halbleiter-Feldeffekttransistors zu gebenden Treibersignals,und eine erste Widerstandseinrichtung (R. ), die zwischen der Gate-Elektrode und einer
Ausgangselektrode der Treiberschaltung angeschlossen ist. J
2. Vorrichtung nach Anspruch 1, gekennzeichnet durch eine zwischen der zweiten Ausgangselektrode und dem externen Anschluß (T2) angeschlossene zweite Wider-
Standseinrichtung (R , ) .
3. Vorrichtung nach Anspruch 2, dadurch g e. k e η η zeichnet , daß der Widerstandswert der zweiten Widerstandseinrichtung (R ) kleiner als derjenige der ersten Widerstandseinrichtung (R. ) gewählt ist.
4. · Vorrichtung nach Anspruch 3, dadurch. g e k e η η - zeichnet, daß die erste Widerstandseinrichtung (R. ) aus"einer über einen Isolationsfilm (2) auf einem Halbleitersubstrat (1), in dem der Isolierschicht-Feldeffekttransistor ausgebildet ist, ausgebildeten Widerstandsschicht aufgebaut ist.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Isolierschicht-Feldeffekttransistor (Q.,) eine Gate-Elektrode aus einer polykristallinen Siliziumschicht (41d) und mit der Gate-Elektrode selbstausgerichtete Source- und-Drain-Bereiche (41a bis 41c) aufweist, und daß die Widerstandsschicht (44) eine polykristalline Siliziumschicht eines ersten Leitungstyps ist.
6.· Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Widerstandseinrichtung (R out) aus einem Halbleiterwiderstandsbereich (42a) ausgebildet ist, der mit dem Halbleitersubstrat einen PN-Übergang bildet.
;: ::--;.t:-: Ί \ I313-T322
7. Vorrichtung nach Anspruch 4, dadurch g e k e η η - ' ζ e ich η et , daß die erste Widerstandseinrichtung
(R. ) in einem gefalteten Muster ausgebildet ist.
8. Integrierte Halbleiterschaltungsvorrichtung, gekennzeichnet durch externe Anschlüsse, P-Kanal- und N-Kanal-Isolierschicht-Feldeffekttransistoren (Q3, Q*) deren Drain-Elektroden mit den externen Anschlüssen zur Erzeugung von Signalen verbunden sind, eine Treiberschaltung (DA) zur Erzeugung von auf die Gate-Elektroden der Isolierschicht-Feldeffekttransistoren zu gebenden Treibersignalen, und ein erstes Widerstandselement (R. ), das aus einer polykristallinen Siliziumschicht hergestellt und zwischen den Gate-Elektroden und dem AusgangsanSchluß der Treiber- . schaltung angeschlossen ist.
9. Vorrichtung.nach Anspruch 8, gekennzeichnet durch eine zweite Widerstandseinrichtung (R ,), die zwischen den Drain-Elektroden der Isolierschicht-Feldeffekttransistoren (Q3/ Q4) und den externen Anschlüssen angeschlossen ist.
10. Integrierte Halbleiterschaltüngsyorrichtung mit einer Anzahl von Isolierschicht-Feldeffekttransistoren zur Erzeugung von Ausgangssignalen, einer Anzahl von externen Anschlüssen zur Aufnahme von von den Isolierschicht-Feldeffekttransistoren abgegebenen Ausgangssignalen, und einer
Treiberschaltung zur Zuführung von Treibersignalen an die Gate-Elektroden der Isolierschicht-Feldeffekttransistoren, dadurch gekennzeichnet , daß eine Anzahl von Widerstandselemepten vorgesehen ist, die zwischen den Ausgängen der Treiberschaltung und den betreffenden Gates der Isolierschicht-Feldeffekttransistoren angeschlossen
■sind.
DE19813131322 1980-08-20 1981-08-07 Integrierte halbleiterschaltungsvorrichtung Withdrawn DE3131322A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11351880A JPS5737876A (en) 1980-08-20 1980-08-20 Semiconductor integrated circuit apparatus

Publications (1)

Publication Number Publication Date
DE3131322A1 true DE3131322A1 (de) 1982-04-22

Family

ID=14614368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813131322 Withdrawn DE3131322A1 (de) 1980-08-20 1981-08-07 Integrierte halbleiterschaltungsvorrichtung

Country Status (8)

Country Link
US (1) US4514646A (de)
JP (1) JPS5737876A (de)
KR (1) KR880001592B1 (de)
DE (1) DE3131322A1 (de)
GB (1) GB2089611B (de)
HK (1) HK54486A (de)
IN (1) IN154168B (de)
MY (1) MY8600736A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3703838A1 (de) * 1987-02-07 1988-08-25 Hanning Elektro Werke Ansteuerverfahren zum schutz von mos-leistungstransistoren an induktiven lasten

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027145A (ja) * 1983-07-25 1985-02-12 Hitachi Ltd 半導体集積回路装置
NL8302963A (nl) * 1983-08-24 1985-03-18 Cordis Europ Inrichting voor het selectief meten van ionen in een vloeistof.
CA1228894A (en) * 1983-08-24 1987-11-03 Hendrikus C.G. Ligtenberg Apparatus for selectively measuring ions in a liquid
JPS6066049U (ja) * 1983-10-12 1985-05-10 日本電気株式会社 Ｃ−ｍｏｓ型電界効果トランジスタ
JPS6115198A (ja) * 1984-06-30 1986-01-23 ヤマハ株式会社 情報入力装置
US4692781B2 (en) * 1984-06-06 1998-01-20 Texas Instruments Inc Semiconductor device with electrostatic discharge protection
US4760292A (en) * 1986-10-29 1988-07-26 Eta Systems, Inc. Temperature compensated output buffer
FR2636481B1 (fr) * 1988-09-14 1990-11-30 Sgs Thomson Microelectronics Diode active integrable
US4990802A (en) * 1988-11-22 1991-02-05 At&T Bell Laboratories ESD protection for output buffers
US5041741A (en) * 1990-09-14 1991-08-20 Ncr Corporation Transient immune input buffer
JP2517177B2 (ja) * 1991-02-13 1996-07-24 松下電器産業株式会社 音響発生装置
GB9414261D0 (en) * 1994-07-14 1994-08-31 Motorola Gmbh MOS N-channel transistor protection
US5833824A (en) * 1996-11-15 1998-11-10 Rosemount Analytical Inc. Dorsal substrate guarded ISFET sensor
JPH11136111A (ja) * 1997-10-30 1999-05-21 Sony Corp 高周波回路
US6765774B2 (en) * 2001-12-28 2004-07-20 Iwatt, Inc. High impedance insertion system for blocking EMI

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2143029A1 (de) * 1970-09-18 1972-03-23 Rca Corp Halbleiterschaltungsbaustein
DE2106312B2 (de) * 1970-02-13 1973-01-11 Schutzschaltung zum schutz von feldeffekttransistoren
US3746946A (en) * 1972-10-02 1973-07-17 Motorola Inc Insulated gate field-effect transistor input protection circuit
DE2348432A1 (de) * 1973-09-26 1975-04-10 Siemens Ag Elektronischer mos-fet-baustein mit mehreren signalempfangsanschluessen
DE2607891A1 (de) * 1975-03-26 1976-09-30 Hitachi Ltd Steuereingangsschaltung fuer einen feldeffekttransistor mit isolierter steuerelektrode
FR2323232A1 (fr) * 1975-09-08 1977-04-01 Siemens Ag Montage pour proteger les entrees de circuits mos integres
DE2707744A1 (de) * 1976-02-24 1977-09-01 Philips Nv Halbleiteranordnung mit sicherungsschaltung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1170705A (en) * 1967-02-27 1969-11-12 Hitachi Ltd An Insulated Gate Type Field Effect Semiconductor Device having a Breakdown Preventing Circuit Device and a method of manufacturing the same
JPS5422862B2 (de) * 1974-11-22 1979-08-09
JPS5189392A (de) * 1975-02-03 1976-08-05
US4160923A (en) * 1975-02-05 1979-07-10 Sharp Kabushiki Kaisha Touch sensitive electronic switching circuit for electronic wristwatches
US4209713A (en) * 1975-07-18 1980-06-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated
GB1558502A (en) * 1975-07-18 1980-01-03 Tokyo Shibaura Electric Co Semiconductor integrated circuit device
JPS5299786A (en) * 1976-02-18 1977-08-22 Agency Of Ind Science & Technol Mos integrated circuit
US4066918A (en) * 1976-09-30 1978-01-03 Rca Corporation Protection circuitry for insulated-gate field-effect transistor (IGFET) circuits
JPS5369589A (en) * 1976-12-03 1978-06-21 Mitsubishi Electric Corp Insulating gate type field effect transistor with protective device
JPS5376679A (en) * 1976-12-17 1978-07-07 Nec Corp Semiconductor device
JPS5910587B2 (ja) * 1977-08-10 1984-03-09 株式会社日立製作所 半導体装置の保護装置
JPS5529108A (en) * 1978-08-23 1980-03-01 Hitachi Ltd Semiconductor resistance element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2106312B2 (de) * 1970-02-13 1973-01-11 Schutzschaltung zum schutz von feldeffekttransistoren
DE2143029A1 (de) * 1970-09-18 1972-03-23 Rca Corp Halbleiterschaltungsbaustein
US3746946A (en) * 1972-10-02 1973-07-17 Motorola Inc Insulated gate field-effect transistor input protection circuit
DE2348432A1 (de) * 1973-09-26 1975-04-10 Siemens Ag Elektronischer mos-fet-baustein mit mehreren signalempfangsanschluessen
DE2607891A1 (de) * 1975-03-26 1976-09-30 Hitachi Ltd Steuereingangsschaltung fuer einen feldeffekttransistor mit isolierter steuerelektrode
FR2323232A1 (fr) * 1975-09-08 1977-04-01 Siemens Ag Montage pour proteger les entrees de circuits mos integres
DE2707744A1 (de) * 1976-02-24 1977-09-01 Philips Nv Halbleiteranordnung mit sicherungsschaltung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3703838A1 (de) * 1987-02-07 1988-08-25 Hanning Elektro Werke Ansteuerverfahren zum schutz von mos-leistungstransistoren an induktiven lasten

Also Published As

Publication number Publication date
JPS641067B2 (de) 1989-01-10
GB2089611B (en) 1984-08-01
IN154168B (de) 1984-09-29
KR830006822A (ko) 1983-10-06
HK54486A (en) 1986-08-01
KR880001592B1 (ko) 1988-08-24
GB2089611A (en) 1982-06-23
US4514646A (en) 1985-04-30
MY8600736A (en) 1986-12-31
JPS5737876A (en) 1982-03-02

Similar Documents

Publication Publication Date Title
DE4136406B4 (de) Verfahren zur Herstellung einer CMOS-Halbleitereinrichtung
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE19651247C2 (de) Eingabe/Ausgabeschutzschaltung
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE4123436C2 (de) Halbleitervorrichtung mit einem BiCMOS-Element und zugehöriges Herstellungsverfahren
DE10331541A1 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür
DE3131322A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE102004022376A1 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Auswerten des Herstellungsprozesses für eine Halbleitervorrichtung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3530897A1 (de) Integrierte halbleiterschaltung
DE2707843B2 (de) Schutzschaltungsanordnung für einen Feldeffekttransistor
DE69022945T2 (de) Halbleitereingangsschutzvorrichtung.
DE19804568A1 (de) Feldeffekttransistor mit isoliertem Gate und Verfahren zu dessen Ansteuerung
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE60037559T2 (de) Herstellungsverfahren für ein Halbleiter-Bauelement
DE3801526C2 (de)
DE10256575B4 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2044027A1 (de) Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen
DE3635729A1 (de) Elektronische anordnung zum schutz von integrierten schaltungen vor elektrostatischer aufladung und verfahren zu deren herstellung
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich
DE19542240C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19724487A1 (de) Integrierte Halbleiterschaltung
DE10135558A1 (de) Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8141 Disposal/no request for examination