DE10256575B4 - Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung - Google Patents

Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung Download PDF

Info

Publication number
DE10256575B4
DE10256575B4 DE10256575.9A DE10256575A DE10256575B4 DE 10256575 B4 DE10256575 B4 DE 10256575B4 DE 10256575 A DE10256575 A DE 10256575A DE 10256575 B4 DE10256575 B4 DE 10256575B4
Authority
DE
Germany
Prior art keywords
layer
drain
oxide film
mosfet
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10256575.9A
Other languages
English (en)
Other versions
DE10256575A1 (de
Inventor
Gen Tada
Masaru Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10256575A1 publication Critical patent/DE10256575A1/de
Application granted granted Critical
Publication of DE10256575B4 publication Critical patent/DE10256575B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Lateraler MOSFET mit hoher Durchbruchspannung, mit einer Drainschicht eines ersten Leitfähigkeitstyps, die durch Diffusion von einer Oberflächenseite eines Halbleitersubstrats eines zweiten Leitfähigkeitstyps aus gebildet ist, einer Körperschicht des zweiten Leitfähigkeitstyps, die durch Diffusion von der Oberflächenseite des Halbleitersubstrats aus gebildet ist, so dass sie die Drainschicht umgibt, einer diffundierten Sourceschicht des ersten Leitfähigkeitstyps, die in der Körperschicht von einer Oberflächenseite aus in einer Region gebildet ist, die durch einen vorgegebenen Abstand von einer Grenze zur Drainschicht entfernt ist, einer diffundierten Drainkontaktschicht des ersten Leitfähigkeitstyps, die von einer Oberflächenseite der Drainschicht aus gebildet ist, einem Gate-Oxidfilm, der von einem Ende der Sourceschicht aus über einem Teil der Drainschicht gebildet ist, einem Feld-Oxidfilm, der aus der Oberfläche der Drainschicht in einer Region gebildet ist, in der die Drainkontaktschicht und die Gate-Oxidschicht nicht gebildet sind, und einer Gate-Elektrode, die von oberhalb des Gate-Oxidfilms aus über einem Teil des Feld-Oxidfilms gebildet ist, dadurch gekennzeichnet, dass die Dicke des Gate-Oxidfilms die Dicke ist, in der ein elektrischer Feldstärkenwert für eine absolute Maximalnennspannung zwischen einer Source und einem Drain gleich oder weniger als 4 MV/cm wird, für die Breiten von Verarmungsschichten an einer obersten Oberflächenseite einer Halbleiterschicht W1 < W2 gilt, wenn eine Sperrvorspannung zwischen Source und Drain angelegt ist, wobei W1 die Breite einer Verarmungsschicht ist, die sich zur Seite der Drainschicht erstreckt, und W2 die Breite einer Verarmungsschicht ist, die sich zur Seite der Körperschicht erstreckt, und der Abstand zwischen der Sourceschicht und der Drainschicht länger als eine vorspringende Länge der Drainschicht über die Drainkontaktschicht ist.

Description

  • Die vorliegende Erfindung betrifft einen lateralen MOSFET und insbesondere einen lateralen MOSFET mit hoher Durchbruchspannung, mit einer Durchbruchspannung zwischen Source und Drain von mehreren 10 V oder mehr. Die Erfindung betrifft ferner eine Halbleitervorrichtung, die den lateralen MOSFET mit hoher Durchbruchspannung enthält.
  • 9 ist ein Querschnitt eines lateralen MOSFET 600 mit hoher Durchbruchspannung als erstes Beispiel für einen herkömmlichen MOSFET. Der MOSFET 600 hat eine diffundierte Drainschicht 614 vom p-Typ mit einer Tiefe von ca. 1 μm, die durch Diffusion in einer gewünschten Region eines Halbleitersubstrats vom n-Typ von einer Oberfläche des Halbleitersubstrats 601 aus gebildet ist, und eine n-Wannen- oder Trogschicht 605, die durch Diffusion in ähnlicher Weise von der Oberflächenseite des Substrats aus gebildet ist, so dass sie den äußeren Umfang der diffundierten Drainschicht umgibt. In der n-Trogschicht 605 ist eine diffundierte Sourceschicht 609 vom n-Typ von der Seite der Substratoberfläche aus in einer Region gebildet, die durch einen vorgegebenen Abstand von einer Grenze zu der oben erwähnten Drainschicht 614 beabstandet ist. In der Drainschicht 614 ist eine Drain-Kontaktschicht 610 vom p-Typ von der Seite der Substratoberfläche aus in der zentralen Region in ungefähr gleichem Abstand von der Grenze zu der oben erwähnten n-Trogschicht 605 gebildet.
  • Außerdem ist an der Oberfläche der n-Trogschicht 605 ein Gate-Oxidfilm 607 von einem Ende der Sourceschicht 609 aus über einen Teil der Drainschicht 614 gebildet. Aus der Oberfläche der Drainschicht 614 ist in einer Region, in der die Drain-Kontaktschicht 610 und der Gate-Oxidfilm von 607 nicht gebildet sind, ein Feld-Oxidfilm 606 gebildet.
  • Eine Gate-Elektrode 608 ist von oberhalb des Gate-Oxidfilms 607 aus gebildet, so dass sie auf einen Teil des Feld-Oxidfilms 606 vorsteht. Auf der Sourceschicht 609 und der Drain-Kontaktschicht 610 sind eine Source-Elektrode 612 bzw. eine Drain-Elektrode 613 gebildet. Das Bezugszeichen 611 bezeichnet eine n+-Kontaktschicht zur n-Trogschicht 605.
  • 10 ist eine Darstellung von Äquipotentiallinien (20 V-Intervall) in einem mit Sperrspannung vorgespannten Zustand, in dem eine Spannung von 100 V an die Source-Elektrode 612 und die Gate-Elektrode 608 bzw. von 0 V an die Drain-Elektrode 613 angelegt ist, wobei der MOSFET 600 ausgeschaltet ist. Eine Verarmungsschicht dehnt sich an beiden Seiten von pn-Übergängen zwischen der Drainschicht 614 vom p-Typ und dem Halbleitersubstrat 601 sowie der Drainschicht 614 vom p-Typ und der n-Trogschicht 605 aus. In 10 entsprechen die Äquipotentiallinien bei 0 V und 100 V ungefähr jeweils den Enden der Verarmungsschicht.
  • Die Optimierung in einem solchen lateralen MOSFET mit hoher Durchbruchspannung zielt darauf, eine Struktur zu finden, bei der eine Durchbruchspannung eines Elements maximal wird. Optimierung unter Verwendung einer RESURF-(Reduced Surface Field)-Struktur ist aus der Druckschrift ”High Voltage Thin Layer Device” (IEDM Proceedings, 1979, Seiten 238 bis 241) bekannt.
  • Bei dem in 9 gezeigten ersten Beispiel eines herkömmlichen MOSFET ist in dem n-Halbleitersubstrat 601 die Drainschicht 614 gebildet, die einer Driftregion entspricht. Um Ladungen von Verunreinigungen vom n-Typ in dem Halbleitersubstrat 601 vom n-Typ auszulöschen, wird eine Gesamtmenge vom p-Typ Verunreinigungen in der Drainschicht 614 auf 1 × 1012/cm2 eingestellt, was in der oben erwähnten Druckschrift optimiert ist. Hier kann die Gesamtmenge der oben erwähnten Verunreinigungen erhalten werden durch Integrieren eines Profils der Konzentration (cm–3) in der diffundierten Schicht über die Tiefe der diffundierten Schicht. So soll sich die Verarmungsschicht im Zustand mit Sperrvorspannung im Wesentlichen zur Drainschicht 614 hin erstrecken. Außerdem bietet die Gate-Elektrode 608, die so geformt ist, dass sie auf den Feld-Oxidfilm vorspringt, eine Struktur, in der ein Feldplatteneffekt erzielt wird, so dass sich die Verarmungsschicht leicht in die Drainschicht 614 herein erstreckt, um so ein elektrisches Feld nahe einer Oberfläche zu vermindern.
  • Der in 9 als erstes herkömmliches Beispiel gezeigte laterale MOSFET mit hoher Durchbruchspannung hat eine Durchbruchspannung von ca. 110 V. Um die Durchbruchspannung zu gewährleisten, werden der Vorsprung (der mit ”a” bezeichnete Abstand in 9) der Drainschicht 614 zur n-Trogschicht 605 und eine Kanallänge (der in 9 mit ”b” bezeichnete Abstand), die durch einen Abstand von einem Ende der Sourceschicht 609 zur Drainschicht 614 festgelegt ist, in der Größenordnung von 6 μm bzw. 3 μm eingestellt.
  • 11 ist ein Querschnitt eines lateralen MOSFET 700 mit hoher Durchbruchspannung vom p-Typ als zweites Beispiel eines herkömmlichen MOSFET. Der MOSFET 700 hat eine n-Trogschicht 705, die durch Diffusion in einem gewünschten Bereich eines Halbleitersubstrats 701 vom p-Typ tief, in einer Größenordnung von 10 μm von der Oberfläche des Halbleitersubstrats 701 aus, ausgebildet ist, und eine diffundierte Drainschicht 714 vom p-Typ mit einer Tiefe von ca. 1 μm, die durch Diffusion von der Seite der Oberfläche aus in der n-Trogschicht 705 gebildet ist. In der n-Trogschicht 705 ist eine diffundierte p-Sourceschicht 709 von der Seite der Substratoberfläche aus in einer Region gebildet, die durch einen festgelegten Abstand von einer Grenze zu der oben beschriebenen Drainschicht 714 beabstandet ist. In der Drainschicht 714 ist eine Drain-Kontaktschicht 710 vom p-Typ von der Seite der Substratoberfläche aus im mittleren Bereich in einem ungefähr gleichen Abstand von der Grenze zu der oben erwähnten n-Trogschicht 705 gebildet.
  • An der Oberfläche der n-Trogschicht 705 ist ein Gate-Oxidfilm 707 von einem Ende der Sourceschicht 709 aus über einem Teil der Drainschicht 714 gebildet. An der Oberfläche der Drainschicht 714 ist in einer Region, in der die Drain-Kontaktschicht und der Gate-Oxidfilm 707 nicht gebildet sind, ein Feld-Oxidfilm 706 gebildet.
  • Eine Gate-Elektrode 708 ist von oberhalb des Gate-Oxidfilms 707 aus bis über einen Teil des Feld-Oxidfilms 706 gebildet. Auf der Sourceschicht 709 und auf der Drain-Kontaktschicht 710 sind eine Source-Elektrode 712 bzw. eine Drain-Elektrode 713 gebildet. Das Bezugszeichen 711 bezeichnet eine n+-Kontaktschicht zur n-Trogschicht 705.
  • 12 ist eine Darstellung von Äquipotentiallinien (20 V-Intervall) in einem in Sperrrichtung vorgespannten Zustand, in dem eine Spannung von 100 V an der Source-Elektrode 712 und der Gate-Elektrode 708 und von 0 V an der Drain-Elektrode 713 anliegt, wobei der MOSFET 700 ausgeschaltet ist. Eine Verarmungsschicht breitet sich auf beiden Seiten von einem pn-Übergang zwischen der Drainschicht 714 vom p-Typ und der n-Trogschicht 705 aus. In 12 sind die Äquipotentiallinien von 0 V und 100 V ungefähr gleich mit den jeweiligen Enden der Verarmungsschicht. Wenn das Halbleitersubstrat 701 vom p-Typ auf 0 V gehalten ist, sind auch das Halbleitersubstrat 701 vom p-Typ und die n-Trogschicht 705 in Sperrrichtung zwischen sich vorgespannt, wie in 12 gezeigt, so dass sich eine Verarmungsschicht auch zu diesem pn-Übergang erstreckt.
  • Bei dem zweiten Beispiel eines herkömmlichen MOSFET aus 11 ist in der n-Trogschicht 705 die Drainschicht 714 gebildet, die einer Driftregion entspricht. Um Ladungen von n-Typ-Verunreinigungen in der n-Trogschicht 705 aufzuheben, wird in der Drainschicht 714 eine Gesamtmenge an p-Typ-Verunreinigungen von ca. 1 × 1012/cm–2 eingestellt, was in der oben angegebenen Druckschrift optimiert ist. Die Verarmungsschicht erstreckt sich so im in Sperrrichtung vorgespannten Zustand im wesentlichen zur Drainschicht 714.
  • Da außerdem die Gate-Elektrode 708 so ausgebildet ist, dass sie sich auf den Feld-Oxidfilm erstreckt, bildet sie eine Struktur, in der ein Feldplatteneffekt erzielt wird, so dass sich die Verarmungsschicht ohne Schwierigkeiten in die Drainschicht 714 erstreckt und so das elektrische Feld nahe der Oberfläche verringert wird.
  • Der in 11 als zweites Beispiel eines herkömmlichen MOSFET gezeigte MOSFET 700 hat eine Durchbruchspannung von ca. 110 V. Um die Durchbruchspannung zu gewährleisten, werden der Vorsprung (der in 11 mit ”a” bezeichnete Abstand) der Drainschicht 714 zur n-Trogschicht 705 und eine Kanallänge (der in 11 mit ”b” bezeichnete Abstand), der durch einen Abstand von einem Ende der Sourceschicht 709 zur Drainschicht 714 festgelegt ist, in der Größenordnung von 6 μm bzw. 3 μm eingestellt.
  • Als nächstes wird ein spezielles Beispiel der Anwendung des lateralen MOSFET mit hoher Durchbruchspannung wie oben beschrieben auf eine integrierte Halbleiterschaltung (IC) erläutert.
  • Ein solches spezielles Beispiel ist eine Treiberschaltung, die einen Plasmaanzeigeschirm (im Folgenden als ”PDP”, Plasma Display Panel, bezeichnet) treibt.
  • Da der PDP einen flachen Schirm hat, der zur Vergrößerung eines Anzeigefelds geeignet ist und in der Lage ist, ein qualitativ hochwertiges Bild anzuzeigen, erfährt er Beachtung als Anzeigevorrichtung, die mit zunehmender Marktdurchdringung einen Ersatz für eine Bildröhre darstellen kann. Der PDP ist eine Anzeige, bei der Elektroden auf einer Adressseite gegenüber von Elektroden auf einer Abtastseite angeordnet sind, um Licht zu emittieren, indem ein Laden und Entladen mit einer hohen Spannung von einigen 10 V oder mehr durchgeführt wird, die an den beiden gegenüberliegenden Elektroden anliegt. Die adressseitigen Elektroden und die abtastseitigen Elektroden sind gebildet durch einige Hundert oder mehr Elektroden; um die zu treiben werden Treiber-ICs verwendet. In einem Treiber-IC sind einige zehn oder mehr Ausgangsschaltungen vorgesehen. Daher wird zum Treiben der oben erwähnten Elektroden eine Mehrzahl der Treiber-ICs verwendet.
  • Für den Treiber-IC zum Treiben der adressseitigen Elektroden werden z. B. 100 V oder mehr Durchbruchspannung zwischen Source und Drain, ein ±30 mA-Gegentakt-Ausgang, Ausgangszahlen von 128 Bits und dergleichen benötigt. Für eine Gegentakt-Schaltung werden auf der Niedrigpotentialseite n-MOSFETs und auf der Hochpotentialseite p-MOSFETs mit hoher Durchbruchspannung verwendet.
  • Ein Vergleich zwischen einem n-MOSFET mit hoher Durchbruchspannung und mit einem 30 mA-Ausgang und einem p-MOSFET mit hoher Durchbruchspannung mit dem gleichen Ausgang zeigt, dass die Fläche des p-MOSFET mit hoher Durchbruchspannung das 2- bis 3-fache der Fläche des n-MOSFET mit hoher Durchbruchspannung beträgt. Dies liegt daran, dass der p-MOSFET mit hoher Durchbruchspannung Löcher als Ladungsträger verwendet, während der n-MOSFET mit hoher Durchbruchspannung Elektroden als Ladungsträger verwendet, und sich die unterschiedliche Beweglichkeit der Ladungsträger in den Flächen der Vorrichtung widerspiegelt.
  • Ein Beispiel eines in einem Treiber-IC anwendbaren p-MOSFET mit hoher Durchbruchspannung ist in dem japanischen Patent JP 3198959 B2 offenbart. Dort wird eine Element-Isolation erreicht durch Verwendung eines epitaxialen Wafers mit einer vergrabenen Schicht, deren Anordnung in 13 gezeigt ist.
  • 13 ist eine Querschnittsansicht eines lateralen MOSFET 800 vom p-Typ mit hoher Durchbruchspannung als ein drittes Beispiel eines herkömmlichen MOSFET. Der MOSFET 800 ist mit einer vergrabenen Schicht 802 in einer gewünschten Region eines Halbleitersubstrats vom p-Typ gebildet und hat eine n-Trogschicht 805, die durch Diffusion von einer Oberflächenseite der Epitaxialschicht (nicht dargestellt) gebildet ist, die auf der vergrabenen Schicht 802 vom n-Typ gebildet ist, eine n-Wandschicht 803, die den äußeren Umfang der n-Trogschicht 805 umgibt und durch Diffusion bis hinunter in eine Tiefe, die die vergrabene n-Schicht 802 erreicht, gebildet ist, und eine diffundierte Drainschicht 814 vom p-Typ, die mit einer Tiefe von ca. 1 μm durch Diffusion von der Oberflächenseite aus in der n-Trogschicht 805 gebildet ist. In der n-Trogschicht 805 ist eine diffundierte Sourceschicht 809 vom p-Typ von der Seite der Substratoberfläche aus in einer Region gebildet, die durch einen vorgegebenen Abstand von einer Grenze zu der oben erwähnten Drainschicht 814 entfernt ist. In der Drainschicht 814 ist eine Drain-Kontaktschicht 810 vom p-Typ von der Seite der Substratoberfläche aus in der mittleren Region in ungefähr gleichem Abstand von der Grenze zu der oben erwähnten n-Trogschicht 805 gebildet. An der Außenseite der n+-Wandschicht 803 ist eine p-Trogschicht 804 gebildet, um den MOSFET 800 von dem Substrat elektrisch zu isolieren.
  • Außerdem ist an der Oberfläche der n-Trogschicht 805 ein Gate-Oxidfilm 807 von einem Ende der Sourceschicht 809 aus über einem Teil der Drainschicht 814 gebildet. An der Oberfläche der Drainschicht 814 ist in einer Region, in der die Drain-Kontaktschicht 810 und der Gate-Oxidfilm 807 nicht gebildet sind, ein Feld-Oxidfilm 806 gebildet.
  • Eine Gate-Elektrode 808 ist über dem Gate-Oxidfilm 807 so gebildet, dass sie auf einen Teil des Feld-Oxidfilms 806 vorspringt. Auf der Sourceschicht 809 und der Drain-Kontaktschicht 810 sind eine Source-Elektrode 812 bzw. eine Drain-Elektrode 813 gebildet.
  • Wie oben beschrieben, kann, indem die vergrabene n-Schicht 802 und die n+-Wandschicht 803 vorgesehen werden, ein Leckstrom von der Elementregion zum Substrat 801 verringert werden. Das Bezugszeichen 811 bezeichnet eine n+-Kontaktschicht zur n-Trogschicht 805.
  • 14 ist eine Ansicht von Äquipotentiallinien (20 V-Intervall) in einem in Sperrrichtung vorgespannten Zustand, in dem eine Spannung von 100 V an der Source-Elektrode und der Gate-Elektrode 808 und von 0 V an der Drain-Elektrode 813 anliegt, wobei der MOSFET 800 ausgeschaltet ist. Eine Verarmungsschicht breitet sich auf beiden Seiten eines pn-Übergangs zwischen der Drainschicht 814 vom p-Typ und der n-Trogschicht 805 aus. In 14 sind die Äquipotentiallinien von 0 V und 100 V ungefähr gleich den Enden der Verarmungsschicht. Wenn das p-Typ-Halbleitersubstrat 801 bei 0 V gehalten ist, sind auch das p-Typ-Halbleitersubstrat 801 und die vergrabene n-Schicht 802 zwischen sich in Sperrichtung vorgespannt, wie in 14 gezeigt, so dass sich eine Verarmungsschicht auch von diesem pn-Übergang aus erstreckt.
  • Bei dem in 13 gezeigten dritten Beispiel eines herkömmlichen MOSFET ist in der n-Trogschicht 805 die Drainschicht 814 gebildet, die einer Driftregion entspricht. Um Ladungen von n-Typ-Verunreinigungen in dem n-Trog 805 zu kompensieren, wird eine Gesamtmenge von p-Typ-Verunreinigungen in der Drainschicht 814 von 1 × 1012/cm2 eingestellt, was in der oben angegebenen Druckschrift optimiert ist. Die Verarmungsschicht erstreckt sich so im in Sperrrichtung gepolten Zustand hauptsächlich zur Drainschicht 814.
  • Da außerdem die Gate-Elektrode 808 so geformt ist, dass sie auf den Feld-Oxidfilm vorsteht, bildet sie eine Struktur, in der ein Feldplatteneffekt erreicht wird, so dass sich die Verarmungsschicht ohne Schwierigkeiten in die Drainschicht 814 erstrecken kann, um so ein elektrisches Feld an einer Oberfläche abzuschwächen.
  • Der in 13 als drittes herkömmliches Beispiel gezeigte MOSFET 800 hat eine Durchbruchspannung von ca. 110 V. Um die Durchbruchspannung sicherzustellen, werden der Vorsprung (der in 13 mit ”a” bezeichnete Abstand) von der Drainschicht 814 zur n-Trogschicht 805 und eine Kanallänge (der in 13 mit „b” bezeichnete Abstand), die festgelegt ist durch einen Abstand von einem Ende der Sourceschicht 809 zur Drainschicht 814, in der Größenordnung von 6 μm bzw. 3 μm eingestellt.
  • Wie zuvor erläutert, kommt bei allen oben beschriebenen drei Beispielen von herkömmlichen MOSFETs die RESURF-Struktur vor, in der die Verarmungsschicht sich zur Drainschicht (614, 714, 814) erstreckt. Ein anderes Merkmal jedes dieser lateralen p-MOSFETs mit hoher Durchbruchspannung ist, dass die elektrische Feldstärke in dem Gate-Oxidfilm unterdrückt werden kann.
  • Wie zuvor beschrieben, sind es in dem in Sperrrichtung vorgespannten Zustand (dem ausgeschalteten Zustand), in dem eine Spannung von 100 V an den Source-Elektroden (612, 712, 812) und den Gates (608, 708, 808) und von 0 V an den Drain-Elektroden (613, 713, 813) anliegt, die Drainschichten (614, 714, 814) und die Feld-Oxidfilme (606, 706, 806) mit jeweils einer Dicke in der Größenordnung von 800 nm, die hauptsächlich die Sperrspannungen tragen. Dies wird deutlich aus den Äquipotentiallinien, die in 10, 12 und 14 gezeigt sind.
  • Die von den n-Trogschichten (605, 705, 805) und den Gate-Oxidfilmen (607, 707, 807) getragenen Sperrspannungen sind 10 V oder weniger von den Sperrspannungen von 100 V. Wenn also die Dicken der Gate-Oxidfilme (607, 707, 807) auf 25 nm gesetzt werden, werden die elektrischen Feldstärken in den Gate-Oxidfilmen (607, 707, 807) 4 MV/cm oder weniger für die oben angegebenen 10 V, so dass die Zuverlässigkeit der Gate-Oxidfilme gewährleistet ist.
  • Das heißt, die oben erläuterte RESURF-Struktur ist eine Struktur, durch die die Durchbruchspannung zwischen Source und Drain maximiert wird, damit der Gate-Oxidfilm im ausgeschalteten Zustand keine Sperrspannung trägt. Aufgrund der Struktur, in der der Gate-Oxidfilm keine Spannung trägt, wird ein relativ dünner Oxidfilm verwendet.
  • Probleme bei der Anordnung zum Tragen der meisten Source-Drain-Spannung mit der diffundierten Drainschicht und dem Feld-Oxidfilm, wie in den oben erläuterten Beispielen herkömmlicher MOSFETs (RESURF-Struktur), werden im nächsten Abschnitt erläutert.
  • Wie bereits erläutert, wurde bei den ersten drei Beispielen herkömmlicher MOSFETs die RESURF-Struktur zur Optimierung einer Struktur zum Maximieren der Durchbruchspannung eines Elements verwendet. Eine Gesamtmenge der p-Typ-Verunreinigungen in jeder der Drainschichten (614, 714, 814), die zu Driftregionen werden, wurde in der Größenordnung von ca. 1 × 1012/cm2 eingestellt. Außerdem wurde jeder der Vorsprünge der Drainschichten (614, 714, 814) zu den n-Trogschichten (605, 705, 805) in der Größenordnung von 6 μm eingestellt.
  • Eine solche RESURF-Struktur ist ein wirksamer Ansatz, um die Durchbruchspannung eines Elements zu verstärken. Andererseits hat die Struktur den Nachteil, dass sie einen hohen Durchlaßwiderstand schafft.
  • Ein erster Grund hierfür ist, dass die Gesamtmenge der Verunreinigungen in der diffundierten Drainschicht niedrig ist. Mit einer Gesamtmenge von Verunreinigungen in der Drainschicht in der Größenordnung von 1 × 1012/cm2 ist der Widerstand der Drainschicht erhöht. Es ist ein Drain-Widerstand, der einen überwiegenden Anteil der Beiträge zum Durchlaßwiderstand des lateralen MOSFET mit hoher Durchbruchspannung mit der RESURF-Struktur ausmacht. Der Drain-Widerstand macht ca. 90% aus. Der Kanalwiderstand ist in der Größenordnung von 10%. Der Drain-Widerstand ist der Widerstand der diffundierten Drainschicht, deren Flächenwiderstand bei den oben beschriebenen Beispielen von herkömmlichen MOSFETs ca. 12 kΩ/☐ beträgt
  • Als zweiter Grund wird gezeigt, dass die vorspringende Länge der Drainschicht lang ist. Um nämlich eine Durchbruchspannung zwischen Source und Drain zu gewährleisten, wurde die Länge bei den oben beschriebenen Beispielen in der Größenordnung von 6 μm eingestellt. Je größer die Länge wird, um so höher ist der Durchlaßwiderstand.
  • Um den Durchlaßwiderstand zu verringern, kann die Verunreinigungskonzentration in der Drainschicht erhöht werden. Die erhöhte Konzentration verursacht jedoch das Problem, dass es schwierig wird, die Drainschicht zu verarmen. Außerdem verstärkt die Drainschicht, die mit einer geringen Diffusionstiefe von nur ca. 1 μm ausgebildet ist, das elektrische Feld an dem zylindrischen Abschnitt, wenn die Verunreinigungskonzentration erhöht ist. Dies führt auch zum Problem einer Verringerung der Durchbruchspannung zwischen Source und Drain.
  • Deshalb kann die Verunreinigungskonzentration in der Drainschicht nicht einfach erhöht werden. Die unvermeidlicherweise niedrige Verunreinigungskonzentration in der Drainschicht führt zu dem Problem des erhöhten Durchlaßwiderstands.
  • Aus den Druckschriften US 5585660 A bzw. US 5789786 A sind gattungsgemäße Anordnungen lateraler MOSFETs bekannt, bei denen, vergleichbar mit der in 10 gezeigten Technologie, die Gate-Elektrode auf einem Teil des Feld-Oxidfilms ausgebildet ist.
  • Aus der US 5216272 A ist ferner ein MOSFET bekannt, bei dem die Gate-Elektrode nicht auf einem Teil der Feld-Oxidfilmregion aufgebracht ist. Bei dieser Anordnung befindet sich die Gate-Elektrode unterhalb der Feld-Oxidfilmregion. Bei der in der Druckschrift US 5216272 A gezeigten Anordnung handelt es sich zudem nicht um einen MOSFET mit geringer Durchbruchspannung, wie er aus den Schriften US 5585660 A bzw. US 5789786 A bekannt ist.
  • Aufgabe der Erfindung ist es, den Durchlaßwiderstand eines lateralen MOSFET mit hoher Durchbruchspannung zu verringern und dabei dessen Durchbruchspannung aufrechtzuerhalten, insbesondere, die Fläche des lateralen p-MOSFETs mit hoher Durchbruchspannung zu verringern, und eine Halbleitervorrichtung wie etwa einen PDP-Treiber-IC mit durch Verringerung der Elementgröße verringerten Kosten bereitzustellen.
  • Diese Aufgabe wird durch einen MOSFET gemäß Patentanspruch 1, 2 oder 3 bzw. eine Halbleitervorrichtung gemäß Patentanspruch 4 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • Um das oben beschriebene Ziel zu erreichen, wurde festgestellt, dass die Spannung zwischen Source und Drain beim Ausschalten vom Gate-Oxidfilm aufgeteilt wird, indem der Überstand der Drainschicht zur Source-Seite kurz gemacht wird, anstatt den Überstand der Drain-Region zu vergrößern und die Verunreinigungskonzentration in der Drainschicht zu verringern, wie in einem herkömmlichen MOSFET. So wurde die folgende Anordnung gefunden.
  • Bei einem lateralen MOSFET mit hoher Durchbruchspannung eines ersten Leitfähigkeitstyps ist bevorzugt, einen Gate-Oxidfilm (einen Siliziumoxid-Film), der von einem Ende einer diffundierten Sourceschicht aus über einem Teil der Drainschicht aus einer Oberfläche einer diffundierten Körperschicht gebildet ist, einen Feld-Oxidfilm, der aus der Oberfläche der oben beschriebenen Drainschicht in einer Region gebildet ist, in der eine diffundierte Drain-Kontaktschicht und der oben erwähnte Gate-Oxidfilm nicht gebildet sind, und eine Gate-Elektrode vorzusehen, die von oberhalb des oben erwähnten Gate-Oxidfilms über einem Teil des oben erwähnten Feld-Oxidfilms gebildet ist, wobei eine Dicke des Gate-Oxidfilms die Dicke ist, in der ein Wert des elektrischen Feldes bei einer maximalen Absolutnennspannung zwischen einem Source und einem Drain gleich oder kleiner als 4 MV/cm wird, und eine Gesamtmenge von Verunreinigungen in der oben erwähnten Drainschicht gleich oder größer als 2 × 1012/cm2 ist.
  • Eine erhöhte Konzentration in der Drainschicht macht es schwierig, die Drainschicht zu verarmen, wodurch sich die Verarmungsschicht zur Seite der Körperschicht (n-Trogschicht) erstreckt.
  • Auch wenn die Oberflächenverunreinigungskonzentration der Drainschicht in der gleichen Größenordnung wie bei den oben angegebenen Beispielen herkömmlicher MOSFETs (z. B. in der Größenordnung von 2 × 1016/cm2) liegt, kann die Gesamtmenge an Verunreinigungen erhöht werden durch Tiefdiffundieren der Drainschicht, um eine Gesamtmenge von Verunreinigungen zu erzielen, die die optimale Bedingung (1 × 1012/cm2) für die RESURF-Struktur übersteigt. Die Gesamtmenge an Verunreinigungen in der Drainschicht kann auf 2 × 1012/cm2 oder höher gesetzt werden. Außerdem kann die Tiefe der Drainschicht eine solche Tiefe sein, dass sie die vergrabene Schicht erreicht.
  • Die Gesamtmenge an Verunreinigungen kann erhöht werden durch Erhöhen einer Ionenimplantationsmenge in der Drainschicht und Ausführen einer Diffusion bei hoher Temperatur über eine lange Zeit. Eine unnötig hohe Verunreinigungskonzentration an der Oberfläche des Substrats führt jedoch zu einem Feld, das nahe an der Oberfläche der Drainschicht auf der Source-Seite hoch wird und so eine Verringerung der Durchbruchspannung verursacht. Wie oben erläutert, kann auch mit einer Oberflächenverunreinigungskonzentration der Drainschicht in der gleichen Größenordnung wie in den Beispielen der herkömmlichen MOSFETs die Gesamtmenge an Verunreinigungen durch Tiefdiffundieren der Drainschicht erhöht werden. Durch Erhöhen der Oberflächenverunreinigungskonzentration über diejenigen in den Beispielen der herkömmlichen MOSFETs hinaus in einem Bereich, in dem die oben erläuterte Verringerung der Durchbruchspannung nicht verursacht wird, kann die Gesamtmenge von Verunreinigungen in der Drainschicht weiter erhöht werden.
  • Durch die Erhöhung der Gesamtverunreinigungsmenge in der Drainschicht wird der Durchlaßwiderstand des Drains verringert.
  • Durch Verwendung der oben beschriebenen Anordnung gemäß der Erfindung wird die Verarmung der Drainschicht erschwert, wodurch sich die Verarmungsschicht zur Seite der Körperschicht hin erstreckt. Der Überstand der Drainschicht zur Source-Seite kann so verringert werden.
  • Indem hier die Gate-Elektrode lang auf den Feld-Oxidfilm übersteht, wird es der Verarmungsschicht leicht gemacht, sich durch Feldplatteneffekt zur Drain-Kontaktschicht hin zu erstrecken. Das heißt der verkürzte Vorsprung der Drainschicht zur Source-Seite bringt ein Ende der Verarmungsschicht durch den oben erwähnten Feldplatteneffekt nahe an die Drain-Kontaktschicht. Die Verarmungsschicht, die die Drain-Kontaktschicht erreicht, verstärkt ein elektrisches Feld in dem Abschnitt, und verursacht so eine Verringerung der Durchbruchspannung.
  • Um den Widerstand der Drainschicht zu verringern, kann der Vorsprung der Drainschicht zur Source-Seite hin verkürzt werden. Eine einfach nur verkürzte Vorsprungslänge bewirkt jedoch eine Verringerung der Durchbruchspannung aus dem oben angegebenen Grund.
  • Es ist also zweckmäßig, den Vorsprung der Drainschicht zur Source-Seite hin zu verkürzen und gleichzeitig einen Vorsprung der Gate-Elektrode auf den Feld-Oxidfilm zu verkürzen. Dies liegt daran, dass der verkürzte Vorsprung der Gate-Elektrode den Feldplatteneffekt unterdrückt. Z. B. ist es zweckmäßig, die Länge der oben angegebenen Gate-Elektrode auf der oben angegebenen Feld-Isolatorschicht gleich oder kleiner als 2 μm zu setzen.
  • Mit einer solchen Anordnung kann der Vorsprung der Drainschicht zur Source-Seite hin verkürzt werden, um einen niedrigen Widerstand in der Drainschicht zu schaffen. Dies ist auch wirksam, um einen Vorrichtungsabstand zu verringern.
  • Wenn man außerdem in einem Vergleich der Ausdehnungen der Verarmungsschichten die Breite der Verarmungsschicht, die sich zur Seite der Drainschicht vom ersten Leitfähigkeitstyp hin erstreckt, als W1 und die Breite der Verarmungsschicht, die sich zur Seite der Körperschicht vom zweiten Leitfähigkeitstyp hin erstreckt, als W2 setzt, sind die Breiten der Verarmungsschichten auf der obersten Oberflächenseite der Halbleiterschicht bei Anlegung einer Sperrspannung zwischen Source und Drain gegeben als W1 < W2.
  • In einer solchen Anordnung wird ein beträchtlicher Teil (z. B. 80%) der Spannung zwischen Source und Drain vom Gate-Oxidfilm getragen. Da die Gate-Elektrode mit einer Dicke ausgebildet ist, bei der ein Wert eines elektrischen Feldes bei der maximal Absolutnennspannung zwischen Source und Drain gleich 4 MV/cm wird, wird kein Durchbruch verursacht, wodurch die Zuverlässigkeit gewährleistet ist.
  • Wie oben erläutert, erhöht ein verdickter Gate-Oxidfilm eine Schwellspannung und verringert so gegenseitige Leitfähigkeit (Gm). Dies bewirkt jedoch in dem Fall, in dem der MOSFET z. B. in einem PDP-Treiber-IC eingesetzt wird, eine ausreichende Treibbarkeit, wenn eine Gate-Treiberspannung eines lateralen p-Typ-MOSFETs mit hoher Durchbruchspannung so hoch wie eine Drain-Spannung ist.
  • Wenn die maximal Absolutnennspannung hoch und der Gate-Oxidfilm dick ist, können die Dicke des Gate-Oxidfilms und die Dicke des Feld-Oxidfilms in der gleichen Größenordnung gesetzt werden.
  • Wenn ein anderer Isolatorfilm als ein Siliziumoxid-Film (z. B. ein Nitrid-Film oder andere Arten von Oxid-Filmen etc.) auf den Gate-Isolator-Film angewendet wird, wird die Filmdicke in Abhängigkeit vom Material des Isolatorfilms festgelegt. Die Festlegung wird so durchgeführt, dass ein elektrisches Feld einen Wert von gleich oder weniger als dem Wert bekommt, der keinen Durchbruch des Isolatorfilms in dem Fall bewirkt, dass die absolute Maximalnennspannung zwischen Source und Drain auf den Isolatorfilm angewendet wird. Dies ermöglicht die Anwendung der oben beschriebenen Anordnung.
  • Außerdem kann eine diffundierte Schicht (p-Typ), die gleichzeitig mit einer diffundierten Drainschicht vom p-Typ eines lateralen p-Typ-MOSFETs mit hoher Durchbruchspannung gebildet ist, als eine diffundierte Körperschicht eines lateralen MOSFET mit hoher Durchbruchspannung vom n-Typ dienen. In der gleichen Weise kann eine diffundierte Schicht (n-Typ), die gleichzeitig mit einer diffundierten Körperschicht vom n-Typ eines lateralen p-Typ-MOSFET mit hoher Durchbruchspannung gebildet ist, als eine diffundierte Drainschicht eines lateralen n-Typ-MOSFETs mit hoher Durchbruchspannung verwendet werden.
  • Außerdem können diffundierte Schichten, die jeweils gleichzeitig mit der oben beschriebenen diffundierten Schicht vom p-Typ und der diffundierten Schicht vom n-Typ gebildet sind, als vorrichtungsbildende Regionen (Träger) zum Bilden eines MOSFET mit niedriger Durchbruchspannung in jeder der Vorrichtungsbildungsregionen vorgesehen werden.
  • Hier werden die gleichzeitig gebildeten diffundierten Schichten als in dem gleichen Prozess gebildet bezeichnet. Zum Beispiel werden bei einem Ionenimplantationsprozess zum Bilden einer diffundierten Schicht eines lateralen p-Typ-MOSFET mit hoher Durchbruchspannung gleichzeitig Ionenimplantationen auch in einer eine diffundierte Körperschicht bildenden Region eines lateralen n-Typ-MOSFET mit hoher Durchbruchspannung und einer einen MOSFET mit niedriger Durchbruchspannung bildenden Region (einer Trog-Region) durchgeführt. Mit einem anschließend durchgeführten Diffusionsprozess können diffundierte Schichten für mehrere Arten von Vorrichtungen gleichzeitig gebildet werden.
  • Weitere Vorteile und Merkmale der Erfindung werden nachfolgend anhand von Ausführungsbeispiele unter Bezugnahme auf die Zeichnungen erläutert; es zeigen:
  • 1 einen Querschnitt, der eine erste Ausgestaltung zeigt;
  • 2 eine Ansicht, die Äquipotentiallinien in der ersten Ausgestaltung zeigt;
  • 3 einen Querschnitt, der eine zweite Ausgestaltung zeigt;
  • 4 eine Ansicht, die Äquipotentiallinien in der zweiten Ausgestaltung zeigt;
  • 5 einen Querschnitt, der eine dritte Ausgestaltung zeigt;
  • 6 eine Ansicht, die Äquipotentiallinien in der dritten Ausgestaltung zeigt;
  • 7 einen Querschnitt, der eine vierte Ausgestaltung zeigt;
  • 8 einen Querschnitt, der eine fünfte Ausgestaltung zeigt;
  • 9 einen Querschnitt, der ein erstes Beispiel eines herkömmlichen MOSFET zeigt;
  • 10 eine Ansicht, die Äquipotentiallinien in dem ersten Beispiel eines herkömmlichen MOSFET zeigt;
  • 11 einen Querschnitt, der ein zweites Beispiel eines herkömmlichen MOSFET zeigt;
  • 12 eine Ansicht, die Äquipotentiallinien in dem zweiten Beispiel eines herkömmlichen MOSFET zeigt;
  • 13 einen Querschnitt, der ein drittes Beispiel eines herkömmlichen MOSFET zeigt; und
  • 14 eine Ansicht, die Äquipotentiallinien in dem dritten Beispiel eines herkömmlichen MOSFET zeigt;
  • 1 ist ein Querschnitt durch einen lateralen p-Typ-MOSFET mit hoher Durchbruchspannung 100 als erste Ausgestaltung;
  • Der MOSFET 100 hat eine diffundierte Drainschicht 114 vom p-Typ, die durch Diffusion in einer gewünschten Region eines n-Typ-Halbleitersubstrats 101 von einer Oberfläche des Halbleitersubstrats 101 aus gebildet ist, und eine n-Wannen- oder Trogschicht 105, die durch Diffusion in ähnlicher Weise von der Oberflächenseite des Substrats aus so gebildet ist, dass sie den äußeren Umfang (Seitenfläche) der Drainschicht 114 umgibt;
  • Die Drainschicht 114 hat eine Unterseite, die in Kontakt mit dem n-Typ-Halbleitersubstrat ist, und eine Seitenfläche, die mit Ausnahme eines zur Unterseite hin gelegenen Eckbereichs in Kontakt mit der n-Trogschicht 105 ist;
  • Die n-Trogschicht 105 und die Drainschicht 114 sind jeweils gebildet durch selektives Injizieren von Verunreinigungen mit gewünschten Dosen in einer Erzeugungsregion der n-Trogschicht 105 und einer Erzeugungsregion der Drainschicht 114, bevor die injizierten Verunreinigungen gleichzeitig diffundiert werden;
  • In der n-Trogschicht 105 ist von der Seite der Substratoberfläche her in einer Region, die von einer Grenze zu der oben erwähnten Drainschicht 114 durch einen vorgegebenen Abstand getrennt ist, eine diffundierte Sourceschicht 109 vom p-Typ gebildet. In der Drainschicht 114 ist eine Drain-Kontaktschicht 110 vom p-Typ von der Seite der Substratoberfläche aus in der zentralen Region in einem ungefähr gleichen Abstand von der Grenze zu der oben erwähnten n-Trogschicht 105 gebildet.
  • Außerdem ist aus der Oberfläche der n-Trogschicht 105 ein Gate-Oxidfilm 107 von einem Ende der Sourceschicht 109 aus über einem Teil der Drainschicht 114 gebildet. Des Weiteren ist aus der Oberfläche der Drainschicht 114 in einer Region, in der die Drain-Kontaktschicht 110 und der Gate-Oxidfilm 107 nicht gebildet sind, ein Feld-Oxidfilm 106 gebildet;
  • Eine Gate-Elektrode 108 ist oberhalb des Gate-Oxidfilms 107 so gebildet, dass sie auf einen Teil des Feld-Oxidfilms 106 übersteht. Auf der Sourceschicht 109 und auf der Drain-Kontaktschicht 110 sind jeweils eine Source-Elektrode 112 bzw. eine Drain-Elektrode 113 gebildet.
  • Ein Abstand zwischen der Sourceschicht 109 und der Drainschicht 114 ist hier länger ausgebildet als eine vorspringende Länge der Drainschicht 114 von der Drain-Kontaktschicht 110 zur Sourceschicht 109. Der Gate-Oxidfilm 107 ist außerdem mit einer solchen Dicke gebildet, dass ein elektrischer Feldstärkenwert bei einer absoluten Maximalnennspannung zwischen Source und Drain gleich 4 MV/cm oder weniger wird. Das Bezugszeichen 111 bezeichnet eine n+-Kontaktschicht zur n-Trogschicht 105;
  • Als spezielles Beispiel der ersten Ausgestaltung beträgt die Filmdicke des Gate-Oxidfilms 250 nm, und die Filmdicke des Feld-Oxidfilms 106 ist 800 nm. Insbesondere beträgt die Breite des Feld-Oxidfilms 106 zwischen Source und Drain 2 μm. Die n-Trogschicht 105 ist bis auf eine Tiefe von ca. 5 μm eindiffundiert, und die Drainschicht 114 ist bis auf eine Tiefe von ca. 6 μm eindiffundiert. Die Drainschicht 114 hat einen Flächenwiderstand von 4 kΩ/☐ und eine Gesamtmenge an p-Typ-Verunreinigungen von 3,0 × 1012/cm2. Der Abstand zwischen der Sourceschicht 109 und der Drainschicht 114 (eine Kanallänge) ist ca. 5 μm, und der Vorsprung der Gate-Elektrode 108 auf den Feld-Oxidfilm 106 ist in der Größenordnung von 1 μm. Die Durchbruchspannung des MOSFET 100 liegt in der Größenordnung von 110 V, und die absolute Maximalnennspannung desselben ist 80 V.
  • 2 ist eine Ansicht, die Äquipotentiallinien (20 V-Intervall) in einem Zustand zeigt, in dem eine Spannung von 0 V an die Source-Elektrode 112 und die Gate-Elektrode 108 und von 100 V an die Drain-Elektrode 113 angelegt ist, wobei der MOSFET 100 ausgeschaltet ist. Eine Verarmungsschicht breitet sich beiderseits von pn-Übergängen zwischen der Drainschicht 114 vom p-Typ und dem Halbleitersubstrat 101 vom n-Typ sowie der Drainschicht 114 vom p-Typ und der n-Trogschicht 105 aus. In 2 sind die Äquipotentiallinien von 0 V und 100 V ungefähr jeweils gleich den jeweiligen Enden der Verarmungsschicht;
  • Es ist bekannt, dass in der Nähe der Oberfläche des Siliziums die Ausdehnung der sich von dem oben angegebenen pn-Übergang aus erstreckenden Verarmungsschicht dargestellt ist, bei der eine Breite der Verarmungsschicht, die sich in die n-Trogschicht 105 erstreckt (der in 2 mit ”a” bezeichnete Abstand) breiter wird als eine Breite der Verarmungsschicht, die sich in die Drainschicht 114 erstreckt (der entsprechend durch ”b” bezeichnete Abstand). Das heißt, die Verarmungsschicht dehnt sich hauptsächlich zur Seite der n-Trogschicht 105 aus. So wird der größte Teil der Sperrspannung zwischen Source und Drain im Ausschaltzustand von der n-Trogschicht 105 getragen.
  • Wie oben erläutert, ist in der ersten Ausgestaltung der Abstand zwischen der Sourceschicht 109 und der Drainschicht 114 (die Kanallänge) länger als eine überstehende Länge der Drainschicht 114 zur Sourceschicht 109 ausgebildet. Deshalb erreicht keine Verarmungsschicht die Sourceschicht 109, obwohl sich die Verarmungsschicht in die n-Trogschicht 105 erstreckt, und es wird kein Durchgriff verursacht;
  • Wie auch durch die in 2 gezeigten, durch den Gate-Oxidfilm 107 verlaufenden Äquipotentiallinien deutlich wird, ist ein beträchtlicher Anteil der Spannung durch den Gate-Oxidfilm 107 getragen;
  • In der ersten Ausgestaltung ist der Gate-Oxidfilm 107 mit einer solchen Dicke ausgebildet, dass ein elektrischer Feldstärkenwert bei einer absoluten Maximalnennspannung zwischen Source und Drain gleich oder kleiner als 4 MV/cm wird (z. B. 250 nm). Obwohl die gesamte absolute Maximalnennspannung zwischen Source und Drain von dem Gate-Oxidfilm 107 getragen wird, beträgt deshalb die elektrische Feldstärke in dem Gate-Oxidfilm 3,2 MV/cm. Dies verursacht keinen Durchbruch des Gate-Oxidfilms und gewährleistet Zuverlässigkeit;
  • Indem die oben beschriebene erfindungsgemäße Anordnung verwendet wird, wird es schwierig gemacht, die diffundierte Drainschicht so zu verarmen, dass sich die Verarmungsschicht zur Seite der diffundierten Körperschicht hin erstreckt. Deshalb kann der Vorsprung der Drainschicht über die Drain-Kontaktschicht zur Source-Seite hin kurz gemacht werden.
  • Wenn hier die Gate-Elektrode weit auf den Feld-Oxidfilm vorsteht, wird es der Verarmungsschicht leicht gemacht, sich durch Feldplatteneffekt zur Drain-Kontaktschicht hin zu erstrecken. Das heißt, der verkürzte Vorsprung der Drainschicht zur Source-Seite bringt durch den oben erwähnten Feldplatteneffekt ein Ende der Verarmungsschicht nah an die Drain-Kontaktschicht. Die Verarmungsschicht, die die Drain-Kontaktschicht erreicht, verstärkt ein elektrisches Feld in dem Abschnitt und verursacht eine Verringerung der Durchbruchspannung;
  • Um den Widerstand der Drainschicht zu verringern, kann der Vorsprung der Drainschicht zur Source-Seite hin verkürzt werden. Eine einfache Verkürzung der Vorsprungslänge führt jedoch aus dem oben beschriebenen Grund zu einer Verringerung der Durchbruchspannung;
  • Deshalb ist es sinnvoll, den Vorsprung der Drainschicht zur Source-Seite hin zu verkürzen und gleichzeitig den Vorsprung der Gate-Elektrode auf den Feld-Oxidfilm zu verkürzen. Dies liegt daran, dass der verkürzte Vorsprung der Gate-Elektrode den Feldplatteneffekt unterdrückt.
  • Mit einer solchen Anordnung kann der Vorsprung der Drainschicht von der Drain-Kontaktschicht zur Source-Seite hin verkürzt werden und ein niedriger Widerstand in der Drainschicht geschaffen werden. Dies ist auch wirksam, um einen Vorrichtungsabstand zu verringern;
  • Bei der ersten Ausgestaltung ist der Vorsprung der Gate-Elektrode 108 auf den Feld-Oxidfilm 106 in der Größenordnung von 1 μm eingestellt, um eine Ausbreitung der Verarmungsschicht in die Drainschicht zu unterdrücken. Eine Driftlänge der Drainregion (die Länge des Vorsprungs von der Drain-Kontaktschicht) ist mit einer Größenordnung von 3 μm so kurz, dass der Widerstand der diffundierten Drainschicht verringert werden kann;
  • Wie oben erläutert, erstreckt sich bei der ersten Ausgestaltung die Verarmungsschicht hauptsächlich zur n-Trogschicht. Die erste Ausgestaltung kann daher eine verdreifachte Menge an Verunreinigungen in der Drainschicht haben, so dass der Flächenwiderstand im Vergleich zu dem des ersten Beispiels eines herkömmlichen MOSFETs auf ein Drittel abnimmt. Außerdem verringert sich die Driftlänge auf die Hälfte. Der größte Beitrag zum Durchlaßwiderstand (in der Größenordnung von 90%) kommt bei einem lateralen MOSFET mit hoher Durchbruchspannung vom Drainwiderstand. Der Drainwiderstand kann auf 1/6 gebracht werden;
  • Außerdem ist der Abstand zwischen der Sourceschicht 109 und der Drainschicht 114 (die Kanallänge), der größer (in der Größenordnung von 5 μm) als eine Vorsprungslänge der Drainschicht 114 zur Sourceschicht 109 ausgebildet ist, das 5/3-fache der ca. 3 μm des ersten Beispiels eines herkömmlichen MOSFETs. Der Anteil des Kanalwiderstandes am Durchlaßwiderstand ist in der Größenordnung von 10%. Die Summe von Drainwiderstand (in der Größenordnung von 90% des Durchlaßwiderstandes) und des Kanalwiderstandes (in der Größenordnung von 10% desselben) ist gegeben durch den Ausdruck (1): 90% × (1/6) + 10% × (3/5) ≅ 32%, (1) was auf ca. 1/3 des herkömmlichen Werts vereinfacht wird. Außerdem ist auch die Summe aus Kanallänge und Länge der Driftregion mit 8 μm im Vergleich zu herkömmlichen 9 μm etwas verkürzt;
  • Das heißt, ein lateraler p-MOSFET mit hoher Durchbruchspannung mit dem gleichen Durchlaßwiderstand wie ein herkömmlicher kann mit einer Kanalbreite (einer Länge) in Richtung senkrecht zum Blatt der 1 von einem Drittel des herkömmlichen Werts gebildet werden. Außerdem kann zusammen mit einer Verringerung des Vorrichtungsabstands aufgrund der Verringerung der Summe aus der oben erwähnten Kanallänge und der Länge der Driftregion die Fläche der Vorrichtung auf bis zu 1/3 oder weniger verringert werden;
  • Bei der Anordnung wie oben beschrieben ist der Gate-Oxidfllm verdickt, um eine Schwellenspannung anzuheben, was die gegenseitige Leitfähigkeit (Gm) verringert. Es wird jedoch eine ausreichende Treibbarkeit erreicht, wenn eine Gate-Treiberspannung eines lateralen p-Typ-MOSFET mit hoher Durchbruchspannung so hoch wie eine Drain-Spannung ist.
  • Bezogen auf den Fall der Erzeugung einer integrierten Schaltungsvorrichtung (IC) durch Integrieren einer Mehrzahl von lateralen p-MOSFETs mit hoher Durchbruchspannung wird die Fläche jedes einzelnen lateralen p-MOSFET mit hoher Durchbruchspannung ein Drittel oder weniger. Dies ermöglicht auch eine beträchtliche Verkleinerung der integrierten Schaltungsvorrichtung; Außerdem wird in dem Fall, dass eine integrierte Schaltungsvorrichtung durch Integrieren des lateralen p-MOSFET mit hoher Durchbruchspannung mit einem lateralen n-MOSFET mit hoher Durchbruchspannung, einer Treiberschaltung für die Vorrichtungen mit hoher Durchbruchspannung, anderen Peripherieschaltungen und dergleichen gebildet wird, die Fläche des lateralen p-MOSFET mit hoher Durchbruchspannung, der früher eine große Fläche belegt hat, auf ein Drittel oder weniger reduziert. Dies ermöglicht nicht nur eine Verkleinerung der integrierten Schaltungsvorrichtung, sondern erhöht auch die Flexibilität beim Schaltungslayout;
  • Insbesondere ist im Fall der Integration einer Mehrzahl von lateralen p-MOSFETs mit hoher Durchbruchspannung und lateralen n-MOSFETs mit hoher Durchbruchspannung die erhöhte Flexibilität beim Schaltungslayout sehr günstig.
  • In dem oben beschriebenen Beispiel bezog sich die Erläuterung auf ein Beispiel, bei dem eine absolute Maximalnennspannung zwischen Source und Drain gleich 80 V gesetzt wurde. Wenn die absolute Maximalnennspannung zwischen Source und Drain auf 50 V gesetzt wird, kann die Filmdicke des Gate-Oxidfilms 107 auf eine solche Dicke eingestellt werden, dass die elektrische Feldstärke bei der absoluten Maximalnennspannung zwischen Source und Drain gleich oder kleiner als 4 MV/cm wird, je nach spezifizierter absoluter Maximalspannung z. B. 150 nm.
  • Es folgt eine Erläuterung einer zweiten Ausgestaltung.
  • 3 ist ein Querschnitt eines lateralen p-Typ-MOSFET 200 mit hoher Durchbruchspannung als zweite Ausgestaltung.
  • Der MOSFET 200 hat eine n-Trogschicht 205, die durch Diffusion in einer gewünschten Region eines p-Typ-Halbleitersubstrats 201 von einer Oberfläche des Halbleitersubstrats 201 ausgebildet ist, und eine diffundierte Drainschicht 214 vom p-Typ, die durch Diffusion von der Oberflächenseite in der n-Trogschicht 705 aus gebildet ist. In der n-Trogschicht 205 ist eine diffundierte Sourceschicht vom p-Typ durch Diffusion von der Seite der Substratoberfläche aus in einer Region gebildet, die durch einen vorgegebenen Abstand von einer Grenze zu der oben erwähnten Drainschicht 214 entfernt ist. In der Drainschicht 214 ist eine Drain-Kontaktschicht 210 vom p-Typ von der Seite der Substratoberfläche aus in der zentralen Region in einem ungefähr gleichen Abstand von der Grenze zu der oben erwähnten n-Trogschicht 205 gebildet.
  • Außerdem ist aus der Oberfläche der n-Trogschicht 205 ein Gate-Oxidfilm 207 von einem Ende der Sourceschicht 209 aus über einem Teil der Drainschicht 214 gebildet. Des Weiteren ist aus der Drainschicht 214 in einer Region, in der die Drain-Kontaktschicht 210 und der Gate-Oxidfilm 207 nicht gebildet sind, ein Feld-Oxidfilm 206 gebildet.
  • Eine Gate-Elektrode 208 ist auf dem Gate-Oxidfilm 207 gebildet, so dass sie auf einen Teil des Feld-Oxidfilms 206 vorspringt. Auf der Sourceschicht 209 und auf der Drain-Kontaktschicht 210 sind eine Source-Elektrode 212 bzw. eine Drain-Elektrode 213 gebildet;
  • Ein Abstand zwischen der Sourceschicht 209 und der Drainschicht 214 ist hier länger ausgebildet als eine vorspringende Länge der Drainschicht 214 von der Drain-Kontaktschicht 210 zur Sourceschicht 209. Der Gate-Oxidfilm 207 ist außerdem mit einer solchen Dicke gebildet, dass ein elektrischer Feldstärkenwert bei einer absoluten Maximalnennspannung zwischen Source und Drain gleich 4 MV/cm oder weniger wird. Das Bezugszeichen 211 bezeichnet eine n+-Kontaktschicht zur n-Trogschicht 205;
  • Als spezielles Beispiel der ersten Ausgestaltung beträgt die Filmdicke des Gate-Oxidfilms 250 nm, und die Filmdicke des Feld-Oxidfilms 206 ist 800 nm. Insbesondere beträgt die Breite des Feld-Oxidfilms 206 zwischen Source und Drain 2 μm. Die n-Trogschicht 205 ist bis auf eine Tiefe von ca. 5 μm eindiffundiert, und die Drainschicht 214 ist bis auf eine Tiefe von ca. 6 μm eindiffundiert. Die Drainschicht 214 hat einen Flächenwiderstand von 4 kΩ/☐ und eine Gesamtmenge an p-Typ-Verunreinigungen von 3,0 × 1012/cm2. Der Abstand zwischen der Sourceschicht 209 und der Drainschicht 214 (eine Kanallänge) ist ca. 5 μm, und der Vorsprung der Gate-Elektrode 208 auf den Feld-Oxidfilm 206 ist in der Größenordnung von 1 μm. Die Durchbruchspannung des MOSFET 200 liegt in der Größenordnung von 110 V, und die absolute Maximalnennspannung desselben ist 80 V.
  • 4 ist eine Ansicht, die Äquipotentiallinien (20 V-Intervall) in einem Zustand zeigt, in dem eine Spannung von 0 V an die Source-Elektrode 212 und das Gate 208 und von 100 V an die Drain-Elektrode 213 angelegt ist, wobei der MOSFET 200 ausgeschaltet ist. Eine Verarmungsschicht breitet sich beiderseits eines pn-Übergangs zwischen der Drainschicht 214 vom p-Typ und der n-Trogschicht 205 aus. In 4 sind die Äquipotentiallinien von 0 V und 100 V ungefähr jeweils gleich den jeweiligen Enden der Verarmungsschicht. Wenn die Spannung von 0 V auch an das Substrat 201 angelegt ist, erstreckt sich die Verarmungsschicht auch zu einem pn-Übergang zwischen dem Substrat 201 und der n-Trogschicht 205;
  • Es ist bekannt, dass in der Nähe der Oberfläche des Siliziums die Ausdehnung der sich von dem oben angegebenen pn-Übergang aus erstreckenden Verarmungsschicht dargestellt ist, bei der eine Breite der Verarmungsschicht, die sich in die n-Trogschicht 205 erstreckt (der in 4 mit ”a” bezeichnete Abstand) breiter wird als eine Breite der Verarmungsschicht, die sich in die Drainschicht 214 erstreckt (der in 4 durch „b” bezeichnete Abstand). Das heißt, die Verarmungsschicht dehnt sich hauptsächlich zur Seite der n-Trogschicht 205 aus. So wird der größte Teil der Sperrspannung zwischen Source und Drain im Ausschaltzustand von der n-Trogschicht 205 getragen.
  • Wie oben erläutert, ist in der ersten Ausgestaltung der Abstand zwischen der Sourceschicht 209 und der Drainschicht 214 (die Kanallänge) langer als eine überstehende Länge der Drainschicht 214 von der Drain-Kontaktschicht 210 zur Sourceschicht 209 ausgebildet. Deshalb erreicht keine Verarmungsschicht die Sourceschicht 209, obwohl sich die Verarmungsschicht in die n-Trogschicht 205 erstreckt, und es wird kein Durchgriff verursacht;
  • Wie auch durch die in 4 gezeigten, durch den Gate-Oxidfilm 207 verlaufenden Äquipotentiallinien deutlich wird, ist ein beträchtlicher Anteil der Spannung durch den Gate-Oxidfilm 207 getragen;
  • In der zweiten Ausgestaltung ist der Gate-Oxidfilm 207 mit einer solchen Dicke ausgebildet, dass ein elektrischer Feldstärkenwert bei einer absoluten Maximalnennspannung zwischen Source und Drain gleich oder kleiner als 4 MV/cm wird (z. B. 250 nm). Obwohl die gesamte absolute Maximalnennspannung zwischen Source und Drain von dem Gate-Oxidfilm 207 getragen wird, beträgt deshalb die elektrische Feldstärke in dem Gate-Oxidfilm 3,2 MV/cm. Dies verursacht keinen Durchbruch des Gate-Oxidfilms und gewährleistet Zuverlässigkeit;
  • Indem die oben beschriebene erfindungsgemäße Anordnung verwendet wird, wird es schwierig gemacht, die Drainschicht so zu verarmen, dass sich die Verarmungsschicht zur Seite der Körperschicht hin erstreckt. Deshalb kann der Vorsprung der Drainschicht zur Source-Seite hin kurz gemacht werden.
  • Wenn hier die Gate-Elektrode weit auf den Feld-Oxidfilm vorsteht, wird es der Verarmungsschicht leicht gemacht, sich durch Feldplatteneffekt zur Drain-Kontaktschicht hin zu erstrecken. Das heißt, der verkürzte Vorsprung der Drainschicht zur Source-Seite bringt durch den oben erwähnten Feldplatteneffekt ein Ende der Verarmungsschicht nah an die Drain-Kontaktschicht. Die Verarmungsschicht, die die Drain-Kontaktschicht erreicht, verstärkt ein elektrisches Feld in dem Abschnitt und verursacht eine Verringerung der Durchbruchspannung;.
  • Um den Widerstand der Drainschicht zu verringern, kann der Vorsprung der Drainschicht zur Source-Seite hin verkürzt werden. Eine einfache Verkürzung der Vorsprungslänge führt jedoch aus dem oben beschriebenen Grund zu einer Verringerung der Durchbruchspannung;
  • Deshalb ist es sinnvoll, den Vorsprung der Drainschicht zur Source-Seite hin zu verkürzen und gleichzeitig den Vorsprung der Gate-Elektrode auf den Feld-Oxidfilm zu verkürzen. Dies liegt daran, dass der verkürzte Vorsprung der Gate-Elektrode den Feldplatteneffekt unterdrückt.
  • Mit einer solchen Anordnung kann der Vorsprung der Drainschicht zur Source-Seite hin verkürzt werden und ein niedriger Widerstand in der Drainschicht geschaffen werden. Dies ist auch wirksam, um einen Vorrichtungsabstand zu verringern;
  • Bei der zweiten Ausgestaltung ist der Vorsprung der Gate-Elektrode 208 auf den Feld-Oxidfilm 206 in der Größenordnung von 1 μm eingestellt, um eine Ausbreitung der Verarmungsschicht in die Drainschicht zu unterdrücken. Eine Driftlänge der Drainregion (die Länge des Vorsprungs von der Drain-Kontaktschicht) ist mit einer Größenordnung von 3 μm so kurz, dass der Widerstand der Drainschicht verringert werden kann,
  • Die zweite Ausgestaltung kann daher eine verdreifachte Menge an Verunreinigungen in der Drainschicht haben, so dass der Flächenwiderstand im Vergleich zu dem des zweiten Beispiels eines herkömmlichen MOSFETs auf ein Drittel abnimmt. Außerdem verringert sich die Driftlänge auf die Hälfte. Der größte Beitrag zum Durchlaßwiderstand (in der Größenordnung von 90%) kommt bei einem lateralen MOSFET mit hoher Durchbruchspannung vom Drainwiderstand. Der Drainwiderstand kann auf 1/6 gebracht werden;
  • Außerdem ist der Abstand zwischen der Sourceschicht 209 und der Drainschicht 214 (die Kanallänge), der größer (in der Größenordnung von 5 μm) als eine Vorsprungslänge der Drainschicht 214 zur Sourceschicht 209 ausgebildet ist, das 5/3-fache der ca. 3 μm des zweiten Beispiels eines herkömmlichen MOSFETs. Der Anteil des Kanalwiderstandes am Durchlaßwiderstand ist in der Größenordnung von 10%. Die Summe von Drainwiderstand (in der Größenordnung von 90% des Durchlaßwiderstandes) und des Kanalwiderstandes (in der Größenordnung von 10% desselben) ist gegeben durch den Ausdruck (2): 90% × (1/6) + 10% × (3/5) ≅ 32%, (2) was auf ca. 1/3 des herkömmlichen Werts vereinfacht wird. Außerdem ist auch die Summe aus Kanallänge und Länge der Driftregion mit 8 μm im Vergleich zu herkömmlichen 9 μm etwas verkürzt;
  • Das heißt, ein lateraler p-MOSFET mit hoher Durchbruchspannung mit dem gleichen Durchlaßwiderstand wie ein herkömmlicher kann mit einer Kanalbreite (einer Länge) in Richtung senkrecht zum Blatt der 3 von einem Drittel des herkömmlichen Werts gebildet werden. Außerdem kann zusammen mit einer Verringerung des Vorrichtungsabstands aufgrund der Verringerung der Summe aus der oben erwähnten Kanallänge und der Länge der Driftregion die Flache der Vorrichtung auf bis zu 1/3 oder weniger verringert werden;
  • Ein verdickter Gate-Oxidfilm hebt eine Schwellenspannung an und verringert so die gegenseitige Leitfähigkeit (Gm). Es wird jedoch eine ausreichende Treibbarkeit erreicht, wenn eine Gate-Treiberspannung eines lateralen p-Typ-MOSFET mit hoher Durchbruchspannung so hoch wie eine Drain-Spannung ist.
  • Bezogen auf den Fall der Erzeugung einer integrierten Schaltungsvorrichtung (IC) durch Integrieren einer Mehrzahl von lateralen p-MOSFETs mit hoher Durchbruchspannung wird die Fläche jedes einzelnen lateralen p-MOSFET mit hoher Durchbruchspannung ein Drittel oder weniger. Dies ermöglicht auch eine beträchtliche Verkleinerung der integrierten Schaltungsvorrichtung;
  • Außerdem wird in dem Fall, dass eine integrierte Schaltungsvorrichtung durch Integrieren des lateralen p-MOSFET mit hoher Durchbruchspannung mit einem lateralen n-MOSFET mit hoher Durchbruchspannung, einer Treiberschaltung für die Vorrichtungen mit hoher Durchbruchspannung, anderen Peripherieschaltungen und dergleichen gebildet wird, die Fläche des lateralen p-MOSFET mit hoher Durchbruchspannung, der früher eine große Fläche belegt hat, auf ein Drittel oder weniger reduziert. Dies ermöglicht nicht nur eine Verkleinerung der integrierten Schaltungsvorrichtung, sondern erhöht auch die Flexibilität beim Schaltungslayout;
  • Insbesondere ist im Fall der Integration einer Mehrzahl von lateralen p-MOSFETs mit hoher Durchbruchspannung und lateralen n-MOSFETs mit hoher Durchbruchspannung die erhöhte Flexibilität beim Schaltungslayout sehr günstig.
  • In dem oben beschriebenen Beispiel bezog sich die Erläuterung auf ein Beispiel, bei dem eine absolute Maximalnennspannung zwischen Source und Drain gleich 80 V gesetzt wurde. Wenn die absolute Maximalnennspannung zwischen Source und Drain auf 50 V gesetzt wird, kann die Filmdicke des Gate-Oxidfilms 207 auf eine solche Dicke eingestellt werden, dass die elektrische Feldstärke bei der absoluten Maximalnennspannung zwischen Source und Drain gleich oder kleiner als 4 MV/cm wird, je nach spezifizierter absoluter Maximalspannung z. B. 150 nm.
  • 5 ist ein Querschnitt eines lateralen p-Typ-MOSFET 300 mit hoher Durchbruchspannung als dritte Ausgestaltung.
  • Der MOSFET 300 ist mit einer vergrabenen Schicht vom n-Typ in einer gewünschten Region eines p-Typ-Halbleitersubstrats 301 versehen und hat eine diffundierte Drainschicht 314 vom p-Typ, die durch Diffusion von einer Oberflächenseite einer Epitaxialschicht (nicht dargestellt) gebildet ist, die auf der vergrabenen Schicht 302 vom n-Typ gebildet ist, eine n-Trogschicht 305, die durch Diffusion von der Oberflächenseite so gebildet ist, dass sie den äußeren Umfang (die Seitenfläche) der Drainschicht 314 umgibt, und eine n+-Wandschicht 303, die durch Diffusion so gebildet ist, dass sie den äußeren Umfang der n-Trogschicht 305 umgibt. Die Seitenfläche der Drainschicht 314 ist in Kontakt mit der n-Trogschicht 305.
  • Die n-Trogschicht 305 und die Drainschicht 314 sind gebildet durch selektives injizieren von Verunreinigungen mit gewünschten Dosen in eine Erzeugungsregion der n-Trogschicht 305 bzw. eine Erzeugungsregion der Drainschicht 314, bevor die injizierten Verunreinigungen gleichzeitig diffundiert werden;
  • In der n-Trogschicht 305 ist eine diffundierte Sourceschicht 309 vom p-Typ von der Seite der Substratoberfläche aus in einer Region gebildet, die durch einen vorgegebenen Abstand von einer Grenze zu der oben erwähnten Drainschicht 314 getrennt ist. In der Drainschicht 314 ist eine Drain-Kontaktschicht 310 vom p-Typ von der Seite der Substratoberfläche aus in der zentralen Region in ungefähr gleichem Abstand von der Grenze zu der oben erwähnten n-Trogschicht 305 gebildet. Die Drainschicht 314, die n-Trogschicht 305 und die n+-Wandschicht 303 sind jeweils bis hinunter zur vergrabenen Schicht 314 eindiffundiert. Die n+-Wandschicht 303 kann ebenfalls in der gleichen Weise erzeugt werden. Dies geschieht durch selektives Injizieren von Verunreinigungen mit gewünschten Dosen in eine Erzeugungsregion der n+-Wandschicht 303, um gleichzeitig Diffusion und Erzeugung in dem Diffusionsprozess für die oben erwähnte n+-Wandschicht 303 und die Drainschicht 314 durchzuführen.
  • An der Außenseite der n+-Wandschicht 303 ist eine p-Trogschicht 304 gebildet, um den MOSFET 300 vom Substrat elektrisch zu isolieren. Die p-Trogschicht 304 kann gleichzeitig mit der Drainschicht 314 gebildet werden;
  • Außerdem ist aus der Oberfläche der n-Trogschicht 305 ein Gate-Oxidfilm 307 von einem Ende der Sourceschicht 309 aus über einem Teil der Drainschicht 314 gebildet. Aus der Oberfläche der Drainschicht 314 ist in einem Bereich, in dem die Drain-Kontaktschicht 310 und der Gate-Oxidfilm 307 nicht gebildet sind, ein Feld-Oxidfilm 306 gebildet.
  • Eine Gate-Elektrode 308 ist auf dem Gate-Oxidfilm 307 gebildet, so dass sie auf einen Teil des Feld-Oxidfilms 306 vorspringt. Auf der Sourceschicht 309 und auf der Drain-Kontaktschicht 310 sind eine Source-Elektrode 312 bzw. eine Drain-Elektrode 313 gebildet; Wie oben beschrieben kann durch Bereitstellen der vergrabenen Schicht 302 vom n-Typ und der n+-Wandschicht 303 ein Leckstrom von der Elementregion zum Substrat 301 verringert werden;
  • Ein Abstand zwischen der Sourceschicht 309 und der Drainschicht 314 ist hier länger ausgebildet als eine vorspringende Länge der Drainschicht 314 von der Drain-Kontaktschicht 310 zur Sourceschicht 309. Der Gate-Oxidfilm 307 ist außerdem mit einer solchen Dicke gebildet, dass ein elektrischer Feldstärkenwert bei einer absoluten Maximalnennspannung zwischen Source und Drain gleich 4 MV/cm oder weniger wird. Das Bezugszeichen 311 bezeichnet eine n+-Kontaktschicht zur n-Trogschicht 305;
  • Als spezielles Beispiel der ersten Ausgestaltung beträgt die Filmdicke des Gate-Oxidfilms 307 250 nm, und die Filmdicke des Feld-Oxidfilms 306 ist 800 nm. Insbesondere beträgt die Breite des Feld-Oxidfilms 306 zwischen Source und Drain 2 μm. Außerdem sind die Drainschicht 314, die n-Trogschicht 305 und die n+-Wandschicht 303 bis in Tiefen eindiffundiert, die die in einer Tiefe von ca. 6 μm unter der Oberfläche gebildete vergrabene Schicht erreichen. Die Drainschicht 314 hat einen Flächenwiderstand von 4 kΩ/☐ und eine Gesamtmenge an p-Typ-Verunreinigungen von 3,0 × 1012/cm2. Der Abstand zwischen der Sourceschicht 309 und der Drainschicht 314 (eine Kanallänge) ist ca. 5 μm, und der Vorsprung der Gate-Elektrode 308 auf den Feld-Oxidfilm 306 ist in der Größenordnung von 1 μm. Die Durchbruchspannung des MOSFET 300 liegt in der Größenordnung von 105 V, und die absolute Maximalnennspannung desselben ist 80 V.
  • 6 ist eine Ansicht, die Äquipotentiallinien (20 V-Intervall) in einem Zustand zeigt, in dem eine Spannung von 0 V an die Source-Elektrode 312 und das Gate 308 und von 100 V an die Drain-Elektrode 313 angelegt ist, wobei der MOSFET 300 ausgeschaltet ist. Eine Verarmungsschicht breitet sich beiderseits von pn-Übergängen zwischen der Drainschicht 314 vom p-Typ und der n-Trogschicht 305 sowie zwischen der Drainschicht 314 vom p-Typ und der vergrabenen n-Schicht 302 aus. In 6 sind die Äquipotentiallinien von 0 V und 100 V ungefähr jeweils gleich den jeweiligen Enden der Verarmungsschicht. Wenn die Spannung von 0 V auch an das Substrat 301 angelegt ist, wie in 6 gezeigt, erstreckt sich die Verarmungsschicht auch zu einem pn-Übergang zwischen dem Halbleitersubstrat 301 vom p-Typ und der n-Trogschicht 305;
  • Es ist bekannt, dass in der Nähe der Oberfläche des Siliziums die Ausdehnung der sich von dem oben angegebenen pn-Übergang aus erstreckenden Verarmungsschicht dargestellt ist, bei der eine Breite der Verarmungsschicht, die sich in die n-Trogschicht 305 erstreckt (der in 6 mit „a” bezeichnete Abstand) breiter wird als eine Breite der Verarmungsschicht, die sich in die Drainschicht 314 erstreckt (der entsprechend durch „b” bezeichnete Abstand). Das heißt, die Verarmungsschicht dehnt sich hauptsächlich zur Seite der n-Trogschicht 305 aus. So wird der größte Teil der Sperrspannung zwischen Source und Drain im Ausschaltzustand von der n-Trogschicht 305 getragen.
  • Wie oben erläutert, ist in der ersten Ausgestaltung der Abstand zwischen der Sourceschicht 309 und der Drainschicht 314 (die Kanallänge) länger als eine überstehende Länge der Drainschicht 314 von der Drain-Kontaktschicht 310 zur Sourceschicht 309 ausgebildet. Deshalb erreicht keine Verarmungsschicht die Sourceschicht 309, obwohl sich die Verarmungsschicht in die n-Trogschicht 305 erstreckt, und es wird kein Durchgriff verursacht;
  • Wie auch durch die in 6 gezeigten, durch den Gate-Oxidfilm 307 verlaufenden Äquipotentiallinien deutlich wird, ist ein beträchtlicher Anteil der Spannung durch den Gate-Oxidfilm 307 getragen;
  • In der dritten Ausgestaltung ist der Gate-Oxidfilm 307 mit einer solchen Dicke ausgebildet, dass ein elektrischer Feldstärkenwert bei einer absoluten Maximalnennspannung zwischen Source und Drain gleich oder kleiner als 4 MV/cm wird (z. B. 250 nm). Obwohl die gesamte absolute Maximalnennspannung zwischen Source und Drain von dem Gate-Oxidfilm 307 getragen wird, beträgt deshalb die elektrische Feldstärke in dem Gate-Oxidfilm 3,2 MV/cm. Dies verursacht keinen Durchbruch des Gate-Oxidfilms und gewährleistet Zuverlässigkeit;
  • Indem die oben beschriebene erfindungsgemäße Anordnung verwendet wird, wird es schwierig gemacht, die Drainschicht so zu verarmen, dass sich die Verarmungsschicht zur Seite der Körperschicht hin erstreckt. Deshalb kann der Vorsprung der Drainschicht zur Source-Seite hin kurz gemacht werden.
  • Wenn hier die Gate-Elektrode weit auf den Feld-Oxidfilm vorsteht, wird es der Verarmungsschicht leicht gemacht, sich durch Feldplatteneffekt zur Drain-Kontaktschicht hin zu erstrecken. Das heißt, der verkürzte Vorsprung der Drainschicht zur Source-Seite bringt durch den oben erwähnten Feldplatteneffekt ein Ende der Verarmungsschicht nah an die Drain-Kontaktschicht. Die Verarmungsschicht, die die Drain-Kontaktschicht erreicht, verstärkt ein elektrisches Feld in dem Abschnitt und verursacht eine Verringerung der Durchbruchspannung;
  • Um den Widerstand der Drainschicht zu verringern, kann der Vorsprung der Drainschicht zur Source-Seite hin verkürzt werden. Eine einfache Verkürzung der Vorsprungslänge führt jedoch aus dem oben beschriebenen Grund zu einer Verringerung der Durchbruchspannung;
  • Deshalb ist es sinnvoll, den Vorsprung der Drainschicht zur Source-Seite hin zu verkürzen und gleichzeitig den Vorsprung der Gate-Elektrode auf den Feld-Oxidfilm zu verkürzen. Dies liegt daran, dass der verkürzte Vorsprung der Gate-Elektrode den Feldplatteneffekt unterdrückt.
  • Mit einer solchen Anordnung kann der Vorsprung der Drainschicht zur Source-Seite hin verkürzt werden und ein niedriger Widerstand in der Drainschicht geschaffen werden. Dies ist auch wirksam, um einen Vorrichtungsabstand zu verringern;
  • Bei der dritten Ausgestaltung ist der Vorsprung der Gate-Elektrode 308 auf den Feld-Oxidfilm 306 in der Größenordnung von 1 μm eingestellt, um eine Ausbreitung der Verarmungsschicht in die Drainschicht zu unterdrücken. Eine Driftlänge der Drainregion (die Länge des Vorsprungs von der Drain-Kontaktschicht) ist mit einer Größenordnung von 3 μm so kurz, dass der Widerstand der Drainschicht verringert werden kann;
  • Die dritte Ausgestaltung kann daher eine verdreifachte Menge an Verunreinigungen in der Drainschicht haben, so dass der Flächenwiderstand im Vergleich zu dem des dritten Beispiels eines herkömmlichen MOSFETs auf ein Drittel abnimmt. Außerdem verringert sich die Driftlänge auf die Hälfte. Der größte Beitrag zum Durchlaßwiderstand (in der Größenordnung von 90%) kommt bei einem lateralen MOSFET mit hoher Durchbruchspannung vom Drainwiderstand. Der Drainwiderstand kann auf 1/6 gebracht werden;
  • Außerdem ist der Abstand zwischen der Sourceschicht 309 und der Drainschicht 314 (die Kanallänge), der größer (in der Größenordnung von 5 μm) als eine Vorsprungslänge der Drainschicht 314 von der Drain-Kontaktschicht 310 zur Sourceschicht 309 ausgebildet ist, das 5/3-fache der ca. 3 μm des dritten Beispiels eines herkömmlichen MOSFETs. Der Anteil des Kanalwiderstandes am Durchlaßwiderstand ist in der Größenordnung von 10%. Die Summe von Drainwiderstand (in der Größenordnung von 90% des Durchlaßwiderstandes) und Kanalwiderstand (in der Größenordnung von 10% desselben) ist gegeben durch den Ausdruck (3): 90% × (1/6) + 10% × (3/5) ≅ 32%, (3) was auf ca. 1/3 des herkömmlichen Werts vereinfacht wird. Außerdem ist auch die Summe aus Kanallänge und Länge der Driftregion mit 8 μm im Vergleich zu herkömmlichen 9 μm etwas verkürzt;
  • Das heißt, ein lateraler p-MOSFET mit hoher Durchbruchspannung mit dem gleichen Durchlaßwiderstand wie ein herkömmlicher kann mit einer Kanalbreite (einer Länge) in Richtung senkrecht zum Blatt der 5 von einem Drittel des herkömmlichen Werts gebildet werden. Außerdem kann zusammen mit einer Verringerung des Vorrichtungsabstands aufgrund der Verringerung der Summe aus der oben erwähnten Kanallänge und der Länge der Driftregion die Fläche der Vorrichtung auf bis zu 1/3 oder weniger verringert werden;
  • Bei der dritten Ausgestaltung ist die Drainschicht 314 bis in eine Tiefe eindiffundiert, die die vergrabene Schicht 302 vom n-Typ erreicht. Dadurch kann ein Durchbruchspunkt, wenn eine Sperrspannung zwischen Source und Drain in einem Ausschaltzustand anliegt, im Grenzbereich zwischen der Drainschicht 314 und der vergrabenen Schicht 302 vom n-Typ positioniert werden. D. h., der Durchbruchspunkt kann in einem Bereich tief unter der Oberfläche der Vorrichtung (einer durch eine gestrichelte Linie in 5 umgebenen Region A, im Innern des massiven Körpers) positioniert werden. Daher besteht keine Gefahr, dass heiße Ladungsträger beim Durchbruch in den Oberflächen-Oxidfilm injiziert werden. Dies kann eine Veränderung der Durchbruchspannung der Vorrichtung in Verbindung mit dem Eintritt von heißen Ladungsträgern in den Oberflächen-Oxidfilm verhindern und so die Zuverlässigkeit der Vorrichtung verbessern;
  • Ein verdickter Gate-Oxidfilm hebt eine Schwellenspannung an und verringert so die gegenseitige Leitfähigkeit (Gm). Dies ergibt jedoch eine ausreichende Treibbarkeit, wenn eine Gate-Treiberspannung eines lateralen p-Typ-MOSFET mit hoher Durchbruchspannung so hoch wie eine Drain-Spannung ist, wie etwa im Fall der Anwendung des MOSFETs in einem PDP-Treiber-IC.
  • Bezogen auf den Fall der Erzeugung einer integrierten Schaltungsvorrichtung (IC) durch Integrieren einer Mehrzahl von lateralen p-MOSFETs mit hoher Durchbruchspannung wird die Fläche jedes einzelnen lateralen p-MOSFET mit hoher Durchbruchspannung ein Drittel oder weniger. Dies ermöglicht auch eine beträchtliche Verkleinerung der integrierten Schaltungsvorrichtung;
  • Außerdem wird in dem Fall, dass eine integrierte Schaltungsvorrichtung durch Integrieren des lateralen p-MOSFET mit hoher Durchbruchspannung mit einem lateralen n-MOSFET mit hoher Durchbruchspannung, einer Treiberschaltung für die Vorrichtungen mit hoher Durchbruchspannung, anderen Peripherieschaltungen und dergleichen gebildet wird, die Fläche des lateralen p-MOSFET mit hoher Durchbruchspannung, der früher eine große Fläche belegt hat, auf ein Drittel oder weniger reduziert. Dies ermöglicht nicht nur eine Verkleinerung der integrierten Schaltungsvorrichtung, sondern erhöht auch die Flexibilität beim Schaltungslayout;
  • Insbesondere ist im Fall der Integration einer Mehrzahl von lateralen p-MOSFETs mit hoher Durchbruchspannung und lateralen n-MOSFETs mit hoher Durchbruchspannung die erhöhte Flexibilität beim Schaltungslayout sehr günstig.
  • In dem oben beschriebenen Beispiel bezog sich die Erläuterung auf ein Beispiel, bei dem eine absolute Maximalnennspannung zwischen Source und Drain gleich 80 V gesetzt wurde. Wenn die absolute Maximalnennspannung zwischen Source und Drain auf 50 V gesetzt wird, kann die Filmdicke des Gate-Oxidfilms 207 auf eine solche Dicke eingestellt werden, dass die elektrische Feldstärke bei der absoluten Maximalnennspannung zwischen Source und Drain gleich oder kleiner als 4 MV/cm wird, je nach spezifizierter absoluter Maximalspannung z. B. 150 nm.
  • 7 ist ein Querschnitt eines lateralen MOSFET mit hoher Durchbruchspannung vom p-Typ als vierte Ausgestaltung.
  • Die vierte Ausgestaltung ist ein Beispiel, bei dem die Anordnung des als dritte Ausgestaltung erläuterten lateralen MOSFET 300 mit hoher Durchbruchspannung auf einen Treiber-IC eines PDP oder dergleichen angewendet wird. Aufgrund der begrenzten Größe der Zeichnung ist in 3 ein Beispiel gezeigt, bei dem drei laterale MOSFETs 300 mit hoher Durchbruchspannung parallel angeordnet sind. Wie oben beschrieben, hat der Treiber-IC eine Anzahl von Ausgängen. Bei einem tatsächlichen Treiber-IC sind daher einige zehn oder mehr (z. B. 128) der MOSFETs 300 parallel angeordnet, um in Ausgangsstufen für jeweilige Ausgangsbits desselben verwendet zu werden. D. h., die Drain-Elektroden der MOSFETs 300 sind an in der Figur nicht gezeigte Ausgangsanschlüsse angeschlossen.
  • In 7 ist die gleiche Anordnung wie in 5 mit den gleichen Bezugszeichen bezeichnet, und eine Erläuterung davon wird fortgelassen. In 7 ist ein Zustand gezeigt, in dem drei laterale MOSFETs 300A bis 300C mit hoher Durchbruchspannung parallel angeordnet sind. Die n+-Wandschicht 303 ist dabei an der äußersten Peripherie einer Struktur angeordnet, in der die MOSFETs 300A bis 300C parallel angeordnet sind, und nicht etwa zwischen benachbarten MOSFETs 300;
  • Dies liegt daran, dass die n-Trogschichten 305 bis in eine Tiefe eindiffundiert sind, die die vergrabene Schicht 302 erreicht (ca. 6 μm), so dass eine Vorrichtungsisolation zwischen den parallel angeordneten MOSFETs 300 durch jede einzelne der n-Trogschichten 305 erreicht wird.
  • Bei dem in 13 gezeigten dritten Beispiel eines herkömmlichen MOSFET ist es zum parallel Anordnen der MOSFETs 800 notwendig, die n+-Wandschichten 803 zwischen den einzelnen MOSFETs 800 vorzusehen. Im Vergleich dazu erfolgt bei dem in 7 erläuterten Beispiel die Vorrichtungsisolation zwischen den parallel angeordneten Vorrichtungen durch die n-Trogschicht 305, so dass die n+-Wandschichten zwischen den parallel angeordneten Vorrichtungen überflüssig werden;
  • Infolgedessen sind die Flächen für die Vorrichtungsisolationsregionen verkleinert. Wenn die MOSFETs in einer Vorrichtung wie etwa einem PDP-Treiber-IC mit einigen zehn oder mehr Ausgangsbits angewendet werden, ist eine Verringerung der Flächen für die Vorrichtungsisolationsregionen gleichbedeutend mit einer Verringerung der Vorrichtungsfläche des IC, was die Kosten des IC wirksam reduziert;
  • 8 ist ein Querschnitt einer Halbleitervorrichtung 500 als fünfte Ausgestaltung. Die fünfte Ausgestaltung ist ein Beispiel, bei dem der in der oben beschriebenen dritten Ausgestaltung erläuterte MOSFET 300 vom p-Typ und ein lateraler MOSFET 350 mit hoher Durchbruchspannung vom n-Typ nebeneinander angeordnet sind, wobei ferner MOSFETs 370 und 380 mit niedriger Durchbruchspannung Seite an Seite angeordnet sind;
  • In 8 ist der MOSFET 300 vom p-Typ mit den gleichen Bezugszeichen wie in 5 bezeichnet, und eine Erläuterung desselben wird fortgelassen.
  • Der MOSFET 350 vom n-Typ hat eine diffundierte Drainschicht 355, die durch Diffusion in einer gewünschten Region an der Oberfläche des Halbleitersubstrats 301 vom p-Typ gebildet ist, und eine p-Trogschicht 354, die durch Diffusion so gebildet ist, dass sie den äußeren Umfang der Drainschicht 355 umgibt. In der p-Trogschicht 354 ist eine diffundierte Sourceschicht 359 vom n-Typ von der Seite der Substratoberfläche aus in einer Region gebildet, die durch einen vorgegebenen Abstand von einer Grenze zu der oben angegebenen Drainschicht 355 entfernt ist. In der Drainschicht 355 ist eine Drain-Kontaktschicht 360 vom n-Typ von der Seite der Substratoberfläche aus in der mittleren Region in ungefähr gleichem Abstand von der Grenze zur p-Trogschicht 354 gebildet.
  • Außerdem ist aus der Oberfläche der p-Trogschicht 354 ein Gate-Oxidfilm 357 von einem Ende der Sourceschicht 359 aus über einem Teil der Drainschicht 355 gebildet. Ferner ist aus der Oberfläche der Drainschicht 355 in einer Region, in der die Drain-Kontaktschicht 360 und der Gate-Oxidfilm 357 nicht gebildet sind, ein Feld-Oxidfilm 356 gebildet.
  • Eine Gate-Elektrode 358 ist über dem Gate-Oxidfilm 357 gebildet, so dass sie auf einen Tell des Feld-Oxidfilms 356 vorsteht. Auf der Sourceschicht 359 und auf der Drain-Kontaktschicht 360 sind eine Source-Elektrode 362 bzw. eine Drain-Elektrode 363 gebildet. Das Bezugszeichen 361 bezeichnet eine p+-Kontaktschicht zur p-Trogschicht 354;
  • Als spezielles Beispiel des MOSFET 350 vom n-Typ beträgt die Filmdicke des Gate-Oxidfilms 357 25 nm und die Filmdicke des Feld-Oxidfilms 356 ist 800 nm. Insbesondere ist die Breite des zwischen Source und Drain gebildeten Feld-Oxidfilms 356 5 μm. Außerdem sind die Drainschicht 355 und die p-Trogschicht 354 von der Oberfläche aus bis in eine Tiefe von ca. 7 μm eindiffundiert;
  • Da eine Gate-Treiberspannung des MOSFET 350 in der Größenordnung von 5 V liegt, führt die Filmdicke des Gate-Oxidfilms von bis zu 25 nm zu keinen Zuverlässigkeitsproblemen und gewährleistet auch eine ausreichende große gegenseitige Leitfähigkeit (Gm).
  • Der MOSFET 350 vom n-Typ verwendet die RESURF-Struktur mit einer Durchbruchspannung in der Größenordnung von 105 V, wie beim MOSFET 300 vom p-Typ;
  • Als Drainschicht 355 des MOSFET 350 vom n-Typ kann eine diffundierte Schicht verwendet werden, die gleichzeitig mit der n-Trogschicht 305 des MOSFET 300 vom p-Typ gebildet wird.
  • In einem Ionenimplantationsprozess zum Bilden der n-Trogschicht 305 des MOSFET 300 vom n-Typ wird eine Ionenimplantation gleichzeitig auch in einer Erzeugungsregion der Drainschicht 355 des MOSFET 350 vom n-Typ ausgeführt. Mit einem anschließend durchgeführten Diffusionsprozess kann jede der diffundierten Schichten gleichzeitig gebildet werden;
  • D. h., mit einem Lithographieprozess, einem Ionenimplantationsprozess und einem Diffusionsprozess, die jeweils in einem Prozessschritt durchgeführt werden, können die n-Trogschicht 305 des MOSFET 300 vom p-Typ und die Drainschicht 355 des MOSFET 350 vom n-Typ gleichzeitig gebildet werden;
  • Auf die gleiche Weise kann die p-Trogschicht 354 eine diffundierte Schicht verwenden, die gleichzeitig mit der Drainschicht 314 gebildet ist.
  • In einem Ionenimplantationsprozess zum Bilden der Drainschicht 314 des MOSFET 300 vom p-Typ wird die Ionenimplantation gleichzeitig auch in einer Bildungsregion der p-Trogschicht 354 des MOSFET 350 vom n-Typ ausgeführt. Mit einem anschließend ausgeführten Diffusionsprozess kann jede der diffundierten Schichten gleichzeitig gebildet werden;
  • D. h., mit einem Lithographieprozess, einem Ionenimplantationsprozess und einem Diffusionsprozess, die jeweils in einem Prozessschritt durchgeführt werden, können die Drainschicht 314 des MOSFET 300 vom p-Typ und die p-Trogschicht 354 des MOSFET 350 vom n-Typ gleichzeitig gebildet werden;
  • Auf diese Weise kann der zum Bilden der diffundierten Schichten verwendete Prozess für den lateralen MOSFET vom p-Typ mit hoher Durchbruchspannung und den lateralen MOSFET vom n-Typ mit hoher Durchbruchspannung gleich gemacht werden. Dadurch ist es möglich, den lateralen MOSFET mit hoher Durchbruchspannung vom p-Typ und den lateralen MOSFET mit hoher Durchbruchspannung vom n-Typ auf dem gleichen Halbleitersubstrat zu erzeugen, ohne die Anzahl von Prozessschritten zu erhöhen.
  • Außerdem kann zur Verwendung in dem Treiber-IC eines PDP eine Gegentakt-Schaltung mit dem MOSFET 300 vom p-Typ und dem MOSFET 350 vom n-Typ, beide in der Halbleitervorrichtung 500, gebildet werden. Die lateralen MOSFETs vom p-Typ und n-Typ mit hoher Durchbruchspannung, die eine Mehrzahl von Gegentakt-Schaltungen bilden, können erzeugt werden, ohne die Anzahl von Prozessschritten zu erhöhen, wodurch tatsächlich ein preiswerter Treiber-IC geschaffen wird; Außerdem können bei jeder der bislang erläuterten ersten bis fünften Ausgestaltung diffundierte Schichten gleichzeitig mit den diffundierten Schichten (den n-Trogschichten, den diffundierten Drainschichten, den p-Trogschichten, etc. ...) des lateralen MOSFET mit hoher Durchbruchspannung gebildet werden, um in jeder der diffundierten Schichten einen MOSFET mit niedriger Durchbruchspannung zu bilden;
  • Wie z. B. in 8 gezeigt, wird eine diffundierte Schicht 371 gleichzeitig mit der Bildung der Drainschicht 355 des MOSFET 350 gebildet, etc..
  • In einem Ionenimplantationsprozess zum Bilden der n-Trogschicht 305 des MOSFET 300 vom p-Typ und der Drainschicht 355 des MOSFET 350 wird gleichzeitig auch eine Ionenimplantation in einer Erzeugungsregion der diffundierten Schicht 371 durchgeführt. Wenn anschließend ein Diffusionsprozess durchgeführt wird, kann jede der diffundierten Schichten gleichzeitig gebildet werden.
  • D. h., mit einem jeweils in einem Prozessschritt ausgeführten Lithographieprozess, einem Ionenimplantationsprozess und einem Diffusionsprozess können die n-Trogschicht 305 des MOSFET 300 vom p-Typ, die Drainschicht 355 des MOSFET 350 vom n-Typ und die Schicht 371 gleichzeitig gebildet werden;
  • Wenn die Diffusionsschicht 371 als Trog verwendet wird, wird ein MOSFET 370 vom p-Typ mit niedriger Durchbruchspannung gebildet, der eine diffundierte Sourceschicht 375, eine diffundierte Drainschicht 379, einen Gate-Oxidfilm 377 und eine Gate-Elektrode 378 umfasst (Source- und Drain-Elektroden sind nicht dargestellt);
  • Auf die gleiche Weise wird eine diffundierte Schicht 381 gleichzeitig mit der Erzeugung der p-Trogschicht 354 und dergleichen des MOSFET 350 vom n-Typ gebildet.
  • in einem Ionenimplantationsprozess zum Erzeugen der Drainschicht 314 des MOSFET 300 vom p-Typ mit hoher Durchbruchspannung und der p-Trogschicht 354 des MOSFET 350 vom n-Typ wird eine Ionenimplantation gleichzeitig auch in einer Erzeugungsregion der Schicht 381 durchgeführt. Wenn anschließend ein Diffusionsprozess durchgeführt wird, kann jede der diffundierten Schichten gleichzeitig gebildet werden;
  • D. h., mit jeweils in einem Prozessschritt durchgeführtem Lithographieprozess, Ionenimplantationsprozess und Diffusionsprozess können die Drainschicht 314 des MOSFET 300 vom p-Typ, die p-Trogschicht 354 des MOSFET 350 vom n-Typ und die Schicht 381 gleichzeitig gebildet werden.
  • Wenn dann die Schicht 381 als Trog genommen wird, wird ein MOSFET 380 vom n-Typ mit niedriger Durchbruchspannung gebildet, der eine diffundierte Sourceschicht 385, eine diffundierte Drainschicht 389, einen Gate-Oxidfilm 387 und eine Gate-Elektrode 388 umfasst (Source- und Drain-Elektroden sind nicht dargestellt).
  • Mit den oben beschriebenen MOSFETs 370 vom p-Typ bzw. 380 vom n-Typ kann eine Niederspannungslogikschaltung wie etwa eine CMOS-Schaltung erzeugt werden, die als Steuerschaltung des MOSFET 300 mit hoher Durchbruchspannung vom p-Typ und des MOSFET 350 mit hoher Durchbruchspannung vom n-Typ verwendet werden kann.
  • Auf diese Weise kann durch Verwendung der gleichzeitig mit den diffundierten Schichten der lateralen MOSFETs mit hoher Durchbruchspannung gebildeten diffundierten Schichten ein MOSFET mit niedriger Durchbruchspannung gebildet werden. Dies erlaubt es, Vorrichtungen mit hoher Durchbruchspannung und Vorrichtungen mit niedriger Durchbruchspannung auf dem gleichen Chip auszubilden, ohne die Zahl von Prozessschritten zu erhöhen;
  • Wie oben erläutert, ist die Dicke des Gate-Oxidfilms auf diejenige Dicke eingestellt, bei der ein elektrischer Feldstärkenwert zu einer absoluten Maximalnennspannung zwischen Source und Drain gleich oder kleiner als 4 MV/cm wird. Außerdem ist die oben beschriebene diffundierte Drainschicht so gebildet, dass eine Gesamtmenge an Verunreinigungen darin gleich 2 × 1012/cm2 oder größer (vorzugsweise 3 × 1012/cm2 oder mehr) ist. Bei einer solchen Anordnung wird es schwierig, die Drainschicht zu verarmen, und die Verarmungsschicht erstreckt sich in Richtung der diffundierten Körperschicht (der n-Trogschicht). Außerdem wird ein beträchtlicher Anteil (in der Größenordnung von 80%) der Spannung zwischen Source und Drain von dem Gate-Oxidfilm getragen.
  • So wird der Flächenwiderstand der Drainschicht durch eine Erhöhung der Gesamtmenge an Verunreinigungen kleiner. Wenn also eine Anordnung geschaffen wird, bei der die Gesamtmenge von Verunreinigungen gleich 3 × 1012/cm2 angesetzt ist, kann der Flächenwiderstand der Drainschicht und die Driftlänge im Vergleich zu den Beispielen der herkömmlichen MOSFETs auf ein Drittel bzw. die Hälfte gesenkt werden.
  • Der größte Teil der Durchlaßwiderstandskomponente (in der Größenordnung von 90%) in dem lateralen MOSFET mit hoher Durchbruchspannung ist durch den Drain-Widerstand belegt. Der Drain-Widerstand kann auf ein Sechstel gesenkt werden.
  • Außerdem ist die Länge, zusammengesetzt aus Kanallänge + Länge der Driftregion – auch etwas verkürzt auf 8 mm, verglichen mit den 9 mm der herkömmlichen Länge.
  • Auch wenn eine Länge berücksichtigt wird, bei der die Kanallänge im Vergleich zu dem Beispiel eines herkömmlichen MOSFET erhöht ist, kann ein lateraler p-MOSFET mit hoher Durchbruchspannung mit gleichem Durchlaßwiderstand wie dem eines herkömmlichen mit einer Kanalbreite von einem Drittel des herkömmlichen Werts gebildet werden. Zusammen mit einer Verringerung eines Vorrichtungsabstands aufgrund der Verringerung einer Länge wie der oben erwähnten Kanallänge + der Driftregion kann die Vorrichtungsfläche auf ein Drittel oder weniger verringert werden;
  • Bezogen auf den Fall, dass eine integrierte Schaltungsvorrichtung (IC) durch Integrieren einer Mehrzahl von lateralen MOSFETs vom p-Typ mit hoher Durchbruchspannung gebildet wird, wird die Fläche jedes einzelnen lateralen p-MOSFET mit hoher Durchbruchspannung ein Drittel oder weniger. Dies ermöglicht eine beträchtliche Verkleinerung der integrierten Schaltung und damit auch eine beträchtliche Verringerung der Kosten des Chips;
  • Wenn eine integrierte Schaltungsvorrichtung durch integrieren des lateralen p-MOSFET mit hoher Durchbruchspannung zusammen mit einem lateralen n-MOSFET mit hoher Durchbruchspannung, einer Treiberschaltung für die Vorrichtungen mit hoher Durchbruchspannung, anderen Peripherieschaltungen und dergleichen gebildet wird, wird die Fläche des lateralen p-MOSFET mit hoher Durchbruchspannung, der zuvor eine große Fläche belegt hat, auf ein Drittel oder weniger verkleinert. Dies ermöglicht nicht nur eine Verkleinerung der integrierten Schaltungsvorrichtung, sondern erhöht auch die Flexibilität beim Vorrichtungs-Layout.
  • Insbesondere im Falle einer Vorrichtung wie etwa eines PDP-Treiber-ICs, bei dem eine Mehrzahl von lateralen p-MOSFETs mit hoher Durchbruchspannung und lateralen n-MOSFETs mit hoher Durchbruchspannung integriert sind, ermöglicht die vergrößerte Flexibilität des Vorrichtungs-Layouts eine effiziente Nutzung der Chipfläche. Dies kann zusammen mit der Verringerung der von dem lateralen p-MOSFET mit hoher Durchbruchspannung belegten Fläche zu einer weiteren Verkleinerung und Kostenverringerung des IC führen;
    Bezugszeichen
    100, 200, 300, 350, 400, 600, 700, 800 lateraler MOSFET mit hoher Durchbruchspannung
    101, 601 n-Typ-Halbleitersubstrat
    201, 301, 701, 801 p-Typ-Halbleitersubstrat
    302, 802 vergrabene Schicht vom n-Typ
    303, 803 N+-Wandschicht
    304, 354, 381, 804 p-Trogschicht
    105, 205, 305, 605, 705, 805 n-Trogschicht
    106, 206, 306, 356, 606, 706, 806 Feld-Oxidfilm
    107, 207, 307, 357, 607, 707, 807 Gate-Oxidfilm
    108, 208, 308, 358, 378, 388, 608, 708, 808 Gate-Elektrode
    109, 209, 309, 359, 375, 385, 609, 709, 809 diffundierte Sourceschicht
    110, 210, 310, 360, 610, 710, 810 Drain-Kontaktschicht
    111, 211, 311, 611, 711, 811 n+-Kontaktschicht
    112, 212, 312, 362, 612, 712, 812 Source-Elektrode
    113, 213, 313, 363, 613, 713, 813 Drain-Elektrode
    114, 214, 314, 355, 379, 389, 614, 714, 814 diffundierte Drainschicht
    361 p+-Kontaktschicht
    500 Halbleitervorrichtung

Claims (4)

  1. Lateraler MOSFET mit hoher Durchbruchspannung, mit einer Drainschicht eines ersten Leitfähigkeitstyps, die durch Diffusion von einer Oberflächenseite eines Halbleitersubstrats eines zweiten Leitfähigkeitstyps aus gebildet ist, einer Körperschicht des zweiten Leitfähigkeitstyps, die durch Diffusion von der Oberflächenseite des Halbleitersubstrats aus gebildet ist, so dass sie die Drainschicht umgibt, einer diffundierten Sourceschicht des ersten Leitfähigkeitstyps, die in der Körperschicht von einer Oberflächenseite aus in einer Region gebildet ist, die durch einen vorgegebenen Abstand von einer Grenze zur Drainschicht entfernt ist, einer diffundierten Drainkontaktschicht des ersten Leitfähigkeitstyps, die von einer Oberflächenseite der Drainschicht aus gebildet ist, einem Gate-Oxidfilm, der von einem Ende der Sourceschicht aus über einem Teil der Drainschicht gebildet ist, einem Feld-Oxidfilm, der aus der Oberfläche der Drainschicht in einer Region gebildet ist, in der die Drainkontaktschicht und die Gate-Oxidschicht nicht gebildet sind, und einer Gate-Elektrode, die von oberhalb des Gate-Oxidfilms aus über einem Teil des Feld-Oxidfilms gebildet ist, dadurch gekennzeichnet, dass die Dicke des Gate-Oxidfilms die Dicke ist, in der ein elektrischer Feldstärkenwert für eine absolute Maximalnennspannung zwischen einer Source und einem Drain gleich oder weniger als 4 MV/cm wird, für die Breiten von Verarmungsschichten an einer obersten Oberflächenseite einer Halbleiterschicht W1 < W2 gilt, wenn eine Sperrvorspannung zwischen Source und Drain angelegt ist, wobei W1 die Breite einer Verarmungsschicht ist, die sich zur Seite der Drainschicht erstreckt, und W2 die Breite einer Verarmungsschicht ist, die sich zur Seite der Körperschicht erstreckt, und der Abstand zwischen der Sourceschicht und der Drainschicht länger als eine vorspringende Länge der Drainschicht über die Drainkontaktschicht ist.
  2. Lateraler MOSFET mit hoher Durchbruchsspannung, mit einer Körperschicht eines zweiten Leitfähigkeitstyps, die durch Diffusion von einer Oberflächenseite eines Halbleitersubstrats eines ersten Leitfähigkeitstyps aus gebildet ist, einer diffundierten Drainschicht des ersten Leitfähigkeitstyps, die von einer Oberflächenseite aus in der Körperschicht gebildet ist, einer diffundierten Sourceschicht des ersten Leitfähigkeitstyps, die in der Körperschicht von einer Oberflächenseite einer Region aus gebildet ist, die durch einen vorgegebenen Abstand von einer Grenze zu der Drainschicht entfernt ist, einer diffundierten Drainkontaktschicht des ersten Leitfähigkeitstyps, die von einer Oberflächenseite der Drainschicht aus gebildet ist, einem Gate-Oxidfilm, der von einem Ende der Sourceschicht aus über einem Teil der Drainschicht gebildet ist, einem Feld-Oxidfilm, der aus der Oberfläche der Drainschicht in einer Region gebildet ist, in der die Drainkontaktschicht und der Gate-Oxidfilm nicht gebildet sind, und einer Gate-Elektrode, die von oberhalb des Gate-Oxidfilms aus über einem Teil des Feld-Oxidfilms gebildet ist, dadurch gekennzeichnet, dass die Dicke des Gate-Oxidfilms die Dicke ist, in der ein elektrischer Feldstärkenwert für eine absolute Maximalnennspannung zwischen einer Source und einem Drain gleich oder weniger als 4 MV/cm wird, für die Breiten von Verarmungsschichten an einer obersten Oberflächenseite einer Halbleiterschicht W1 < W2 gilt, wenn eine Sperrvorspannung zwischen Source und Drain angelegt ist, wobei W1 die Breite einer Verarmungsschicht ist, die sich zur Seite der Drainschicht erstreckt, und W2 die Breite einer Verarmungsschicht ist, die sich zur Seite der Körperschicht erstreckt, und der Abstand zwischen der Sourceschicht und der Drainschicht länger als eine vorspringende Länge der Drainschicht über die Drainkontaktschicht ist.
  3. Lateraler MOSFET mit hoher Durchbruchsspannung, mit einer vergrabenen Schicht eines zweiten Leitfähigkeitstyps, die in einer gewünschten Region eines Halbleitersubstrats eines ersten Leitfähigkeitstyps gebildet ist, einer diffundierten Drainschicht des ersten Leitfähigkeitstyps, die von einer Oberflächenseite aus auf der vergrabenen Schicht gebildet ist, einer Körperschicht des zweiten Leitfähigkeitstyps, die durch Diffusion von der Oberflächenseite aus auf der vergrabenen Schicht gebildet ist, so dass sie die Drainschicht umgibt, einer diffundierten Sourceschicht des ersten Leitfähigkeitstyps, die in der Körperschicht von einer Oberflächenseite einer Region aus gebildet ist, die durch einen vorgegebenen Abstand von einer Grenze zu der Drainschicht entfernt ist, einer diffundierten Drainkontaktschicht des ersten Leitfähigkeitstyps, die von einer Oberflächenseite der Drainschicht aus gebildet ist, einem Gate-Oxidfilm, der aus der Oberfläche der Körperschicht von einem Ende der Sourceschicht aus über einem Teil der Drainschicht gebildet ist, einem Feld-Oxidfilm, der auf der Oberfläche der Drainschicht in einer Region gebildet ist, in der die Drainkontaktschicht und der Gate-Oxidfilm nicht gebildet sind, und einer Gate-Elektrode, die von oberhalb des Gate-Oxidfilms über einem Teil des Feld-Oxidfilms gebildet ist, dadurch gekennzeichnet, dass die Dicke des Gate-Oxidfilms die Dicke ist, bei der ein elektrischer Feldstärkenwert bei einer absoluten Maximalnennspannung zwischen einer Source und einem Drain gleich oder weniger als 4 MV/cm wird, für die Breiten von Verarmungsschichten an einer obersten Oberflächenseite einer Halbleiterschicht W1 < W2 gilt, wenn eine Sperrvorspannung zwischen Source und Drain angelegt ist, wobei W1 die Breite einer Verarmungsschicht ist, die sich zur Seite der Drainschicht erstreckt, und W2 die Breite einer Verarmungsschicht ist, die sich zur Seite der Körperschicht erstreckt, und der Abstand zwischen der Sourceschicht und der Drainschicht länger als eine vorspringende Länge der Drainschicht über die Drainkontaktschicht ist.
  4. Halbleitervorrichtung mit: einem lateralen ersten MOSFET eines ersten Leitfähigkeitstyps mit hoher Durchbruchsspannung, mit – einer vergrabenen Schicht eines zweiten Leitfähigkeitstyps, die in einer gewünschten Region eines Halbleitersubstrats des ersten Leitfähigkeitstyps gebildet ist, – einer diffundierten Drainschicht des ersten Leitfähigkeitstyps, die von einer Oberflächenseite aus auf der vergrabenen Schichtgebildet ist, – einer Körperschicht des zweiten Leitfähigkeitstyps, die durch Diffusion von der Oberflächenseite aus auf der vergrabenen Schicht gebildet ist, so dass sie die Drainschicht umgibt, – einer diffundierten Sourceschicht des ersten Leitfähigkeitstyps, die in der Körperschicht von einer Oberflächenseite einer Region aus gebildet ist, die durch einen vorgegebenen Abstand von einer Grenze zu der Drainschicht entfernt ist, – einer diffundierten Drainkontaktschicht des ersten Leitfähigkeitstyps, die von einer Oberflächenseite der Drainschicht aus gebildet ist, – einem Gate-Oxidfilm, der von einem Ende der Sourceschicht aus über einem Teil der Drainschicht gebildet ist, – einem Feld-Oxidfilm, der aus der Oberfläche der Drainschicht in einer Region gebildet ist, in der die Drainkontaktschicht und der Gate-Oxidfilm nicht gebildet sind, und – einer Gate-Elektrode, die von oberhalb des Gate-Oxidfilms über einem Teil des Feld-Oxidfilms gebildet ist, und einem lateralen zweiten MOSFET mit hoher Durchbruchsspannung vom zweiten Leitfähigkeitstyp, mit – einer diffundierten Drainschicht des zweiten Leitfähigkeitstyps, die von einer Oberflächenseite aus in einer gewünschten Region des Halbleitersubstrats gebildet ist, – einer diffundierten Körperschicht des ersten Leitfähigkeitstyps, die von einer Oberflächenseite aus gebildet ist, so dass sie die Drainschicht des zweiten MOSFETs umgibt, – einer diffundierten Sourceschicht des zweiten Leitfähigkeitstyps, die in der Körperschicht des zweiten MOSFETs von einer Oberflächenseite einer Region aus gebildet ist, die durch einen vorgegebenen Abstand von einer Grenze zu der Drainschicht des zweiten MOSFETs getrennt ist, – einer diffundierten Drainkontaktschicht des zweiten Leitfähigkeitstyps, die von einer Oberflächenseite der Drainschicht des zweiten MOSFETs aus gebildet ist, – einem Gate-Oxidfilm, der von einem Ende der Sourceschicht des zweiten MOSFETs aus über einem Teil der Drainschicht des zweiten MOSFETs gebildet ist, – einem Feld-Oxidfilm, der aus der Oberfläche der Drainschicht des zweiten MOSFETs in einer Region gebildet ist, in der die Drainkontaktschicht und der Gate-Oxidfilm des zweiten MOSFETs nicht gebildet sind, und – einer Gate-Elektrode, die von oberhalb des Gate-Oxidfilms des zweiten MOSFETs über einen Teil des Feld-Oxidfilms des zweiten MOSFETs gebildet ist, dadurch gekennzeichnet, dass die Dicke des Gate-Oxidfilms des ersten MOSFETs die Dicke ist, in der ein elektrischer Feldstärkenwert bei einer absoluten Maximalnennspannung zwischen einer Source und einem Drain des ersten MOSFET gleich oder weniger als 4 MV/cm wird, für die Breiten von Verarmungsschichten an einer obersten Oberflächenseite einer Halbleiterschicht W1 < W2 gilt, wenn eine Sperrvorspannung zwischen Source und Drain des ersten MOSFETs angelegt ist, wobei W1 die Breite einer Verarmungsschicht ist, die sich zur Seite der Drainschicht des ersten MOSFETs erstreckt, und W2 die Breite einer Verarmungsschicht ist, die sich zur Seite der Körperschicht des ersten MOSFETs erstreckt, und der Abstand zwischen der Sourceschicht des ersten MOSFETs und der Drainschicht des ersten MOSFETs länger als eine vorspringende Länge der Drainschicht des ersten MOSFETs von der Drainkontaktschicht des ersten MOSFETs aus ist.
DE10256575.9A 2001-12-04 2002-12-04 Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung Expired - Fee Related DE10256575B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001/369980 2001-12-04
JP2001369980A JP4166010B2 (ja) 2001-12-04 2001-12-04 横型高耐圧ｍｏｓｆｅｔ及びこれを備えた半導体装置

Publications (2)

Publication Number Publication Date
DE10256575A1 DE10256575A1 (de) 2003-06-12
DE10256575B4 true DE10256575B4 (de) 2015-07-23

Family

ID=19179283

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10256575.9A Expired - Fee Related DE10256575B4 (de) 2001-12-04 2002-12-04 Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung

Country Status (4)

Country Link
US (2) US6818954B2 (de)
JP (1) JP4166010B2 (de)
KR (1) KR100749186B1 (de)
DE (1) DE10256575B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180140B1 (en) 2004-04-16 2007-02-20 National Semiconductor Corporation PMOS device with drain junction breakdown point located for reduced drain breakdown voltage walk-in and method for designing and manufacturing such device
US7436043B2 (en) * 2004-12-21 2008-10-14 Taiwan Semiconductor Manufacturing Co., Ltd N-well and N+ buried layer isolation by auto doping to reduce chip size
US7514761B2 (en) * 2005-11-08 2009-04-07 Himax Technologies, Inc. Triple operation voltage device
JP4996164B2 (ja) * 2006-08-07 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100832719B1 (ko) * 2006-12-27 2008-05-28 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
DE102009057146B4 (de) * 2009-12-05 2013-09-26 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul mit Hybriddruckspeicher
JP2013187263A (ja) * 2012-03-06 2013-09-19 Canon Inc 半導体装置、記録装置及びそれらの製造方法
JP2013222892A (ja) * 2012-04-18 2013-10-28 Sharp Corp 半導体装置及びその製造方法
US9087920B2 (en) 2012-06-01 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods of forming the same
US8884369B2 (en) 2012-06-01 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods of forming the same
CN103594469B (zh) * 2012-08-17 2017-04-12 台湾积体电路制造股份有限公司 垂直功率mosfet晶体管及其形成方法
TWI685919B (zh) * 2019-01-19 2020-02-21 力晶積成電子製造股份有限公司 溝渠式隔離結構的製造方法及高壓半導體元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216272A (en) * 1990-04-13 1993-06-01 Nippondenso Co., Ltd. High withstanding voltage MIS transistor
US5585660A (en) * 1994-04-08 1996-12-17 Texas Instruments Incorporated Extended drain resurf lateral DMOS devices
US5789786A (en) * 1994-02-15 1998-08-04 National Semiconductor Corporation High-Voltage CMOS transistors on a standard CMOS wafer
US5973366A (en) * 1996-12-25 1999-10-26 Fuji Electric Co., Ltd. High voltage integrated circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
JP3730283B2 (ja) 1995-05-22 2005-12-21 株式会社東芝 高耐圧半導体装置の製造方法
IT1241050B (it) * 1990-04-20 1993-12-29 Cons Ric Microelettronica Processo di formazione di una regione sepolta di drain o di collettore in dispositivi monolitici a semiconduttore.
EP0513415A1 (de) * 1991-05-16 1992-11-19 Kabushiki Kaisha Toshiba FET mit isoliertem Gate mit doppel-schichtigen Wannen von niedriger und höherer Störstoffkonzentrationen und sein Herstellungsverfahren
JP3206026B2 (ja) * 1991-07-19 2001-09-04 富士電機株式会社 高電圧用ｍｉｓｆｅｔを備える半導体装置
JP2861624B2 (ja) * 1992-05-13 1999-02-24 日本電気株式会社 半導体装置の製造方法
US5472887A (en) * 1993-11-09 1995-12-05 Texas Instruments Incorporated Method of fabricating semiconductor device having high-and low-voltage MOS transistors
JP2689874B2 (ja) * 1993-12-17 1997-12-10 関西日本電気株式会社 高耐圧ｍｏｓトランジスタ
US5498554A (en) * 1994-04-08 1996-03-12 Texas Instruments Incorporated Method of making extended drain resurf lateral DMOS devices
JP3275569B2 (ja) * 1994-10-03 2002-04-15 富士電機株式会社 横型高耐圧電界効果トランジスタおよびその製造方法
JP2746175B2 (ja) 1995-02-28 1998-04-28 日本電気株式会社 高耐圧半導体装置
US5917204A (en) * 1997-03-31 1999-06-29 Motorola, Inc. Insulated gate bipolar transistor with reduced electric fields
US6489653B2 (en) * 1999-12-27 2002-12-03 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216272A (en) * 1990-04-13 1993-06-01 Nippondenso Co., Ltd. High withstanding voltage MIS transistor
US5789786A (en) * 1994-02-15 1998-08-04 National Semiconductor Corporation High-Voltage CMOS transistors on a standard CMOS wafer
US5585660A (en) * 1994-04-08 1996-12-17 Texas Instruments Incorporated Extended drain resurf lateral DMOS devices
US5973366A (en) * 1996-12-25 1999-10-26 Fuji Electric Co., Ltd. High voltage integrated circuit

Also Published As

Publication number Publication date
KR20030045642A (ko) 2003-06-11
US20040159856A1 (en) 2004-08-19
US6844598B2 (en) 2005-01-18
KR100749186B1 (ko) 2007-08-13
US20030122195A1 (en) 2003-07-03
JP4166010B2 (ja) 2008-10-15
US6818954B2 (en) 2004-11-16
DE10256575A1 (de) 2003-06-12
JP2003174160A (ja) 2003-06-20

Similar Documents

Publication Publication Date Title
DE60213889T2 (de) Halbleiteranordnung
DE102012100767B4 (de) Drain-erweiterte Feldeffekttransistoren und Verfahren zu deren Herstellung
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE112009000642B4 (de) LDMOS Vorrichtungen mit verbesserten Architekturen und Herstellungsverfahren dafür
DE3720156C2 (de)
DE19711729B4 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE69505416T2 (de) Fermi-schwellenspannung-feldeffekttransistor in einer geformten wanne und verfahren zur herstellung
DE2903534A1 (de) Feldeffekttransistor
DE69724578T2 (de) SOI-MOS-Feldeffekttransistor
DE10256575B4 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung
DE10393858T5 (de) Integrierte Schaltkreisstruktur mit verbesserter LDMOS-Gestaltung
DE69231832T2 (de) Halbleiteranordnung ausgerüstet mit einem Hochspannungs-MISFET
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE102007055290B4 (de) Halbleitervorrichtung
DE102004009521B4 (de) Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
DE3686180T2 (de) Vertikaler mos-transistor mit peripherer schaltung.
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich
DE19958234C2 (de) Anordnung eines Gebietes zur elektrischen Isolation erster aktiver Zellen von zweiten aktiven Zellen
EP1273043B1 (de) Cmos-kompatibler lateraler dmos-transistor
DE60318643T2 (de) Halbleiter-Bauelement und Herstellungsverfahren
DE69318346T2 (de) Schutzdiode für ein vertikales Halbleiterbauelement
DE102004014928B4 (de) Hochvolttransistor und Verfahren zu seiner Herstellung
DE10054636B4 (de) Halbleitervorrichtung
EP0040263B1 (de) Isolierschicht-Feldeffekttransistor
EP1734582B1 (de) Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8128 New person/name/address of the agent

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20110927

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20110927

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee