JP2689874B2 - 高耐圧ｍｏｓトランジスタ - Google Patents

高耐圧ｍｏｓトランジスタ

Info

Publication number
JP2689874B2
JP2689874B2 JP5317574A JP31757493A JP2689874B2 JP 2689874 B2 JP2689874 B2 JP 2689874B2 JP 5317574 A JP5317574 A JP 5317574A JP 31757493 A JP31757493 A JP 31757493A JP 2689874 B2 JP2689874 B2 JP 2689874B2
Authority
JP
Japan
Prior art keywords
layer
drain
semiconductor layer
mos transistor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5317574A
Other languages
English (en)
Other versions
JPH07176734A (ja
Inventor
洋 柳川
Original Assignee
関西日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 関西日本電気株式会社 filed Critical 関西日本電気株式会社
Priority to JP5317574A priority Critical patent/JP2689874B2/ja
Priority to US08/353,080 priority patent/US5523601A/en
Publication of JPH07176734A publication Critical patent/JPH07176734A/ja
Application granted granted Critical
Publication of JP2689874B2 publication Critical patent/JP2689874B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高耐圧ＭＯＳトランジス
タに関し、詳しくは、ダブルリサーフ構造を有する横型
の高耐圧ＭＯＳトランジスタに関する。
【０００２】
【従来の技術】例えば、ダブルリサーフ構造を有する横
型の高耐圧ＭＯＳトランジスタの具体的構造例を図３に
示して説明する。尚、以下の例は、ドレイン電極６の両
側に二つのゲート電極１２を対称に配置した構造例であ
る。
【０００３】この高耐圧ＭＯＳトランジスタは、Ｐ型の
サブストレート基板１にＮ型のエピタキシャル層２を形
成し、選択的に高濃度のＰ型拡散を行い拡散分離層１５
を形成してドレインとして作用するエピタキシャル層２
を接合分離する。
【０００４】その表面にドレイン電極６の形成予定領域
５を残して、そのドレイン電極６の形成予定領域５をと
り囲んで選択的な不純物拡散によりＰ型拡散層３を形成
すると共にその上にフィールド酸化膜４を形成する。そ
の外側のエピタキシャル層２の表面にゲート酸化膜１１
を介してゲート電極１２をポリシリコン等で所定のゲー
ト長寸法でパターニングする。
【０００５】その外側にＰ型不純物の拡散によりベース
領域７を拡散分離層１５に接続すると共に横方向拡散に
よりゲート電極１２の下にも入り込むように形成する。
ゲート電極１２の外側に接してベース領域７の内にソー
ス領域９をＮ型不純物を拡散することにより形成すると
同時にドレイン電極６の形成予定領域５にＮ型不純物を
拡散する。ベース領域７内のソース領域を形成していな
い部分にＰ型高濃度のベースコンタクト領域８を形成
し、ドレイン電極６、ソース電極１０を形成する。
【０００６】尚、図示しないが、拡散層３とサブストレ
ート基板１は、ともにソース電極１０と電気的に接続さ
れた構造となっている。
【０００７】上述したダブルリサーフ構造の高耐圧ＭＯ
Ｓトランジスタでは、ソース電極１０とドレイン電極６
間に電圧を印加してその電位を上昇させていくと、サブ
ストレート基板１とエピタキシャル層２との接合部、及
びエピタキシャル層２と拡散層３との接合部の両方で空
乏層ｎ，ｍがそれぞれ拡がっていく。そして、ソース電
極１０とドレイン電極６間で所定の電位に達すると、二
つの接合部から拡がってくる空乏層ｍとｎがつながって
エピタキシャル層２が完全に空乏化し、その時の電位で
固定される。それまでに拡散層３が完全に空乏化すれ
ば、その電位でエピタキシャル層２が固定されるため、
拡散層３が電界緩和層として機能することにより高耐圧
のＭＯＳトランジスタを実現している。
【０００８】
【発明が解決しようとする課題】ところで、上述した従
来のＭＯＳトランジスタでは、ソース電極１０とドレイ
ン電極６間の電位が、ゲート酸化膜１１の絶縁破壊を引
き起こす電位に達するまでに、エピタキシャル層２が完
全に空乏化するようにそのエピタキシャル層２の濃度が
設定されている。そのため、ゲート酸化膜１１の厚さに
よりエピタキシャル層２の濃度が決定され、それによっ
てドレイン抵抗が決まるので、それ以上、オン抵抗を下
げることが困難であるという問題があった。
【０００９】一方、そのオン抵抗を下げることを目的と
するものとして、例えば、特開平４−１２５９７２号公
報及び特開平２−６０１６９号公報に開示されたＭＯＳ
トランジスタがある。
【００１０】しかしながら、両者のＭＯＳトランジスタ
ともに縦型構造のものであり、特開平４−１２５９７２
号公報に開示されたＭＯＳトランジスタでは、空乏層が
拡がる部位に高濃度層を形成しているため、オン抵抗を
下げようとして高濃度層の濃度を高くしすぎると、ＭＯ
Ｓトランジスタの耐圧が低下する欠点があり、高濃度層
の濃度が制約されるという問題がある。また、特開平２
−６０１６９号公報に開示されたＭＯＳトランジスタで
は、空乏層が形成される接合部よりも高濃度層を深く形
成することができないのでオン抵抗を下げることが困難
で、高濃度層の深さが制約されるという問題があった。
【００１１】そこで、本発明は上記問題点に鑑みて提案
されたもので、その目的とするところは、高濃度層の濃
度や深さが制約されることなく、高耐圧を維持したまま
でオン抵抗を下げ得る高耐圧ＭＯＳトランジスタを提供
することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
の技術的手段として、本発明は、一導電型半導体層上に
形成したドレインとして作用する他導電型半導体層と、
その表面にドレイン電極をとり囲んで選択的に形成した
一導電型拡散層と、その外側表面に他導電型半導体層を
間に残して設けた一導電型ベース領域と、その内部に設
けたソース領域と、ソース領域のドレイン電極側端と一
導電型拡散層の外端との間のベース領域及びドレイン領
域表面にゲート絶縁膜を介して設けたゲート電極とを有
し、ソース領域に接続したソース電極が、一導電型半導
体層、一導電型拡散層及びベース領域と同電位接続した
高耐圧ＭＯＳトランジスタにおいて、ゲート電極下のド
レイン領域を高濃度としたことを特徴とする。
【００１３】
【作用】本発明に係る高耐圧ＭＯＳトランジスタでは、
ゲート電極の直下に位置するドレイン領域に他導電型の
高濃度層を形成しても、拡散層下のドレイン領域の濃度
が変化しないので空乏化する電位を維持したままで固定
されるので耐圧を低下させることなく、上述した高濃度
層の存在でオン抵抗を下げることが可能となる。
【００１４】
【実施例】本発明に係る高耐圧ＭＯＳトランジスタの一
実施例を図１及び図２に示して説明する。尚、図３と同
一部分には同一参照符号を付して重複説明は省略する。
【００１５】本発明の高耐圧ＭＯＳトランジスタは、従
来と同様、ダブルリサーフ構造の横型ＭＯＳトランジス
タで、従来と異なる点は、図１に示すようにゲート電極
１２の直下に位置するエピタキシャル層２にＮ型の高濃
度層１３を形成したことにある。従って、図示鎖線で示
すＡ−Ａ’線における不純物の濃度プロファイルは、図
２に示すように従来品ｂがエピタキシャル層２の表層部
から深層部へかけてほぼ一定の濃度分布であるのに対し
て、本発明品ａについては高濃度層１３によりエピタキ
シャル層２の深層部よりも表層部で高濃度となってい
る。
【００１６】本発明のＭＯＳトランジスタでは、従来と
同様、ソース電極１０とドレイン電極６間に電圧を印加
してその電位を上昇させていくと、サブストレート基板
１とエピタキシャル層２との接合部、及びエピタキシャ
ル層２と拡散層３との接合部の両方で空乏層ｎ，ｍがそ
れぞれ拡がっていく。そして、ソース電極１０とドレイ
ン電極６間で所定の電位に達すると、二つの接合部から
拡がってくる空乏層ｍとｎがつながってエピタキシャル
層２が完全に空乏化し、その時の電位で固定される。そ
れまでに拡散層３が完全に空乏化すれば、その電位でエ
ピタキシャル層２が固定されるため、拡散層３が電界緩
和層として機能することにより高耐圧のＭＯＳトランジ
スタを実現する。
【００１７】これと共に、本発明のＭＯＳトランジスタ
では、エピタキシャル層２の拡散層３と隣接する部位、
即ち、ゲート電極１２の直下に位置するエピタキシャル
層２のチャネル領域に他導電型の高濃度層１３を形成し
ても、拡散層３下のエピタキシャル層２の濃度が変化し
ないのでそのエピタキシャル層２が空乏化する電位を維
持したままでその電位でエピタキシャル層２が固定され
る。従って、ＭＯＳトランジスタの耐圧を低下させるこ
となく維持したままの状態で、上述したゲート電極１２
の直下に位置するチャネル領域に高濃度層１３を存在さ
せることでオン抵抗を下げることが可能となる。
【００１８】上記実施例においてドレインとして作用す
る他導電型半導体層はエピタキシャル層を使用したが、
貼り合わせ技術により形成した基板を用いてもよい。
【００１９】
【発明の効果】本発明に係る高耐圧ＭＯＳトランジスタ
によれば、ダブルリサーフ構造のＭＯＳトランジスタの
ゲート電極の直下に位置するドレイン領域に高濃度層を
形成したことによって、耐圧の低下招くことなく、オン
抵抗を下げることができ、高耐圧ＭＯＳトランジスタの
特性を改善する。
【図面の簡単な説明】
【図１】本発明に係る高耐圧ＭＯＳトランジスタの実施
例を示す断面図
【図２】本発明品と従来品との濃度分布を比較するため
の濃度プロファイル
【図３】高耐圧ＭＯＳトランジスタの従来例を示す断面
図
【符号の説明】
１ 一導電型半導体層〔サブストレート基板〕 ２ 他導電型半導体層〔エピタキシャル層〕 ３ 拡散層 ５ ドレイン電極の形成予定領域 ６ ドレイン電極 ７ ベース領域 ９ ソース領域 １１ ゲート酸化膜 １２ ゲート電極 １３ 高濃度層

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 一導電型半導体層上に形成したドレイン
    として作用する他導電型半導体層と、その表面にドレイ
    ン電極をとり囲んで選択的に形成した一導電型拡散層
    と、その外側表面に前記他導電型半導体層を間に残して
    設けた一導電型ベース領域と、その内部に設けたソース
    領域と、このソース領域のドレイン電極側端と前記拡散
    層の外端との間の前記ベース領域及びドレイン領域表面
    にゲート絶縁膜を介して設けたゲート電極とを有し、前
    記ソース領域に接続したソース電極が、前記一導電型半
    導体層、一導電型拡散層及びベース領域と同電位接続し
    た高耐圧ＭＯＳトランジスタにおいて、前記ゲート電極
    下のドレイン領域を高濃度としたことを特徴とする高耐
    圧ＭＯＳトランジスタ。
  2. 【請求項２】 前記ドレインとして作用する他導電型半
    導体層は、エピタキシャル成長層であることを特徴とす
    る請求項１記載の高耐圧ＭＯＳトランジスタ。
  3. 【請求項３】 前記ドレインとして作用する他導電型半
    導体層は、一導電型半導体層上に貼り合わせ形成したも
    のであることを特徴とする請求項１記載の高耐圧ＭＯＳ
    トランジスタ。
JP5317574A 1993-12-17 1993-12-17 高耐圧ｍｏｓトランジスタ Expired - Fee Related JP2689874B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5317574A JP2689874B2 (ja) 1993-12-17 1993-12-17 高耐圧ｍｏｓトランジスタ
US08/353,080 US5523601A (en) 1993-12-17 1994-12-09 High-breakdown-voltage MOS transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5317574A JP2689874B2 (ja) 1993-12-17 1993-12-17 高耐圧ｍｏｓトランジスタ

Publications (2)

Publication Number Publication Date
JPH07176734A JPH07176734A (ja) 1995-07-14
JP2689874B2 true JP2689874B2 (ja) 1997-12-10

Family

ID=18089766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5317574A Expired - Fee Related JP2689874B2 (ja) 1993-12-17 1993-12-17 高耐圧ｍｏｓトランジスタ

Country Status (2)

Country Link
US (1) US5523601A (ja)
JP (1) JP2689874B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977569A (en) * 1996-09-24 1999-11-02 Allen-Bradley Company, Llc Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability
US5852559A (en) * 1996-09-24 1998-12-22 Allen Bradley Company, Llc Power application circuits utilizing bidirectional insulated gate bipolar transistor
US6534829B2 (en) * 1998-06-25 2003-03-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US20030001216A1 (en) * 2001-06-27 2003-01-02 Motorola, Inc. Semiconductor component and method of manufacturing
JP4166010B2 (ja) * 2001-12-04 2008-10-15 富士電機デバイステクノロジー株式会社 横型高耐圧ｍｏｓｆｅｔ及びこれを備えた半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
US4922327A (en) * 1987-12-24 1990-05-01 University Of Toronto Innovations Foundation Semiconductor LDMOS device with upper and lower passages
JPH0783119B2 (ja) * 1988-08-25 1995-09-06 日本電気株式会社 電界効果トランジスタ
JP2808871B2 (ja) * 1990-09-17 1998-10-08 富士電機株式会社 Ｍｏｓ型半導体素子の製造方法

Also Published As

Publication number Publication date
JPH07176734A (ja) 1995-07-14
US5523601A (en) 1996-06-04

Similar Documents

Publication Publication Date Title
US5473180A (en) Semiconductor device with an MOST provided with an extended drain region for high voltages
US5981997A (en) Horizontal field effect transistor and method of manufacturing the same
JPH0897411A (ja) 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JPH06260652A (ja) 高電圧パワートランジスタおよびその形成方法
JP3219045B2 (ja) 縦型ｍｉｓｆｅｔの製造方法
JPH0334466A (ja) 縦形二重拡散ｍｏｓｆｅｔ
JPH0621468A (ja) 絶縁ゲート型半導体装置
US7705399B2 (en) Semiconductor device with field insulation film formed therein
KR940004846A (ko) 반도체장치 및 그 제조방법
JP2590863B2 (ja) 導電変調型ｍｏｓｆｅｔ
JPS63266882A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
JPH0418708B2 (ja)
JP2689874B2 (ja) 高耐圧ｍｏｓトランジスタ
JPH0296375A (ja) 半導体装置
JP3216591B2 (ja) 電界効果型トランジスタ
JP3137840B2 (ja) 半導体装置
JPH1174517A (ja) 半導体装置
JPH10242454A (ja) 半導体装置
JPS63254769A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
JP3217484B2 (ja) 高耐圧半導体装置
JP3064872B2 (ja) 電界効果トランジスタ
JP3233002B2 (ja) 電界効果トランジスタ
JPS60107866A (ja) 半導体装置
JP4943637B2 (ja) 半導体装置及びその製造方法
JPH0653490A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970729

LAPS Cancellation because of no payment of annual fees