JP3064872B2 - 電界効果トランジスタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電界効果トランジスタ
に関し、特にダブルリサーフ構造を有する電界効果トラ
ンジスタに関する。

【０００２】

【従来の技術】従来のダブルリサーフ構造の電界効果ト
ランジスタを図５、図６から説明する。図５は電界効果
トランジスタの要部平面図（半導体基板表面とゲート酸
化膜の平面図）、図６は電界効果トランジスタの断面図
（図５のＡ−Ａ部の酸化膜、絶縁膜および電極を含む状
態の断面図）である。

【０００３】図において、１はｐ型半導体基板で、２は
ｐ型半導体基板主面にｎ型不純物を選択拡散して形成し
た延長ドレイン領域で、３は延長ドレイン領域２にｎ型
不純物を延長ドレイン領域２より高濃度に選択拡散して
形成したドレイン領域で、４はｐ型半導体基板１と延長
ドレイン領域２にオーバラップする形でｐ型不純物を選
択拡散して形成したチャンネル形成領域である。そのド
レイン領域３側の境界はドレイン領域３の境界と平行で
ある。

【０００４】５はチャンネル形成領域４内のドレイン領
域３側にチャンネル形成領域４端部から一定距離離して
ｎ型不純物を高濃度に選択拡散して形成したソース領域
であり、６は電界緩和層で、ドレイン領域３とチャンネ
ル形成領域４間の延長ドレイン領域２内にドレイン領域
３およびチャンネル形成領域４から一定距離離して、前
記両領域３、４の互いに平行な境界に垂直で平行な複数
のストライプ状パターンにｐ型不純物を選択拡散して形
成し、ｐ型半導体基板１と図示しないが電気的に接続し
て同電位にしている。この電界緩和層６間の間隔はドレ
イン領域３と半導体基板１間に逆電圧を加えたときに、
両隣の電界緩和層６より生ずる空乏層がつながる距離に
している。

【０００５】７はチャンネル形成領域４内でソース領域
５よりドレイン領域３から離れた位置にｐ型不純物を高
濃度に選択拡散して形成したコンタクト層で、８は延長
ドレイン領域２とソース領域５間のチャンネル形成領域
４の表面上に形成した酸化シリコンからなるゲート酸化
膜で、９はゲート酸化膜８上から電極形成部まで延長し
たｎ型不純物を添加した多結晶シリコンからなるゲート
導電膜で、電圧印加によりゲート酸化膜８の下のチャン
ネル形成領域４の表面近傍をｎ型に反転しチャンネル４
ａを形成する。

【０００６】１０は各導電部の絶縁のために形成した酸
化シリコンからなるフィールド絶縁膜で、１１はゲート
導電膜９上に形成したアルミニウムからなるゲート電極
で、１２はソース領域５およびコンタクト層７を電気的
に接続したアルミニウムからなるソース電極で、１３は
ドレイン領域３と電気的に接続したアルミニウムからな
るドレイン電極である。

【０００７】この電界効果トランジスタの動作を以下に
説明する。上記構成において、ドレイン電極１３を正
に、ソース電極１２を負に印加した状態で、ゲート電極
１１に正の電圧を一定電圧以上印加すると、ゲート導電
膜９の直下のチャンネル形成領域４の表面近傍がｎ型に
反転してチャンネル４ａが形成され、ソース領域５とド
レイン領域３間が導通する。次に、ゲート電極１１の電
圧を一定電圧以下に下げるとチャンネル４ａが消滅する
とともに、延長ドレイン領域２とｐ型半導体基板１との
ｐｎ接合部から延長ドレイン領域２内にｐ型半導体基板
１側から空乏層が広がり、また電界緩和層６はｐ型半導
体基板１と同電位であるため電界緩和層６と延長ドレイ
ン領域２とのｐｎ接合部からも電界緩和層６側から空乏
層が延長ドレイン領域２内に広がって双方の空乏層がつ
ながり、ソース領域５とドレイン領域３間が遮断され
る。また、横方向は電界緩和層６が両隣の電界緩和層６
間で双方の空乏層がつながり、ソース領域５とドレイン
領域３間が遮断される。

【０００８】

【発明が解決しようとする課題】上記電界効果トランジ
スタは単位面積当たりのオン抵抗が大きいと言う問題が
あった。これはドレイン領域に対面状態にチャンネル形
成領域があり、このチャンネル領域の幅を広くとれない
と言う問題であった。

【０００９】

【課題を解決するための手段】本発明は上記課題を解決
するために提案されたもので、一導電型半導体基板の一
主面に部分的に形成した他導電型の延長ドレイン領域
と、延長ドレイン領域の表面側に部分的に形成し、延長
ドレイン領域よりも高濃度の他導電型のドレイン領域
と、延長ドレイン領域内の表面側にドレイン領域から一
定距離に先端を配してドレイン領域側に向けた複数の凸
部を有し、基板に接続して形成した一導電型のチャンネ
ル形成領域と、ドレイン領域と凸部先端との間の延長ド
レイン領域内の表面側であって、凸部それぞれの延長線
上にストライプ状に形成した半導体基板と同電位の一導
電型電界緩和層と、チャンネル形成領域内の表面側にチ
ャンネル形成領域外端から一定距離離して凸部先端近傍
まで形成した高濃度の他導電型のソース領域と、チャン
ネル形成領域内の表面側に形成した高濃度の一導電型の
コンタクト領域と、ソース領域と延長ドレイン領域間の
チャンネル形成領域表面上に形成したゲート酸化膜とを
有することを特徴とする電界効果トランジスタを提供す
る。

【００１０】また、複数の凸部の他端を相互に連通した
チャンネル形成領域としたり、連通したチャンネル形成
領域の表面側で連通したソース領域としたり、チャンネ
ル形成領域の凸部の先端と連通した電界緩和層としたり
した電界効果トランジスタを提供する。

【００１１】また、ソース領域と延長ドレイン領域間の
チャンネル形成領域上と、チャンネル形成領域の凸部間
の延長ドレイン領域上とにゲート酸化膜を介してゲート
導電膜を設けた電界効果トランジスタを提供する。

【００１２】

【作用】ドレイン領域に向けた複数の凸部を有するチャ
ンネル形成領域としたので、このチャンネル形成領域の
凸部間には延長ドレイン領域が残されているから、チャ
ンネル形成領域の境界に、ドレイン領域に対向する部分
とともに対向しない部分にもチャンネルが形成される。
そこでチャンネル幅が広く取れることからオン抵抗が下
がり、より多くの電流を流すことができる。

【００１３】

【実施例１】以下に、本発明の１実施例を図１の電界効
果トランジスタの要部平面図（半導体基板表面とゲート
酸化膜の平面図）、図２の電界効果トランジスタの断面
図（図１のＡ−Ａの酸化膜、絶縁膜および電極を含む状
態の断面図）から説明する。

【００１４】図において、４１は一導電型例えばｐ型半
導体基板例えばシリコン基板で、４２はｐ型半導体基板
４１に他導電型であるｎ型不純物を選択拡散して形成し
た延長ドレイン領域で、４３は延長ドレイン領域４２内
の表面層にｎ型不純物を延長ドレイン領域４２より高濃
度に選択拡散して形成したドレイン領域である。

【００１５】４４はチャンネル形成領域で、半導体基板
４１表面と延長ドレイン領域４２の表面内にオーバラッ
プする形で矩形状にドレイン領域４３に対して一定距離
離して、かつ先端をドレイン領域４３方向に向けて複数
等間隔にｐ型不純物を選択拡散して形成する。この矩形
部分が本発明の凸部にあたる。４５はチャンネル形成領
域４４の表面層内のドレイン４３側にチャンネル形成領
域４４端部から一定距離離してｎ型不純物を高濃度に選
択拡散して形成したソース領域である。

【００１６】４６は電界緩和層で、ドレイン領域４３と
チャンネル形成領域４４間の延長ドレイン領域４２表面
内にチャンネル形成領域４４の矩形状の凸部４４ｂの延
長線上にｐ型不純物を選択拡散してストライプ状に形成
し、ｐ型半導体基板４１と接続（図示せず）して同電位
にしてある。４７はチャンネル形成領域４４の表面内に
チャンネル形成領域４４端部から一定距離離してｐ型不
純物を高濃度に選択拡散して形成したコンタクト層であ
り、４８はシリコン酸化膜からなるゲート酸化膜で、ソ
ース領域４５と延長ドレイン領域４２とソース領域４５
間のチャンネル形成領域４４と、チャンネル形成領域４
４の凸部間の延長ドレイン領域４２上に跨がって帯状に
形成する。

【００１７】４９はゲート酸化膜４８上から電極形成部
まで延長したｎ型不純物を添加して低抵抗の多結晶シリ
コンからなるゲート導電膜で、電圧印加によりゲート酸
化膜４８の下のチャンネル形成領域４４の表面近傍をｎ
型に反転してチャンネル４４ａを形成する。

【００１８】５０は各導電部の絶縁のために形成したシ
リコン酸化膜からなるフィールド絶縁膜で、５１はゲー
ト導電膜４９上に形成したアルミニウムからなるゲート
電極で、５２はソース領域４５、コンタクト層４７、チ
ャンネル形成領域４４に跨がって形成したアルミニウム
からなるソース電極で、５３はドレイン領域４３上に形
成したアルミニウムからなるドレイン電極である。この
電界効果トランジスタの動作を以下に説明する。

【００１９】上記構成において、ドレイン電極５３を正
に、ソース電極５２を負に印加した状態で、ゲート電極
５１に正の電圧を一定電圧以上に印加すると、ゲート導
電膜４９の直下のｐ型チャンネル形成領域４４表面近傍
がｎ型に反転してチャンネル４４ａが形成し、ソース領
域４５とドレイン領域４３間が導通する。このときのチ
ャンネル４４ａは、本発明の特徴であるチャンネル形成
領域４４の先端平行な両側に形成される。さらに、チャ
ンネル形成領域４４間の延長ドレイン領域４２の表面に
は電子が集まり、オン抵抗を小さくする作用がある。

【００２０】次に、ゲート電極５１の電圧を一定電圧以
下に下げるとチャンネル形成領域４４のチャンネル４４
ａが消滅し、ソース領域４５とドレイン領域４３間が遮
断し、ｐ型半導体基板４１と延長ドレイン領域４２のｐ
ｎ接合部から延長ドレイン領域４２内にｐ型半導体基板
４１側から空乏層が広がり、また電界緩和層４６はチャ
ンネル形成領域４４が同電位であるため電界緩和層４６
と延長ドレイン領域４２とのｐｎ接合部からも電界緩和
層４６側から空乏層が延長ドレイン領域４２内に広がり
双方の空乏層がつながってソース領域４５とドレイン領
域４３間が遮断されて耐圧を保持する。

【００２１】尚、電界緩和層４６のｐ層を延長し、チャ
ンネル形成領域４４のｐ層に短絡してもよい。またチャ
ンネル形成領域４４の長さは任意に選ぶことができる。
本実施例によれば、チャンネル形成領域４４の長さを長
くすれば、チャンネル幅は広くなり、オン抵抗は下が
り、より多くの電流を流すことができる。さらに、チャ
ンネル形成領域の４４の凸部４４ｂ間の延長ドレイン領
域４２上にはゲート酸化膜４８を介してゲート導電膜４
９があるので電界効果トランジスタがオンのとき、この
部分の延長ドレイン領域４２の抵抗を下げてオン抵抗を
小さくする作用もある。

【００２２】

【実施例２】以下に、本発明の他の実施例を図３の電界
効果トランジスタの要部平面図（半導体基板表面とゲー
ト酸化膜の平面図）、図４の電界効果トランジスタの断
面図（図３のＡ−Ａの酸化膜、絶縁膜および電極を含む
状態の断面図）から説明する。

【００２３】図において、２１は一導電型例えばｐ型半
導体基板例えばシリコン基板で、２２はｐ型半導体基板
に他導電型であるｎ型不純物を選択拡散して形成した延
長ドレイン領域で、２３は延長ドレイン領域２２表面内
にｎ型不純物を延長ドレイン領域２２より高濃度に選択
拡散して形成したドレイン領域であり、２４はチャンネ
ル形成領域で、半導体基板２１表面と延長領域の表面内
にオーバラップする形で矩形状の凸部２４ｂを等ピッチ
で複数、ドレイン領域２３から一定距離離し、一端をド
レイン領域２３に向け、他端を連通して選択拡散で形成
したｐ型層からなる。

【００２４】２５はチャンネル形成領域２４の凸部２４
ｂと各凸部２４ｂを連通する部分のドレイン領域２３側
との表面内にチャンネル形成領域２４と延長ドレイン領
域２２との境界から一定距離離すとともに凸部２４ｂ内
と各凸部２４ｂを連通する部分内とを連通してｎ型不純
物を高濃度に選択拡散して形成したソース領域であり、
２６は電界緩和層で、ドレイン領域２２とチャンネル形
成領域２４間の延長ドレイン領域２２表面内にチャンネ
ル形成領域２４の凸部２４ｂの延長線上に形成した複数
の平行ストライプ状のｐ型半導体基板２１と同電位のｐ
型から成り、２７はチャンネル形成領域２４の連通部表
面内にｐ型不純物を高濃度に選択拡散して形成したコン
タクト層である。２８はシリコン酸化膜からなるゲート
酸化膜で、延長ドレイン領域２２とソース領域２５間の
チャンネル形成領域２４上と、チャンネル形成領域２４
の凸部２４ｂ間の延長ドレイン領域２２上とにソース領
域２５上の一部とに跨がって帯状に形成する。２９はゲ
ート酸化膜２８上から電極形成部まで延長したｎ型不純
物を添加して低抵抗の多結晶シリコンからなるゲート導
電膜で、電圧印加によりゲート酸化膜２８の下のチャン
ネル形成領域２４の表面近傍をｎ型に反転してチャンネ
ル２４ａを形成する。

【００２５】３０は各導電部の絶縁のために形成したシ
リコン酸化膜からなるフィールド絶縁膜で、３１はゲー
ト導電膜２９上に形成したアルミニウムからなるゲート
電極で、３２はソース領域２５、コンタクト層２７、チ
ャンネル形成領域２４にまたがって形成したアルミニウ
ムからなるソース電極で、３３はドレイン領域２３上に
形成したアルミニウムからなるドレイン電極である。

【００２６】この電界効果トランジスタの動作を以下に
説明する。上記構成において、ドレイン電極３３を正
に、ソース電極３２を負に印加した状態で、ゲート電極
３１に正の電圧を一定電圧以上に印加すると、ゲート導
電膜２９の直下のｐ型チャンネル形成領域２４表面近傍
がｎ型に反転してチャンネル４４ａが形成し、ソース領
域２５とドレイン領域２３間が導通する。このとき、チ
ャンネル４４ａは、本発明の特徴であるチャンネル形成
領域２４の凸部２４ｂの先端側と平行な両側とその凹部
側にチャンネル２４ａを形成する。

【００２７】次に、ゲート電極３１の電圧を一定電圧以
下に下げるとチャンネル形成領域２４のチャンネル２４
ａが消滅し、ソース領域２５とドレイン領域２３間が遮
断し、ｐ型基板２１と延長ドレイン領域２２のｐｎ接合
部から延長ドレイン領域２２内にｐ型半導体基板２１側
から空乏層が広がり、また電界緩和層２６はチャンネル
形成領域２４が同電位であるため電界緩和層２６と延長
ドレイン領域２２とのｐｎ接合部からも電界緩和層２６
側から空乏層が延長ドレイン領域２２内に広がり双方の
空乏層がつながってソース領域２５とドレイン領域２３
間が遮断されて耐圧を保持する。

【００２８】尚、電界緩和層２６のｐ層を延長し、チャ
ンネル形成領域２４のｐ層に短絡してもよい。その場合
電界緩和層２６を基板２１と同電位にするのに特別な電
極を必要とせず構造が簡単になる。またチャンネル形成
領域２４の長さは任意に選ぶことができる。本実施例に
よれば、チャンネル形成領域２４の凹部側にもチャンネ
ル２４ｂが形成されるので、第一の実施例に比較して、
チャンネル幅が広く取れオン抵抗が下がり、より多くの
電流を流すことができる。上記実施例においては、ｐ型
の基板を使用したがｎ型の基板を使用し、各領域を実施
例とは反対の導電型とするものであってもよい。さら
に、上記実施例においては、延長ドレイン領域を選択拡
散により形成したが、一導電型半導体基板上に全面的に
他導電型層をエピタキシャル成長し、延長ドレイン領域
となる部分を残して、一導電型の不純物を拡散して、基
板に接続する分離層を形成することによって形成しても
よい。

【発明の効果】本発明によれば、チャンネル形成領域を
凸部の先端をドレイン領域に向けて複数形成したので、
チャンネル幅が長くなり、オン抵抗が下がり、より多く
の電流を流すことができる。

【図面の簡単な説明】

【図１】 本発明の電界効果トランジスタの要部平面図

【図２】 図１のＡ−Ａ部の断面図

【図３】 本発明の他の電界効果トランジスタの要部平
面図

【図４】 図３のＡ−Ａ部の断面図

【図５】 従来の電界効果トランジスタの要部平面図

【図６】 図５のＡ−Ａ部の断面図

【符号の説明】

２１，４１ ｐ型半導体基板 ２２，４２ 延長ドレイン領域 ２３，４３ ドレイン領域 ２４，４４ チャンネル形成領域２４ｂ，４４ｂ 凸部 ２５，４５ ソース領域 ２６，４６ 電界緩和層 ２７，４７ コンタクト領域 ２８，４８ ゲート酸化膜 ２９，４９ ゲート導電膜

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】一導電型半導体基板の一主面に部分的に形
   成した他導電型の延長ドレイン領域と、前記延長ドレイ
   ン領域の表面側に部分的に形成し、前記延長ドレイン領
   域よりも高濃度の他導電型のドレイン領域と、前記延長
   ドレイン領域内の表面側に前記ドレイン領域から一定距
   離に先端を配して前記ドレイン領域側に向けた複数の凸
   部を有し前記基板に接続して形成した一導電型のチャン
   ネル形成領域と、前記ドレイン領域と前記凸部先端との
   間の前記延長ドレイン領域内の表面側であって、前記凸
   部それぞれの延長線上にストライプ状に形成し、前記半
   導体基板と同電位の一導電型電界緩和層と、前記チャン
   ネル形成領域内の表面側に前記チャンネル形成領域外端
   から一定距離離して凸部先端近傍まで形成した高濃度の
   他導電型のソース領域と、前記チャンネル形成領域内の
   表面側に形成した高濃度の一導電型のコンタクト領域と
   前記ソース領域と前記延長ドレイン領域間の前記チャン
   ネル形成領域表面上に形成したゲート酸化膜とを有する
   ことを特徴とする電界効果トランジスタ。
2. 【請求項２】前記チャンネル形成領域は前記複数の凸部
   の他端を相互に連通したものである請求項１に記載の電
   界効果トランジスタ。
3. 【請求項３】前記ソース領域は前記チャンネル形成領域
   の連通した部分内の表面側で前記ソース領域の前記凸部
   に形成した部分を相互に連通したものである請求項２に
   記載の電界効果トランジスタ。
4. 【請求項４】前記チャンネル形成領域の凸部の先端と前
   記電界緩和層とが連通したことを特徴とする請求項１、
   請求項２または請求項３に記載の電界効果トランジス
   タ。
5. 【請求項５】前記ソース領域と前記延長ドレイン領域間
   の前記チャンネル形成領域上と、このチャンネル形成領
   域の凸部間の前記延長ドレイン領域上とにゲート酸化膜
   を介してゲート導電膜を設けたことを特徴とする請求項
   １、請求項２、請求項３または請求項４に記載の電界効
   果トランジスタ。