DE10393858T5 - Integrierte Schaltkreisstruktur mit verbesserter LDMOS-Gestaltung - Google Patents

Integrierte Schaltkreisstruktur mit verbesserter LDMOS-Gestaltung Download PDF

Info

Publication number
DE10393858T5
DE10393858T5 DE10393858T DE10393858T DE10393858T5 DE 10393858 T5 DE10393858 T5 DE 10393858T5 DE 10393858 T DE10393858 T DE 10393858T DE 10393858 T DE10393858 T DE 10393858T DE 10393858 T5 DE10393858 T5 DE 10393858T5
Authority
DE
Germany
Prior art keywords
area
conductivity type
source regions
semiconductor layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10393858T
Other languages
English (en)
Inventor
Jun Portland Cai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE10393858T5 publication Critical patent/DE10393858T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung mit:
einer Halbleiterschicht;
einem Paar von einander beabstandeten Feldeffektgatestrukturen auf einer Fläche der Halbleiterschicht, wobei jede Gatestruktur einen ersten Endteil aufweist, der der anderen Gatestruktur gegenüber liegt;
ersten und zweiten von einander beabstandeten Sourcebereichen eines ersten Leitfähigkeitstyps in einem Teil der Schicht zwischen dem Paar von Gatestrukturen, wobei der Teil der Fläche zwischen den ersten Endteilen eine erste Gebietsabmessung aufweist und jeder Sourcebereich relativ zu einem der ersten Endteile selbstausgerichtet ist;
einem schwach dotierten Körperbereich eines zweiten Leitfähigkeitstyps in der Halbleiterschicht und sich von unterhalb der Sourcebereiche zu unterhalb der Gatestrukturen erstreckend; und
einem stärker dotierter Bereich des zweiten Leitfähigkeitstyps, der sich in den Teil der Fläche zwischen den ersten Endteilen hinein erstreckt und eine Gebietsabmessung entlang der Fläche kleiner als die erste Gebietsabmessung aufweist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung nimmt den Vorteil des Prioritätsdatums der am 10. Dezember 2002 eingereichten Patentanmeldung der Vereinigten Staaten mit der Anmeldenummer 10/315,517 in Anspruch.
  • GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft eine Halbleiterschaltkreisanordnung und insbesondere eine Schaltkreisanordnung, die digitale und Leistungsfunktionen und Verfahren zur Herstellung derartiger Vorrichtungen integriert.
  • HINTERGRUND
  • Das Niveau der Vorrichtungsintegration steigt weiter an und die Leistungsanforderungen von Leistungsvorrichtungen auf einer integrierten Schaltkreisanordnung werden weiter anspruchsvoller. So wie digitale Schaltkreiskomponenten kompakter werden, ist es wünschenswert, die Gesamtgröße von Nebenleistungsversorgungen zu reduzieren. Wenn die Merkmalsgrößen schrumpfen, ist es jedoch schwierig, Betriebsspannungsbereiche und Toleranz zur Umkehr von Vorspannungszuständen beizubehalten.
  • Diese Punkte sind insbesondere für den Markt tragbarer Konsumentenelektronik bedeutsam. Leistungsanforderungen benötigen eine zunehmende Anordnung von peripheren Funktionen, im Allgemeinsten Displaytreiber, Hochfrequenzschnittstellenverbindung und Batteriebetrieb umfassend. Um immer ansteigende Konsumentenanforderungen zu erfüllen, müssen tragbare Konstruktionen ein Energiemanagement- und Leistungsumwandlungsfunktionen mit erhöhter Wirksamkeit leisten.
  • Eine integrierte Leistungsschaltungsanordnung, wie zum Beispiel bei tragbaren Leistungsversorgungen verwendet, beinhaltet typischerweise Hochspannungstransistoren mit einer Niederspannungsschaltkreisanordnung, um auf wirksame Weise Batterieverbrauch und Energieumwandlung zu bewerkstelligen. Aufgrund von Leistungsanforderungen der Leistungsvorrichtung (z. B. schnelle Schaltgeschwindigkeit, geringer "Ein"-Widerstand und geringer Leistungsverbrauch bei Schaltoperationen) ist der lateral doppelt diffundierter MOS-Transistor (LDMOS; engl.: Lateral Double Diffused MOS) für viele integrierte Leistungsschaltkreise die Leistungsvorrichtung der Wahl. Verglichen mit Bipolartransistorvorrichtungen kann der LDMOS für einen relativ niedrigen Einschaltwiderstand und hohe Durchbruchsspannung sorgen. Mit dem Ziel, Vorrichtungsgrößen weiter zu reduzieren und Betriebseffizienzen zu verbessern, bleiben jedoch eingeschränkt Mittel übrig, um diese Vorrichtungseigenschaften zu erhalten oder zu verbessern.
  • Weitere Verringerungen beim Einschaltwiderstand könnten erreicht werden, indem der Dotierungsgrad in dem LDMOS-Leitfähigkeitsweg, z. B. der Driftbereich, erhöht wird oder indem die Länge des Driftbereichs reduziert wird, wobei aber derartige Ansätze Kompromisse aufweisen, die Auswirkungen auf andere Aspekte der Vorrichtungsleistung haben. Beispielsweise können die niedrigeren Widerstände, die mit höheren Dotierungskonzentrationen erreichbar wären, die Vorrichtungsdurchbruchsspannungseigenschaften verschlechtern. Eine Verringerung der Länge des Driftbereichs kann höhere Feldkonzentrationen nahe des Gates verursachen und auch zu niedrigereren Durchbruchsspannungen führen.
  • Weil der heutige Konsumentenmarkt Schaltkreisanordnungen verlangt, die die Kombination erhöhter Vorrichtungsdichte und niedrigerer Leistungsversorgung aufweist, z. B. um sowohl die Batterielebensdauer zu verlängern als auch die Gesamtkosten zu reduzieren, stellt die Weiterentwicklung zu feineren Leitungsgeometrien eine Herausforderung dar, um Verfahren zu entwickeln, um inhärente Einschränkungen beim Vorrichtungseinschaltwiderstand und Durchbruchsspannungen konstruktiv zu umgehen. Im Allgemeinen ist es ein Wunsch auf dem Gebiet, den sicheren Betriebsbereich derartiger Vorrichtungen bei Reduktion von Leistungsverlust zu verbessern.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der Erfindung weist eine Halbleitervorrichtung eine Halbleiterschicht mit einem Paar von einander beabstandeten Feldeffektgatestrukturen auf einer Fläche der Haltleiterschicht auf. Jede Gatestruktur weist einen ersten Endteil auf, der der anderen Gatestruktur gegenüber liegt. Erste und zweite von einander beabstandete Sourcebereiche eines ersten Leitfähigkeitstyps sind in einem Teil der Schicht zwischen dem Paar von Gatestrukturen ausgebildet. Der Teil auf der Fläche zwischen den ersten Endteilen ist durch eine erste Gebietsabmessung charakterisiert. Jeder Sourcebereich ist relativ zu einem der ersten Endteile selbstausgerichtet. Ein schwach dotierter Körperbereich eines zweiten Leitfähigkeitstyps ist in der Halbleiterschicht ausgebildet und erstreckt sich von unterhalb der Sourcebereiche zu unterhalb der Gatestrukturen. Ein stärker dotierter Bereich des zweiten Leitfähigkeitstyps erstreckt sich in den Teil der Fläche zwischen den ersten Endteilen hinein, wobei der Bereich eine Gebietsabmessung entlang der Fläche kleiner als die erste Gebietsabmessung aufweist.
  • Es wird auch ein integrierter Halbleiterschaltkreis mit einer LDMOS-Vorrichtungsstruktur bereitgestellt, die eine Halbleiterschicht mit einem Paar von einander beabstandeten Feldeffektgatestrukturen über einer oberen Fläche der Halbleiterschicht umfasst. Erste und zweite von einander beabstandete Sourcebereiche eines ersten Leitfähigkeitstyps sind in einem Teil der Schicht zwischen dem Paar von Gatestrukturen ausgebildet, wobei dazwischen ein erster Bereich eines zweiten Leitfähigkeitstyps ausgebildet ist. Ein schwach dotierter Körperbereich eines zweiten Leitfähigkeitstyps ist in der Halbleiterschicht ausgebildet, der sich von unterhalb der Sourcebereiche zu unterhalb der Gatestrukturen erstreckt und sich um eine variable Tiefe in die Halbleiterschicht hinein erstreckt. Dieser Körperbereich ist durch eine Änderung hinsichtlich der Tiefe in dem Teil des Körperbereichs charakterisiert, der sich unterhalb des ersten Bereichs erstreckt.
  • Gemäß der Erfindung umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung, ein Paar von einander beabstandeten Feldeffektgatestrukturen auf einer Fläche einer Halbleiterschicht mit einer ersten Maskenebene herzustellen. Jede Gatestruktur weist einen ersten Endteil auf, der der anderen Gatestruktur gegenüber liegt. Mit einer zweiten Maskenebene werden erste und zweite von einander beabstandete Sourcebereiche eines ersten Leitfähigkeitstyps in der Schicht und zwischen dem Paar von Gatestrukturen mit einem resultierenden Bereich auf der Fläche zwischen den ersten und zweiten von einander beabstandeten Sourcebereichen, der eine erste Gebietsabmessung aufweist, hergestellt. In der Halbleiterschicht wird, ebenfalls mit der zweiten Maskenebene definiert, ein schwach dotierter Körperbereich eines zweiten Leitfähigkeitstyps hergestellt, der sich unterhalb der Sourcebereiche erstreckt. In einem Teil der Halbleiterschicht, der eine Fläche mit der ersten Gebietsabmessung aufweist, wird ein stärker dotierter Bereich des zweiten Leitfähigkeitstyps hergestellt. Der Teil, der dem stärker dotierten Bereich entspricht, weist eine Fläche mit einer Gebietsabmessung kleiner als die erste Gebietsabmessung auf.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung wird vollständiger verstanden, wenn die folgende detaillierte Beschreibung in Verbindung mit den Zeichnungen gelesen wird, in denen:
  • 1 eine Teilansicht einer bekannten Halbleitervorrichtung ist;
  • 1A eine weitere Ansicht der zu einer bekannten Vorrichtung hergestellten Kontakte ist; und
  • 2A bis 2E Teilansichten im Querschnitt einer Halbleitervorrichtung bei verschiedenen Herstellungsstufen gemäß der Erfindung bereitstellen.
  • Gemäß üblicher Vorgehensweise sind die verschiedenen veranschaulichten Merkmale in den Zeichnungen nicht maßstabsgetreu, sondern sind gezeichnet, um spezielle, für die Erfindung bedeutsame Merkmale herauszustellen. Außerdem können die Größen von Merkmalen und die Dicken von Schichten wesentlich von dem Maßstab abweichen, in dem diese gezeigt sind. Bezugszeichen geben gleiche Elemente in den Figuren und dem Text an.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • In den folgenden Beschreibungen sind Abmessungen unter Bezugnahme auf Abstände entlang der entsprechenden Ansicht bereitstellt. In einer Querschnittsansicht soll eine Breiten oder laterale Abmessung einen Abstand entlang einer horizontalen Abmessung der Ansicht bedeuten, während eine Höhe oder Tiefe einen Abstand entlang einer vertikalen Abmessung der Ansicht bedeuten soll. Um beispielhafte Ausführungsformen der Erfindung mit bekannten Konstruktionen zu vergleichen, kann angenommen werden, dass alle veranschaulichten Vorrichtungen mit der gleichen fotolithographischen Leistungsfähigkeit hergestellt sind. Die offenbarten Ausführungsformen nehmen eine Merkmalsgröße, d. h. eine Leitungsbreitengeometrie, von 0,35 Mikron an.
  • Bezugnahme auf eine Dotierstoffimplantation oder daraus resultierende Diffusion als in Relation zu einem Merkmal oder einer zugeordneten Struktur selbstausgerichtet, bedeutet, dass die Implantation oder Diffusion eine ist, die aus einer Verwendung dieser Struktur als Maskenelement derart resultiert, dass zum Beispiel ein implantierter Dotierstoff sowohl vor als auch nach wärmeaktivierter Diffusion ein charakteristisches Profil relativ zu der Struktur oder einem zugeordneten Merkmal an den Tag legt. Auch wenn es hier nicht im speziellen beschrieben ist, ist es verständlich, dass implantierte, mit der Erfindung in Zusammenhang gebrachte Dotierstoffe verschiedene wärmeaktivierte Diffusionen während des Herstellungsprozesses durchlaufen, um voraussagbare Profileigenschaften nach der Diffusion zu erreichen. Es ist auch verständlich, dass, wenn eine Schicht als auf oder über einer anderen Schicht positioniert beschrieben oder veranschaulicht ist, eine andere dazwischen liegende Schicht (nicht veranschaulicht) der gleichen oder einer alternativen Ausführungsform der Erfindung zugeordnet sein kann.
  • Eine herkömmliche, in 1 gezeigte bekannte laterale Vorrichtungsgestaltung ist in einer oberen N--Schicht eines Halbleitermaterials ausgebildet. Die Figur veranschaulicht ein Paar von von einander beabstandeten Gateelektroden 2, die jeweils über einer thermischen Oxidschicht 4 und auf der Oberfläche der N--Schicht ausgebildet sind. Ein Abstand zwischen den Gateelektroden beträgt mehr als drei Mikron. Ein Körper 6 vom P--Typ ist durch Implantation durch die Oberfläche der N--Schicht hindurch und zwischen die Gateelektroden ausgebildet. Isolierende Seitenwandabstandshalterelemente sind an jeder Seite jeder Gateelektrode 2 ausgebildet. Ein Paar drainseitiger Abstandshalter 7 ist veranschaulicht. Ein Paar von Sourceabstandshaltern (nicht veranschaulicht) ist an gegenüberliegenden Seiten der anderen Gateelektrode 2 ausgebildet, so dass Sourcebereiche 9 hoher Dotierstoffkonzentration in einem versetzten Verhältnis zu den Gateelektroden 2 implantiert sind.
  • Gleichzeitig mit dem Ausbilden der Sourcebereiche 8 mittels Implantation werden N+-Drains 10 in beabstandetem Verhältnis zu den Gateelektroden 2 definiert und durch Fotoresistöffnungen gemustert. Um den Sourcewiderstand abzusenken, werden die Sourceabstandshalter typischerweise entfernt (wie veranschaulicht), und ein Implantat niedrigerer Konzentration vom N--Typ bildet schwach dotierte Sourceverlängerungsbereiche 14 in Selbstausrichtung mit den Gateelektroden 2. Gleichzeitig senkt das N--Typ-Implantat mit den drainseitigen Abstandshaltern 7 den Widerstand in einem Teil jedes Driftbereichs ab, d. h. in dem Volumen der oberen N--Schicht zwischen jeder Gateelektrode 2 und einem zugeordneten Drain 10. Diese Modifikation des Materialwiderstands trägt zum Aufbau einer größeren Gleichmäßigkeit im elektrischen Feld über dem Driftbereich (d. h. der Stromweg vom Gate zum Drain) bei.
  • In die Vorrichtung von 1 implantierte Bereiche werden später durch drei separate Kontakte, wie in 1A gezeigt, kontaktiert. Es ist zu beachten, dass sich der N+-Sourcebereich außerhalb der Grenzen der Seitenwandabstandshalter befindet. Um die zwei N+-Sourcebereiche und den P+-Körperverbindungsteil zu kontaktieren, verwendet die bekannte Vorrichtung drei separate Kontakte. Jeder Kontaktbereich weist eine minimale Abmessung auf, die durch die Prozessparameter eingeschränkt ist. Der Kontaktbereich für jeden Kontakt muss groß genug sein, um Isoliermaterial, wie zum Beispiel Siliziumdioxid, bereitrustellen, das einen Kontakt von einem anderen isoliert. Als solche weist die bekannte Vorrichtung wenigstens drei minimale Kontaktbereiche zwischen gegenüberliegenden Seitenwandabstandshaltern seiner Gates auf. Die relativ großen Sourcekontaktbereiche tragen zu der Leckage und dem p-Körperwiderstand unterhalb des N+-Sourcebereichs der Vorrichtung bei.
  • Die Erfindung überwindet die Nachteile der früheren Technik, indem die Anzahl von Kontaktebereichen für die Sourcen und den Körperverbindungsteil von drei auf eins reduziert wird.
  • Dies reduziert den Abstand zwischen Gatestrukturen, reduziert die Größe der Sourcebereiche und reduziert dadurch Leckagen und p-Körperwiderstand darunter. Folglich haben Vorrichtungen, die die Erfindung verwenden, einen größeren sicheren Betriebsbereich.
  • Eine Herstellung eines LDMOS-Paars 20 gemäß einer Ausführungsform der Erfindung ist in den Teilquerschnittsansichten einer in den 2A–2F gezeigten integrierten Schaltkreisstruktur 25 gezeigt. Das Beispiel veranschaulicht aufeinanderfolgend relevante Schritte bei einem N-Kanal-LDMOS basierend auf einer Leitungsbreitengeometrie von 0,35 Mikron beginnend mit einer Halbleiterschicht 30 vom P-Typ, die eine obere Fläche 32 mit einer Mehrzahl von N-Wannen 34 aufweist, die in der oberen Fläche ausgebildet sind. Diese Veranschaulichung berücksichtigt einen integrierten CMOS-Schaltkreis, der sowohl N-Kanal- als auch P-Kanal-LDMOS-Vorrichtungen, die entlang der Fläche 32 ausgebildet sind, aufweist, wobei zur Veranschaulichung aber lediglich die Herstellung des Paars von N-Kanalvorrichtungen 20 im Detail beschrieben ist. Dementsprechend ist es verständlich, dass, auch wenn N-Kanalvorrichtungen 20 in den N-Wannen ausgebildet sind, die komplementären P-Kanalvorrichtungen in dem Bereich vom P-Typ der Schicht 30 ausgebildet sind. Die Schicht 30 kann auf einem darunter liegenden Substrat (nicht veranschaulicht) durch Epitaxie gezüchtet sein.
  • Bei dem beispielhaften LDMOS-Paar 20, das in einer N-Typ Wanne 34 ausgebildet wird, ist in den Figuren nur ein relevanter Teil der zugeordneten N-Wanne gezeigt. Unter Bezugnahme auf die 2A und 2B wird ein Paar von von einander beabstandeten Gateelektroden 38 auf herkömmliche Weise auf der Fläche 32 hergestellt. Jede Elektrode 38 weist einen Endteil 40a auf, der der anderen Elektrode 38 gegenüber liegt, und jede Elektrode weist ferner einen Endteil 40b auf, der von der anderen Elektrode 38 weg weist. Siehe 2B. Eine bevorzugte Breite zwischen den Endteilen 40a beträgt etwa ein Mikron.
  • Eine Implantierungsmaskenebene eines Fotoresists 44 wird über der Fläche 32 der Schicht 30 mit einem zwischen den Endteilen 40a der veranschaulichten Elektroden 38 beabstandeten Element 48 abgeschieden und gemustert, um zwei von einander beabstandete, jeweils etwa 0,3 Mikron breite Öffnungen 52 zu erzeugen, die geeignet sind, um Sourceimplantate aufzunehmen. Das Resistelement 48, das vorzugsweise eine Breite in der Größenordnung von 0,4 Mikron hat, soll einen ausreichenden Bereich 50 der Fläche 32 zwischen den Öffnungen 52 dahingehend isolieren, eine Implantation aufzunehmen, um eine Trennung von dotierten Bereichen nach lateraler Diffusion zu gewährleisten. Mit dem an Ort und Stelle befindlichen Fotoresist 44 wird eine Heterodotierungsimplantierung durchgeführt, um für eine oberflächlich Sourcedotierung vom N-Typ entlang der Fläche 32 und eine tiefere Dotierung vom P-Typ in der N-Wanne zu sorgen, um einen Körperbereich herzustellen. Der Foto resist 44 wird dann entfernt. Siehe 2B, die eine Herstellung von Sourcen 56 und einem Körperbereich 58 nach Diffusion veranschaulicht. Vorzugsweise liegt die Sourceimplantierung in der Größenordnung von 3 × 1015 cm–2 (Arsen) bei 30 KeV, während die Körperbereichsimplantierung in der Größenordnung von 5 × 1013 cm–2 bis 1 × 1014 cm–2 (Bor) bei 60 KeV liegt. Herkömmliche Drains 60 vom N-Typ, die mit separaten Fotomasken und Implantierungsschritten hergestellt werden, sind ebenfalls veranschaulicht. Die Drains 60 können in Verbindung mit der Herstellung anderer CMOS-Vorrichtungen entlang anderer Teile der Fläche 32 hergestellt werden.
  • Nach dem Heterodotierungsschritt, um Source- und Körperbereichsimplantierungen aufzubauen, werden an den Gateendteilen 40a Seitenwandabstandshalterelemente 64 ausgebildet und können, wie in 2C veranschaulicht, auch an den Gateendteilen 40b hergestellt werden. Die Abstandshalterelemente 64 können hergestellt werden, indem isolierendes Material, wie zum Beispiel Siliziumoxid oder Siliziumnitrid, gefolgt von einem anisotropen Ätzen abgeschieden wird.
  • Mit den an jedem Gateendteil 40a positionierten Abstandshalterelementen 64 werden mit einem gemusterten Fotoresist 66 Bereiche über der Fläche, die sich ausgehend von den Gateelektrodenendteilen 40b über die Drains 60 hinaus erstrecken, maskiert. Siehe 2D, in der freigelegte Teile der Fläche 32 eine P+-Implantierung 68 in der Größenordnung von 1 × 1015 cm–2 bis 3 × 1015 cm–2 (Bor oder BF2) bei 80 KeV aufnehmen, um einen Körperverbindungsteil 70 zu bilden. Der Körperverbindungsteil erstreckt sich durch die Sourcebereiche und ist mit den benachbarten Abstandshalterelementen 64 selbstausgerichtet. Das bedeutet, dass der Körperverbindungsteil in dem unter der Fläche 32 liegenden Bereich, der von den Sourcen besetzt ist, eingebettet ist. Gemäß der Erfindung erlaubt diese Anordnung einen lateralen Versatz der Sourceimplantierungen relativ zu der Körperverbindungsteilimplantierung, so dass die resultierenden Sourcen 56 relativ zu dem Körperverbindungsteil 70 versetzt sind. Bei der resultierenden Struktur (nach Diffusion) befindet sich jede Source in Selbstausrichtung mit einem benachbarten Gateendteil 40a, während sich der Körperverbindungsteil in Selbstausrichtung mit jedem benachbarten Abstandshalterelement 64 befindet. Vorzugsweise wird die Implantierung 68 verwendet, um gleichzeitig CMOS-P+-Source/Drain-Diffusionen für digitale Schaltkreisanordnungen auf der integrierten Schaltkreisstruktur 25 herzustellen.
  • Wie in 2D gezeigt, reicht der vollständig hergestellte Körperverbindungsteil 70 in die Halbleiterschicht 30, d. h. in die Wanne 34 und den Körper 58, unter den Sourcebereichen 56 hinein. Ein Merkmal dieser Struktur besteht darin, dass ein bedeutsamer Teil jeder Source 56, die unterhalb eines darüber liegenden Abstandshalterelements 64 positioniert ist, eine relativ hohe Nettodotierungskonzentration beibehält, während der eingebettete Körperver bindungsteil ebenfalls von niedrigem Widerstand und kleiner lateraler Abmessung ist. Nach Entfernung der Fotoresistmaske 66, wird ein Metall, wie zum Beispiel Wolfram, Titan oder Kobalt abgeschieden und zur Reaktion gebracht, um ein Gatesilicid 74 und ein Source/Körperverbindungsteil-Silicid 76 zu bilden. 2C veranschaulicht die Struktur 25 nach dem Silicidierungsprozess.
  • Eine verbesserte LDMOS-Vorrichtung wurde beschrieben. Die resultierende Vorrichtung weist einen verbesserten Einschaltwiderstand und einen sicheren Betriebsbereich der Funktion auf. Ein Merkmal der Erfindung ist die Heterodotierungsimplantierung der 2A und 2B, die mit einer Maskenebene die Sourcebereiche 56 und den Körperbereich 58 bereitstellen, wodurch die Anzahl von Masken reduziert wird, die benötigt wird, um einen LDMOS mit verbesserten Leistungseigenschaften herzustellen. Bemerkenswerterweise führt das Heterodotierungsmerkmal zu der Kombination von von einander beabstandeten Sourcebereichen 56 um den Bereich 50 und einer Änderung hinsichtlich der Tiefe des Teils des Körperbereichs unter dem Bereich 50, wobei beide dieser Merkmale dem Vorhandensein des Maskenelements 48 während des Heterodotierungsprozesses zugeordnet werden können. Daher ist die Tiefe des Körperbereichs unter den Gateelektroden in die Halbleiterschicht hinein relativ tief verglichen mit der Tiefe unter dem ersten Bereich.
  • Ein anderes Merkmal der Erfindung ist das Bereitstellen von Sourcebereichen, die durch ein relativ konstantes laterales Dotierungsprofil zwischen dem stark dotierten Bereich des zweiten Leitfähigkeitstyps und dem Teil der Halbleiterschicht charakterisiert sind, der unter einer benachbarten Gatestruktur, z. B. eine Elektrode 38, liegt. Das bedeutet, dass die Sourcebereiche mit einer einzelnen Dotierstoffimplantierung des Nutzleitfähigkeitstyps hergestellt werden können, wohingegen in der Vergangenheit die Sourcestrukturen eine Kombination stark dotierter Bereiche (z. B. die Bereiche 8 von 1) und schwächer dotierter Bereiche (z. B. der Verlängerungsbereich 14 von 1) benötigten, um einen niedrigeren Vorrichtungseinschaltwiderstand zu bewirken. Der niedrige spezifische Einschaltwiderstand von gemäß der Erfindung aufgebauten Vorrichtungen resultiert aus der verkleinerten Vorrichtungseinheitengröße, die z. B., wie in den Figuren veranschaulicht, mit selbstausgerichteten Gebilden erreichbar ist. Ein verbesserter sicherer Betriebsbereich der Funktion resultiert aus einem reduzierten Körperwiderstand, einem kleinen Sourceraumgebiet, einer oberflächlichen Sourceverbindung und dem retrograden Dotierungsprofil des Körperbereichs, z. B. der Bereich 58.
  • Um die geringen Abmessungen, die eine verbesserte Betriebsleistung unterstützen, zu bewirken, stellen Abstandshalterelemente, z. B. die Abstandshalter 64 benachbart zu den Gateelektrodenendteilen 40a und 40b, eine Maske für eine feine Leitungsgeometrie bereit, um kleine Sourcegebiete zu ermöglichen. Zusätzlich erlaubt der selbstausgerichtete Salicidierungs-(Salicid)-Prozess kleine Kontaktwiderstände aufgrund fehlender starker Dotierstoffkompensation in kritischen Kontaktbereichen, wie z. B. der Körperverbindungsteilbereich und die Sourcebereiche. Sowohl der Körperverbindungsteil 70 als auch die zugeordnete Salicidschicht 76 sind hinsichtlich der Sourcebereiche 56 selbstausgerichtet. Die Erfindung erkennt, dass die N+-Sourceimplantierungen nicht die gleiche Größe wie die Drainimplantierungen haben müssen.
  • Die Erfindung verwendet Seitenwandoxidabstandshalter an den Gates, um die N+-Sourceimplantierungen gegenüber der P+-Verbindungsteilimplantierung zu maskieren. Bei der Erfindung werden die N+-Sourceimplantierungen vor den Seitenwandabstandshaltern hergestellt. Das Verfahren der Erfindung verwendet einen Maskierungsschritt, um die N+-Sourcen und den P--Körper zu implantieren. Die Erfindung beseitigt den von der vorherigen Technik benötigten, separaten P-Körpermaskierungsschritt. Die Erfindung stellt einen einzelnen Siliziumkontakt bereit, der mit den zwei N+-Sourcen, dem P+-Körperverbindungsteil und der Überlappung der N+-Sourcen und des P+-Körperverbindungsteils selbstausgerichtet ist. Die Anzahl von Kontakten ist von drei (vorherige Technik) auf eins reduziert. Der einzelne Kontakt zwischen den Gates stellt eine dichtere Vorrichtung bereit und die Vorrichtung weist einen größeren sicheren Betriebsbereich auf, weil ihre kleinen Sourcen weniger Leckage und p-Körperwiderstand darunter als die größeren Sourcen bekannter Vorrichtungen aufweisen.
  • Eine Bauform und ein Verfahren für eine verbesserte Halbleitervorrichtung sind beschrieben worden. Beispielhafte Ausführungsformen sind offenbart worden, während andere Ausführungsformen der Erfindung, einschließlich von Strukturen, die aus anderen Halbleiter-, Isolations- und Leitermaterialien zusammengesetzt sind, ersichtlich sind. Auch wenn die Erfindung für eine Gruppe von Leitfähigkeitstypen veranschaulicht worden ist, ist die Anwendung der Erfindung außerdem für Vorrichtungen entgegengesetzten Leitfähigkeitstyps ebenso vorgesehen. Da die Erfindung in einer Vielzahl von Arten umgesetzt werden kann, ist der Umfang der Erfindung nur durch die Ansprüche, die nun folgen, beschränkt.
  • ZUSAMMENFASSUNG
  • Ein integrierter Halbleiterschaltkreis, der eine LDMOS-Vorrichtungsstruktur aufweist, umfasst eine Halbleiterschicht mit einem Paar von von einander beabstandeten Feldeffektgatestrukturen über einer oberen Fläche der Halbleiterschicht. Erste und zweite von einander beabstandete Sourcebereiche eines ersten Leitfähigkeitstyps werden in einem Teil der Schicht zwischen dem Paar von Gatestrukturen mit einem dazwischen ausgebildeten ersten Bereich eines zweiten Leitfähigkeitstyps hergestellt. Ein schwach dotierter Körperbereich eines zweiten Leitfähigkeitstyps ist in der Halbleiterschicht ausgebildet, der sich von unterhalb der Sourcebereiche zu unterhalb der Gatestrukturen erstreckt und sich um eine variable Tiefe in die Halbleiterschicht hinein erstreckt. Dieser Körperbereich ist durch eine Änderung hinsichtlich der Tiefe in dem Teil des Körperbereichs charakterisiert, der sich unter dem ersten Bereich erstreckt.

Claims (27)

  1. Halbleitervorrichtung mit: einer Halbleiterschicht; einem Paar von einander beabstandeten Feldeffektgatestrukturen auf einer Fläche der Halbleiterschicht, wobei jede Gatestruktur einen ersten Endteil aufweist, der der anderen Gatestruktur gegenüber liegt; ersten und zweiten von einander beabstandeten Sourcebereichen eines ersten Leitfähigkeitstyps in einem Teil der Schicht zwischen dem Paar von Gatestrukturen, wobei der Teil der Fläche zwischen den ersten Endteilen eine erste Gebietsabmessung aufweist und jeder Sourcebereich relativ zu einem der ersten Endteile selbstausgerichtet ist; einem schwach dotierten Körperbereich eines zweiten Leitfähigkeitstyps in der Halbleiterschicht und sich von unterhalb der Sourcebereiche zu unterhalb der Gatestrukturen erstreckend; und einem stärker dotierter Bereich des zweiten Leitfähigkeitstyps, der sich in den Teil der Fläche zwischen den ersten Endteilen hinein erstreckt und eine Gebietsabmessung entlang der Fläche kleiner als die erste Gebietsabmessung aufweist.
  2. Vorrichtung nach Anspruch 1, bei der sich die ersten und zweiten Sourcebereiche jeweils unter einem anderen Gatestrukturendteil erstrecken.
  3. Vorrichtung nach Anspruch 1, bei der die Sourcebereiche in beabstandetem Verhältnis zu einander durch die Positionierung eines Maskenschichtelements über einem Teil der Fläche zwischen dem Paar von Sourcebereichen hergestellt wurden.
  4. Vorrichtung nach Anspruch 1, ferner mit ersten und zweiten Seitenwandabstandshaltern, die jeweils über einem anderen Sourcebereich und an einem anderen ersten Endteil positioniert sind.
  5. Vorrichtung nach Anspruch 4, bei der der schwach dotierte Körperbereich des zweiten Leitfähigkeitstyps relativ zu den ersten und zweiten Wandabstandshalter selbstausgerichtet ist.
  6. Vorrichtung nach Anspruch 4, bei dem der Teil der Fläche über der Halbleiterschicht zwischen den ersten und zweiten Seitenwandabstandshaltern Silizium umfasst.
  7. Vorrichtung nach Anspruch 1, bei der der schwach dotierte Körperbereich des zweiten Leitfähigkeitstyps positioniert ist, um als Körperverbindungsteil zu arbeiten.
  8. Vorrichtung nach Anspruch 5, bei der der schwach dotierte Körperbereich des zweiten Leitfähigkeitstyps positioniert ist, um als Körperverbindungsteil zu arbeiten.
  9. Vorrichtung nach Anspruch 1, bei der wenigstens etwas des Teils auf der Fläche, die eine erste Gebietsabmessung aufweist, Silizium umfasst.
  10. Vorrichtung nach Anspruch 1, bei der die Sourcebereiche von einer Leitfähigkeit vom N-Typ sind.
  11. Vorrichtung nach Anspruch 1, bei der die ersten und zweiten Sourcebereiche mit einer einzelnen Dotierstoffimplantierung hergestellt sind.
  12. Vorrichtung nach Anspruch 1, bei der jeder Sourcebereich durch ein relativ konstantes laterales Dotierstoffprofil zwischen dem stark dotierten Bereich des zweiten Leitfähigkeitstyps und dem Teil auf der Halbleiterschicht, die unter einer benachbarten Gatestruktur liegt, charakterisiert ist.
  13. Vorrichtung nach Anspruch 1, bei der die ersten und zweiten von einander beabstandeten Sourcebereiche und der schwach dotierte Körperbereich unter Verwendung der gleichen Fotomaske in einer Heterodotierungsimplantierung hergestellt sind.
  14. Vorrichtung nach Anspruch 8, bei der der schwach dotierte Körperbereich mit höherer Energie als die Sourcebereiche implantiert ist.
  15. Vorrichtung nach Anspruch 1, bei der der Abstand zwischen den Gatestrukturen ein Mikron oder weniger beträgt.
  16. Vorrichtung nach Anspruch 1, ferner an einer Seite jeder Gatestruktur, die der Seite, an der die Sourcebereiche hergestellt sind, gegenüber liegt, einen Drainbereich des gleichen Leitfähigkeitstyps wie die Sourcebereiche aufweisend.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung mit: Bereitstellen einer Schicht aus Halbleitermaterial; Herstellen eines Paars von von einander beabstandeten Feldeffektgatestrukturen mit einer ersten Maskenebene auf einer Fläche einer Halbleiterschicht, wobei jede Struktur einen ersten Endteil aufweist, der der anderen Gatestruktur gegenüberliegt; Herstellen erster und zweiter von einander beabstandeter Sourcebereiche eines ersten Leitfähigkeitstyps mit einer zweiten Maskenebene in der Schicht und zwischen dem Paar von Gatestrukturen mit einem resultierenden Bereich auf der Fläche zwischen den ersten und zweiten von einander beabstandeten Sourcebereichen, der eine erste Gebietsabmessung aufweist; Herstellen eines schwach dotierten Körperbereichs eines zweiten Leitfähigkeitstyps ebenfalls mit der zweiten Maskenebene in der Schicht und sich unterhalb der Sourcebereiche erstreckend; und Herstellen eines stärker dotierten Bereichs des zweiten Leitfähigkeitstyps in einem Teil der Halbleiterschicht, die eine Fläche mit der ersten Gebietsabmessung aufweist, wobei der Teil eine Fläche mit einer Gebietsabmessung kleiner als die erste Gebietsabmessung aufweist.
  18. Verfahren nach Anspruch 17, bei dem die Sourcebereiche mit einem einzelnen Implantierungsschritt des ersten Leitfähigkeitstyps hergestellt werden.
  19. Verfahren nach Anspruch 17, bei dem jeder Sourcebereich in Selbstausrichtung mit einem anderem Gatestrukturendteil hergestellt wird.
  20. Verfahren nach Anspruch 19, bei dem die Sourcebereiche in beabstandetem Verhältnis zueinander durch die Positionierung eines Maskenschichtelements über dem Teil der Fläche der Halbleiterschicht zwischen dem Paar von Sourcebereichen hergestellt werden.
  21. Verfahren nach Anspruch 17, bei dem sich die Sourcebereiche jeweils unterhalb eines Gatestrukturendteils erstrecken.
  22. Verfahren nach Anspruch 17, ferner umfassend, einen Seitenwandabstandshalter an einem ersten Endteil und über dem Sourcebereich vor dem Herstellen des stärker dotierten Bereichs herzustellen, so dass der stärker dotierte Bereich in Selbstausrichtung relativ zu dem ersten Endteil hergestellt wird.
  23. Verfahren nach Anspruch 17, ferner den Schritt umfassend, vor der Herstellung des stärker dotierten Bereichs einen Seitenwandabstandshalter über jedem Sourcebereich und an einem der ersten Endteile herzustellen.
  24. Integrierter Halbleiterschaltkreis, der eine LDMOS-Vorrichtungsstruktur aufweist, mit: einer Halbleiterschicht; einem Paar von von einander beabstandeten Feldeffektgatestrukturen über einer oberen Fläche der Halbleiterschicht; ersten und zweiten von einander beabstandeten Sourcebereichen eines ersten Leitfähigkeitstyps in einem Teil der Schicht zwischen dem Paar von Gatestrukturen mit einem ersten Bereich eines zweiten Leitfähigkeitstyps dazwischen; und einem schwach dotierten Körperbereich eines zweiten Leitfähigkeitstyps in der Halbleiterschicht, der sich von unterhalb der Sourcebereiche zu unterhalb der Gatestrukturen erstreckt und sich um eine variable Tiefe in die Halbleiterschicht hinein erstreckt, gekennzeichnet durch eine Änderung hinsichtlich der Tiefe des Körperbereichs in dem Teil des Körperbereichs, der sich unter dem ersten Bereich erstreckt.
  25. Integrierter Schaltkreis nach Anspruch 24, bei dem die Tiefe des Körperbereichs unter den Gatestrukturen in die Halbleiterschicht hinein relativ tief verglichen mit der Tiefe unter dem ersten Bereich ist.
  26. Vorrichtung nach Anspruch 24, ferner mit einem stärker dotierten Bereich des zweiten Leitfähigkeitstyps, der sich in den Teil der Halbleiterschicht zwischen den Gatestrukturen hinein erstreckt.
  27. Halbleitervorrichtung mit: einer Halbleiterschicht; einem Paar von von einander beabstandeten Feldeffektgatestrukturen auf einer Fläche der Halbleiterschicht, wobei jede Gatestruktur einen isolierten Seitenwandendteil aufweist, der der anderen Gatestruktur gegenüberliegt: ersten und zweiten von einander beabstandeten stark dotierten Sourcebereichen eines ersten Leitfähigkeitstyps in einem Teil der Schicht zwischen dem Paar von Gatestrukturen, wobei der Teil der Fläche zwischen den isolierten Seitenwandendteilen eine erste Gebietsabmessung aufweist und jeder Sourcebereich bezüglich eines der isolierten Seitenwandendteile selbstausgerichtet ist; einem schwach dotierten Körperbereich eines zweiten Leitfähigkeitstyps in der Halbleiterschicht und sich von unterhalb der Sourcebereiche zu unterhalb der Gatestrukturen erstreckend; einem stärker dotierten Körperverbindungsteilbereich des zweiten Leitfähigkeitstyps, der sich in den Teil der Fläche zwischen den ersten Endteilen erstreckt und entlang der Fläche eine Gebietsabmessung kleiner als die erste Gebietsabmessung aufweist; und einem gemeinsamen Silicidkontakt für die stark dotierten Sourcebereiche und den Körperverbindungsteilbereich.
DE10393858T 2002-12-10 2003-12-09 Integrierte Schaltkreisstruktur mit verbesserter LDMOS-Gestaltung Withdrawn DE10393858T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/315,517 2002-12-10
US10/315,517 US6870218B2 (en) 2002-12-10 2002-12-10 Integrated circuit structure with improved LDMOS design
PCT/US2003/038931 WO2004053939A2 (en) 2002-12-10 2003-12-09 Integrated circuit structure with improved ldmos design

Publications (1)

Publication Number Publication Date
DE10393858T5 true DE10393858T5 (de) 2007-03-15

Family

ID=32468724

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10393858T Withdrawn DE10393858T5 (de) 2002-12-10 2003-12-09 Integrierte Schaltkreisstruktur mit verbesserter LDMOS-Gestaltung

Country Status (8)

Country Link
US (3) US6870218B2 (de)
JP (1) JP2006510206A (de)
KR (1) KR101030178B1 (de)
CN (1) CN100524812C (de)
AU (1) AU2003296321A1 (de)
DE (1) DE10393858T5 (de)
TW (1) TWI355074B (de)
WO (1) WO2004053939A2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870218B2 (en) * 2002-12-10 2005-03-22 Fairchild Semiconductor Corporation Integrated circuit structure with improved LDMOS design
JP4800566B2 (ja) * 2003-10-06 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7180132B2 (en) * 2004-09-16 2007-02-20 Fairchild Semiconductor Corporation Enhanced RESURF HVPMOS device with stacked hetero-doping RIM and gradual drift region
JP4907920B2 (ja) * 2005-08-18 2012-04-04 株式会社東芝 半導体装置及びその製造方法
US7736984B2 (en) * 2005-09-23 2010-06-15 Semiconductor Components Industries, Llc Method of forming a low resistance semiconductor contact and structure therefor
CN100370625C (zh) * 2005-10-14 2008-02-20 西安电子科技大学 可集成的高压p型ldmos晶体管结构及其制备方法
KR100778861B1 (ko) * 2006-12-12 2007-11-22 동부일렉트로닉스 주식회사 Ｌｄｍｏｓ 반도체 소자의 제조 방법
US8035159B2 (en) * 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
KR100840667B1 (ko) * 2007-06-26 2008-06-24 주식회사 동부하이텍 수평형 디모스 소자 및 그 제조방법
US8063443B2 (en) 2007-10-30 2011-11-22 Fairchild Semiconductor Corporation Hybrid-mode LDMOS
JP5329118B2 (ja) * 2008-04-21 2013-10-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Ｄｍｏｓトランジスタ
US7906810B2 (en) * 2008-08-06 2011-03-15 United Microelectronics Corp. LDMOS device for ESD protection circuit
US8138558B2 (en) * 2010-08-20 2012-03-20 Great Wall Semiconductor Corporation Semiconductor device and method of forming low voltage MOSFET for portable electronic devices and data processing centers
JP5700649B2 (ja) * 2011-01-24 2015-04-15 旭化成エレクトロニクス株式会社 半導体装置の製造方法
CN102681370B (zh) * 2012-05-09 2016-04-20 上海华虹宏力半导体制造有限公司 光刻套刻方法和提高ldmos器件击穿稳定性的方法
CN103456734B (zh) * 2012-05-28 2016-04-13 上海华虹宏力半导体制造有限公司 一种非对称ldmos工艺偏差的监控结构及其制造方法
US9337284B2 (en) * 2014-04-07 2016-05-10 Alpha And Omega Semiconductor Incorporated Closed cell lateral MOSFET using silicide source and body regions
US10038063B2 (en) 2014-06-10 2018-07-31 International Business Machines Corporation Tunable breakdown voltage RF FET devices
US9397090B1 (en) * 2015-04-10 2016-07-19 Macronix International Co., Ltd. Semiconductor device
CN108493113A (zh) * 2018-03-30 2018-09-04 北京时代民芯科技有限公司 一种低电阻抗辐照vdmos芯片的制造方法
TWI666681B (zh) * 2018-07-18 2019-07-21 帥群微電子股份有限公司 半導體功率元件及其製造方法
CN111200020B (zh) * 2019-04-15 2021-01-08 合肥晶合集成电路股份有限公司 高耐压半导体元件及其制造方法
US20210020630A1 (en) * 2019-04-15 2021-01-21 Nexchip Semiconductor Co., Ltd. High-voltage tolerant semiconductor element
US11581215B2 (en) * 2020-07-14 2023-02-14 Newport Fab, Llc Body-source-tied semiconductor-on-insulator (SOI) transistor
CN116207142B (zh) * 2023-05-04 2023-07-18 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578574A (en) * 1978-12-09 1980-06-13 Victor Co Of Japan Ltd Manufacture of insulated-gate field-effect transistor
US4883767A (en) * 1986-12-05 1989-11-28 General Electric Company Method of fabricating self aligned semiconductor devices
JPH03244135A (ja) * 1990-02-22 1991-10-30 New Japan Radio Co Ltd Ｍｏｓトランジスタの製造方法
US5079608A (en) 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
US5272098A (en) * 1990-11-21 1993-12-21 Texas Instruments Incorporated Vertical and lateral insulated-gate, field-effect transistors, systems and methods
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JPH0897410A (ja) * 1994-07-01 1996-04-12 Texas Instr Inc <Ti> 自己整合した横型ｄｍｏｓトランジスタの製造法
US5585294A (en) * 1994-10-14 1996-12-17 Texas Instruments Incorporated Method of fabricating lateral double diffused MOS (LDMOS) transistors
DE69505348T2 (de) * 1995-02-21 1999-03-11 St Microelectronics Srl Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
DE69522926T2 (de) * 1995-05-02 2002-03-28 St Microelectronics Srl Resurf-IC mit dünner Epitaxialschicht für HV-P-Kanal und N-Kanal-Anordnungen wobei Source und Drain nicht an Erdungspotential gelegt sind
KR0143459B1 (ko) * 1995-05-22 1998-07-01 한민구 모오스 게이트형 전력 트랜지스터
US5777362A (en) * 1995-06-07 1998-07-07 Harris Corporation High efficiency quasi-vertical DMOS in CMOS or BICMOS process
US5684319A (en) * 1995-08-24 1997-11-04 National Semiconductor Corporation Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same
JP3528420B2 (ja) * 1996-04-26 2004-05-17 株式会社デンソー 半導体装置およびその製造方法
US5792687A (en) * 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
US5960275A (en) * 1996-10-28 1999-09-28 Magemos Corporation Power MOSFET fabrication process to achieve enhanced ruggedness, cost savings, and product reliability
US5879968A (en) * 1996-11-18 1999-03-09 International Rectifier Corporation Process for manufacture of a P-channel MOS gated device with base implant through the contact window
KR100204805B1 (ko) * 1996-12-28 1999-06-15 윤종용 디엠오에스 트랜지스터 제조방법
KR100225411B1 (ko) * 1997-03-24 1999-10-15 김덕중 LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법
US5907169A (en) * 1997-04-18 1999-05-25 Megamos Corporation Self-aligned and process-adjusted high density power transistor with gate sidewalls provided with punch through prevention and reduced JFET resistance
EP0880183A3 (de) * 1997-05-23 1999-07-28 Texas Instruments Incorporated LDMOS-Leistungsanordnung
US5854099A (en) * 1997-06-06 1998-12-29 National Semiconductor Corporation DMOS process module applicable to an E2 CMOS core process
US5930630A (en) * 1997-07-23 1999-07-27 Megamos Corporation Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure
US6049104A (en) * 1997-11-28 2000-04-11 Magepower Semiconductor Corp. MOSFET device to reduce gate-width without increasing JFET resistance
US6252278B1 (en) 1998-05-18 2001-06-26 Monolithic Power Systems, Inc. Self-aligned lateral DMOS with spacer drift region
KR100301071B1 (ko) * 1998-10-26 2001-11-22 김덕중 디모스(dmos)트랜지스터및그제조방법
JP2000208759A (ja) * 1999-01-12 2000-07-28 Rohm Co Ltd 半導体装置
KR20000051294A (ko) * 1999-01-20 2000-08-16 김덕중 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
US6277695B1 (en) * 1999-04-16 2001-08-21 Siliconix Incorporated Method of forming vertical planar DMOSFET with self-aligned contact
US6198127B1 (en) 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
US6376878B1 (en) 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
US7115946B2 (en) * 2000-09-28 2006-10-03 Kabushiki Kaisha Toshiba MOS transistor having an offset region
JP2002314065A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Ｍｏｓ半導体装置およびその製造方法
JP3431909B2 (ja) * 2001-08-21 2003-07-28 沖電気工業株式会社 Ｌｄｍｏｓトランジスタの製造方法
US6661042B2 (en) * 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
US6870218B2 (en) * 2002-12-10 2005-03-22 Fairchild Semiconductor Corporation Integrated circuit structure with improved LDMOS design

Also Published As

Publication number Publication date
TWI355074B (en) 2011-12-21
AU2003296321A8 (en) 2004-06-30
AU2003296321A1 (en) 2004-06-30
CN1757118A (zh) 2006-04-05
US20040108548A1 (en) 2004-06-10
KR20050085383A (ko) 2005-08-29
US7608512B2 (en) 2009-10-27
WO2004053939A3 (en) 2005-07-21
US7220646B2 (en) 2007-05-22
WO2004053939A2 (en) 2004-06-24
KR101030178B1 (ko) 2011-04-18
CN100524812C (zh) 2009-08-05
US20050239253A1 (en) 2005-10-27
JP2006510206A (ja) 2006-03-23
US20070141792A1 (en) 2007-06-21
TW200503266A (en) 2005-01-16
US6870218B2 (en) 2005-03-22

Similar Documents

Publication Publication Date Title
DE10393858T5 (de) Integrierte Schaltkreisstruktur mit verbesserter LDMOS-Gestaltung
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE102007017002B4 (de) SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE112004000872B4 (de) Anordnung eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE102005022129B4 (de) Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE19649686B4 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE60319898T2 (de) Halbleiter-Bauelement und Herstellungsverfahren
EP0080523B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
DE102004055640B4 (de) LDMOS-Transistorvorrichtung, Integrierter Schaltkreis und Herstellungsverfahren hiervon
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE112007003167T5 (de) Integriertes komplementäres Niederspannungs-HF-LDMOS
DE102013112009A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellengebiet und einem Randgebiet
DE102004041622A1 (de) Halbleiterbauteil
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102014114312A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69530441T2 (de) Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE102008063324A1 (de) MOS-Transistor und Verfahren zur Herstellung des Transistors
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee