CN111200020B - 高耐压半导体元件及其制造方法 - Google Patents
高耐压半导体元件及其制造方法 Download PDFInfo
- Publication number
- CN111200020B CN111200020B CN201910299871.0A CN201910299871A CN111200020B CN 111200020 B CN111200020 B CN 111200020B CN 201910299871 A CN201910299871 A CN 201910299871A CN 111200020 B CN111200020 B CN 111200020B
- Authority
- CN
- China
- Prior art keywords
- impurity
- region
- distance
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 30
- 239000012535 impurity Substances 0.000 claims abstract description 122
- 238000009792 diffusion process Methods 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 238000000137 annealing Methods 0.000 claims description 55
- 238000002513 implantation Methods 0.000 claims description 45
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 21
- 230000007423 decrease Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 12
- 238000006731 degradation reaction Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明目的在于提供一种能够防止由杂质扩散导致性能劣化的高耐压半导体元件及其制造方法。高耐压半导体元件包括：源极部(S)；阱杂质区域(PW)，设置在源极部(S)的周围，其中，阱杂质区域的杂质浓度高于硅衬底；以及至少两栅极部(G)设置于源极部(S)的相对两侧，两栅极部(G)之间的间隔为大于杂质的扩散长度(DD)。
Description
技术领域
本发明涉及一种高耐压半导体元件及其制造方法。
背景技术
在现有MOS构造的半导体元件中，在为了确保栅极的宽度(沟道宽度)而将栅极分割的情况(多指)或者为了减少布局面积而使用途不同的晶体管的源极共享化等情况下，布局为源极针对两个栅极共享化的构造。
但是，在高耐压半导体元件(HVMOS)中，在被栅极夹着的源极的周围形成阱杂质区域(形成在源极周围并且被注入杂质而得到的阱区域)的情况下，在退火工序中注入到阱杂质区域内的杂质进行扩散。因此，如果栅极间的距离(为了阱杂质区域而注入杂质的区域)较窄，则存在注入的杂质在退火工序中进行扩散而在源极周围杂质浓度下降的情况。如果源极周围的杂质浓度下降，则存在阈值电压下降或者耐压性能下降的可能性。
以往，多指等结构中的栅极间的空间仅考虑源极的接触部的容限，以节省空间的方式进行设计，而没有考虑阱杂质区域的杂质浓度的下降。
发明内容
本发明是鉴于上述情况而完成的，其目的在于提供一种能够防止由杂质扩散导致性能劣化的高耐压半导体元件。
本发明的实施例中，高耐压半导体元件包括：源极部；阱杂质区域，设置在所述源极部的周围，其中，阱杂质区域的杂质浓度高于硅衬底；以及两栅极部，设置在源极部的相对两侧，其中，所述栅极部之间的间隔为第一距离，所述第一距离被设定在1.2μm以上且2.2μm以下的范围内。
根据如上所述的结构，即使是针对两个栅极部共享源极部半导体元件结构中，也由于栅极部的间隔被设定为大于退火工序中的杂质的扩散长度(第一距离)，而能够抑制阱杂质区域内杂质浓度的下降。因此，即使是与源极部未被共享的半导体元件构造相比，也能够抑制性能劣化。
在上述高耐压半导体元件中，当所述退火工序之前的所述杂质的注入区域与所述栅极部重叠时，所述栅极部的间隔被设定为第二距离，所述第二距离短于所述第一距离。
根据如上所述的结构，在退火工序之前的杂质注入区域与栅极部重叠的情况下，也能够在栅极部的间隔区域内，缩短重叠的长度(杂质注入区域与栅极部的重叠长度)，抑制性能劣化。
在上述高耐压半导体元件中，也可以是，所述扩散长度是从在所述退火工序之前被注入所述杂质的边界位置起至所述杂质的浓度因所述退火工序中的浓度扩散而下降到规定值的位置为止的距离。
根据如上所述的结构，将从在退火工序之前被注入杂质的边界位置起至杂质浓度因退火工序中的浓度扩散而下降到规定值的位置为止的距离设为扩散长度，由此能够基于退火条件等来推定扩散长度。
在上述高耐压半导体元件中，也可以是，所述扩散长度基于所述退火工序中的退火条件来设定。
根据如上所述的结构，通过基于退火工序中的退火条件，能够更精确地设定扩散长度。
在上述高耐压半导体元件中，也可以是，所述退火条件是所述退火工序中的处理温度及处理时间。
根据如上所述的结构，通过使用退火工序中的处理温度及处理时间作为退火条件，能够更精确地设定扩散长度。
在上述高耐压半导体元件中，也可以是，所述退火条件根据所要求的耐压性能来设定。
根据如上所述的结构，通过根据所要求的耐压性能来设定退火条件，能够更精确地设定扩散长度。
在上述高耐压半导体元件中，也可以是，所述第一距离被设定为将所述扩散长度加上基于制造误差的预定的容限而得到的值。
根据如上所述的结构，能够以考虑制造误差的方式设定栅极部的间隔。
在上述高耐压半导体元件中，也可以是，所述容限是0.2μm。
根据如上所述的结构，能够适当地设定基于制造误差的容限。
在上述高耐压半导体元件中，也可以是，所述第一距离被设定在1.2μm以上且2.2μm以下的范围内。
根据如上所述的结构，能够适当地设定作为栅极部的间隔的第一距离。
在上述高耐压半导体元件中，也可以是，所述第一距离进一步被设定在1.3μm以上且2.0μm以下的范围内。
根据如上所述的结构，能够进一步设定作为栅极部的间隔的第一距离。
在上述高耐压半导体元件中，也可以是，所述第二距离被设定在0.8μm以上且2.0μm以下的范围内。
根据如上所述的结构，能够适当地设定作为栅极部的间隔的第二距离。
发明效果
根据本发明，起到能够防止由杂质扩散导致性能劣化的效果。
附图说明
图1是本发明的第一实施方式涉及的高耐压半导体元件的截面图。
图2是本发明的第一实施方式涉及的高耐压半导体元件的俯视图。
图3是多指型晶体管的电路图例。
图4是单独设置有晶体管的情况下的电路图例。
图5是参考例涉及的高耐压半导体元件的截面图。
图6是示出了本发明的第一实施方式涉及的高耐压半导体元件的N-漂移注入工序的图。
图7是示出了本发明的第一实施方式涉及的高耐压半导体元件的P-阱注入工序的图。
图8是示出了本发明的第一实施方式涉及的高耐压半导体元件的退火工序的图。
图9是示出了本发明的第一实施方式涉及的高耐压半导体元件的STI-栅极形成工序的图。
图10是示出了本发明的第一实施方式涉及的高耐压半导体元件的源极/漏极形成工序的图。
图11是示出了本发明的第一实施方式涉及的高耐压半导体元件的绝缘膜等形成工序的图。
图12是示出了栅极部的结构例的图。
图13是示出了本发明的第一实施方式涉及的高耐压半导体元件的栅极部周边结构的图。
图14是表示参考例涉及的高耐压半导体元件的Id-Vgs特性的示例的图。
图15是表示本发明的第一实施方式涉及的高耐压半导体元件的Id-Vgs特性的示例的图。
图16是本发明的第二实施方式涉及的高耐压半导体元件的截面图。
附图标记说明
1 高耐压半导体元件
CT 接触部
D 漏极部
DD 扩散长度
FD 第一距离
G 栅极部
GO 栅极氧化膜
GR 护环
I 注入区域
IF 绝缘膜
ND N-漂移区域
PW 阱杂质区域
PS 多晶硅层
PR 光阻层图案
S 源极部
SD 第二距离
W 阱部
具体实施方式
(第一实施方式)
以下，参照附图，对本发明涉及的高耐压半导体元件的第一实施方式进行说明。
图1是本发明的第一实施方式涉及的高耐压半导体元件1的截面图。图2是本发明的第一实施方式涉及的高耐压半导体元件1的俯视图。另外，图1的截面图是图2的俯视图中的a-a面的截面图。如图1及图2所示，本实施方式涉及的高耐压半导体元件1是包括源极部S、栅极部G、漏极部D和阱部W的MOS构造的半导体元件。另外，使用本实施方式的高耐压半导体元件1的结构，即使在对1个晶体管的栅极进行分割的情况(多指型)或者使不同目的之晶体管的源极部S被共享的情况下也能够适用。
多指型晶体管是将栅极部G分割成多个进行布局的元件。由相邻的两个栅极部G之间的区域作为源极部S或漏极部D，以实现功能，能够通过使端子针对相邻的各栅极部G共享化来实现小面积化。在将栅极部G分割成三个(3指)及以上的情况下，必然存在使源极部S被共享的情况。在将栅极部G分割成两个(2指)的情况下，存在使漏极部D共享化的情况，如图3所示的电路图结构中源极部S被共享的情况。在图3的示例中，源极部S、栅极部G、阱部W和漏极部D分别相互连接，在硅衬底上作为MOS构造的元件进行布局的情况下，能够通过使源极部S的端子被共享，以实现实现小面积化。另外，在图3的示例中使阱部W和源极部S为同电位，但是也能够提供不同的电位。
在共享不同目的的晶体管的源极部S的情况下，例如图4所示的电路结构。即，在各晶体管中，栅极部G_A、G_B及漏极部D_A、D_B以各种目的被使用(控制)，源极部S_AB及阱部W_AB被共享。即使在这样的情况下，也能够在硅衬底上使源极部S_AB共享化而对各晶体管进行布局，因此能够实现小面积化。另外，在图4的示例中使阱部W_AB和源极部S_AB为同电位，但是也能够提供不同的电位。
本实施方式的高耐压半导体元件1即使在为多指型而使源极部S共享化的情况或者使不同目的的晶体管的源极部S共享化的情况下也成为相同的结构。即，根据图1所示的高耐压半导体元件1中的栅极部G及漏极部D的配线状态，能够用于任何用途。另外，在本实施方式中，示例了将1个晶体管的栅极部G分割成两个的多指型(2指)进行说明，但是也能够同样适用于，为了不同目的，使得晶体管的源极部S被共享来构成的情况。
如图1及图2所示那样在高耐压半导体元件1中设置有一个源极部S，源极部S是针对多个栅极部G来被共享。由于栅极部G配置在被共享的源极部S的两侧，所以电流的导通状态会根据对栅极部G的控制状态发生变化。
在源极部S的周围设置有阱杂质区域PW，阱杂质区域PW与连续的硅衬底Psub区域一起作为阱部W，发挥功能。阱杂质区域PW的杂质浓度高于硅衬底。在图1中，阱杂质区域PW通过将杂质注入到注入区域I内并且被注入的杂质因在退火工序中进行扩散而在规定的区域内扩展来构成的。注入区域I用于注入杂质，以形成阱杂质区域PW。对于源极部S，以形成所期望的杂质浓度的方式掺杂N型杂质(例如砷)。此时，可利用栅极部G作为掩膜，在栅极部G之间的区域即与注入区域I相等的平面区域内，形成N+源极区域。阱杂质区域PW是在退火工序中相对于杂质的注入区域I进行扩散，而在源极部S周围的规定区域内形成的。另外，源极部S通过较短时间的热处理而被活性化，形成在硅衬底表面且与注入区域I相等的区域(亦即在栅极部G之间的区域)内。
在阱杂质区域PW中，为了得到适当的阈值电压(Vth)，可调整栅极部G正下方的区域内的杂质浓度。即，以图1中X1至X2之间以及X3至X4之间的杂质在退火后会成为所期望的浓度的方式设计。N1表示X2及X3处的退火后的杂质浓度。
栅极部G，设置于源极部S的相对两侧。具体而言，栅极部G相邻地设置在共享化的源极部S(N+源极区域)两端。即，在本实施方式中，栅极部G的间隔成为源极部S(N+源极区域)。源极部S形成在硅衬底表面且在与注入区域I相等的区域内，因此栅极部G的间隔与注入区域I的间隔相等。即，如图1所示，在本实施方式的高耐压半导体元件1中，栅极部G的间隔、源极部S(N+源极区域)和注入区域I在与硅衬底平行的方向上相等。
栅极部G之间的间隔被设定为第一距离FD，该第一距离FD大于杂质的扩散长度DD。在本实施方式中，作为栅极部G的间隔的第一距离FD是在图1中设定有杂质扩散长度DD的情况下进行说明，但是第一距离FD大于扩散长度DD即可。值得注意的是，两个栅极部G之间的间隔区域(或第一距离的区域)是指源极部S所在的区域，且未注入区域I。
扩散长度DD是从在退火工序之前被注入杂质的边界位置(注入区域I的边界位置)起至杂质浓度因退火工序中的浓度扩散而下降到规定值的位置为止的距离。浓度的规定值例如是预先被设定为相对于所注入的杂质浓度的比例。
在退火工序中，被注入到阱杂质区域PW(注入区域I)内的杂质例如在1100℃被高温热处理数小时。此时，被注入的杂质会在硅衬底内进行扩散。图5是示出了参考例涉及的高耐压半导体元件1e中的杂质扩散的图。参考例是栅极部G的间隔小于杂质的扩散长度DD的情况。即，X6与X7之间(注入区域)小于扩散长度DD。在参考例的情况下，被注入到注入区域内的杂质进行扩散直到扩散长度DD的距离。在图5中，被注入到X7的位置的杂质因退火工序扩散到X5及X8的位置。同样，在X6至X7之间被注入的杂质也分别进行扩散直到扩散长度DD的距离，形成栅极部G正下方的X7至X8的区域的杂质浓度。如参考例所示，在栅极部G的间隔小于扩散长度DD的情况下，X5至X6之间未被注入杂质，因此到达X7至X8之间的区域的杂质与栅极部G的间隔大于扩散长度DD的情况相比下降。N2表示X7处的杂质浓度，与所期望的浓度N1相比下降。X6处的杂质浓度N2也同样如此。因此，无法满足所期望的杂质浓度，存在导致阈值电压(Vth)或耐压性能下降等的可能性。
因此，本实施方式中的栅极部G的间隔设为第一距离FD，第一距离FD被设定为大于扩散长度DD。换言之，杂质被注入到具有第一距离FD的宽度的注入区域I内，在其两端(隔开第一距离FD)设置栅极部G。通过将栅极部G的间隔(注入区域I)设为大于扩散长度DD的第一距离FD，即使在退火工序中产生浓度扩散，也能够抑制栅极部G正下方的杂质浓度的下降，能够抑制性能下降。在图1中，杂质被注入到X2与X3之间的注入区域I内，在退火工序中进行扩散。即，阱杂质区域PW扩散到X1和X4的位置而形成。但是，由于将栅极部G的间隔大于扩散长度DD，所以抑制了源极部S附近的阱杂质区域PW的杂质浓度下降。在图1中，不会使到达X2及X3的位置的杂质浓度下降，而得到作为所期望的杂质浓度的N1。
扩散长度DD可以是基于退火工序中的退火条件而设定的。退火条件包含退火工序中的处理温度及处理时间。即，只要知道退火工序中的处理温度及处理时间，就能够在设计高耐压半导体元件1时推定扩散长度DD，并且能够根据所推定的扩散长度DD来设计元件。
另外，退火条件通常根据所要求的耐压性能来设定。所要求的耐压性能例如是耐电压。所要求的耐压性能越高，就需要越大的扩散长度DD。这样，根据与所要求的耐压性能相对应地设定的退火工序的处理温度及处理时间，能够更精确地获取扩散长度DD。
作为栅极部G的间隔的第一距离FD被设定为大于与耐压规格相对应的扩散长度DD，因此不因制造元件的工艺而受到较大影响。因此，作为具体的栅极部G的间隔，例如被设定在1.2μm以上且2.2μm以下的范围内。另外，进一步可将栅极部G的间隔设定在1.3μm以上且2.0μm以下的范围内。
漏极部D是分别与各栅极部G对应地设置。在漏极部D中，掺杂N型杂质(例如砷)可形成N+漏极区域。此外，漏极部D是以相对于栅极部G隔开距离的方式设置，在栅极部G与漏极部D之间的硅衬底表面形成有N-漂移区域ND。由于在栅极部G与漏极部D之间形成N-漂移区域ND，所以能够缓和漏极部D的横向电场，以确保高耐压性能。在本实施方式中，由于采用使源极部S被共享的多指(2指)型结构，所以在图1及图2中漏极部D是左右对称地配置。另外，关于漏极部D及漏极部D周边的结构，不限定于图1的结构。例如，在栅极部G与漏极部D之间，也可以形成有STI(shallowtrenchisolation：浅沟槽隔离)。此外，在将栅极部G分割成3个及以上的多指型结构中，成为由栅极部G之间的漏极部D也被共享的结构。
此外，如图1及图2所示，高耐压半导体元件1是可被护环GR包围。护环GR可以通过与相邻的元件之间满足耐压规格的方式提高隔离特性，并且相对于高耐压半导体元件1的阱部W，可作为电极构造来发挥功能。
接着，参照附图6-11，对本实施方式的高耐压半导体元件1的制造方法(工艺流程)的一个示例进行说明。
图6-11是示出了高耐压半导体元件1的各制造工序的图。图6是示出了N-漂移注入工序的图。图7是示出了P-阱注入工序的图。图8是示出了退火工序的图。图9是示出了STI-栅极形成工序的图。图10是示出了源极/漏极形成工序的图。图11是示出了绝缘膜等形成工序的图。另外，在本实施方式中，对形成HVNMOS(P型衬底Psub)的情况进行说明，但是也能够同样适用于形成HVPMOS的情况。
在图6的N-漂移注入工序中，在硅衬底上形成针对漏极部D的N-漂移区域ND区域内注入N型杂质(例如磷)。另外，在形成N-漂移区域ND而注入杂质的区域以外的区域上，可形成有光阻层图案PR，以避免被注入杂质。
在图7的P-阱注入工序中，在形成针对源极部S的阱杂质区域PW的区域(注入区域I)内注入P型杂质(例如硼)。另外，在图7的示例中，P型杂质也被注入到形成护环GR的区域内。通过同时进行注入工序，可减少光刻及注入的工序。
在P-阱注入工序中，在形成栅极部G的区域及被注入了N型杂质的区域上形成光阻层图案PR，在其他区域(形成源极部S等的区域)内注入P型杂质。即，光阻层图案PR的端部A成为栅极部G的端部。这样，P型杂质可被注入到注入区域I内。
在图8的退火工序(烧制工序)中，为了使被注入的杂质掺入硅衬底的晶体结构而活性化，进行高温热处理。退火工序是在规定的处理温度下进行规定处理时间的热处理。具体而言，例如可在1100℃下进行数小时的热处理。
在退火工序中，被注入的杂质会进行扩散。如图8所示，被注入到注入区域I内的杂质进行扩散，而形成比注入区域I宽的阱杂质区域PW。通过扩散，阱杂质区域PW内的杂质浓度会在与硅衬底平行的方向上产生梯度。但是，由于将注入区域I的距离设定为第一距离FD(大于扩散长度DD的距离)，所以能够抑制源极部S附近的阱杂质区域PW的杂质浓度的下降，确保足够的浓度。因此，能够抑制伴随阱杂质区域PW内的杂质浓度下降而产生的性能下降。
另外，在退火工序中，N型杂质也会进行扩散，而形成N-漂移区域ND。
退火工序中的杂质的扩散，与退火工序中的退火条件(处理温度及处理时间)具有相关关系。因此，以实现所期望的性能的方式，可预先设计扩散长度DD，并以成为所设计的扩散长度DD的方式来决定退火条件，而进行处理。
在图9的STI-栅极形成工序中，在硅衬底表面形成STI及栅极部G。STI是用于元件隔离的结构，在预定的位置形成沟槽(trench)并用硅氧化膜埋入沟槽。STI采用绝缘体来形成，因此使形成在硅衬底表面的各部件相互电性隔离。
栅极部G形成在硅衬底表面上规定的位置。在硅衬底上形成作为绝缘体的栅极氧化膜GO，在栅极氧化膜GO之上形成多晶硅层PS。另外，如图12所示的栅极部G中，多晶硅层PS的宽度也可小于栅极氧化膜GO的宽度。在图12中，多晶硅层PS的宽度是比栅极氧化膜GO减少约2个宽度s。这样，通过使多晶硅层PS的宽度小于栅极氧化膜GO的宽度，能够降低硅衬底的表面与多晶硅层PS发生短路的可能性。
在图10的源极/漏极形成工序中，在预定的位置形成源极部S及漏极部D。源极部S是通过将N型杂质(例如砷)注入到栅极部G之间的区域内来形成的。在本实施方式中，将两个栅极部G端部之间的区域作为阱杂质区域PW的注入区域I，因此源极部S可形成在硅衬底上与注入区域I相同的区域。即，栅极部G的间隔即为注入区域I的宽度，并且为源极部S的宽度。
漏极部D形成在N-漂移区域ND内，且与栅极部G隔开预定距离的位置。漏极部D是通过将N型杂质(例如砷)注入到预定的区域内来形成的。另外，为了护环GR的形成，可将P型杂质(例如硼)注入到规定区域内。
在图11的绝缘膜等形成工序中，在硅衬底上形成绝缘膜IF及接触部CT。在绝缘膜等形成工序中，通过CVD法等其他方法在形成有栅极部G等的硅衬底上形成较厚的硅氧化膜，因而形成绝缘膜IF。然后，形成用于将元件的各端子与其他元件进行配线连接的接触部CT。接触部CT是通过在绝缘膜IF使用蚀刻形成接触孔并在接触孔内埋入钨等来形成的。这样，在绝缘膜等形成工序中形成CT(接触部)层，在CT层的表面铺设金属配线等(金属层)。
另外，图6-11中记载的各工序仅是制造高耐压半导体元件1的流程的一个示例，只要能够制造图1结构的高耐压半导体元件1，其工序或顺序并不限于上述情况。
另外，在本实施方式中，对退火工序之前的杂质的注入区域I与栅极部G不重叠的情况进行了说明。亦即，在注入区域I与栅极部G不重叠的情况下，通过将栅极部G的间隔设为大于扩散长度DD的距离即第一距离FD，能够使注入区域I大于扩散长度DD的距离，并且即使在退火工序中产生了浓度扩散也能够抑制栅极部G正下方的阱杂质区域PW内杂质浓度的下降。
另一方面，如图13所示，在注入区域I与栅极部G重叠的情况下，即使注入区域I被确保为大于扩散长度DD的距离，栅极部G的间隔距离设计也可缩短了重叠的部分。因此，在退火工序之前的杂质的注入区域I与栅极部G重叠的情况下，栅极部G的间隔也可以设定为第二距离SD，第二距离SD短于第一距离FD。另外，第二距离SD例如被设定在0.8μm以上且2.0μm以下的范围内。
如上述说明，根据本实施方式涉及的高耐压半导体元件，即使是源极部S针对栅极部G进行共享的半导体元件，也由于栅极部G的间隔被设定为第一距离FD，而能够抑制阱杂质区域PW内杂质浓度的下降，所述第一距离FD设定为退火工序中大于杂质的扩散长度DD。因此，与源极部S未被共享化的构造的半导体元件相比，也能够抑制性能劣化。
图14示出了在对图5所示的参考例涉及的高耐压半导体元件1的漏极部D施加最大规格电压例如35V的情况下的Id-Vgs特性(表示漏极电流与栅极-源极间电压的关系的特性)。另外，图14还显示出了Isub-Vgs特性(表示衬底电流与栅极-源极间电压的关系的特性)。在参考例中，是栅极部G的间隔小于杂质的扩散长度DD的情况，例如被设定为0.8μm。此外，图15示出了对本实施方式涉及的高耐压半导体元件1的漏极部D施加最大规格电压例如35V的情况下的Id-Vgs特性。另外，图15还示出了Isub-Vgs特性(表示衬底电流与栅极-源极间电压的关系的特性)。
在参考例的情况下，由于栅极部G的间隔不够大、换言之注入区域I的宽度比扩散长度DD短，因此发生源极部S的阱杂质区域PW内的杂质浓度下降的情况。因此，如图14所示，在Va(例如2V)发生击穿(breakdown)。这是因为阱杂质区域PW的杂质浓度下降而电阻值变大。由于流过较大的Isub(衬底电流)，所以电阻值越高，阱部W的电位越容易漂移，导致产生基于骤回现象的击穿。
在本实施方式的情况下，栅极部G的间隔是以考虑扩散长度DD的方式设计，因此如图15所示，可避免如图14所示的击穿。亦即，抑制漏极区域内由扩散产生的杂质浓度下降，因此能够防止性能劣化。
(第二实施方式)
接着，对本发明的第二实施方式涉及的高耐压半导体元件进行说明。
在本实施方式中，再对考虑到制造误差的方式来设计栅极部G间隔的情况来进行说明。以下，对于本实施方式涉及的高耐压半导体元件以其与第一实施方式的不同之处为主进行说明。
如图1所示，可使用光刻技术来制造半导体元件。但是，因尺寸偏差等而存在虽然微小但依然会产生制造误差的情况。如果在如图1所示的半导体元件中产生制造误差，则存在栅极部G的间隔(注入区域I的宽度)小于退火工序中的扩散长度DD的可能性。如果栅极部G的间隔(注入区域I的宽度)小于退火工序中的扩散长度DD，则如作为参考例所说明的那样可能导致性能劣化。因此，在本实施方式中，还要考虑制造误差来进行设计。
具体而言，第一距离FD被设定为将扩散长度DD与基于制造误差的规定的容限相加而得到的值。作为栅极部G间隔的第一距离FD大于扩散长度DD，由此能够抑制由扩散引起的性能劣化。因此，为了第一距离FD不会因制造误差而小于扩散长度DD，第一距离FD被设定为将扩散长度DD与基于制造误差的容限相加而得到的值。图16是表示本实施方式的高耐压半导体元件1的截面图的图。如图16所示，高耐压半导体元件1的栅极部G的间隔被设计为将扩散长度DD与规定的容限α相加而得到的距离(第一距离FD)。
另外，规定的容限基于半导体元件的制造误差来设定。具体而言，被设定为0.2μm。
如以上说明的那样，根据本实施方式涉及的高耐压半导体元件，能够以还考虑制造误差的方式设定栅极部G的间隔，能够更可靠地防止性能劣化。
本发明不会仅限定于上述的实施方式，能够在不脱离发明要旨的范围内实施各种变形。另外，还能够将各实施方式组合。
Claims (4)
1.一种高耐压半导体元件，其特征在于，包括：
一源极部；
阱杂质区域，设置在所述源极部的周围，其中，阱杂质区域的杂质浓度高于硅衬底；以及
至少两栅极部，设置于所述源极部的相对两侧，其中，所述栅极部之间的间隔被设定为第一距离，所述第一距离大于所述杂质的扩散长度，且被设定在1.2μm以上且2.2μm以下的范围内，或当所述杂质的注入区域与所述栅极部重叠时，所述栅极部的间隔设定为第二距离，所述第二距离短于所述第一距离，所述第二距离被设定在0.8μm以上且2.0μm以下的范围内。
2.根据权利要求1所述的高耐压半导体元件，其特征在于：
所述栅极部之间的间隔被设定为在1.3μm以上且2.0μm以下的范围内。
3.一种高耐压半导体元件的制造方法，其特征在于，包括：
注入步骤，向硅衬底表面的注入区域中注入杂质；
退火步骤，对所述硅衬底进行热处理；
栅极形成步骤，在所述硅衬底上，以所述硅衬底表面的注入区域的中心点，间隔第一距离地形成两栅极部，所述第一距离被设定在1.2μm以上且2.2μm以下的范围内，或当所述杂质的注入区域与所述栅极部重叠时，所述栅极部的间隔为第二距离，所述第二距离是短于所述第一距离，所述第二距离是在0.8μm以上且2.0μm以下的范围内，其中，所述栅极部的间隔被设定为大于所述退火步骤中的杂质的扩散长度；
源极形成步骤，在所述栅极部之间形成源极部，所述源极部形成在所述硅衬底上与所述注入区域相同的区域，所述栅极部的间隔即为所述注入区域的宽度，并且为所述源极部的宽度。
4.根据权利要求3所述的高耐压半导体元件的制造方法，其特征在于：
所述第一距离被设定在1.3μm以上且2.0μm以下的范围内。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910299871.0A CN111200020B (zh) | 2019-04-15 | 2019-04-15 | 高耐压半导体元件及其制造方法 |
| US16/901,366 US20210020630A1 (en) | 2019-04-15 | 2020-06-15 | High-voltage tolerant semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910299871.0A CN111200020B (zh) | 2019-04-15 | 2019-04-15 | 高耐压半导体元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111200020A CN111200020A (zh) | 2020-05-26 |
| CN111200020B true CN111200020B (zh) | 2021-01-08 |
Family
ID=70747237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910299871.0A Active CN111200020B (zh) | 2019-04-15 | 2019-04-15 | 高耐压半导体元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111200020B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114743970A (zh) * | 2022-06-09 | 2022-07-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
| CN115295494B (zh) * | 2022-10-08 | 2022-12-27 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6870218B2 (en) * | 2002-12-10 | 2005-03-22 | Fairchild Semiconductor Corporation | Integrated circuit structure with improved LDMOS design |
| US7423310B2 (en) * | 2004-09-29 | 2008-09-09 | Infineon Technologies Ag | Charge-trapping memory cell and charge-trapping memory device |
| EP2044619A2 (en) * | 2006-06-13 | 2009-04-08 | Nxp B.V. | Double gate transistor and method of manufacturing same |
| CN104517848A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管结构及其形成方法 |
| JP6512025B2 (ja) * | 2015-08-11 | 2019-05-15 | 富士電機株式会社 | 半導体素子及び半導体素子の製造方法 |
| CN107230632B (zh) * | 2016-03-24 | 2020-05-01 | 上海新昇半导体科技有限公司 | 双栅极石墨烯场效应晶体管及其制造方法 |
-
2019
- 2019-04-15 CN CN201910299871.0A patent/CN111200020B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111200020A (zh) | 2020-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8569836B2 (en) | Semiconductor device | |
| US9728632B2 (en) | Deep silicon via as a drain sinker in integrated vertical DMOS transistor | |
| KR100584711B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8026549B2 (en) | LDMOS with N-type isolation ring and method of fabricating the same | |
| KR101126933B1 (ko) | 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법 | |
| US20170062608A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US9653577B2 (en) | Diluted drift layer with variable stripe widths for power transistors | |
| TW201801318A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| KR20180110703A (ko) | 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법 | |
| US20100163990A1 (en) | Lateral Double Diffused Metal Oxide Semiconductor Device | |
| KR20120005775A (ko) | 반도체 소자 및 그 제조방법 | |
| US20050006701A1 (en) | High voltage metal-oxide semiconductor device | |
| CN111200020B (zh) | 高耐压半导体元件及其制造方法 | |
| TWI721140B (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| US20140264585A1 (en) | Semiconductor device including lateral double diffused metal oxide semiconductor | |
| JP6892889B2 (ja) | 高耐圧半導体素子及びその製造方法 | |
| KR100645572B1 (ko) | 비휘발성 메모리의 주변 트랜지스터 | |
| US8354716B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| US20210020630A1 (en) | High-voltage tolerant semiconductor element | |
| CN111180515B (zh) | 晶体管结构及其制造方法 | |
| US7829954B2 (en) | PMOS depletable drain extension made from NMOS dual depletable drain extensions | |
| KR20110078879A (ko) | 수평형 디모스 트랜지스터의 제조방법 | |
| KR101262853B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN109952633B (zh) | 半导体装置及其制造方法 | |
| US20130082327A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 230012 No.88, xifeihe Road, Hefei comprehensive free trade zone, Xinzhan District, Hefei City, Anhui Province Applicant after: Hefei crystal integrated circuit Co.,Ltd. Address before: 230012 No.88, xifeihe Road, Hefei comprehensive free trade zone, Xinzhan District, Hefei City, Anhui Province Applicant before: HEFEI JINGHE INTEGRATED CIRCUIT Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |