KR101126933B1 - 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법 - Google Patents

폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법 Download PDF

Info

Publication number
KR101126933B1
KR101126933B1 KR1020080086324A KR20080086324A KR101126933B1 KR 101126933 B1 KR101126933 B1 KR 101126933B1 KR 1020080086324 A KR1020080086324 A KR 1020080086324A KR 20080086324 A KR20080086324 A KR 20080086324A KR 101126933 B1 KR101126933 B1 KR 101126933B1
Authority
KR
South Korea
Prior art keywords
region
forming
poly
bipolar transistor
cmos
Prior art date
Application number
KR1020080086324A
Other languages
English (en)
Other versions
KR20100027415A (ko
Inventor
전본근
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080086324A priority Critical patent/KR101126933B1/ko
Priority to US12/546,259 priority patent/US8173500B2/en
Priority to TW098129152A priority patent/TW201011910A/zh
Priority to DE102009039573A priority patent/DE102009039573A1/de
Priority to CN200910171766A priority patent/CN101667591A/zh
Priority to JP2009202271A priority patent/JP2010062564A/ja
Publication of KR20100027415A publication Critical patent/KR20100027415A/ko
Application granted granted Critical
Publication of KR101126933B1 publication Critical patent/KR101126933B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

실시예에 따른 폴리에미터형 바이폴라 트랜지스터는 반도체 기판의 상측 일부에 형성된 매몰층; 상기 반도체 기판 위에 형성된 에피층; 상기 에피층에 형성되고, 상기 매몰층과 연결되는 컬렉터 영역; 상기 에피층 상측 일부에 형성된 베이스 영역; 및 상기 베이스 영역의 기판 표면에 형성되고, 폴리실리콘 재질로 이루어진 폴리에미터 영역을 포함한다.
실시예에 따른 BCD 소자는 폴리실리콘 재질로 이루어진 폴리에미터 영역을 포함하는 폴리에미터형 바이폴라 트랜지스터를 포함하고, 상기 바이폴라 트랜지스터와 동일한 단일 웨이퍼 상에 형성된 CMOS와 DMOS 중 하나 이상의 MOS를 포함한다.
실시예에 의하면, 복합고전압소자 공정을 이용하여 복합고전압소자와 단일칩을 이루는 폴리에미터형 바이폴라 트랜지스터를 제작할 수 있으며, 따라서 고주파 동작 특성이 우수하고, 높은 증폭 이득, 항복 전압을 가지며, 동작 영역이 넓은 바이폴라 트랜지스터를 구현할 수 있다.
바이폴라 트랜지스터, 폴리에미터, 컬렉터 영역, 베이스 영역, BCD 공정

Description

폴리에미터형 바이폴라 트랜지스터, ＢＣＤ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ＢＣＤ 소자의 제조 방법{Bipolar junction transistor of poly-emitter type, Bipolar CMOS DMOS device, manufacturing method of bipolar junction transistor of poly-emitter type and manufacturing method of Bipolar CMOS DMOS device}
실시예는 폴리에미터형 바이폴라 트랜지스터, BCD 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 BCD 소자의 제조 방법에 관한 것이다.
복합고전압소자(BCD; Bipolar CMOS DMOS) 공정을 이용하면, 바이폴라 소자, CMOS(Complementary Metal Oxide Semiconductor), DMOS(Double diffusion MOS)를 단일 웨이퍼 상에 구현할 수 있다.
또한, BCD 공정을 이용하면, 바이폴라 소자, CMOS, DMOS 외에도 로직 회로, P형 MOS, N형 MOS, 저항, 커패시터, 다이오드 등을 하나의 칩으로 구현할 수 있다.
가령, 바이폴라 트랜지스터는 개별 공정을 거치지 않고, BCD 공정 중 CMOS와 DMOS를 만드는 과정에서 제작될 수 있으며, 정션 에미터(junction emitter)를 이용한 일반적인 구조로 제작된다.
따라서, 종래 BCD 공정을 이용한 바이폴라 트랜지스터의 경우 고주파 특성을 향상시키고, 높은 증폭 이득, 항복 전압을 구현하며, 동작 영역을 넓게 하는데 한계가 있다.
실시예는 복합고전압소자 공정을 이용한 폴리에미터형 바이폴라 트랜지스터 및 그 제조 방법, BCD 소자 및 그 제조 방법을 제공한다.
실시예에 따른 폴리에미터형 바이폴라 트랜지스터는 반도체 기판의 상측 일부에 형성된 매몰층; 상기 반도체 기판 위에 형성된 에피층; 상기 에피층에 형성되고, 상기 매몰층과 연결되는 컬렉터 영역; 상기 에피층 상측 일부에 형성된 베이스 영역; 및 상기 베이스 영역의 기판 표면에 형성되고, 폴리실리콘 재질로 이루어진 폴리에미터 영역을 포함한다.
실시예에 따른 BCD 소자는 폴리실리콘 재질로 이루어진 폴리에미터 영역을 포함하는 폴리에미터형 바이폴라 트랜지스터를 포함하고, 상기 바이폴라 트랜지스터와 동일한 단일 웨이퍼 상에 형성된 CMOS와 DMOS 중 하나 이상의 MOS를 포함한다.
실시예에 따른 폴리에미터형 바이폴라 트랜지스터의 제조 방법은 반도체 기판의 상측 일부에 매몰층을 형성하는 단계; 상기 반도체 기판 위에 에피층을 형성하고, 상기 에피층에 상기 매몰층과 연결되는 컬렉터 영역을 형성하는 단계; 베이스 영역과 에미터 영역을 정의하는 소자분리막을 형성하는 단계; 상기 소자분리막 밑의 기판 영역에 베이스 영역을 형성하는 단계; 상기 베이스 영역의 상측 일부에 베이스 전극을 형성하는 단계; 상기 소자분리막에 의하여 상기 베이스 전극과 이격 된 상기 베이스 영역의 상측 일부에 폴리실리콘 재질의 폴리에미터 영역을 형성하는 단계를 포함한다.
실시예에 따른 BCD 소자의 제조 방법은 BCD 공정을 이용한 제조 방법에 관한 것으로서, 폴리실리콘 재질을 이용하여 바이폴라 트랜지스터의 폴리에미터 영역을 형성하는 단계를 포함한다.
실시예에 의하면, 복합고전압소자 공정을 이용하여 복합고전압소자와 단일칩을 이루는 폴리에미터형 바이폴라 트랜지스터를 제작할 수 있으며, 따라서 고주파 동작 특성이 우수하고, 높은 증폭 이득, 항복 전압을 가지며, 동작 영역이 넓은 바이폴라 트랜지스터를 구현할 수 있다.
첨부된 도면을 참조하여 실시예에 따른 폴리에미터형 바이폴라 트랜지스터 및 BCD 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 BCD 소자의 제조 방법에 관하여 상세히 설명한다.
이하, 실시예를 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명은 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되므로 본 발명의 기술적 사상과 직접적인 관련이 있는 핵심적인 구성부만을 언급하기로 한다.
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 " 아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 1은 실시예에 따른 폴리에미터형 바이폴라 트랜지스터를 포함하는 BCD 소자의 형태를 도시한 측단면도이다.
실시예에 따른 BCD 소자는 복합고전압소자(BCD; Bipolar CMOS DMOS) 공정을 통하여 제작되는데, 도 1에 도시된 BCD 소자의 영역 중, "A" 영역은 폴리에미터형 바이폴라 트랜지스터의 영역이고, "B" 영역은 CMOS의 영역이며, "C" 영역은 DMOS의 영역이다.
실시예에 따른 BCD 소자의 제조 방법에 의하면, 도 1에 도시되지는 않았으나 폴리에미터형 바이폴라 트랜지스터외에도 로직 회로, P형 MOS, N형 MOS, 고전압 MOS, 중간 전압 MOS, 저전압 MOS, DEMOS(Drain Extended MOS), LDMOS(Lateral Double diffused Metal Oxide Semiconductor), 저항, 커패시터, 다이오드 등을 하나의 칩에서 구현할 수 있다.
도 1을 참조하면, "A" 영역의 폴리에미터형 바이폴라 트랜지스터는 기판(100) 위에 형성된 매몰층(110), 에피층(120), 컬렉터 영역(130), 베이스 영역(140), 베이스 전극(160), 소자분리막(150), 폴리에미터 영역(170)을 포함한다.
또한, "B" 영역의 CMOS는 P형 MOS, N형 MOS를 포함하는데, 각각의 MOS는 소자분리막(150a)에 의하여 구분되며, 매몰층(110a), 고농도 N형 웰(205), P형 웰(200), N형 웰(210), 게이트(215, 225), 소스/드레인 영역(220, 230)을 포함한다. 상기 게이트(215, 225)는 게이트 절연막, 스페이서 등의 구조물을 더 포함할 수 있다.
또한, "C" 영역의 DMOS는 매몰층(110b), 고농도 N형 웰(300), P형 바디(305), 각 영역을 절연시키는 소자분리막(150b), 게이트(320), P형 바디(305) 상에 형성되는 P형 이온주입영역(310)과 제1 N형 이온주입영역(315), 게이트(320)의 타측에 형성되는 제2 N형 이온주입영역(325)을 포함한다.
이때, 상기 게이트(320)와 상기 제2 N형 이온주입영역(325) 사이에 형성된 소자분리막(150b)은 상기 P형 바디(305)로부터 상기 제2 N형 이온주입영역(310)으로의 전류 흐름 통로를 연장시킴으로써 상기 DMOS가 고전압 소자로 기능될 수 있도록 한다.
이하, 도 1 내지 도 7을 참조하여, 실시예에 따른 폴리에미터형 바이폴라 트랜지스터를 포함하는 BCD 소자의 제조 방법에 대하여 설명한다.
본원의 기술적 사상은 BCD 공정을 이용하여 BCD 소자를 제작함에 있어서 폴리에미터형 바이폴라 트랜지스터를 함께 구현하는 것에 있으므로, 상기 "A" 영역을 중심으로 설명하기로 한다.
또한, 이하에 설명될 각 공정은 폴리에미터형 바이폴라 트랜지스터, 로직 회로, P형 MOS, N형 MOS, 고전압 MOS, 중간 전압 MOS, 저전압 MOS, DEMOS, LDMOS, 저항, 커패시터, 다이오드와 같은 소자의 개별 공정이거나 둘 이상의 소자가 함께 구현되는 복합 공정일 수 있다.
도 2 내지 도 7은 실시예에 따른 폴리에미터형 바이폴라 트랜지스터의 제조 방법의 공정 단면도이다.
처음으로, 웨이퍼 상태의 반도체 기판(100), 가령 단결정 실리콘 기판을 소정 두께로 절단하고, 표면을 연마하여 상부에 에피층(120)이 형성될 수 있는 상태로 가공한다.
다음, 도 2와 같이, 상기 반도체 기판(100)의 상측 일부에 N형 불순물 이온을 주입하여 N+형 매몰층(Baried Layer)(110)을 형성하고, 열처리를 통하여 이온이 주입된 영역을 확산시킨다. 이때, CMOS 영역(B)과 DMOS 영역(C)의 기판(100)에도 매몰층(110a, 110b)이 함께 형성된다.
상기 N+형 매몰층(110)이 형성되면, 도 3과 같이, 상기 반도체 기판(100)을 에피택셜 성장시켜 에피층(120)을 형성한다.
상기 에피층(120)이 형성되면, 도 4와 같이 상기 에피층(120)에 상기 N+형 매몰층(110)과 연결되는 N+형 확산영역(130)을 형성한다.
상기 N+형 확산영역(130)은 컬렉터 영역으로 이용된다.
이때, 상기 고농도 N형 웰(205, 300)이 함께 형성될 수 있다.
이어서, 베이스 영역과 에미터 영역을 정의하며, 각 영역 사이를 절연시키는 소자분리막(150)을 도 5와 같이 형성한다.
이때, 상기 CMOS 영역(B)과 DMOS 영역(C)의 소자분리막(150a, 150b)도 함께 형성될 수 있다.
이후, 이온주입마스크 공정, 이온주입 공정을 진행하여 상기 CMOS 영역(B)의 P형 웰(200)과 N형 웰(210), 상기 DMOS 영역(C)의 P형 바디(305)를 형성한다.
이어서, 도 6과 같이 P형 불순물 이온을 주입하여 P형 드리프트(drift) 영역(140)을 형성한다. 상기 P형 드리프트 영역(140)은 베이스 영역으로 이용된다.
상기 베이스 영역(140)이 형성되면, 도 7과 같이 베이스 전극(160)을 형성한다.
이후, 상기 CMOS, 상기 DMOS, 저전압(LV; Low Voltage) NMOS, 저전압 PMOS 등의 활성영역에 임플란트 공정을 처리하여 문턱전압(threshold voltage)을 조정할 수 있다.
다음으로, 상기 CMOS, 상기 DMOS의 게이트(215, 225, 320)를 형성하기 위한 공정이 진행되는데, 이때 실시예에 따른 폴리에미터형 바이폴라 트랜지스터의 폴리에미터(170)가 함께 형성된다.
상기 기판(100) 전면에 절연막을 형성하고, 절연막을 패터닝하여 상기 CMOS 영역(B)과 상기 DMOS 영역(C)의 게이트 절연막을 형성한다. 이때, 상기 바이폴라 트랜지스터 영역(A)의 절연막은 완전히 제거된다.
이어서, 상기 기판(100) 전면에 폴리실리콘층을 도포하고, 상기 폴리실리콘층 위에 상기 COMS, 상기 DMOS의 게이트(215, 225, 320) 및 상기 바이폴라 트랜지스터의 에미터 영역을 정의하는 포토레지스트 패턴을 형성한다.
상기 포토레지스트 패턴을 식각 마스크로 하여 상기 폴리실리콘층을 식각함으로써, 상기 게이트들(215, 225, 320) 및 상기 폴리에미터(170)를 형성한다.
이와 같은 공정을 통하여, 도 1의 "A" 영역에 도시된 폴리에미터형 바이폴라 트랜지스터가 완성된다.
이후, 각 MOS 영역의 N형 LDD(Lightly Doped Drain) 영역, P형 LDD 영역을 형성하고, 상기 게이트들(215, 225, 320)의 양측에 사이드월 및 스페이서를 형성한다.
상기 스페이서가 형성되면, 상기 CMOS 영역(B)의 소스/드레인 영역(220, 230), 상기 DMOS 영역(C)의 P형 이온주입영역(310)과 제1 N형 이온주입영역(315), 제2 N형 이온주입영역(325)을 형성한다.
이후, 상기 폴리에미터(170), 상기 베이스 전극(160), 상기 게이트들(215, 225, 320), 소스/드레인 영역(220, 230) 및 이온주입영역(310, 315, 325) 중 하나 이상의 층에 실리사이드를 형성하는 공정, 다층 구조의 절연층, 컨택 플러그, 금속배선을 형성하는 공정, 보호막을 형성하는 공정 등이 더 진행될 수 있다.
이와 같은 공정을 통하여 실시예에 따른 폴리에미터형 바이폴라 트랜지스터를 포함하는 BCD 소자가 완성된다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 폴리에미터형 바이폴라 트랜지스터를 포함하는 BCD 소자의 형태를 도시한 측단면도.
도 2 내지 도 7은 실시예에 따른 폴리에미터형 바이폴라 트랜지스터의 제조 방법의 공정 단면도.

Claims (20)

  1. 삭제
  2. 삭제
  3. 폴리실리콘 재질로 이루어진 폴리에미터 영역을 포함하는 폴리에미터형 바이폴라 트랜지스터;
    상기 바이폴라 트랜지스터와 동일한 단일 웨이퍼 상에 형성된 CMOS와 DMOS 중 하나 이상의 MOS;및,
    상기 폴리에미터 영역의 하부와 접하고, 불순물 이온을 주입하여 형성된 베이스 영역을 포함하고,
    상기 바이폴라 트랜지스터는 반도체 기판의 상측 일부에 형성된 매몰층; 상기 반도체 기판 위에 형성된 에피층; 상기 에피층에 형성되고 상기 매몰층과 연결되는 컬렉터 영역; 및 상기 에피층 상측 일부에 형성된 베이스 영역 및 상기 베이스 영역의 기판 표면에 직접 접하도록 형성된 상기 폴리에미터 영역을 포함하는 것을 특징으로 하는 BCD 소자.
  4. 삭제
  5. 제3항에 있어서,
    상기 CMOS는 상기 에피층에 형성된 웰영역, 게이트, 소스/드레인 영역을 포함하고,
    상기 DMOS는 상기 에피층에 형성된 웰영역, 게이트, 상기 게이트의 일측에 형성되는 P형 바디, 상기 P형 바디에 형성되는 P형 이온주입영역과 제1 N형 이온주입영역, 상기 게이트의 타측에 형성되고 소자분리막에 의하여 상기 P형 바디와 이격되는 제2 N형 이온주입영역을 포함하는 것을 특징으로 하는 BCD 소자.
  6. 제3항에 있어서,
    상기 단일 웨이퍼 상태의 반도체 기판에 형성된 로직 회로, 고전압 MOS, 중간 전압 MOS, 저전압 MOS, DEMOS, LDMOS, 저항, 커패시터, 다이오드 중 하나 이상의 소자를 포함하는 BCD 소자.
  7. 제5항에 있어서,
    상기 폴리에미터 영역, 상기 CMOS의 게이트 및 상기 DMOS의 게이트는 동일한 폴리실리콘 재질로 이루어진 것을 특징으로 하는 BCD 소자.
  8. 제3항에 있어서, 상기 바이폴라 트랜지스터는
    상기 폴리에미터 영역과 이격되어 상기 베이스 영역의 기판 표면에 형성된 베이스 전극; 및
    상기 베이스 전극 및 상기 폴리에미터 영역을 정의하는 소자분리막을 포함하는 것을 특징으로 하는 BCD 소자.
  9. 삭제
  10. 삭제
  11. BCD 공정을 이용한 BCD 소자의 제조 방법에 있어서,
    폴리실리콘 재질을 이용하여 바이폴라 트랜지스터의 폴리에미터 영역을 형성하는 단계; 및
    반도체 기판의 CMOS 영역, DMOS의 영역에 각각 게이트를 형성하고, 상기 바이폴라 트랜지스터 영역 중 소자분리막에 의하여 베이스 전극과 이격된 베이스 영역의 상측에서, 상기 베이스 영역과 직접 접하도록 상기 폴리에미터 영역을 형성하는 단계를 포함하고,
    상기 폴리에미터 영역을 형성하기 전에,
    상기 반도체 기판의 상기 바이폴라 트랜지스터, 상기 CMOS, 상기 DMOS 영역의 상측 일부에 각각 매몰층을 형성하는 단계;
    상기 반도체 기판 위에 에피층을 형성하는 단계;
    상기 바이폴라 트랜지스터 영역의 에피층에 상기 매몰층과 연결되는 컬렉터 영역을 형성하고, 베이스 영역과 에미터 영역을 정의하는 상기 소자분리막을 형성하며, 상기 CMOS 및 상기 DMOS 영역의 에피층에 웰영역을 형성하는 단계; 및
    상기 바이폴라 트랜지스터 영역 중 상기 소자분리막 밑의 기판 영역에 상기 베이스 영역을 형성하고, 상기 베이스 영역의 상측에 상기 베이스 전극을 형성하는 단계를 포함하는 BCD 소자의 제조 방법.
  12. 삭제
  13. 삭제
  14. 제11항에 있어서, 상기 폴리에미터 영역은
    CMOS 및 DMOS의 게이트와 동일한 공정을 통하여 동시에 형성되는 것을 특징으로 하는 BCD 소자의 제조 방법.
  15. 제11항에 있어서,
    상기 CMOS 및 상기 DMOS 영역의 고농도 웰영역이 상기 컬렉터 영역과 함께 형성되는 것을 특징으로 하는 BCD 소자의 제조 방법.
  16. 제11항에 있어서,
    상기 CMOS 및 상기 DMOS 영역의 에피층에 웰영역을 형성하는 단계는 상기 CMOS의 P형 웰, N형 웰 중 하나 이상의 웰 영역, 상기 DMOS의 P형 바디를 형성하는 단계를 포함하는 것을 특징으로 하는 BCD 소자의 제조 방법.
  17. 제11항에 있어서, 상기 게이트 및 상기 폴리에미터 영역을 형성하는 단계는
    상기 게이트 전극, 상기 소자분리막을 포함하는 상기 에피층 위에 절연막을 형성하는 단계;
    상기 절연막을 패터닝하여 상기 CMOS 및 상기 DMOS의 게이트 절연막을 형성하고, 상기 바이폴라 트랜지스터 영역을 포함하는 나머지 상기 에피층 영역의 절연막을 제거하는 단계;
    상기 게이트 절연막을 포함하는 상기 에피층 위에 폴리실리콘층을 형성하는 단계;
    상기 폴리실리콘층을 패터닝하여 상기 CMOS 및 상기 DMOS의 게이트 절연막 위에 각각 게이트를 형성하고, 상기 소자분리막에 의하여 정의된 에미터 영역에 상기 폴리에미터를 형성하는 단계를 포함하는 것을 특징으로 하는 BCD 소자의 제조 방법.
  18. 제11항에 있어서,
    상기 BCD 공정을 이용함으로써 로직 회로, 고전압 MOS, 중간 전압 MOS, 저전압 MOS, DEMOS(Drain Extended MOS), LDMOS(Lateral Double diffused Metal Oxide Semiconductor), 저항, 커패시터, 다이오드 중 하나 이상의 소자가 상기 바이폴라 트랜지스터와 함께 단일 웨이퍼에 구현되는 것을 특징으로 하는 BCD 소자의 제조 방법.
  19. 제16항에 있어서,
    상기 게이트 및 상기 폴리에미터 영역이 형성된 후,
    상기 CMOS 및 상기 DMOS의 게이트 양측에 LDD 영역을 형성하는 단계;
    스페이서를 형성하는 단계;
    상기 CMOS 영역에 소스/드레인 영역을 형성하고, 상기 P형 바디에 P형 이온주입영역, 제1 N형 이온주입영역을 형성하며, 상기 P형 바디와 소자분리막에 의하여 이격된 상기 DMOS의 영역에 제2 N형 이온주입영역을 형성하는 단계를 포함하는 것을 특징으로 하는 BCD 소자의 제조 방법.
  20. 제19항에 있어서,
    상기 소스/드레인 영역, 상기 P형, 제1 N형, 제2 N형 이온주입영역이 형성된 후,
    하나 이상의 적층 구조를 가지는 절연층, 컨택 플러그, 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 BCD 소자의 제조 방법.
KR1020080086324A 2008-09-02 2008-09-02 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법 KR101126933B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080086324A KR101126933B1 (ko) 2008-09-02 2008-09-02 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법
US12/546,259 US8173500B2 (en) 2008-09-02 2009-08-24 Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar CMOS DMOS device
TW098129152A TW201011910A (en) 2008-09-02 2009-08-28 Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar COMS DMOS device
DE102009039573A DE102009039573A1 (de) 2008-09-02 2009-09-01 Bipolartransistor des Typs mit Poly-Emitter, Bipolar-CMOS-DMOS-Bauelement und Verfahren zur Herstellung eines Bipolartransistors des Typs mit Poly-Emitter und eines Bipolar-CMOS-DMOS-Bauelements
CN200910171766A CN101667591A (zh) 2008-09-02 2009-09-02 多射极型双极结晶体管、双极cmos dmos器件及其制造方法
JP2009202271A JP2010062564A (ja) 2008-09-02 2009-09-02 ポリエミッタ型バイポーラトランジスタ、ｂｃｄ素子、ポリエミッタ型バイポーラトランジスタの製造方法及びｂｃｄ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080086324A KR101126933B1 (ko) 2008-09-02 2008-09-02 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100027415A KR20100027415A (ko) 2010-03-11
KR101126933B1 true KR101126933B1 (ko) 2012-03-20

Family

ID=41720014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080086324A KR101126933B1 (ko) 2008-09-02 2008-09-02 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법

Country Status (6)

Country Link
US (1) US8173500B2 (ko)
JP (1) JP2010062564A (ko)
KR (1) KR101126933B1 (ko)
CN (1) CN101667591A (ko)
DE (1) DE102009039573A1 (ko)
TW (1) TW201011910A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100076952A1 (en) * 2008-09-05 2010-03-25 Xuejun Wang Self contained multi-dimensional traffic data reporting and analysis in a large scale search hosting system
CN102054786B (zh) * 2010-11-04 2013-01-09 电子科技大学 一种非外延高压bcd器件的制备方法
CN102097389B (zh) * 2011-01-12 2013-11-06 深圳市联德合微电子有限公司 一种ldmos、集成该ldmos的半导体器件及其制造方法
TWI447861B (zh) * 2011-04-20 2014-08-01 Macronix Int Co Ltd 半導體裝置及其製造方法
CN102915975A (zh) * 2011-08-05 2013-02-06 无锡华润上华半导体有限公司 一种BJT以及BiCMOS的制作方法
KR101899556B1 (ko) * 2012-02-03 2018-10-04 에스케이하이닉스 시스템아이씨 주식회사 Ｂｃｄｍｏｓ 소자 및 그 제조방법
JP6120586B2 (ja) 2013-01-25 2017-04-26 ローム株式会社 ｎチャネル二重拡散ＭＯＳ型トランジスタおよび半導体複合素子
JP2014170831A (ja) * 2013-03-04 2014-09-18 Seiko Epson Corp 回路装置及び電子機器
US9123642B1 (en) 2013-07-22 2015-09-01 Cypress Semiconductor Corporation Method of forming drain extended MOS transistors for high voltage circuits
JP6034268B2 (ja) * 2013-09-13 2016-11-30 株式会社東芝 半導体装置
TWI559529B (zh) * 2013-12-16 2016-11-21 旺宏電子股份有限公司 半導體元件及其製造方法
US9306013B2 (en) * 2014-05-23 2016-04-05 Texas Instruments Incorporated Method of forming a gate shield in an ED-CMOS transistor and a base of a bipolar transistor using BICMOS technologies
JP2017112219A (ja) * 2015-12-16 2017-06-22 セイコーエプソン株式会社 半導体装置及びその製造方法
US10243048B2 (en) * 2017-04-27 2019-03-26 Texas Instruments Incorporated High dose antimony implant through screen layer for n-type buried layer integration
CN109103187B (zh) * 2018-08-21 2021-12-10 电子科技大学 一种具有复合埋层结构的bcd器件
CN113013101A (zh) * 2020-06-12 2021-06-22 上海积塔半导体有限公司 半导体器件的制备方法和半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044982A (ko) * 1996-12-09 1998-09-15 양승택 비씨디(bcd) 소자의 제조 방법
KR19990002164A (ko) * 1997-06-19 1999-01-15 윤종용 바이폴라 트랜지스터 및 그 제조 방법
KR20010058826A (ko) * 1999-12-30 2001-07-06 박종섭 바이폴라 트랜지스터 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633559B2 (ja) * 1987-03-31 1997-07-23 株式会社東芝 バイポーラ―ｃｍｏｓ半導体装置の製造方法
JPH07153860A (ja) * 1993-11-26 1995-06-16 Sanyo Electric Co Ltd 半導体集積回路装置の製造方法
JP2654607B2 (ja) * 1994-09-22 1997-09-17 日本電気株式会社 半導体装置の製造方法
KR100223600B1 (ko) * 1997-01-23 1999-10-15 김덕중 반도체 장치 및 그 제조 방법
JP3186691B2 (ja) * 1998-04-07 2001-07-11 日本電気株式会社 半導体装置及びその形成方法
JP2000077532A (ja) * 1998-09-03 2000-03-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6262472B1 (en) * 1999-05-17 2001-07-17 National Semiconductor Corporation Bipolar transistor compatible with CMOS utilizing tilted ion implanted base
CN1377065A (zh) * 2001-03-27 2002-10-30 华邦电子股份有限公司 自我对准的双极性结型晶体管及其制造方法
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US6753592B1 (en) * 2002-09-06 2004-06-22 Micrel, Inc. Multi-technology complementary bipolar output using polysilicon emitter and buried power buss with low temperature processing
KR100523053B1 (ko) 2002-10-31 2005-10-24 한국전자통신연구원 실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법
KR100504204B1 (ko) * 2003-04-01 2005-07-27 매그나칩 반도체 유한회사 시모스 프로세스를 이용한 바이폴라 트랜지스터 제조방법
US6949424B2 (en) * 2003-08-28 2005-09-27 Texas Instruments Incorporated Single poly-emitter PNP using DWELL diffusion in a BiCMOS technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044982A (ko) * 1996-12-09 1998-09-15 양승택 비씨디(bcd) 소자의 제조 방법
KR19990002164A (ko) * 1997-06-19 1999-01-15 윤종용 바이폴라 트랜지스터 및 그 제조 방법
KR20010058826A (ko) * 1999-12-30 2001-07-06 박종섭 바이폴라 트랜지스터 제조방법

Also Published As

Publication number Publication date
TW201011910A (en) 2010-03-16
CN101667591A (zh) 2010-03-10
US8173500B2 (en) 2012-05-08
US20100051946A1 (en) 2010-03-04
DE102009039573A1 (de) 2010-04-01
KR20100027415A (ko) 2010-03-11
JP2010062564A (ja) 2010-03-18

Similar Documents

Publication Publication Date Title
KR101126933B1 (ko) 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법
KR100867574B1 (ko) 고전압 디바이스 및 그 제조방법
US9660020B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
US11374124B2 (en) Protection of drain extended transistor field oxide
KR101530582B1 (ko) 반도체 소자 및 이의 제조 방법
JPH1050997A (ja) Ｌｄｍｏｓデバイスおよび製造方法
US20070296046A1 (en) Semiconductor device and method of manufacture thereof
JPH04276653A (ja) 集積回路デバイスの製造プロセス
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
WO2011155105A1 (ja) 半導体装置及びその製造方法
KR100582374B1 (ko) 고전압 트랜지스터 및 그 제조 방법
KR100488099B1 (ko) 쇼오트 채널 모오스 트랜지스터 및 그 제조 방법
US7488638B2 (en) Method for fabricating a voltage-stable PMOSFET semiconductor structure
JP6346777B2 (ja) 半導体装置の製造方法
US20090159984A1 (en) Semiconductor Device and Method for Manufacturing the Same
KR100281397B1 (ko) 초박형 ｓｏｉ 정전기방전 보호 소자의 형성 방법
KR20100051220A (ko) 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법
KR100482950B1 (ko) 반도체소자 및 그 제조방법
KR100587605B1 (ko) 고전압 트랜지스터 및 그 제조방법
TW202018942A (zh) 電晶體結構及其製造方法
CN107393872B (zh) 一种bcd工艺中寄生型npn三极管的制作方法
KR100997679B1 (ko) 바이폴라 트랜지스터와 그 형성 방법
KR101262853B1 (ko) 반도체 소자 및 그 제조 방법
JP2004296914A (ja) 半導体装置およびその製造方法
KR101010439B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee