CN107393872B - 一种bcd工艺中寄生型npn三极管的制作方法 - Google Patents
一种bcd工艺中寄生型npn三极管的制作方法 Download PDFInfo
- Publication number
- CN107393872B CN107393872B CN201610321875.0A CN201610321875A CN107393872B CN 107393872 B CN107393872 B CN 107393872B CN 201610321875 A CN201610321875 A CN 201610321875A CN 107393872 B CN107393872 B CN 107393872B
- Authority
- CN
- China
- Prior art keywords
- well region
- region
- well
- regions
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种BCD工艺中寄生型NPN三极管的制作方法，该制作方法包括：在BCD板上制作P型衬底以及位于P型衬底内的深N阱区；在深N阱区内进行P阱光刻，形成第一P阱区域和第二P阱区域，其中，第一P阱区域为寄生型N PN三极管的P阱区域，第二P阱区域为BCD板上其他器件的P阱区域；在第一P阱区域的表面形成多个相距一预设间隔的遮盖区域，其中，相邻的遮盖区域之间的区域为未遮盖区域，第二P阱区域表面均为未遮盖区域；通过未遮盖区域对第一P阱区域和第二P阱区域进行离子注入。本发明在不改变BCD工艺上其他相关器件参数的同时，提升了NPN三极管的电性参数β值。
Description
技术领域
本发明涉及半导体领域，尤其是涉及一种BCD工艺中寄生型NPN三极管的制作方法。
背景技术
集成电路是一种微型电子器件或部件，是指采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构，具有提升系统稳定性以及缩小占地空间的作用。BCD工艺是很常见的集成电路工艺，其中集成了小尺寸的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)、横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semiconductor，LDMOS)、三极管、二极管以及各种电阻，可供电路设计者自由选择。在BCD工艺中，为了得到目标CMOS以及LDMOS的电学性能，NPN三极管通常是按照寄生器件设计的。在三极管的电性参数中，三极管的电流放大倍数β是很重要的电性参数，关系到三极管的电流放大倍数。在三极管的制作过程中，β值与三极管的基区离子掺杂浓度直接相关，基区离子掺杂浓度越小，β值越高。但是在BCD工艺中，在BCD板上制作的N阱区内可以制作多个P阱区域，该多个P阱区域不仅可以作为NPN三极管的基区，还可以作为N型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor，NMOS)的衬底。在BCD工艺中进行P阱区域离子注入时，为了避免发生NMOS中源极和漏极的串通击穿，通常小尺寸的NMOS的P阱区域的离子掺杂浓度都较高，此时由于NMOS的P阱区域和NPN三极管的P阱区域同时进行离子注入，因此NPN三极管的P阱区域的离子掺杂浓度同样较高，从而导致β值较小，但此时若为了提升β值而降低整体P阱区域的离子掺杂浓度，则会导致BCD板上其他相关器件的参数失效。
发明内容
为了实现在不改变BCD工艺上其他相关器件参数的同时，提升NPN三极管的β值，本发明提供了一种BCD工艺中寄生型NPN三极管的制作方法。
为了实现上述目的，本发明提供了一种BCD工艺中寄生型NPN三极管的制作方法，该制作方法包括：
在BCD板上制作P型衬底以及位于P型衬底内的深N阱区；
在所述深N阱区内进行P阱光刻，形成第一P阱区域和第二P阱区域，其中，第一P阱区域为寄生型NPN三极管的P阱区域，第二P阱区域为BCD板上其他器件的P阱区域；
在所述第一P阱区域的表面形成多个相距一预设间隔的遮盖区域，其中，相邻的遮盖区域之间的区域为未遮盖区域，所述第二P阱区域表面均为未遮盖区域；
通过所述未遮盖区域对所述第一P阱区域和第二P阱区域进行离子注入。
可选的，所述在所述第一P阱区域的表面形成多个相距一预设间隔的遮盖区域，包括：根据第一P阱区域的预设离子掺杂浓度，通过光刻工艺调整所述遮盖区域与所述第一P阱区域的比例，其中，遮盖区域为光刻胶覆盖的区域，所述未遮盖区域为未被光刻胶覆盖的区域，且所述遮盖区域与所述第一P阱区域的比例越大，所述第一P阱区域的离子掺杂浓度越小。
可选的，所述通过所述未遮盖区域对所述第一P阱区域和第二P阱区域进行离子注入之后，所述制作方法还包括：对所述第一P阱区域进行高温推阱，以使通过所述未遮盖区域注入第一P阱区域的离子扩散至整个第一P阱区域。
可选的，所述遮盖区域的横向区域范围小于所述第一P阱区域的阱深。
可选的，所述在BCD板上制作P型衬底以及位于P型衬底内的深N阱区，包括：在所述P型衬底上沉积第一氮化硅层，并通过对所述第一氮化硅层进行光刻及刻蚀处理，在所述P型衬底上形成一浅N阱区，所述浅N阱区的深度小于所述深N阱区的深度；对所述浅N阱区进行离子注入及高温推阱，并在所述浅N阱区的表面生长二氧化硅层；对所述二氧化硅层进行光刻及刻蚀处理，形成所述深N阱区。
可选的，在所述深N阱区内进行P阱光刻，形成第一P阱区域和第二P阱区域，包括：去除所述深N阱区表面残余的第一氮化硅层和二氧化硅层，并在所述深N阱区表面沉积第二氮化硅层；通过对所述第二氮化硅层进行光刻及刻蚀处理，在所述深N阱区的表面形成多个相间隔的第一有源区，其中，相邻的第一有源区之间为第二氮化硅层；确定所述第一P阱区域在所述深N阱区内的第一区域范围以及所述第二P阱区域在所述深N阱区内的第二区域范围，并在所述第一区域范围内进行P阱光刻形成所述第一P阱区域，在所述第二区域范围内进行P阱光刻形成所述第二P阱区域。
可选的，通过所述未遮盖区域对所述第一P阱区域和第二P阱区域进行离子注入之后，所述制作方法还包括：在所述深N阱区内进行N阱光刻，形成第一N阱区域和第二N阱区域，其中，所述第一N阱区域和第二N阱区域分布在所述第一P阱区域的两侧；对所述第一N阱区域和第二N阱区域进行离子注入，并对所述第一P阱区域、第一N阱区域和第二N阱区域进行高温推阱；在所述第一N阱区域和第二N阱区域制作集电极，并在所述第一P阱区域制作基极和发射极。
可选的，所述在所述第一N阱区域和第二N阱区域制作集电极，并在所述第一P阱区域制作基极和发射极，包括：在所述第一有源区处生长场氧区，并去除所述第二氮化硅层形成第二有源区；在所述场氧区和所述第二有源区处进行栅氧化和多晶硅层沉积；对所述第二有源区处的多晶硅层进行光刻和刻蚀处理，并在所述第一N阱区域和第二N阱区域上方的第二有源区注入N型离子形成集电极，在所述第一P阱区域上方中央处的第二有源区注入N型离子形成发射极，在所述第一P阱区域上方中央处的第二有源区两侧处的第二有源区注入P型离子形成基极。
本发明的有益效果是：
本发明通过未遮盖区域对第一P阱区域和第二P阱区域进行离子注入，由于第一P阱区域表面的未遮盖区域为相邻遮盖区域之间的区域，而第二P阱区域表面全部为未遮盖区域，这样使得同时通过第一P阱区域表面的未遮盖区域对第一P阱区域进行离子注入，并通过第二P阱区域表面的未遮盖区域对第二P阱区域进行离子注入时，第一P阱区域内的离子掺杂浓度低于传统BCD工艺中寄生型NPN三极管中的P阱区域内的离子浓度，而第二P阱区域内的离子掺杂浓度不变，从而解决了现有的若为了提升NPN三极管的β值而降低整体P阱区域的离子掺杂浓度，导致的BCD板上其他相关器件的参数失效的问题，达到了在不改变BCD工艺上其他相关器件参数的同时，提升NPN三极管的β值的技术效果。
附图说明
图1表示本发明的实施例中BCD工艺中寄生型NPN三极管的制作方法的步骤流程图；
图2表示本发明的实施例中BCD工艺中寄生型NPN三极管的制作方法的实现示意图之一；
图3表示本发明的实施例中BCD工艺中寄生型NPN三极管的制作方法的实现示意图之二；
图4表示本发明的实施例中BCD工艺中寄生型NPN三极管的制作方法的实现示意图之三；
图5表示本发明的实施例中BCD工艺中寄生型NPN三极管的制作方法的实现示意图之四；
图6表示本发明的实施例中BCD工艺中寄生型NPN三极管的制作方法的实现示意图之五；
图7表示本发明的实施例中BCD工艺中寄生型NPN三极管的制作方法的实现示意图之六；
图8表示本发明的实施例中BCD工艺中寄生型NPN三极管的制作方法的实现示意图之七；
图9表示本发明的实施例中BCD工艺中寄生型NPN三极管的制作方法的实现示意图之八。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
如图1所示，为本发明的实施例中BCD工艺中寄生型NPN三极管的制作方法的步骤流程图，该制作方法包括如下步骤：
步骤101，在BCD板上制作P型衬底以及位于P型衬底内的深N阱区。
在本步骤中，具体的，可以先在P型衬底内制作浅N阱区，然后在浅N阱区的基础上制作深N阱区。在此需要说明的是，该深N阱区为BCD板上需要用到N阱区进行制作的所有器件所共用的阱区。
步骤102，在深N阱区内进行P阱光刻，形成第一P阱区域和第二P阱区域。
在本步骤中，第一P阱区域为寄生型NPN三极管的P阱区域，而第二P阱区域为BCD板上其他器件的P阱区域。在此需要说明的是，其他器件指在BCD工艺中需要P阱区域进行制作的器件。
步骤103，在第一P阱区域的表面形成多个相距一预设间隔的遮盖区域。
在本步骤中，第一P阱区域表面相邻的遮盖区域之间的区域为未遮盖区域。此外，第二P阱区域表面均为未遮盖区域。具体的，该遮盖区域可以为光刻胶覆盖的区域，未遮盖区域可以为未被光刻胶覆盖的区域。另外，在形成多个相距一预设间隔的遮盖区域时，可以根据第一P阱区域的预设离子掺杂浓度，通过光刻工艺调整遮盖区域与第一P阱区域的比例，其中，遮盖区域与第一P阱区域的比例越大，第一P阱区域的离子掺杂浓度越小。具体的，第一P阱区域的离子掺杂浓度越小，寄生型NPN三极管的电性参数β值越大，因此可以通过调整遮盖区域与第一P阱区域的比例来控制电性参数β值的大小。
步骤104，通过未遮盖区域对第一P阱区域和第二P阱区域进行离子注入。
在本步骤中，具体的，由于传统BCD工艺中在对P阱区域进行离子注入时，不对不同器件的P阱区域进行区分，因此在进行离子注入后，所有P阱区域的离子掺杂浓度均相同。在此，为了区分寄生型NPN三极管的第一P阱区域的离子掺杂浓度和其他器件的第二P阱区域的离子掺杂浓度，可以通过第一P阱区域表面上的未遮盖区域对第一P阱区域进行离子注入，并通过第二P阱区域表面上的未遮盖区域对第二P阱区域进行离子注入。
优选的，在通过未遮盖区域对第一P阱区域和第二P阱区域进行离子注入之后，由于离子是通过第一P阱区域表面的未遮盖区域注入至第一P阱区域的，因此为了保证最终的第一P阱区域内的离子掺杂浓度均匀化，可以对第一P阱区域进行高温推阱，以使通过未遮盖区域注入第一P阱区域的离子扩散至整个第一P阱区域。另外，为了进一步保证通过未遮盖区域注入第一P阱区域的离子扩散至整个第一P阱区域，遮盖区域的横向区域范围可以设置为远远小于第一P阱区域的阱深。在此需要说明的是，此时还可以对第二P阱区域进行高温推阱，以使第二P阱区域内的离子掺杂浓度也能够均匀化。
这样，本实施例中，通过局部离子注入的方式，即通过第一P阱区域表面的相邻遮盖区域之间的未遮盖区域对第一P阱区域进行离子注入的方式，可以在不改变BCD板整体离子注入计量以及BCD板上其他器件的参数的前提下，改变第一P阱区域实际接收的离子计量，使得制作而成的寄生型NPN三极管的P型区域内的离子掺杂浓度低于传统的寄生型NPN三极管的离子掺杂浓度，有效的提升了寄生型NPN三极管的β值，从而提升了系统的整体性能。
下面结合图2～图9，对BCD工艺中寄生型NPN三极管的制作方法进行整体说明。
如图2和图3所示，为步骤101中在BCD板上制作P型衬底以及位于P型衬底内的深N阱区的实现示意图。
如图2所示，在制作位于P型衬底内的深N阱区时，可以先在P型衬底1上沉积第一氮化硅层(由于第一氮化硅层较薄，在此未显示)，然后通过对第一氮化硅层进行光刻及刻蚀处理，在P型衬底1上形成浅N阱区2，其中，该浅N阱区2的深度小于深N阱区内的深度。
进一步的，如图3所示，在经过图2后的步骤之后，对浅N阱区进行离子注入及高温推阱，并在浅N阱区的表面生长二氧化硅层3，最后对二氧化硅层3进行光刻及刻蚀处理，形成深N阱区4。具体的，深N阱区4的深度可以设定在4～7um。
在形成深N阱区后，在深N阱区内进行P阱光刻，形成第一P阱区域和第二P阱区域。在此，由于第一P阱区域和第二P阱区域的形成方式相同，下面以形成第一P阱区域的实现示意图为例进行说明。
如图4和图5所示，为步骤102中形成第一P阱区域的实现示意图。
进一步的，如图4所示，在形成第一P阱区域时，可以首先去除深N阱区4表面残留的第一氮化硅层和二氧化硅层，然后在深N阱区表面沉积第二氮化硅层5，通过对第二氮化硅层5进行光刻及刻蚀处理，在深N阱区的表面形成多个相间隔的第一有源区6，其中，相邻的第一有源区6之间为第二氮化硅层5。优选的，在沉积第二氮化硅层时，可以通过硅的局部氧化(LOCOS)技术进行沉积。
进一步的，如图5所示，在形成第一有源区之后，确定第一P阱区域在深N阱区4内的第一区域范围，然后在第一区域范围内进行P阱光刻形成第一P阱区域7。具体的，如图6所示，在形成第一P阱区域时，可以根据第一P阱区域7的预设离子掺杂浓度，通过光刻工艺调整遮盖区域8与第一P阱区域7的比例，其中，遮盖区域8为光刻胶覆盖的区域，未遮盖区域为未被光刻胶覆盖的区域。具体的，遮盖区域8与第一P阱区域7的比例越大，第一P阱区域7的离子掺杂浓度越小。
此外，在形成第二P阱区域时，可以在形成第一有源区之后，确定第二P阱区域在深N阱区4内的第二区域范围，然后在第二区域范围内进行P阱光刻形成第二P阱区域(在此未示出)。
进一步的，在形成第一P阱区域和第二P阱区域之后，通过未遮盖区域对第一P阱区域和第二P阱区域进行离子注入。
如图7～图9所示，为通过未遮盖区域对第一P阱区域和第二P阱区域进行离子注入之后的制作方法的实现示意图。
进一步的，如图7所示，在形成第一P阱区域和第二P阱区域之后，可以在深N阱区4内进行N阱光刻，形成第一N阱区域9和第二N阱区域10，其中，第一N阱区域9和第二N阱区域10分布在第一P阱区域7的两侧。具体的，由于第一N阱区域和深N阱区为同类型杂质，因此第一N阱区域、第二N阱区域和深N阱区域之间不会产生PN结。
进一步的，在形成第一N阱区域和第二N阱区域之后，对第一N阱区域和第二N阱区域进行离子注入，并对第一P阱区域、第一N阱区域和第二N阱区域进行高温推阱。具体的，在进行高温推阱时，第一P阱区域、第一N阱区域和第二N阱区域会向深N阱区扩散，此时，第一P阱区域的深度可以达到3～4um。
在对第一N阱区域和第二N阱区域进行高温推阱之后，在第一N阱区域和第二N阱区域制作集电极，并在第一P阱区域制作基极和发射极。
具体的，如图8和图9所示，为制作集电极、基极和发射极的实现示意图。
进一步的，如图8所示，在对第一N阱区域和第二N阱区域进行高温推阱之后，在第一有源区处生长场氧区11，并去除第二氮化硅层形成第二有源区12。
进一步的，如图9所示，在形成场氧区和第二有源区之后，在场氧区11和第二有源区12处进行栅氧化和多晶硅层(图中未示出)沉积；然后对第二有源区12处的多晶硅层进行光刻和刻蚀处理，并在第一N阱区域9和第二N阱区域10上方的第二有源区12注入N型离子形成集电极，在第一P阱区域7上方中央处的第二有源区12注入N型离子形成发射极，在第一P阱区域7上方中央处的第二有源区12两侧处的第二有源区12注入P型离子形成基极。
至此，经过上述步骤后，完成寄生型NPN三极管的制作。
本发明通过在深N阱区内制作不同的第一P阱区域和第二P阱区域，即在第一P阱区域表面形成多个相距一预设间隔的遮盖区域，第二P阱区域表面均为未遮盖区域，使得在进行P阱区域离子注入时，在不改变传统的离子注入计量和BCD板上其他器件的参数的同时，减少NPN三极管的P阱区域内的离子掺杂浓度，从而达到提高NPN三极管电性参数β值的目的，解决了现有的工艺中若为了提升NPN三极管的β值而降低BCD板上整体P阱区域的离子掺杂浓度，导致的BCD板上其他相关器件的参数失效的问题。
以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述的原理前提下还可以作出若干改进和润饰，这些改进和润饰也在本发明的保护范围内。
Claims (6)
1.一种BCD工艺中寄生型NPN三极管的制作方法，其特征在于，所述制作方法包括：
在BCD板上制作P型衬底以及位于P型衬底内的深N阱区；
在所述深N阱区内进行P阱光刻，形成第一P阱区域和第二P阱区域，其中，第一P阱区域为寄生型NPN三极管的P阱区域，第二P阱区域为BCD板上其他器件的P阱区域；
在所述第一P阱区域的表面形成多个相距一预设间隔的遮盖区域，其中，相邻的遮盖区域之间的区域为未遮盖区域，所述第二P阱区域表面均为未遮盖区域；
通过所述未遮盖区域对所述第一P阱区域和第二P阱区域进行离子注入；
其中，所述在BCD板上制作P型衬底以及位于P型衬底内的深N阱区，包括：
在所述P型衬底上沉积第一氮化硅层，并通过对所述第一氮化硅层进行光刻及刻蚀处理，在所述P型衬底上形成一浅N阱区，所述浅N阱区的深度小于所述深N阱区的深度；
对所述浅N阱区进行离子注入及高温推阱，并在所述浅N阱区的表面生长二氧化硅层；
对所述二氧化硅层进行光刻及刻蚀处理，形成所述深N阱区；
进一步地，在所述深N阱区内进行P阱光刻，形成第一P阱区域和第二P阱区域，包括：
去除所述深N阱区表面残余的第一氮化硅层和二氧化硅层，并在所述深N阱区表面沉积第二氮化硅层；
通过对所述第二氮化硅层进行光刻及刻蚀处理，在所述深N阱区的表面形成多个相间隔的第一有源区，其中，相邻的第一有源区之间为第二氮化硅层；
确定所述第一P阱区域在所述深N阱区内的第一区域范围以及所述第二P阱区域在所述深N阱区内的第二区域范围，并在所述第一区域范围内进行P阱光刻形成所述第一P阱区域，在所述第二区域范围内进行P阱光刻形成所述第二P阱区域。
2.根据权利要求1所述的制作方法，其特征在于，所述在所述第一P阱区域的表面形成多个相距一预设间隔的遮盖区域，包括：
根据第一P阱区域的预设离子掺杂浓度，通过光刻工艺调整所述遮盖区域与所述第一P阱区域的比例，其中，遮盖区域为光刻胶覆盖的区域，所述未遮盖区域为未被光刻胶覆盖的区域，且所述遮盖区域与所述第一P阱区域的比例越大，所述第一P阱区域的离子掺杂浓度越小。
3.根据权利要求1所述的制作方法，其特征在于，所述通过所述未遮盖区域对所述第一P阱区域和第二P阱区域进行离子注入之后，所述制作方法还包括：
对所述第一P阱区域进行高温推阱，以使通过所述未遮盖区域注入第一P阱区域的离子扩散至整个第一P阱区域。
4.根据权利要求1所述的制作方法，其特征在于，所述遮盖区域的横向区域范围小于所述第一P阱区域的阱深。
5.根据权利要求1所述的制作方法，其特征在于，通过所述未遮盖区域对所述第一P阱区域和第二P阱区域进行离子注入之后，所述制作方法还包括：
在所述深N阱区内进行N阱光刻，形成第一N阱区域和第二N阱区域，其中，所述第一N阱区域和第二N阱区域分布在所述第一P阱区域的两侧；
对所述第一N阱区域和第二N阱区域进行离子注入，并对所述第一P阱区域、第一N阱区域和第二N阱区域进行高温推阱；
在所述第一N阱区域和第二N阱区域制作集电极，并在所述第一P阱区域制作基极和发射极。
6.根据权利要求5所述的制作方法，其特征在于，所述在所述第一N阱区域和第二N阱区域制作集电极，并在所述第一P阱区域制作基极和发射极，包括：
在所述第一有源区处生长场氧区，并去除所述第二氮化硅层形成第二有源区；
在所述场氧区和所述第二有源区处进行栅氧化和多晶硅层沉积；
对所述第二有源区处的多晶硅层进行光刻和刻蚀处理，并在所述第一N阱区域和第二N阱区域上方的第二有源区注入N型离子形成集电极，在所述第一P阱区域上方中央处的第二有源区注入N型离子形成发射极，在所述第一P阱区域上方中央处的第二有源区两侧处的第二有源区注入P型离子形成基极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610321875.0A CN107393872B (zh) | 2016-05-16 | 2016-05-16 | 一种bcd工艺中寄生型npn三极管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610321875.0A CN107393872B (zh) | 2016-05-16 | 2016-05-16 | 一种bcd工艺中寄生型npn三极管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107393872A CN107393872A (zh) | 2017-11-24 |
| CN107393872B true CN107393872B (zh) | 2020-03-06 |
Family
ID=60337995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610321875.0A Active CN107393872B (zh) | 2016-05-16 | 2016-05-16 | 一种bcd工艺中寄生型npn三极管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107393872B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112259679A (zh) * | 2020-10-21 | 2021-01-22 | 佛山中科芯蔚科技有限公司 | 一种霍尔传感器及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4550490A (en) * | 1983-04-18 | 1985-11-05 | Itt Industries, Inc. | Monolithic integrated circuit |
| CN105244282A (zh) * | 2015-10-20 | 2016-01-13 | 无锡华润上华半导体有限公司 | 半导体器件的阱区形成方法 |
| TW201613095A (en) * | 2014-09-23 | 2016-04-01 | Nuvoton Technology Corp | Semiconductor device and method of fabricating the same |
-
2016
- 2016-05-16 CN CN201610321875.0A patent/CN107393872B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4550490A (en) * | 1983-04-18 | 1985-11-05 | Itt Industries, Inc. | Monolithic integrated circuit |
| TW201613095A (en) * | 2014-09-23 | 2016-04-01 | Nuvoton Technology Corp | Semiconductor device and method of fabricating the same |
| CN105244282A (zh) * | 2015-10-20 | 2016-01-13 | 无锡华润上华半导体有限公司 | 半导体器件的阱区形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107393872A (zh) | 2017-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI493687B (zh) | 結合高壓元件之方法 | |
| KR101126933B1 (ko) | 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법 | |
| US20050258453A1 (en) | Single poly-emitter PNP using dwell diffusion in a BiCMOS technology | |
| JPH1050997A (ja) | Ｌｄｍｏｓデバイスおよび製造方法 | |
| JPH06151723A (ja) | モノリシック半導体素子のバイポーラトランジスタ構造、及び前記モノリシック半導体素子の製造方法 | |
| US20040152288A1 (en) | Transistors formed with grid or island implantation masks to form reduced diffusion-depth regions without additional masks and process steps | |
| JP5558243B2 (ja) | 半導体装置 | |
| KR20050048179A (ko) | ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법 | |
| US9111992B2 (en) | Semiconductor device including an n-well structure | |
| US20140239451A1 (en) | Semiconductor Devices Including A Lateral Bipolar Structure And Fabrication Methods | |
| KR0128339B1 (ko) | Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 | |
| KR101576675B1 (ko) | 반도체소자 및 그 제조방법 | |
| US7968417B2 (en) | Method for integrating high voltage and high speed bipolar transistors on a substrate and related structure | |
| TWI576989B (zh) | 集成高壓器件的方法 | |
| CN107393872B (zh) | 一种bcd工艺中寄生型npn三极管的制作方法 | |
| JP5563340B2 (ja) | 半導体装置 | |
| US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
| EP0718891B1 (en) | High performance, high voltage non-epi bipolar transistor | |
| CN111696854B (zh) | 半导体器件的制造方法 | |
| US20100038678A1 (en) | Photodiode with a Reduced Dark Current and Method for the Production Thereof | |
| US20220285564A1 (en) | Buried Zener Design | |
| JPH03222357A (ja) | 半導体装置及びその製造方法 | |
| JP2004296914A (ja) | 半導体装置およびその製造方法 | |
| KR100971212B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7465638B2 (en) | Bipolar transistor and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220719 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871 room 808, founder building, Zhongguancun, 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |