JPH03222357A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＰＮ接合により素子の絶縁分離が行われる
半導体装置に関するものである。

〔従来の技術〕

従来、バイポーラ集積回路における素子間分離はＰＮ接
合により行っている。即ち、第２７図に示すように、シ
リコン基板ｌ上に形成したエピタキシャル層２に拡散層
３を設けて、素子形成領域４を絶縁分離している。一方
、集積回路の高集積化にとって素子間分離領域をできる
だけ小さくすることが重要な課題となっている。そのた
めに、第２８図に示すように、分離領域の幅ａを減少さ
せることが行われている。即ち、シリコン基板１に不純
物を拡散して埋込層５を形成し、この埋込層５の不純物
をエピタキシャル層２中に上方拡散させ上方拡散領域６
ａを形成し、この上方拡散領域６ａと表面からの下方拡
散領域６ｂとをエピタキシャル層２の中央で交わらせる
ものである。

そして、素子間分離領域の幅ａをさらに小さくするため
には、次の方法が考えられる。即ち、（１）第２９図に
示すように、分離領域の表面からの拡散距離Ｘ１．を減
少させることにより幅ａを減少させる。（２）エピタキ
シャル層２の厚さｔｅｏを減少させて拡散距離Ｘ４ａを
減少させることにより幅ａを減少させる。（３）エピタ
キシャル層２の濃度を表面近傍で増加させることにより
幅ａを減少させる。

〔発明が解決しようとする課題〕

ところが、上記（１）による方法では、上方拡散領域６
ａの上方拡散距離Ｘｊｂを増加させるため上方拡散領域
６ａの横方向拡散距離すが増加し、その結果、エピタキ
シャル層２の内部で表面とは逆に素子間分離領域の増加
を招いてしまう。又、上記（２）による方法では、素子
の電気特性、特に、バイポーラトランジスタのコレクタ
・ベース間のリーチスルー耐圧が低下してしまう。さら
に、上記（３）による方法では、素子の耐圧、特に、バ
イポーラトランジスタのコレクタ・ベース間のアバラン
シェ耐圧が低下してしまう。

この発明の目的は、エピタキシャル層中での絶縁分離の
ための拡散領域が横方向に拡がることが抑制できる半導
体装置及びその製造方法を提供することにある。

〔課題を解決するための手段〕

第１の発明は、第１導電型の半導体基板と、前記半導体
基板の上に形成され、半導体素子形成領域となる第２導
電型のエピタキシャル層と、前記半導体基板から前記エ
ピタキシャル層に拡散にて形成された第１導電型の上方
拡散領域と、前記エピタキシャル層の表面側から前記エ
ピタキシャル層の中に拡散にて形成され、前記上方拡散
領域と共通領域を有する第１導電型の下方拡散領域と、
少なくとも前記上方拡散領域の界面に形成され、前記エ
ピタキシャル層の成長方向において成長が進むほど低濃
度であり、前記上方拡散領域の横方向の拡がりを抑制す
るための第２導電型の横方向拡散抑制領域とを備えてな
る半導体装置をその要旨とする。

第２の発明は、第１導電型の半導体基板の表面の所定領
域に第１導電型の不純物をドーピングして第１の不純物
注入領域を形成するとともに、少なくとも第１の不純物
注入領域の横方向の界面に第２導電型の不純物をドーピ
ングして第２の不純物注入領域を形成する第１工程と、
前記半導体基板の表面上を第２導電型の不純物を添加し
ながらエピタキシャル成長を行う第２工程と、前記第２
の不純物注入領域の不純物をエピタキシャル層に拡散さ
せながら前記第１の不純物注入領域の不純物をエピタキ
シャル層の上方に拡散させて上方拡散領域を形成すると
ともに、前記エピタキシャル層の表面から、第１導電型
の不純物をドーピングして前記上方拡散領域につながる
下方拡散領域を形成する第３工程と、前記エピタキシャ
ル層における前記上方及び下方拡散領域により囲まれる
領域に半導体素子を形成する第４工程とを備えてなる半
導体装置の製造方法をその要旨とする。

第３の発明は、第１導電型の半導体基板の表面の所定領
域に第１導電型の不純物をドーピングして不純物拡散領
域を形成する第１工程と、時間とともに第２導電型の不
純物の添加量を低減しながら前記半導体基板の表面上を
エピタキシャル成長させる第２工程と、前記不純物拡散
領域の不純物を上方に拡散させて上方拡散領域を形成す
るとともに、前記エピタキシャル層の表面から、第１導
電型の不純物をドーピングして前記上方拡散領域につな
がる下方拡散領域を形成する第３工程と、前記エピタキ
シャル層における前記上方及び下方拡散領域により囲ま
れる領域に半導体素子を形成する第４工程とを備えてな
る半導体装置の製造方法をその要旨とする。

〔作用〕

第１の発明は、第２導電型のエピタキシャル層内におけ
る第１導電型の上方拡散領域に対しその界面にエピタキ
シャル層の成長方向において成長が進むほど低濃度な第
２導電型の横方向拡散抑制領域が配置される。その結果
、この横方向拡散抑制領域により上方拡散領域の横方向
の拡がりを小さくすることができる。つまり、横方向拡
散抑制領域により上方拡散領域の横方向において電気的
に相殺され、第１と第２の導電型の接合面、いわゆるＰ
Ｎ接合面を狭くすることができる。

第２の発明は、第１工程により第１導電型の半導体基板
の表面の所定領域に第１導電型の不純物がドーピングさ
れて第１の不純物注入領域が形成されるとともに、少な
くとも第１の不純物注入領域の横方向の界面に第２導電
型の不純物がドーピングされて第２の不純物注入領域が
形成され、第２工程により前記半導体基板の表面上を第
２導電型の不純物を添加しながらエピタキシャル成長が
行われ、第３工程により前記第２の不純物注入領域の不
純物がエピタキシャル層に拡散されながら前記第１の不
純物注入領域の不純物がエピタキシャル層の上方に拡散
されて上方拡散領域が形成されるとともに、前記エピタ
キシャル層の表面から、第１導電型の不純物がドーピン
グされて前記上方拡散領域につながる下方拡散領域が形
成され、第４工程により前記エピタキシャル層における
前記上方及び下方拡散領域により囲まれる領域に半導体
素子が形成される。その結果、第１の発明の半導体素子
が製造される。

第３の発明は、第１工程により第１導電型の半導体基板
の表面の所定領域に第１導電型の不純物がドーピングさ
れて不純物拡散領域が形成され、第２工程により時間と
ともに第２導電型の不純物の添加量が低減されながら前
記半導体基板の表面上がエピタキシャル成長され、第３
工程により前記不純物拡散領域の不純物が上方に拡散さ
れて上方拡散領域が形成されるとともに、前記エピタキ
シャル層の表面から、第１導電型の不純物がドーピング
されて前記上方拡散領域につながる下方拡散領域が形成
され、第４工程により前記エピタキシャル層における前
記上方及び下方拡散領域により囲まれる領域に半導体素
子が形成される。その結果、第１の発明の半導体素子が
製造される。

〔実施例〕

以下、この発明を具体化した一実施例を図面に従って説
明する。

第１図にはバイポーラトランジスタ・ＣＭＯＳトランジ
スタ共存集積回路（以下、Ｂｉ−ＣＭＯ８という）の一
部所面を示し、ＮチャネルＭＯＳトランジスタ７とＮＰ
Ｎバイポーラトランジスタ８とが素子間分離領域９にて
分離されている。又、ＮＰＮバイポーラトランジスタ８
には埋込層ｌＯが形成されている。第２図〜第８図には
、このＢｉ−ＣＭＯ８の製造工程を示す。

まず、第２図に示すように、Ｐ−型のシリコン基板１１
を用意し、そのシリコン基板１１の表面の全面にレジス
ト１２を形成する。そして、第３図に示すように、ＮＰ
Ｎバイポーラトランジスタ８の埋込層１０の形成領域と
なる所定領域以外のレジスト１２を除去する。引き続き
、レジスト１２をマスクとしてリンをイオン注入して不
純物注入領域１３を形成する。

次に、第４図に示すように、シリコン基板１１の表面に
おけるＮＰＮバイポーラトランジスタ８の埋込層１０の
形成領域以外の領域にシリコン酸化膜１４を形成する。

そして、シリコン酸化膜１４をマスクとして、アンチモ
ンをドーピングして拡散層１５を形成する。

次に、第５図に示すように、シリコン基板１１上にレジ
スト１６を配置し、シリコン基板１１の素子間分離領域
９となる所定領域にボロンをイオン注入して不純物注入
領域１７を形成する。引き続き、第６図に示すように、
エピタキシャル成長によりシリコン基板１１上にエピタ
キシャル層１８を形成する。このとき、リンを約１．５
Ｘ１０１　’　ｃｍ−３の濃度で添加しながらエピタキ
シャル成長させエピタキシャル層１８をＮ型にする。

次に、第７図に示すように、エピタキシャル層１８の上
にパッド酸化膜１９を形成するとともに、その上にパタ
ーニングしたレジスト２０を形成する。その後、ボロン
をイオン注入してＮチャネルＭＯ８）ランジスタフのＰ
−ウェル層２１と絶縁分離のためのＰ領域２２を形成す
る。このとき、１１７０℃程度の高温でドライブインを
行う。

この熱処理中に不純物注入領域１７中のボロンがエピタ
キシャル層１８中で上方向及び横方向へ拡散し、上方拡
散領域２３が形成される。同様に、不純物注入領域１３
のリンは、基板界面からエピタキシャル層１８上方へ拡
散して拡散領域（横方向拡散抑制領域２４）が形成され
る。その結果、不純物注入領域１７のボロンがエピタキ
シャル層１８中で横方向へ拡散しても拡散領域（横方向
拡散抑制領域２４）でのリン濃度によって電気的に相殺
され、ＰＮ接合界面がエピタキシャル層１８中で横方向
へ拡がることが抑制される。

この際、上方拡散領域２３と横方向拡散抑制領域２４の
濃度分布はエピ／基板界面近傍にピーク値を持つガウス
型に近い分布を示す。そして、上方拡散領域２３のピー
ク濃度は約５Ｘ１０１７ｃｍ−３である。又、横方向拡
散抑制領域２４のピーク濃度は上方拡散領域２３のピー
ク濃度の１０％以下で、かつ、エピタキシャル層１８の
不純物濃度より高い値に設定されている。

尚、この時の熱処理時間は、上方拡散領域２３が充分、
上方拡散して後工程で形成する下方拡散領域３０と交わ
ることができるように設定する。

同様にして、ＰチャネルＭＯＳトランジスタのＮ−ウェ
ル領域を形成した後に、第８図に示すように、ＮＰＮバ
イポーラトランジスタ８の埋込層１０につながるディー
プＮ＋領域２５を形成する。

引き続き、エピタキシャル層１８の上にパッド酸化膜２
６を形成するとともに、その上にパターニングしたレジ
スト２７を形成する。その後、ボロンをイオン注入して
ＮチャネルＭＯＳトランジスタ７のＰ＋チャネルストッ
パ２９と絶縁分離のための下方拡散領域（Ｐ＋領域）３
０とを同時に形成する。この際、上方拡散領域２３がエ
ピタキシャル層１８の表面付近まで延びているので、確
実に上方拡散領域２３と下方拡散領域３０とを交わらせ
ることができる。

そして、第１図に示すように、ＮチャネルＭＯＳトラン
ジスタ７のポリシリコン電極３１、ＮＰＮバイポーラト
ランジスタ８のベース領域３２及びＮチャネルＭＯＳト
ランジスタ７のソース・ドレイン領域３３、ＮＰＮバイ
ポーラトランジスタ８のエミッタ領域３４及びＰチャネ
ルＭＯ８）ランジスタのソース・ドレイン領域を形成す
る。このようにして、Ｂｉ−０ＭＯ８が製造される。

第９図及び第１０図には、上方拡散領域２３の横方向へ
の拡がりの抑制効果を確認するためのシミュレーション
結果を示す。即ち、第９図には本実施例の不純物注入領
域１３を形成した場合であり、第１Ｏ図が不純物注入領
域１３を形威しなかった場合である。尚、このシミュレ
ーションにおいては、不純物注入領域１３の不純物のド
ーピングはイオン注入法により行い、そのドーズ量は２
Ｘ　Ｉ　Ｏ”ｃｍ−”であり、熱履歴としては１１７０
℃×５時間、１０５０℃×５時間、１１００℃×１゜２
５時間、１０５０℃×０．３時間とした。

これらの図から明らかに、不純物注入領域１３を形成す
ることにより、ＰＮ分離領域の横方向拡がりが、抑制さ
れていることが分かる。そして、横方向拡がりの抑制効
果の尺度としてエピ／基板界面におけるＰＮ接合の幅Ｗ
を用いると、第９図の場合のＰＮ接合の幅Ｗと第１０図
の場合のＰＮ接合の幅ＷＯとは１．その比（＝Ｗ／ＷＯ
）を０゜６とすることができる。

第１ｔ図には、不純物注入領域１３の不純物のドーズ量
に対する縮小率Ｋ　（＝Ｗ／ＷＯ）を示す。

この図から、ドーズ量が５　Ｘ　１０１２ｃｍ−２のと
きにはＷ／ＷＯ＝０．８であるが、ドーズ量が２Ｘ１０
１３ｃｍ−２のときにはＷ／ＷＯ＝０．６にすることが
できることが分かる。

このように本実施例においては、Ｐ型のシリコン基板１
１の表面の所定領域にＰ型の不純物をドーピングして第
１の不純物注入領域１７を形成するとともに、少なくと
も第１の不純物注入領域１７の横方向の界面にＮ型の不
純物をドーピングして第２の不純物注入領域１３を形成
しく第１工程）シリコン基板１１の表面上をＮ型の不純
物を添加しながらエピタキシャル成長を行う（第２工程
）。

そして、第２の不純物注入領域１３の不純物をエピタキ
シャル層１８に拡散させながら第１の不純物注入領域１
７の不純物をエピタキシャル層１８の上方に拡散させて
上方拡散領域２３を形成するとともに、エピタキシャル
層１８の表面から、Ｐ型の不純物をドーピングして上方
拡散領域２３につながる下方拡散領域３０を形成しく第
３工程）、エピタキシャル層１８における上方及び下方
拡散領域２３．３０により囲まれる領域に半導体素子を
形成した（第４工程）。その結果、Ｂ　ｉ　−ＣＭＯ８
が製造される。

このＢｉ−ＣＭＯ８においては、Ｐ型のシリコン基板１
１と、シリコン基板１１の上に形成され、半導体素子形
成領域となるＮ型のエピタキシャル層１８と、シリコン
基板１１からエピタキシャル層１８に拡散にて形成され
たＰ型の上方拡散領域２３と、エピタキシャル層１８の
表面側からエピタキシャル層１８の中に拡散にて形成さ
れ、上方拡散領域２３と共通領域を有するＰ型の下方拡
散領域３０と、少なくとも上方拡散領域２３の界面に形
成され、エピタキシャル層１８の成長方向において成長
が進むほど低濃度なＮ型の横方向拡散抑制領域２４とを
備えている。

よって、エピタキシャル層１８内におけるＰ型の上方拡
散領域２３に対しその界面にエピタキシャル層１８の成
長方向において成長が進むほど低濃度なＮ型の横方向拡
散抑制領域２４が配置される。その結果、この横方向拡
散抑制領域２４により上方拡散領域２３の横方向の拡が
りを小さくすることができる。つまり、横方向拡散抑制
領域２４により上方拡散領域２３の横方向において電気
的に相殺され、ＰＮ接合面を狭くすることができる。こ
のようにして、上方拡散領域２３の横方向の界面の拡が
りが抑制できるので、同じ分離領域の幅を有する半導体
装置においては上方拡散領域２３を長くすることができ
る。

又、横方向拡散抑制領域２４のないＢ　ｉ　−ＣＭＯ８
の製造工程において、低コスト化のために素子分離領域
をＰ−ウェルあるいはＰ＋チャネルストッパの形成工程
で同時に形成しようとすると、Ｐ−ウェルでは濃度が低
すぎ、又、Ｐ＋チャネルストッパでは拡散距離が小さく
、エピタキシャル層の中央部で充分な濃度が得られなか
った。そのため、第１２図に示すように、分離領域の幅
ａを大きくとる必要があり、チップサイズが大きくなっ
てしまっていた。しかしながら、本実施例では、上方拡
散領域２３を狭くできエピタキシャル層１８の表面付近
まで延設できるので、Ｐ−ウェル形成工程あるいはＰ＋
チャネルストッパ形成工程で同時に下方拡散領域３０を
形成することができる。

又、イトン注入しておいた不純物注入領域１３が熱履歴
により活性領域（例えば、ＮＰＮバイポーラトランジス
タ８のコレクタ領域）へも拡散する。この拡散による濃
度増加が多い場合には、素子の電気特性（特に、ＮＰＮ
バイポーラトランジスタ８のコレクタ・ベース耐圧）に
悪影響を及ぼす。従って、不純物注入領域１３のイオン
注入量には、上限が存在する。この値は、例えば、耐圧
４０Ｖを保証する素子の場合、５　Ｘ　ｌ　０１２ＣＪ
１１−２（リン）である。しかし、本実施例ではレジス
ト１２にてマスクしてイオン注入したので、ＮＰＮバイ
ポーラトランジスタ８のコレクタ領域には不純物注入領
域１３の上方拡散が行われず、ＮＰＮバイポーラトラン
ジスタ８の耐圧低下が未然に防止される。この結果、耐
圧を維持したまま分離領域の幅を縮小して小型化を図る
ことができる。

尚、本実施例の応用例としては、上記実施例では不純物
注入領域１３の形成後に不純物注入領域１７を形成した
が、不純物注入領域１３の形成前に不純物注入領域１７
を形成してもよい。又、上記実施例ではシリコン基板１
１をＰ型としエピタキシャル層１８をＮ型としたが、そ
の導電型を逆にしてもよいことは勿論である。

さらに、上記実施例では活性領域（ＮＰＮバイポーラト
ランジスタ８のコレクタ領域）には不純物注入領域１３
の上方拡散を行わないようにしたが、耐圧等を考慮する
必要のない素子を形成する場合にはシリコン基板１１の
全面に不純物注入領域１３を形成してもよい。又、横方
向拡散抑制領域２４は少なくも上方拡散領域２３の界面
に形威されていればよい。

他のＢｉ−ＣＭＯ８の製造方法を第１３図〜第１７図を
用いて説明すると、第１３図に示すように、Ｐ−シリコ
ン基板３５を用意し、そのシリコン基板３５の表面にリ
ンをイオン注入して不純物注入領域３６を形成する。こ
の際、不純物注入領域３６の厚さは２０００人程度多収
っている。次に、第１４図に示すように、シリコン基板
３５の全面にシリコン酸化膜３７を形威し、さらに、フ
ォトリソ工程によってＮＰＮバイポーラトランジスタ８
の埋込層１０の形成領域３８のシリコン酸化膜３７を除
去する。

そして、レジスト３９及びシリコン酸化膜３７をマスク
として、２０００人程度多収リコン基板３５のシリコン
層をエツチングにより除去する。

これによって、所定領域３８（ＮＰＮバイポーラトラン
ジスタ８の埋込層１０の形成領域）の不純物注入領域３
６が取り除かれる。

次に、第１５図に示すように、シリコン酸化膜３７をマ
スクとしてアンチモンをドーピングして拡散層４０を形
成する。そして、第１６図に示すように、シリコン基板
３５上にレジスト４１を配置し、シリコン基板３５の分
離領域となる所定領域にボロンをイオン注入して不純物
注入領域４２を形成する。

引き続き、第１７図に示すように、エピタキシャル成長
によりシリコン基板３５上にエピタキシャル層４３を形
成する。このとき、リンを添加しながらエピタキシャル
成長させエピタキシャル層４３をＮ型にする。

その後、第７図及び第８図に示すようにして第１図に示
したＢｉ−ＣＭＯ８が製造される。この際に、Ｐ−ウェ
ル領域形成等のドライブイン時に不純物注入領域３６の
拡散により不純物注入領域４２の横方向の拡散が抑制さ
れる。

さらに、他のＢｉ−ＣＭＯ８の製造方法を第１８図〜第
２５図を用いて説明すると、第１８図に示すように、Ｐ
−型シリコン基板４４の全面に薄いパッド酸化膜４５を
形威し、その後、シリコン窒化膜４６を堆積する。そし
て、第１９図に示すように、フォトリソ工程により、Ｎ
ＰＮバイポーラトランジスタ８の埋込層１０の形成領域
を除くシリコン窒化膜４６を除去する。次に、第２０図
に示すように、リンをイオン注入して不純物注入領域４
７を形成する。このとき、シリコン窒化膜４６が残って
いる領域にはシリコン窒化膜４６がマスクとなって不純
物がほんとんど注入されない。

その後、第２１図に示すように、ＬＯＧＯ８によるフィ
ールド酸化膜４８を形成し、第２２図に示すように、シ
リコン窒化膜４６をリン酸等で除去する。この状態では
、ＮＰＮバイポーラトランジスタ８の埋込層ｌＯの形成
領域は薄いパッド酸化膜４５で被われた状態となる。こ
こで、ライトエッチを行いパッド酸化膜４５を除去する
とともにその下の所定量のシリコン基板４４を除去する
る。尚、この際、ＮＰＮバイポーラトランジスタ８の埋
込層１０の形成領域において不純物注入領域４７が全く
形成されないときはパッド酸化膜４５の下のシリコン基
板４４を除去する必要はない。

引き続き、第２３図に示すように、アンチモンをドーピ
ングし、拡散層４９を形成する。さらに、第２４図に示
すように、パターニングしたレジスト５２をマスクとし
てボロンをイオン注入し、不純物注入領域５０を形成す
る。

引き続き、第２５図に示すように、エピタキシャル成長
によりシリコン基板４４上にエピタキシャル層５１を形
成する。このとき、リンを添加しながらエピタキシャル
成長させエピタキシャル層５１をＮ型にする。

その後、第７図及び第８図に示すようにして第１図に示
したＢｉ−ＣＭＯ８が製造される。この際に、Ｐ−ウェ
ル領域形成等のドライブイン時に不純物注入領域４７の
拡散により不純物注入領域５０の横方向の拡散が抑制さ
れる。

〔第２実施例〕 上記第１実施例は、エピタキシャル成長を行わせる前の
シリコン基板の表面に不純物注入領域を設けているが、
エピタキシャル成長中に、ドーパントガスの添加量を、
例えば、第２６図に示すように、不純物としてのリン濃
度（ＰＨ３／Ｈ２ガス）を時間とともに減少させてもよ
い。

つまり、Ｐ型のシリコン基板の表面の所定領域にＰ型の
不純物をドーピングして不純物拡散領域を形成しく第１
工程）、時間とともにＮ型の不純物の添加量を低減しな
がらシリコン基板の表面上をエピタキシャル成長させ（
第２工程）、その後、その不純物拡散領域の不純物を上
方に拡散させて上方拡散領域を形成するとともに、エピ
タキシャル層の表面から、Ｐ型の不純物をドーピングし
て上方拡散領域につながる下方拡散領域を形成しく第３
工程）、エピタキシャル層における上方及び下方拡散領
域により囲まれる領域に半導体素子を形成する（第４工
程）。このようにしても、第１図に示すＢｉ−ＣＭＯ８
を製造することができる。

〔発明の効果〕

以上詳述したようにこの発明によれば、エピタキシャル
層中での絶縁分離のための拡散領域が横方向に拡がるこ
とが抑制できる半導体装置及びその製造方法を提供する
ことができる優れた効果を発揮する。

【図面の簡単な説明】

第１図は実施例の半導体装置を示す図、第２図〜第８図
は第１実施例の半導体装置の製造工程を示す図、第９図
及び第１０図はＰＮ接合界面の濃度分布を示す図、第１
１図はドーズ量に対するＰＮ接合界面の縮小率を示す図
、第１２図は比較のための半導体装置を示す図、第１３
図〜第１７図は第１実施例の別例における半導体装置の
製造工程を示す図、第１８図〜第２５図は第１実施例の
他の別例における半導体装置の製造工程を示す図、第２
６図は第２実施例におけるエピタキシャル成長の際のガ
ス成分を示す図、第２７図〜第２９図は従来技術を説明
するための図である。 １１はシリコン基板、１３は不純物注入領域、１７は不
純物注入領域、１８はエピタキシャル層、２３は上方拡
散領域、２４は横方向拡散抑制領域、３０は下方拡散領
域。

Claims (1)

1. 【特許請求の範囲】 １、第１導電型の半導体基板と、 前記半導体基板の上に形成され、半導体素子形成領域と
   なる第２導電型のエピタキシャル層と、前記半導体基板
   から前記エピタキシャル層に拡散にて形成された第１導
   電型の上方拡散領域と、前記エピタキシャル層の表面側
   から前記エピタキシャル層の中に拡散にて形成され、前
   記上方拡散領域と共通領域を有する第１導電型の下方拡
   散領域と、 少なくとも前記上方拡散領域の界面に形成され、前記エ
   ピタキシャル層の成長方向において成長が進むほど低濃
   度であり、前記上方拡散領域の横方向の拡がりを抑制す
   るための第２導電型の横方向拡散抑制領域と を備えてなる半導体装置。 ２、第１導電型の半導体基板の表面の所定領域に第１導
   電型の不純物をドーピングして第１の不純物注入領域を
   形成するとともに、少なくとも第１の不純物注入領域の
   横方向の界面に第２導電型の不純物をドーピングして第
   ２の不純物注入領域を形成する第１工程と、 前記半導体基板の表面上を第２導電型の不純物を添加し
   ながらエピタキシャル成長を行う第２工程と、 前記第２の不純物注入領域の不純物をエピタキシャル層
   に拡散させながら前記第１の不純物注入領域の不純物を
   エピタキシャル層の上方に拡散させて上方拡散領域を形
   成するとともに、前記エピタキシャル層の表面から、第
   １導電型の不純物をドーピングして前記上方拡散領域に
   つながる下方拡散領域を形成する第３工程と、 前記エピタキシャル層における前記上方及び下方拡散領
   域により囲まれる領域に半導体素子を形成する第４工程
   と を備えてなる半導体装置の製造方法。 ３、第１導電型の半導体基板の表面の所定領域に第１導
   電型の不純物をドーピングして不純物拡散領域を形成す
   る第１工程と、 時間とともに第２導電型の不純物の添加量を低減しなが
   ら前記半導体基板の表面上をエピタキシャル成長させる
   第２工程と、 前記不純物拡散領域の不純物を上方に拡散させて上方拡
   散領域を形成するとともに、前記エピタキシャル層の表
   面から、第１導電型の不純物をドーピングして前記上方
   拡散領域につながる下方拡散領域を形成する第３工程と
   、 前記エピタキシャル層における前記上方及び下方拡散領
   域により囲まれる領域に半導体素子を形成する第４工程
   と を備えてなる半導体装置の製造方法。