CN101667591A - 多射极型双极结晶体管、双极cmos dmos器件及其制造方法 - Google Patents

多射极型双极结晶体管、双极cmos dmos器件及其制造方法 Download PDF

Info

Publication number
CN101667591A
CN101667591A CN200910171766A CN200910171766A CN101667591A CN 101667591 A CN101667591 A CN 101667591A CN 200910171766 A CN200910171766 A CN 200910171766A CN 200910171766 A CN200910171766 A CN 200910171766A CN 101667591 A CN101667591 A CN 101667591A
Authority
CN
China
Prior art keywords
region
epitaxial loayer
dmos
cmos
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910171766A
Other languages
English (en)
Inventor
全本谨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101667591A publication Critical patent/CN101667591A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种多射极型双极晶体管包括：掩埋层，形成在半导体衬底的上部上方；外延层，形成在半导体衬底上；集电极区，形成在外延层上并连接到掩埋层；基极区，形成在外延层的上部的一部分中；以及多射极区，形成在半导体衬底的表面上的基极区中并且包括多晶硅材料。一种BCD器件包括：多射极型双极晶体管，具有包括多晶硅材料的多射极区；以及CMOS和DMOS中的至少一个，与多射极型双极晶体管一起形成在单一晶片上。

Description

多射极型双极结晶体管、双极CMOS DMOS器件及其制造方法
技术领域
本发明涉及一种多射极型双极结晶体管(poly-emitter type bipolarjunction transistor)、BCD(双极CMOS DMOS)器件、多射极型双极结晶体管的制造方法、及BCD器件的制造方法。
背景技术
通过使用BCD工艺，可以将双极器件、CMOS(互补金属氧化物半导体)和DMOS(双扩散MOS)形成在单一晶片中。除了双极器件、CMOS和DMOS之外，逻辑电路、PMOS、NMOS、电阻器、电容器和二极管也能通过BCD工艺集成在单一芯片中。例如，在通过BCD工艺制造CMOS和DMOS时，能够制造双极晶体管。
双极晶体管具有应用结发射极(iunction emitter)的结构。因此，在通过现有的BCD工艺制造双极晶体管的情况中，改善高频特性、增加放大增益和击穿电压、以及扩大可操作范围受到限制。
发明内容
实施例涉及一种多射极型双极结晶体管、BCD(双极CMOS DMOS)器件、多射极型双极结晶体管的制造方法、及BCD器件的制造方法。实施例涉及一种使用BCD工艺的多射极型双极结晶体管及多射极型双极结晶体管的制造方法，使用BCD工艺的BCD器件及BCD器件的制造方法。
根据实施例的多射极型双极晶体管可以包括：掩埋层，形成在半导体衬底的上部上方；外延层，形成在半导体衬底上方；集电极区，形成在外延层上并连接到掩埋层；基极区，形成在外延层的上部上方；以及多射极区，形成在半导体衬底的表面上方的基极区中并且包括多晶硅材料。
根据实施例的BCD器件可以包括：多射极型双极晶体管，具有包括多晶硅材料的多射极区；以及CMOS和DMOS中的至少一个，与多射极型双极晶体管一起形成在单一晶片上。
根据实施例用于形成多射极型双极晶体管的方法可以包括如下步骤：在半导体衬底的上部上方形成掩埋层；在半导体衬底上形成外延层，并且在外延层上形成连接到掩埋层的集电极区；形成限定出基极区和射极区的隔离层；在隔离层下方的衬底区上形成基极区；在基极区的上部的一部分上形成基电极；以及在通过隔离层与基电极间隔开的基极区的上部的一部分上形成包括多晶硅材料的多射极区。
根据实施例用于通过BCD工艺制造BCD器件的方法可以包括使用多晶硅材料形成双极晶体管的多射极区。
附图说明
示例性图1是显示根据实施例的包括多射极型双极晶体管的BCD器件的侧剖视图。
示例性图2～图7是根据实施例的多射极型双极晶体管的制造过程的剖视图。
具体实施方式
以下将参考附图详细描述多射极型双极晶体管、BCD器件、用于制造多射极型双极晶体管的方法、及用于制造BCD器件的方法。
示例性图1是显示根据实施例的包括多射极型双极晶体管的BCD器件的侧剖视图。通过BCD工艺制造根据实施例的BCD器件。在示例性图1中，区域“A”是双极晶体管区域，区域“B”是CMOS区域，并且区域“C”是DMOS区域。
除了多射极型双极晶体管之外，尽管示例性图1中未示出，根据用于制造实施例的BCD的方法，可以将逻辑电路、PMOS、NMOS、高压MOS、中压MOS、低压MOS、DEMOS(漏极扩展MOS)、LDMOS(侧向双扩散MOS)、电阻器、电容器及二极管集成在单一芯片中。
参照示例性图1，多射极型双极晶体管包括掩埋层110、外延层120、集电极区130、基极区140、基电极160、隔离层150及多射极区170，它们形成在衬底100上的双极晶体管区域A中。
CMOS包括在CMOS区域B中的PMOS和NMOS。通过隔离层150a，PMOS与NMOS隔离。PMOS和NMOS中的每个均可包括掩埋层110a、重掺杂N-型阱205、P-型阱200、N-型阱210、栅极215和225以及源极/漏极区220和230。栅极215和225还可以包括栅极绝缘层和间隔件(spacer)。
DMOS可以包括掩埋层110b、重掺杂N-型阱300、P-型体(P-type body)305、用于隔离各个区的隔离层150b、栅极320、形成在P-型体305上的P-型离子注入区310以及第一N-型离子注入区315、以及在DMOS区域C中在栅极320的另一侧上形成的第二N-型离子注入区325。形成在栅极320与第二N-型离子注入区325之间的隔离层150b能够加长P-型体305与第二N-型离子注入区325之间的电流通路，从而DMOS可以作为高压器件。
以下将参考示例性图1～图7详细描述根据实施例的包括多射极型双极晶体管的BCD器件的制造方法。在实施例中，多射极型双极晶体管可以与BCD器件同时制造，因此以下的描述将集中于在双极晶体管区域A中形成的多射极型双极晶体管。以下描述的每个工艺可以是单一工艺或复杂工艺，所述工艺用于制造包括以下各项的组中的一个或至少两个：多射极型双极晶体管、逻辑电路、PMOS、NMOS、高压MOS、中压MOS、低压MOS、DEMOS、LDMOS、电阻器、电容器及二极管。
示例性图2～图7是根据实施例的多射极型双极晶体管的制造过程的剖视图。首先，晶片状半导体衬底100，例如，单晶硅衬底可以被切割至预定厚度。半导体衬底100的表面可以被抛光，以便可以在衬底上形成外延层120。
然后，如示例性图2所示，可将N型掺杂剂注入到半导体衬底100的上部的一部分中，以形成N+型掩埋层110。然后，通过热处理工艺扩散离子注入区。此时，也可以在衬底100的CMOS区域B和DMOS区域C中分别形成掩埋层110a和110b。在形成N+型掩埋层110之后，如示例性图3所示，通过对半导体衬底100执行外延生长工艺，可以形成外延层120。
在形成外延层120之后，如示例性图4所示，可以在外延层120上形成连接到N+型掩埋层110的N+型扩散区130。该N+型扩散区130可以作为集电极区。此时，可以同时形成重掺杂N-型阱205和300。
然后，可以形成隔离层150。如示例性图5所示，隔离层140限定出基极区与射极区，同时将基极区与射极区隔离。此时，可以同时在CMOS区域B中和DMOS区域C中形成隔离层150a和150b。然后，可以执行离子注入掩模工艺和离子注入工艺，以在CMOS区域B中形成P-型阱200和N-型阱210以及在DMOS区域C中形成P-型体305。
如示例性图6所示，可以注入P-型掺杂剂以形成作为基极区的P-型漂移区140。在形成基极区140之后，如示例性图7所示，可以形成基电极160。然后，可以对包括CMOS、DMOS、低压NMOS及低压PMOS的有源区执行注入工艺，由此调节阈值电压。
之后，执行用于形成CMOS和DMOS的栅极215、225及320的工艺。此时，还可以形成根据实施例的多射极型双极晶体管的多射极170。
然后，可以在衬底100的整个表面上方形成绝缘层。该绝缘层可以被图案化，以使栅极绝缘层形成在CMOS区域B和DMOS区域C中。此时，完全移除双极晶体管区域A的绝缘层。
之后，可以在衬底的整个表面上涂覆多晶硅层。可以在该多晶硅层上形成光致抗蚀剂图案。该光致抗蚀剂图案限定出CMOS、DMOS的栅极215、225与320，以及双极晶体管的射极区。然后，通过使用光致抗蚀剂图案作为蚀刻掩模来蚀刻多晶硅层，由此形成栅极215、225与320以及多射极170。
可以通过上述工艺获得示例性图1中的区域A中显示的多射极型双极晶体管。然后，可以在每个MOS区中形成N-型LDD(轻掺杂漏极)区和P-型LDD区。可以在栅极215、225及320的两侧形成侧壁和间隔件。
在形成间隔件之后，可以在CMOS区域B中形成源极/漏极区220和230。可以在DMOS区域C中形成P-型离子注入区310、第一N-型离子注入区315和第二N-型离子注入区325。
然后，可以在多射极170、基电极160、栅极215，225及320、源极/漏极区220和230、以及离子注入区310，315及325中至少之一上形成硅化物。此外，还可以执行用于形成具有多层结构的绝缘层、接触插塞、金属互连及保护层的工艺。
可以通过上述工艺获得根据实施例的包括多射极型双极晶体管的BCD器件。根据实施例，通过BCD工艺可以在单一芯片中将多射极型双极晶体管与BCD器件一体地(integrally)形成。因此，可以获得具有较高频率特性、高放大增益和击穿电压及较宽可操作范围的双极晶体管。
对本领域普通技术人员来说，对公开的实施例的各种修改和变化是显而易见的。因此，公开的实施例覆盖了显而易见的修改和变化，其包括在随附的权利要求书及其等同范围中。

Claims (20)

1.一种设备，包括：
掩埋层，形成在半导体衬底的上部上方；
外延层，形成在所述半导体衬底的上方；
集电极区，形成在所述外延层上并连接到所述掩埋层；
基极区，形成在所述外延层的上部的一部分上；以及
多射极区，形成在所述半导体衬底的表面上方的所述基极区中并且包括多晶硅材料。
2.根据权利要求1所述的设备，包括：
基电极，形成在所述半导体衬底的表面上的所述基极区中，并与所述多射极区间隔开；以及
隔离层，限定所述基电极和所述多射极区。
3.一种设备，包括：
多射极型双极晶体管，具有包括多晶硅材料的多射极区；以及
CMOS和DMOS中的至少一个，与所述多射极型双极晶体管一起形成在单一晶片上。
4.根据权利要求3所述的设备，其中所述多射极型双极晶体管包括：
掩埋层，形成在半导体衬底的上部上方；
外延层，形成在所述半导体衬底上；
集电极区，形成在所述外延层上并且连接到所述掩埋层；以及
基极区，形成在所述外延层的上部中，其中所述多射极区形成在所述半导体衬底的表面上的所述基极区中。
5.根据权利要求3所述的设备，其中所述CMOS包括阱区、栅极及形成在所述外延层中的源极/漏极区，并且所述DMOS包括形成在所述外延层中的阱区、栅极、形成在所述栅极的一侧的P-型体、形成在所述P-型体中的P-型离子注入区及第一N-型离子注入区、以及形成在所述栅极的相对侧同时通过隔离层与所述P-型体间隔开的第二N-型离子注入区。
6.根据权利要求3所述的设备，还包括在呈单一晶片状的半导体衬底上形成的逻辑电路、高压MOS、中压MOS、低压MOS、DEMOS、LDMOS、电阻器、电容器及二极管中的至少一个。
7.根据权利要求5所述的设备，其中所述多射极区、所述CMOS的栅极及所述DMOS的栅极包括相同的多晶硅材料。
8.根据权利要求4所述的设备，其中所述多射极型双极晶体管包括：
基电极，形成在所述半导体衬底的表面上的所述基极区中，同时与所述多射极区间隔开；以及
隔离层，限定所述基电极和所述多射极区。
9.一种方法，包括以下步骤：
在半导体衬底的一部分上方形成掩埋层；
在所述半导体衬底上形成外延层，并且在所述外延层上形成连接到所述掩埋层的集电极区；
形成限定基极区和射极区的隔离层；
在所述隔离层下方的衬底区上形成所述基极区；
在所述基极区的上部上形成基电极；以及
在通过所述隔离层与所述基电极间隔开的所述基极区的上部上形成包括多晶硅材料的多射极区。
10.根据权利要求9所述的方法，其中形成所述多射极区的步骤包括以下步骤：
在包括所述基电极的外延层上形成多晶硅层；
形成光致抗蚀剂图案，所述光致抗蚀剂图案暴露除了由所述隔离层限定的射极区之外的多晶硅层；以及
通过使用所述光致抗蚀剂图案作为蚀刻掩模来蚀刻所述多晶硅层。
11.一种方法，包括以下步骤：
使用多晶硅材料形成双极晶体管的多射极区。
12.根据权利要求11所述的方法，包括以下步骤：
在半导体衬底的CMOS区域和DMOS区域形成栅极；以及
在双极晶体管区域中通过隔离层与基电极间隔开的基极区的上部形成所述多射极区。
13.根据权利要求12所述的方法，包括在形成所述多射极区的步骤之前的以下步骤：
在所述半导体衬底的双极晶体管区域、CMOS区域和DMOS区域的上部分别形成掩埋层；
在所述半导体衬底上形成外延层；
在所述双极晶体管区域的外延层上形成连接到所述掩埋层的集电极区，形成限定所述基极区和射极区的所述隔离层，并且在所述CMOS区域和所述DMOS区域的外延层上形成阱区；以及
在所述双极晶体管区域的衬底区中的所述隔离层下方形成所述基极区，并且在所述基极区的上部形成所述基电极。
14.根据权利要求11所述的方法，其中所述多射极区通过单一工艺与所述CMOS和所述DMOS的栅极同时形成。
15.根据权利要求13所述的方法，其中在形成所述集电极区时，在所述CMOS区域和所述DMOS区域中形成重掺杂阱区。
16.根据权利要求13所述的方法，其中在所述CMOS区域和所述DMOS区域的外延层上形成所述阱区的步骤包括以下步骤：
形成所述CMOS的P-型阱区和N-型阱区中的至少一个；以及
形成所述DMOS的P-型体。
17.根据权利要求13所述的方法，其中形成所述栅极和所述多射极区的步骤包括以下步骤：
在包括栅电极和所述隔离层的外延层上形成绝缘层；
通过图案化所述绝缘层来形成所述CMOS和所述DMOS的栅极绝缘层，并且从包括所述双极晶体管区域的外延层移除所述绝缘层；
在包括所述栅极绝缘层的外延层上形成多晶硅层；以及
通过图案化所述多晶硅层在所述CMOS和所述DMOS的栅极绝缘层上形成栅极，并且在由所述隔离层限定的所述射极区上形成多射极。
18.根据权利要求11所述的方法，其中逻辑电路、高压MOS、中压MOS、低压MOS、漏极扩展MOS、侧向双扩散MOS、电阻器、电容器及二极管中的至少一个与所述双极晶体管一起集成在单一晶片中。
19.根据权利要求13所述的方法，包括在形成所述栅极和所述多射极的步骤之后的以下步骤：
在所述CMOS和所述DMOS的栅极的两侧形成轻掺杂漏极区；
形成间隔件；以及
在所述CMOS区域中形成源极/漏极区，在所述P-型体中形成P-型离子注入区和第一N-型离子注入区，并且在所述DMOS区域中形成第二N-型离子注入区，其中所述第二N-型离子注入区通过所述隔离层与所述P-型体间隔开。
20.根据权利要求19所述的方法，包括在形成所述源极/漏极区和所述离子注入区之后，形成具有至少一个堆叠结构的绝缘层、接触插塞及金属互连。
CN200910171766A 2008-09-02 2009-09-02 多射极型双极结晶体管、双极cmos dmos器件及其制造方法 Pending CN101667591A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080086324 2008-09-02
KR1020080086324A KR101126933B1 (ko) 2008-09-02 2008-09-02 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN101667591A true CN101667591A (zh) 2010-03-10

Family

ID=41720014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910171766A Pending CN101667591A (zh) 2008-09-02 2009-09-02 多射极型双极结晶体管、双极cmos dmos器件及其制造方法

Country Status (6)

Country Link
US (1) US8173500B2 (zh)
JP (1) JP2010062564A (zh)
KR (1) KR101126933B1 (zh)
CN (1) CN101667591A (zh)
DE (1) DE102009039573A1 (zh)
TW (1) TW201011910A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915975A (zh) * 2011-08-05 2013-02-06 无锡华润上华半导体有限公司 一种BJT以及BiCMOS的制作方法
CN103247623A (zh) * 2012-02-03 2013-08-14 爱思开海力士有限公司 半导体器件及其制造方法
TWI559529B (zh) * 2013-12-16 2016-11-21 旺宏電子股份有限公司 半導體元件及其製造方法
CN107068673A (zh) * 2015-12-16 2017-08-18 精工爱普生株式会社 半导体装置以及其制造方法
CN108807272A (zh) * 2017-04-27 2018-11-13 德克萨斯仪器股份有限公司 用于n型掩埋层集成的穿过屏蔽层的高剂量锑注入
CN109103187A (zh) * 2018-08-21 2018-12-28 电子科技大学 一种具有复合埋层结构的bcd器件
CN113013101A (zh) * 2020-06-12 2021-06-22 上海积塔半导体有限公司 半导体器件的制备方法和半导体器件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100076952A1 (en) * 2008-09-05 2010-03-25 Xuejun Wang Self contained multi-dimensional traffic data reporting and analysis in a large scale search hosting system
CN102054786B (zh) * 2010-11-04 2013-01-09 电子科技大学 一种非外延高压bcd器件的制备方法
CN102097389B (zh) * 2011-01-12 2013-11-06 深圳市联德合微电子有限公司 一种ldmos、集成该ldmos的半导体器件及其制造方法
TWI447861B (zh) * 2011-04-20 2014-08-01 Macronix Int Co Ltd 半導體裝置及其製造方法
JP6120586B2 (ja) * 2013-01-25 2017-04-26 ローム株式会社 ｎチャネル二重拡散ＭＯＳ型トランジスタおよび半導体複合素子
JP2014170831A (ja) * 2013-03-04 2014-09-18 Seiko Epson Corp 回路装置及び電子機器
US9123642B1 (en) 2013-07-22 2015-09-01 Cypress Semiconductor Corporation Method of forming drain extended MOS transistors for high voltage circuits
JP6034268B2 (ja) * 2013-09-13 2016-11-30 株式会社東芝 半導体装置
US9306013B2 (en) * 2014-05-23 2016-04-05 Texas Instruments Incorporated Method of forming a gate shield in an ED-CMOS transistor and a base of a bipolar transistor using BICMOS technologies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763931A (en) * 1994-09-22 1998-06-09 Nec Corporation Semiconductor device with SOI structure and fabrication method thereof
CN1231506A (zh) * 1998-04-07 1999-10-13 日本电气株式会社 高速和低寄生电容的半导体器件及其制造方法
KR20010058826A (ko) * 1999-12-30 2001-07-06 박종섭 바이폴라 트랜지스터 제조방법
CN1377065A (zh) * 2001-03-27 2002-10-30 华邦电子股份有限公司 自我对准的双极性结型晶体管及其制造方法
US20050258453A1 (en) * 2003-08-28 2005-11-24 Lily Springer Single poly-emitter PNP using dwell diffusion in a BiCMOS technology

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633559B2 (ja) * 1987-03-31 1997-07-23 株式会社東芝 バイポーラ―ｃｍｏｓ半導体装置の製造方法
JPH07153860A (ja) * 1993-11-26 1995-06-16 Sanyo Electric Co Ltd 半導体集積回路装置の製造方法
KR100218689B1 (ko) * 1996-12-09 1999-09-01 정선종 비씨디 소자의 제조 방법
KR100223600B1 (ko) * 1997-01-23 1999-10-15 김덕중 반도체 장치 및 그 제조 방법
KR19990002164A (ko) * 1997-06-19 1999-01-15 윤종용 바이폴라 트랜지스터 및 그 제조 방법
JP2000077532A (ja) * 1998-09-03 2000-03-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6262472B1 (en) * 1999-05-17 2001-07-17 National Semiconductor Corporation Bipolar transistor compatible with CMOS utilizing tilted ion implanted base
US6900091B2 (en) 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US6753592B1 (en) 2002-09-06 2004-06-22 Micrel, Inc. Multi-technology complementary bipolar output using polysilicon emitter and buried power buss with low temperature processing
KR100523053B1 (ko) 2002-10-31 2005-10-24 한국전자통신연구원 실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법
KR100504204B1 (ko) * 2003-04-01 2005-07-27 매그나칩 반도체 유한회사 시모스 프로세스를 이용한 바이폴라 트랜지스터 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763931A (en) * 1994-09-22 1998-06-09 Nec Corporation Semiconductor device with SOI structure and fabrication method thereof
CN1231506A (zh) * 1998-04-07 1999-10-13 日本电气株式会社 高速和低寄生电容的半导体器件及其制造方法
KR20010058826A (ko) * 1999-12-30 2001-07-06 박종섭 바이폴라 트랜지스터 제조방법
CN1377065A (zh) * 2001-03-27 2002-10-30 华邦电子股份有限公司 自我对准的双极性结型晶体管及其制造方法
US20050258453A1 (en) * 2003-08-28 2005-11-24 Lily Springer Single poly-emitter PNP using dwell diffusion in a BiCMOS technology

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915975A (zh) * 2011-08-05 2013-02-06 无锡华润上华半导体有限公司 一种BJT以及BiCMOS的制作方法
CN103247623A (zh) * 2012-02-03 2013-08-14 爱思开海力士有限公司 半导体器件及其制造方法
CN103247623B (zh) * 2012-02-03 2017-05-03 爱思开海力士有限公司 半导体器件及其制造方法
TWI559529B (zh) * 2013-12-16 2016-11-21 旺宏電子股份有限公司 半導體元件及其製造方法
CN107068673A (zh) * 2015-12-16 2017-08-18 精工爱普生株式会社 半导体装置以及其制造方法
CN108807272A (zh) * 2017-04-27 2018-11-13 德克萨斯仪器股份有限公司 用于n型掩埋层集成的穿过屏蔽层的高剂量锑注入
CN108807272B (zh) * 2017-04-27 2024-04-16 德克萨斯仪器股份有限公司 用于n型掩埋层集成的穿过屏蔽层的高剂量锑注入
CN109103187A (zh) * 2018-08-21 2018-12-28 电子科技大学 一种具有复合埋层结构的bcd器件
CN109103187B (zh) * 2018-08-21 2021-12-10 电子科技大学 一种具有复合埋层结构的bcd器件
CN113013101A (zh) * 2020-06-12 2021-06-22 上海积塔半导体有限公司 半导体器件的制备方法和半导体器件

Also Published As

Publication number Publication date
US20100051946A1 (en) 2010-03-04
KR101126933B1 (ko) 2012-03-20
TW201011910A (en) 2010-03-16
KR20100027415A (ko) 2010-03-11
DE102009039573A1 (de) 2010-04-01
JP2010062564A (ja) 2010-03-18
US8173500B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
CN101667591A (zh) 多射极型双极结晶体管、双极cmos dmos器件及其制造方法
US7238987B2 (en) Lateral semiconductor device and method for producing the same
US8278710B2 (en) Guard ring integrated LDMOS
CN102299180B (zh) 包含单元区和具有高击穿电压结构的外围区的半导体器件
US8198673B2 (en) Asymmetric epitaxy and application thereof
US6875650B2 (en) Eliminating substrate noise by an electrically isolated high-voltage I/O transistor
KR100924549B1 (ko) 반도체 소자 및 그의 제조방법
US8946041B2 (en) Methods for forming high gain tunable bipolar transistors
US11374124B2 (en) Protection of drain extended transistor field oxide
KR100592749B1 (ko) 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법
US9306057B2 (en) Metal oxide semiconductor devices and fabrication methods
CN100361315C (zh) 垂直dmos晶体管装置、集成电路及其制造方法
US8928045B2 (en) Semiconductor device
US10665703B2 (en) Silicon carbide transistor
US7667295B2 (en) Semiconductor device
US20090114950A1 (en) Semiconductor Device and Method of Manufacturing such a Device
KR20190090270A (ko) 반도체 소자 및 그 제조 방법
KR100523053B1 (ko) 실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법
US8581365B2 (en) Bipolar junction transistor with layout controlled base and associated methods of manufacturing
GB2561388B (en) Silicon carbide integrated circuit
KR100482950B1 (ko) 반도체소자 및 그 제조방법
KR100587605B1 (ko) 고전압 트랜지스터 및 그 제조방법
CN104205337B (zh) 具有提高的击穿电压-截止频率乘积的SiGe异质结双极晶体管
CN101740629A (zh) 半导体器件及其制造方法
TWI667788B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100310