KR20010058826A - 바이폴라 트랜지스터 제조방법 - Google Patents

바이폴라 트랜지스터 제조방법 Download PDF

Info

Publication number
KR20010058826A
KR20010058826A KR1019990066197A KR19990066197A KR20010058826A KR 20010058826 A KR20010058826 A KR 20010058826A KR 1019990066197 A KR1019990066197 A KR 1019990066197A KR 19990066197 A KR19990066197 A KR 19990066197A KR 20010058826 A KR20010058826 A KR 20010058826A
Authority
KR
South Korea
Prior art keywords
region
base
layer
collector
epitaxial layer
Prior art date
Application number
KR1019990066197A
Other languages
English (en)
Inventor
서유완
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990066197A priority Critical patent/KR20010058826A/ko
Publication of KR20010058826A publication Critical patent/KR20010058826A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 바이폴라 트랜지스터 제조방법에 관한 것으로, 종래에는 이미터영역을 형성하기 위하여 에피택셜층에 불순물이온을 주입한 다음 드라이브-인을 실시함에 따라 에피택셜층의 두께가 5㎛ 수준으로 요구되어 고집적 바이폴라 트랜지스터 구현에 어려움이 있으며, 불순물이온을 주입하여 이미터영역과 컬렉터 콘택영역을 형성함에 따라 어느정도의 저항값을 갖게 되어 고속동작을 만족하기 어려운 문제점이 있었다. 따라서, 본 발명은 매립층이 형성된 반도체기판 상에 에피택셜층을 형성하고, 에피택셜층 외곽으로 격리영역을 형성하는 공정과; 상기 결과물의 상부전면에 버퍼층을 형성하고, 버퍼층 상부에 마스크를 형성하여 버퍼층을 통해 에피택셜층에 선택적으로 제1형 고농도 불순물이온을 주입함으로써, 컬렉터영역을 형성하는 공정과; 상기 마스크를 제거하고, 버퍼층 상부에 베이스 마스크를 형성하여 버퍼층을 통해 상기 컬렉터영역과 이격되는 에피택셜층에 선택적으로 제2형 불순물이온을 주입하여 베이스영역을 형성하는 공정과; 상기 베이스 마스크를 제거하고, 컬렉터영역과 베이스영역 일부에 각각 접속되는 제1형 불순물이온이 주입된 폴리실리콘층을 형성함으로써, 이미터영역과 컬렉터 콘택영역을 정의하는 공정과; 상기 결과물 상에 금속물질을 증착한 다음 선택적으로 식각하여 상기 베이스영역, 이미터영역 및 컬렉터 콘택영역과 각각 접속되는 베이스전극, 이미터전극 및 컬렉터전극을 형성하는 공정으로 이루어지는 바이폴라 트랜지스터 제조방법을 통해 고농도 불순물이온이 도핑된 폴리실리콘을 이용하여 이미터영역을 형성함에 따라 에피택셜층의 두께를 3㎛ 정도로 형성할 수 있고, 아울러 이미터영역의 저항값을 최소화할 수 있게 되어 고속동작에 적합한 고집적 바이폴라 트랜지스터를 구현할 수 있는 효과가 있다.

Description

바이폴라 트랜지스터 제조방법{FABRICATING METHOD OF BIPOLAR TRANSISTOR}
본 발명은 바이폴라 트랜지스터 제조방법에 관한 것으로, 특히 베이스영역의 면적을 최소화함과 아울러 고속동작을 만족시키기에 적당하도록 한 바이폴라 트랜지스터 제조방법에 관한 것이다.
종래의 엔피엔 바이폴라 트랜지스터 제조방법을 첨부한 도1a 내지 도1e에 도시한 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 피형 반도체기판(1) 상에 고농도 엔형 매립층(buried layer, 2)을 형성한 다음 반도체기판(1)을 포함한 매립층(2) 상부에 엔형 에피택셜층(3)을 형성하고, 그 에피택셜층(3) 외곽으로 고농도 피형 불순물이 주입된 격리영역(4)을 형성하여 드라이브-인(drive-in)을 통해 피형 반도체기판(1)과 접하도록 함으로써, 소자간 전기적 절연을 도모한다.
그리고, 도1b에 도시한 바와같이 상기 격리영역(4)이 형성된 에피택셜층(3)의 상부전면에 버퍼층(5)을 형성하고, 버퍼층(5) 상부에 베이스 마스크(6)를 형성하여 선택적으로 버퍼층(5)을 통해 에피택셜층(3)에 피형 불순물이온을 주입한 다음 드라이브-인 함으로써, 베이스영역(7)을 형성한다. 이때, 베이스영역(7)의 드라이브-인은 후속 이미터영역(9)이 형성될 공간을 확보하기 위하여 1∼2㎛ 정도의 두께를 갖도록 실시한다.
그리고, 도1c에 도시한 바와같이 상기 베이스 마스크(6)를 제거한 다음 상기버퍼층(5) 상부에 이미터 마스크(8)를 형성하여 선택적으로 버퍼층(5)을 통해 고농도 엔형 불순물이온을 주입함으로써, 베이스영역(7)에 이미터영역(9)을 형성함과 아울러 에피택셜층(3)에 컬렉터 콘택영역(10)을 형성한다.
그리고, 도1d에 도시한 바와같이 상기 이미터 마스크(8)를 제거한 다음 상기 버퍼층(5) 상부에 화학기상 증착방식을 이용한 산화막(11)을 형성하고, 상기 베이스영역(7), 이미터영역(9) 및 컬렉터 콘택영역(10)이 노출되도록 산화막(11)과 버퍼층(5)을 선택적으로 식각한다.
그리고, 도1e에 도시한 바와같이 상기 결과물의 상부전면에 금속물질을 증착한 다음 선택적으로 식각하여 베이스전극(12), 이미터전극(13) 및 컬렉터전극(14)을 패터닝한다.
그러나, 상기한 바와같은 종래의 바이폴라 트랜지스터 제조방법은 이미터영역을 형성하기 위하여 에피택셜층에 불순물이온을 주입한 다음 드라이브-인을 실시함에 따라 에피택셜층의 두께가 5㎛ 수준으로 요구되어 고집적 바이폴라 트랜지스터 구현에 어려움이 있으며, 불순물이온을 주입하여 이미터영역과 컬렉터 콘택영역을 형성함에 따라 어느정도의 저항값을 갖게 되어 고속동작을 만족하기 어려운 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 베이스영역의 면적과 저항값을 최소화하여 고집적에 적합함과 아울러 고속동작을 만족시킬 수 있는 바이폴라 트랜지스터 제조방법을 제공하는데 있다.
도1a 내지 도1e는 종래의 바이폴라 트랜지스터 제조방법을 보인 수순단면도.
도2a 내지 도2e는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
21:피형 반도체기판 22:고농도 엔형 매립층
24:엔형 에피택셜층 24:격리영역
25:버퍼층 26:마스크
27:컬렉터영역 28:베이스 마스크
29:베이스영역 30:이미터영역
31:컬렉터 콘택영역 32:이미터전극
33:베이스전극 34:컬렉터전극
상기한 바와같은 본 발명의 목적을 달성하기 위한 바이폴라 트랜지스터 제조방법은 매립층이 형성된 반도체기판 상에 에피택셜층을 형성하고, 에피택셜층 외곽으로 격리영역을 형성하는 공정과; 상기 결과물의 상부전면에 버퍼층을 형성하고, 버퍼층 상부에 마스크를 형성하여 버퍼층을 통해 에피택셜층에 선택적으로 제1형 고농도 불순물이온을 주입함으로써, 컬렉터영역을 형성하는 공정과; 상기 마스크를 제거하고, 버퍼층 상부에 베이스 마스크를 형성하여 버퍼층을 통해 상기 컬렉터영역과 이격되는 에피택셜층에 선택적으로 제2형 불순물이온을 주입하여 베이스영역을 형성하는 공정과; 상기 베이스 마스크를 제거하고, 컬렉터영역과 베이스영역 일부에 각각 접속되는 제1형 불순물이온이 주입된 폴리실리콘층을 형성함으로써, 이미터영역과 컬렉터 콘택영역을 정의하는 공정과; 상기 결과물 상에 금속물질을 증착한 다음 선택적으로 식각하여 상기 베이스영역, 이미터영역 및 컬렉터 콘택영역과 각각 접속되는 베이스전극, 이미터전극 및 컬렉터전극을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 바이폴라 트랜지스터 제조방법을 첨부한 도2a 내지 도2e의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 피형 반도체기판(21) 상에 고농도 엔형 매립층(22)을 형성한 다음 반도체기판(21)을 포함한 매립층(22) 상부에 엔형 에피택셜층(23)을 형성하고, 그 에피택셜층(23) 외곽으로 고농도 피형 불순물이 주입된 격리영역(24)을 형성하여 드라이브-인을 통해 피형 반도체기판(21)과 접하도록 함으로써, 소자간 전기적 절연을 도모한다. 이때, 에피택셜층(23)의 두께는 종래 5㎛와 달리 3㎛ 수준으로 형성한다.
그리고, 도2b에 도시한 바와같이 상기 격리영역(24) 및 에피택셜층(23)의 상부전면에 버퍼층(25)을 형성하고, 버퍼층(25) 상부에 마스크(26)를 형성하여 선택적으로 버퍼층(25)을 통해 에피택셜층(23)에 고농도 엔형 불순물이온을 주입한 다음 드라이브-인 함으로써, 컬렉터영역(27)을 형성한다. 이때, 컬렉터영역(27)은 에피택셜층(23)의 두께가 얇기 때문에 상기 매립층(22)에 접할 수 있다.
그리고, 도2c에 도시한 바와같이 상기 마스크(26)를 제거하고, 버퍼층(25) 상부에 베이스 마스크(28)를 형성하여 버퍼층(25)을 통해 컬렉터영역(27)과 이격되는 에피택셜층(23)에 선택적으로 피형 불순물이온을 주입하여 베이스영역(29)을 형성한다. 이때, 베이스영역(29)은 별도의 드라이브-인이 요구되지 않으며, 0.5㎛ 이하의 두께를 갖도록 형성한다.
그리고, 도2d에 도시한 바와같이 상기 베이스 마스크(28)를 제거하고, 베이스영역(29)과 컬렉터영역(27)의 일부가 노출되도록 버퍼층(25)을 선택적으로 식각한 다음 상부전면에 폴리실리콘을 형성하고, PoCl3을 이용한 고농도 엔형 불순물이온을 주입한 다음 평탄화하여 이미터영역(30)과 컬렉터 콘택영역(31)을 형성한다.
그리고, 도2e에 도시한 바와같이 상기 이미터영역(30)이 형성되지 않은 베이스영역(29) 일부가 노출되도록 버퍼층(25)을 선택적으로 식각한 다음 상부전면에금속물질을 증착하고, 선택적으로 식각하여 이미터전극(32), 베이스전극(33) 및 컬렉터전극(34)을 패터닝한다.
상기한 바와같은 본 발명에 의한 바이폴라 트랜지스터 제조방법은 고농도 불순물이온이 도핑된 폴리실리콘을 이용하여 이미터영역을 형성함에 따라 에피택셜층의 두께를 3㎛ 정도로 형성할 수 있고, 아울러 이미터영역의 저항값을 최소화할 수 있게 되어 고속동작에 적합한 고집적 바이폴라 트랜지스터를 구현할 수 있는 효과가 있다.

Claims (3)

  1. 매립층이 형성된 반도체기판 상에 에피택셜층을 형성하고, 에피택셜층 외곽으로 격리영역을 형성하는 공정과; 상기 결과물의 상부전면에 버퍼층을 형성하고, 버퍼층 상부에 마스크를 형성하여 버퍼층을 통해 에피택셜층에 선택적으로 제1형 고농도 불순물이온을 주입함으로써, 컬렉터영역을 형성하는 공정과; 상기 마스크를 제거하고, 버퍼층 상부에 베이스 마스크를 형성하여 버퍼층을 통해 상기 컬렉터영역과 이격되는 에피택셜층에 선택적으로 제2형 불순물이온을 주입하여 베이스영역을 형성하는 공정과; 상기 베이스 마스크를 제거하고, 컬렉터영역과 베이스영역 일부에 각각 접속되는 제1형 불순물이온이 주입된 폴리실리콘층을 형성함으로써, 이미터영역과 컬렉터 콘택영역을 정의하는 공정과; 상기 결과물 상에 금속물질을 증착한 다음 선택적으로 식각하여 상기 베이스영역, 이미터영역 및 컬렉터 콘택영역과 각각 접속되는 베이스전극, 이미터전극 및 컬렉터전극을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  2. 제 1 항에 있어서, 상기 에피택셜층은 3㎛ 수준의 두께로 형성하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
  3. 제 1 항에 있어서, 상기 폴리실리콘층에 주입되는 제1형 불순물이온은 PoCl3을 이용한 고농도 엔형 불순물이온인 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
KR1019990066197A 1999-12-30 1999-12-30 바이폴라 트랜지스터 제조방법 KR20010058826A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066197A KR20010058826A (ko) 1999-12-30 1999-12-30 바이폴라 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066197A KR20010058826A (ko) 1999-12-30 1999-12-30 바이폴라 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR20010058826A true KR20010058826A (ko) 2001-07-06

Family

ID=19633339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066197A KR20010058826A (ko) 1999-12-30 1999-12-30 바이폴라 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR20010058826A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667591A (zh) * 2008-09-02 2010-03-10 东部高科股份有限公司 多射极型双极结晶体管、双极cmos dmos器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667591A (zh) * 2008-09-02 2010-03-10 东部高科股份有限公司 多射极型双极结晶体管、双极cmos dmos器件及其制造方法
KR101126933B1 (ko) * 2008-09-02 2012-03-20 주식회사 동부하이텍 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법
US8173500B2 (en) 2008-09-02 2012-05-08 Dongbu Hitek Co., Ltd. Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar CMOS DMOS device

Similar Documents

Publication Publication Date Title
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
US4824796A (en) Process for manufacturing semiconductor BICMOS device
EP0036082A1 (en) A self-aligned process for providing an improved high performance bipolar transistor
KR100239707B1 (ko) 반도체 소자의 제조방법
JPH02125623A (ja) 自己整合トランジスタの製造方法
US6362025B1 (en) Method of manufacturing a vertical-channel MOSFET
KR940008260B1 (ko) 집적회로소자
US5998266A (en) Method of forming a semiconductor structure having laterally merged body layer
KR20010020976A (ko) 반도체 장치의 제조방법
EP0122004A2 (en) Improved bipolar transistor construction
US6197649B1 (en) Process for manufacturing planar fast recovery diode using reduced number of masking steps
KR20010058826A (ko) 바이폴라 트랜지스터 제조방법
KR100215841B1 (ko) 바이폴라소자 제조방법
KR920009751B1 (ko) 필드플레이트를 갖춘 반도체 장치 및 그 제조방법
KR100262144B1 (ko) 일체화된 mosfet로 조절되는 fea 및 그 제조방법
KR100774114B1 (ko) 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스
KR950000137B1 (ko) 반도체 장치의 제조방법
KR100193118B1 (ko) 전력용 트랜지스터 및 그 제조방법
KR20030054746A (ko) 반도체 소자 형성 방법
KR950010878B1 (ko) 바이폴라 트랜지스터 제조방법
KR930011542B1 (ko) 바이폴라 트랜지스터 제조방법
JP2859400B2 (ja) ゲートターンオフサイリスタの製造方法
KR100286349B1 (ko) 반도체 소자의 제조방법
KR0135175B1 (ko) 반도체 소자 제조방법
KR0128024B1 (ko) 측면 쌍극자 트랜지스터 장치의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination