CN107230632B - 双栅极石墨烯场效应晶体管及其制造方法 - Google Patents
双栅极石墨烯场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107230632B CN107230632B CN201610173661.3A CN201610173661A CN107230632B CN 107230632 B CN107230632 B CN 107230632B CN 201610173661 A CN201610173661 A CN 201610173661A CN 107230632 B CN107230632 B CN 107230632B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- graphene
- layer
- dielectric
- carbon ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 70
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 19
- -1 carbon ions Chemical class 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 230000005669 field effect Effects 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- CYHANSWJPNHHIE-UHFFFAOYSA-N [Si].[Ni].[Co] Chemical compound [Si].[Ni].[Co] CYHANSWJPNHHIE-UHFFFAOYSA-N 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- 238000001816 cooling Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002074 nanoribbon Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Carbon And Carbon Compounds (AREA)
Abstract
本发明揭示了一种双栅极石墨烯场效应晶体管的制造方法。包括：提供一半导体衬底；在该半导体衬底上形成一光阻层；进行碳离子注入以便于该半导体衬底形成两个碳离子的掺杂区；除去该光阻层；分别在该两个掺杂区上选择性生长至少一层石墨烯层；氧化该半导体衬底以形成一介电层；以及分别在该两个掺杂区上的石墨烯层之间以及石墨烯层上形成数个高介电常数材料区，而该高介电常数材料区的材料的介电常数的范围为3.7～30。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种双栅极石墨烯场效应晶体管及其制造方法。
背景技术
由于石墨烯具有高迁移率的特性，业界已经将石墨烯应用于半导体组件的制作。目前石墨烯晶体管的制作方式一般是采用液相涂膜或转移的方法将石墨烯薄膜形成于玻璃衬底上。然而，此方法的缺点在于，石墨烯薄膜与玻璃衬底之间的接口经常会发生污染，从而严重影响石墨烯晶体管的性能。此外，目前石墨烯晶体管的制作方法也由于操作繁复、成本较高、产率也较低，因此难以满足大规模应用的需求。有鉴于此，目前有需要发展一种改良的石墨烯晶体管的制造方法。
发明内容
本发明的目的在于提供一种双栅极石墨烯场效应晶体管及其制造方法，可使得石墨烯纳米带的能隙大于300MeV，且具有双栅极。
为解决上述技术问题，本发明的一实施例提供一种双栅极石墨烯场效应晶体管的制造方法，包括：提供一半导体衬底；在该半导体衬底上形成一光阻层；进行碳离子注入以便于该半导体衬底形成两个碳离子掺杂区；除去该光阻层；分别在该两个碳离子掺杂区上选择性生长至少一层石墨烯层；在一纯氧环境下，通过该至少一层石墨烯层对该半导体衬底进行氧化以在该至少一层石墨烯层下方形成一介电层；以及分别在该介电层上以及石墨烯层上形成三个高介电常数材料结构，而该三个高介电常数材料结构的的介电常数的范围为3.7～30。
本发明的一实施例提供一种双栅极石墨烯场效应晶体管，包括：一半导体衬底；一介电层，该介电层设于该半导体衬底上；两个石墨烯层，该两个石墨烯层设于该介电层上；一第一高介电常数材料结构及一第二高介电常数材料结构，其分别设于该两个石墨烯层上：以及一第三高介电常数材料结构，其设于该介电层上以及该两个石墨烯层之间；以及一第一栅极及一第二栅极，该第一栅极与该第二栅极分别设于第一高介电常数材料结构以及该第二高介电常数材料结构上。
附图说明
图1为本发明提供的双栅极石墨烯场效应晶体管的制造方法的流程图；
图2A-图2H为本发明一实施例中制造双栅极石墨烯场效应晶体管的部分步骤的剖视图。
其中，100 半导体衬底
102 光阻层
104 第一碳离子掺杂区
106 第二碳离子掺杂区
108 第一石墨烯层
110 第二石墨烯层
112 二氧化硅介电层
114 第一高介电常数材料结构
116 第二高介电常数材料结构
118 第三高介电常数材料结构
120 第一栅极
122 第一源极
124 第一漏极
126 第二栅极
128 第二源极
130 第二漏极
具体实施方式
下面将结合示意图对本发明的双栅极石墨烯场效应晶体管及其制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1，提供一实施例的双栅极石墨烯场效应晶体管的制造方法，包括下列步骤：
S101：提供一半导体衬底。在本实施例中，半导体衬底为硅衬底。
S102：以臭氧或镍钴化硅(SiCoNi)原位清洗半导体衬底。
S103：在半导体衬底上形成一光阻层。
S104：进行碳离子注入，在半导体衬底未设有光阻层的部分形成两个碳离子掺杂区。在本实施例中，进行碳离子注入时的能量1KeV至100KeV，而掺杂剂量介于1E15-1E18/cm2。
S105：去除半导体衬底表面的光阻层。
S106：对半导体衬底进行高速热退火(rapid thermal anneal)，首先加热半导体衬底1秒～1000秒，使得半导体衬底升温至摄氏400度～1200度，接着快速冷却半导体衬底。
S107：分别在半导体衬底的碳离子掺杂区上选择性生长(selective grow)至少一层石墨烯层。在本实施例中，每一碳离子掺杂区上形成一层石墨烯层。
S108：在一纯氧环境下，通过石墨烯层对半导体衬底进行氧化，以在石墨烯层下方形成一介电层，而介电层的一部分与碳离子掺杂区重叠。
S109：分别在介电层上以及石墨烯层上形成多个高介电常数材料结构，而该多个高介电常数材料结构的介电常数的范围为3.7～30。高介电常数材料可包含氮化硅、氮氧化硅、氧化铝、氧化锆或二氧化铪。至于形成高介电常数材料结构的方式包含有化学气相沉积法(Chemical Vapor Deposition)、原子沉积法(Atomic Layer Deposition)或金属有机化学气相沉积外延法(Metal-Organic Chemical Vapor Deposition Epitaxy)。
为了更具体地阐述图1的双栅极石墨烯场效应晶体管的制造方法，请参照图2A至图2H，图2A至图2H为本发明一实施例中制造双栅极石墨烯场效应晶体管的部分步骤的剖视图。
参照图2A，制备一半导体衬底100，该半导体衬底100为硅衬底。
参照图2B，在半导体衬底100上形成一光阻层102。
参照图2C，进行碳离子注入，在半导体衬底100未设有光阻层102的部分分别形成第一碳离子掺杂区104以及第二碳离子掺杂区106。
参照图2D，将先前设置于半导体衬底100上的光阻层102除去。
参照图2E，分别在半导体衬底100的第一碳离子掺杂区104以及第二碳离子掺杂区106选择性生长(selective grow)第一石墨烯层108以及第二石墨烯层110。
参照图2F，在一纯氧环境下，通过第一石墨烯层108以及第二石墨烯层110对半导体衬底100进行氧化，以在第一石墨烯层108以及第二石墨烯层110下方以及其它未被石墨烯层覆盖的区域形成一二氧化硅介电层112，而二氧化硅介电层112的形成会消耗掉部分或全部第一碳离子掺杂区104以及第二碳离子掺杂区106。
参照图2G，分别在第一石墨烯层108与第二石墨烯层110上沉积一第一高介电常数材料结构114以及一第二高介电常数材料结构116，以及在二氧化硅介电层112上以及第一石墨烯层108与第二石墨烯层110之间沉积一第三高介电常数材料结构118。
参照图2H，在第一高介电常数材料结构114顶部形成一第一栅极120，在第一高介电常数材料结构114两侧以及第一石墨烯层108上分别形成一第一源极122以及一第一漏极124。在第二高介电常数材料结构116顶部形成一第二栅极126，在第二高介电常数材料结构116两侧以及第二石墨烯层110上分别形成一第二源极128以及一第二漏极130。
本发明所提供的双栅极石墨烯场效应晶体管及其制造方法，通过原位清洗硅衬底以及图形化生长出石墨烯层，可使得石墨烯纳米带的能隙大于300MeV，且具有双栅极。此外，相较于目前石墨烯晶体管的制作方法，本发明所提供的方法，操作较为简易、成本较低、产率也较高，因此可以满足大规模应用的需求。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种双栅极石墨烯场效应晶体管的制造方法，包括：
提供一半导体衬底；
在该半导体衬底上形成一光阻层；
进行碳离子注入以便于该半导体衬底形成两个碳离子掺杂区；
除去该光阻层；
分别在该两个碳离子掺杂区上选择性生长至少一层石墨烯层；
在一纯氧环境下，通过该至少一层石墨烯层对该半导体衬底进行氧化以在该至少一层石墨烯层下方形成一介电层；以及
分别在该介电层上以及石墨烯层上形成高介电常数材料结构，介电常数的范围为3.7～30。
2.如权利要求1所述的双栅极石墨烯场效应晶体管的制造方法，其特征在于，还包括在形成该光阻层之前，采用臭氧或镍钴化硅原位清洗该半导体衬底。
3.如权利要求1所述的双栅极石墨烯场效应晶体管的制造方法，其特征在于，还包括在除去该光阻层之后以及选择性生长该至少一层石墨烯层之前，对该半导体衬底进行快速热退火。
4.如权利要求3所述的双栅极石墨烯场效应晶体管的制造方法，其特征在于，该快速热退火步骤包括先加热该半导体衬底至摄氏400度～1200度，接着冷却该半导体衬底。
5.如权利要求4所述的双栅极石墨烯场效应晶体管的制造方法，其特征在于，加热该半导体衬底的时间为1秒～1000秒。
6.如权利要求1所述的双栅极石墨烯场效应晶体管的制造方法，其特征在于，该介电层的一部分与该两个碳离子掺杂区相互重叠。
7.如权利要求1所述的双栅极石墨烯场效应晶体管的制造方法，其特征在于，该高介电常数材料结构的材料包括氮化硅、氮氧化硅、氧化铝、氧化锆或二氧化铪。
8.如权利要求1所述的双栅极石墨烯场效应晶体管的制造方法，其特征在于，形成该高介电常数材料结构采用化学气相沉积法、原子沉积法或金属有机化学气相沉积外延法。
9.如权利要求1所述的双栅极石墨烯场效应晶体管的制造方法，其特征在于，进行碳离子注入时的能量介于1KeV至100KeV，掺杂剂量介于1E15-1E18/cm2。
10.如权利要求1所述的双栅极石墨烯场效应晶体管的制造方法，其特征在于，还包括形成该高介电常数材料结构之后，在其中两个高介电常数材料结构上分别形成一第一栅极以及一第二栅极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610173661.3A CN107230632B (zh) | 2016-03-24 | 2016-03-24 | 双栅极石墨烯场效应晶体管及其制造方法 |
| TW105124688A TWI591729B (zh) | 2016-03-24 | 2016-08-03 | 雙閘極石墨烯場效電晶體及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610173661.3A CN107230632B (zh) | 2016-03-24 | 2016-03-24 | 双栅极石墨烯场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107230632A CN107230632A (zh) | 2017-10-03 |
| CN107230632B true CN107230632B (zh) | 2020-05-01 |
Family
ID=59932362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610173661.3A Active CN107230632B (zh) | 2016-03-24 | 2016-03-24 | 双栅极石墨烯场效应晶体管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107230632B (zh) |
| TW (1) | TWI591729B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10304967B1 (en) * | 2018-03-02 | 2019-05-28 | Texas Instruments Incorporated | Integration of graphene and boron nitride hetero-structure device over semiconductor layer |
| CN108956742B (zh) * | 2018-07-24 | 2020-06-30 | 中国电子科技集团公司第四十九研究所 | 一种石墨烯场效应晶体管阵列生物传感器及其制备方法和检测方法 |
| CN111200020B (zh) * | 2019-04-15 | 2021-01-08 | 合肥晶合集成电路股份有限公司 | 高耐压半导体元件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479819A (zh) * | 2010-11-30 | 2012-05-30 | 中国科学院微电子研究所 | 场效应晶体管及其制备方法 |
| CN103329244A (zh) * | 2011-01-07 | 2013-09-25 | 国际商业机器公司 | 具有局部双栅的石墨烯器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009277803A (ja) * | 2008-05-13 | 2009-11-26 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法およびトランジスタ |
| US20110006837A1 (en) * | 2009-06-02 | 2011-01-13 | Feng Wang | Graphene Device, Method of Investigating Graphene, and Method of Operating Graphene Device |
-
2016
- 2016-03-24 CN CN201610173661.3A patent/CN107230632B/zh active Active
- 2016-08-03 TW TW105124688A patent/TWI591729B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479819A (zh) * | 2010-11-30 | 2012-05-30 | 中国科学院微电子研究所 | 场效应晶体管及其制备方法 |
| CN103329244A (zh) * | 2011-01-07 | 2013-09-25 | 国际商业机器公司 | 具有局部双栅的石墨烯器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201810433A (zh) | 2018-03-16 |
| CN107230632A (zh) | 2017-10-03 |
| TWI591729B (zh) | 2017-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220173220A1 (en) | Horizontal gate-all-around device nanowire air gap spacer formation | |
| US10103264B2 (en) | Channel strain control for nonplanar compound semiconductor devices | |
| TWI584478B (zh) | 半導體裝置及其製造方法 | |
| US9818603B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US8124513B2 (en) | Germanium field effect transistors and fabrication thereof | |
| CN104576383B (zh) | 一种FinFET结构及其制造方法 | |
| CN104821296A (zh) | 半导体器件及其形成方法 | |
| US10847424B2 (en) | Method for forming a nanowire device | |
| CN103915345A (zh) | 半导体器件及其制造方法 | |
| CN104576735A (zh) | 具有掩埋绝缘层的FinFET及其形成方法 | |
| JP2012516036A5 (zh) | ||
| US20130248942A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TW201729399A (zh) | 半導體結構 | |
| WO2016045377A1 (zh) | 一种制备纳米尺度场效应晶体管的方法 | |
| US20140045315A1 (en) | Methods for manufacturing a field-effect semiconductor device | |
| CN107230632B (zh) | 双栅极石墨烯场效应晶体管及其制造方法 | |
| CN107644906A (zh) | 一种黑磷场效应晶体管及其制造方法 | |
| CN104900590B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104183488A (zh) | 一种FinFET半导体器件及其制备方法 | |
| KR100712523B1 (ko) | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 | |
| US10431672B1 (en) | Method of forming a III-V and Zn based finFET structure using low temperature deposition techniques | |
| JP2022552417A (ja) | 水平ゲートオールアラウンド（ｈＧＡＡ）ナノワイヤ及びナノスラブトランジスタ | |
| KR100666933B1 (ko) | 반도체 장치의 제조방법 | |
| TWI608116B (zh) | 石墨烯場效電晶體及其製造方法 | |
| US20160380001A1 (en) | Selective oxidation for making relaxed silicon germanium on insulator structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |