CN111180515B - 晶体管结构及其制造方法 - Google Patents
晶体管结构及其制造方法 Download PDFInfo
- Publication number
- CN111180515B CN111180515B CN201910783483.XA CN201910783483A CN111180515B CN 111180515 B CN111180515 B CN 111180515B CN 201910783483 A CN201910783483 A CN 201910783483A CN 111180515 B CN111180515 B CN 111180515B
- Authority
- CN
- China
- Prior art keywords
- well region
- buried layer
- region
- doped regions
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 85
- 230000007423 decrease Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 146
- 238000005468 ion implantation Methods 0.000 description 33
- 239000011295 pitch Substances 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种晶体管结构，包括基底、外延层、井区、高压井区、源极区、漏极区、栅极结构与第一埋入层。外延层具有第一导电型，且设置在基底上。井区具有第二导电型，且位于外延层中。高压井区具有第一导电型，且位于井区的一侧的外延层中。源极区具有第一导电型，且位于井区中。漏极区具有第一导电型，且位于高压井区中。栅极结构设置在源极区与漏极区之间的外延层上。第一埋入层具有第二导电型，且位于高压井区下方的基底中。第一埋入层的至少一部分的厚度在第一埋入层远离井区的方向上逐渐缩小。以及，晶体管结构的制造方法。
Description
技术领域
本发明是有关于一种半导体结构及其制造方法，且特别是有关于一种晶体管结构及其制造方法。
背景技术
在集成电路器件中，不同的电路需要具有不同基础操作特性的不同电路器件密切配合。其中，高压晶体管器件，顾名思义就是一种可以耐较高偏压的晶体管器件，意即高压晶体管器件的击穿电压(breakdown voltage)会较一般晶体管器件高。
然而，如何进一步地提高高压晶体管器件的击穿电压为目前面临的课题。
发明内容
本发明提供一种晶体管结构，其可具有较高的击穿电压。
本发明提供一种晶体管结构的制造方法，其可具有成本效益。
本发明提出一种晶体管结构，包括基底、外延层、井区、高压井区、源极区、漏极区、栅极结构与第一埋入层。外延层具有第一导电型，且设置在基底上。井区具有第二导电型，且位于外延层中。高压井区具有第一导电型，且位于井区的一侧的外延层中，其中高压井区与井区彼此分离。源极区具有第一导电型，且位于井区中。漏极区具有第一导电型，且位于高压井区中。栅极结构设置在源极区与漏极区之间的外延层上。第一埋入层具有第二导电型，且位于高压井区下方的基底中。第一埋入层的至少一部分的厚度在第一埋入层远离井区的方向上逐渐缩小。
依照本发明的一实施例所述，在上述晶体管结构中，第一埋入层更可延伸至外延层中。
依照本发明的一实施例所述，在上述晶体管结构中，高压井区的至少一部分的涵盖范围可在高压井区远离井区的方向上逐渐增大。
依照本发明的一实施例所述，在上述晶体管结构中，更可包括第二埋入层。第二埋入层可具有第一导电型，且可位于井区下方的基底中。
依照本发明的一实施例所述，在上述晶体管结构中，第二埋入层的至少一部分的厚度可在第二埋入层远离第一埋入层的方向上逐渐增大。
依照本发明的一实施例所述，在上述晶体管结构中，第二埋入层更可延伸至外延层中。
本发明提出一种晶体管结构的制造方法，包括以下步骤。在基底上形成具有第一导电型的外延层。在外延层中形成具有第二导电型的井区。在井区的一侧的外延层中形成具有第一导电型的高压井区，其中高压井区与井区彼此分离。在井区中形成具有第一导电型的源极区。在高压井区中形成具有第一导电型的漏极区。在源极区与漏极区之间的外延层上形成栅极结构。在高压井区下方的基底中形成具有第二导电型的第一埋入层。第一埋入层的至少一部分的厚度在第一埋入层远离井区的方向上逐渐缩小。
依照本发明的一实施例所述，在上述晶体管结构的制造方法中，第一埋入层的形成方法可包括以下步骤。在基底中形成间隔设置的多个掺杂区。多个掺杂区的掺杂形态可包括由下述掺杂形态所组成的群组中的至少一者：多个掺杂区中的至少一部分的宽度在第一埋入层远离井区的方向上逐渐缩小；以及多个掺杂区中的至少一部分的间距在第一埋入层远离井区的方向上逐渐增大。对多个掺杂区进行趋入(drive-in)工艺。
依照本发明的一实施例所述，在上述晶体管结构的制造方法中，更可包括对第一埋入层进行趋入工艺，以使第一埋入层延伸至外延层中。
依照本发明的一实施例所述，在上述晶体管结构的制造方法中，高压井区的至少一部分的涵盖范围可在高压井区远离井区的方向上逐渐增大。
依照本发明的一实施例所述，在上述晶体管结构的制造方法中，高压井区的形成方法可包括以下步骤。在外延层中形成间隔设置的多个掺杂区。多个掺杂区的掺杂形态可包括由下述掺杂形态所组成的群组中的至少一者：多个掺杂区中的至少一部分的宽度在高压井区远离井区的方向上逐渐增大；以及多个掺杂区中的至少一部分的间距在高压井区远离井区的方向上逐渐缩小。对多个掺杂区进行趋入工艺。
依照本发明的一实施例所述，在上述晶体管结构的制造方法中，更可包括在井区下方的基底中形成具有第一导电型的第二埋入层。
依照本发明的一实施例所述，在上述晶体管结构的制造方法中，第二埋入层的至少一部分的厚度可在第二埋入层远离第一埋入层的方向上逐渐增大。
依照本发明的一实施例所述，在上述晶体管结构的制造方法中，第二埋入层的形成方法可包括以下步骤。在基底中形成间隔设置的多个掺杂区。多个掺杂区的掺杂形态包括由下述掺杂形态所组成的群组中的至少一者：多个掺杂区中的至少一部分的宽度在第二埋入层远离第一埋入层的方向上逐渐增大；以及多个掺杂区中的至少一部分的间距在第二埋入层远离第一埋入层的方向上逐渐缩小。对多个掺杂区进行趋入工艺。
依照本发明的一实施例所述，在上述晶体管结构的制造方法中，更可包括对第二埋入层进行趋入工艺，以使第二埋入层延伸至外延层中。
基于上述，在本发明所提出的晶体管结构中，由于第一埋入层的至少一部分的厚度在第一埋入层远离井区的方向上逐渐缩小，因此可有效地提高晶体管结构的击穿电压。在本发明所提出的晶体管结构的制造方法中，不须额外增加掩膜即可形成上述具有渐变厚度的第一埋入层，因此可具有成本效益。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1所绘示为本发明一实施例的晶体管结构的剖面图；
图2所绘示为图1的晶体管结构的制作流程图；
图3A至图3C为掺杂区116a的掺杂形态的示意图；
图4A至图4C为掺杂区118a的掺杂形态的示意图；
图5A至图5C为掺杂区108a的掺杂形态的示意图；
图6所绘示为本发明另一实施例的晶体管结构的剖面图；
图7所绘示为图6的晶体管结构的制作流程图。
附图标记说明
100、200：晶体管结构；
102：基底；
104：外延层；
106、124：井区；
108、204：高压井区；
108a、128、130、116a、118a：掺杂区；
110：源极区；
112：漏极区；
114：栅极结构；
114a：栅极；
114b：栅极介电层；
114c：间隙壁；
116、118：埋入层；
120、122：隔离结构；
126：飘移区；
202：基体区；
D1、D2、D3：方向。
具体实施方式
图1所绘示为本发明一实施例的晶体管结构的剖面图。
请参照图1，晶体管结构100可为高压晶体管，如横向扩散金属氧化物半导体晶体管(lateral diffused metal-oxide-semiconductor transistor，LDMOS transistor)。此外，横向扩散金属氧化物半导体晶体管可为横向扩散N型金属氧化物半导体(LDNMOS)晶体管或横向扩散P型金属氧化物半导体(LDPMOS)晶体管。
以下，所记载的第一导电型与第二导电型为不同导电型，且第一导电型与第二导电型可分别为N型导电型与P型导电型中的一者与另一者。
在本实施例中，晶体管结构100是以空乏型(depletion-mode(D-mode)LDNMOS)晶体管为例，第一导电型是以N型为例，且第二导电型是以P型为例，但本发明并不以此为限。在一些实施例中，晶体管结构100可为空乏型LDPMOS晶体管，第一导电型可为P型，且第二导电型可为N型。
晶体管结构100包括基底102、外延层104、井区106、高压井区108、源极区110、漏极区112、栅极结构114与埋入层116。基底102可具有第二导电型，(如，P型)。基底102可为半导体基底，如硅基底。外延层104具有第一导电型(如，N型)，且设置在基底102上。外延层104的材料可为半导体材料，如硅。井区106具有第二导电型(如，P型)，且位于外延层104中。
高压井区108具有第一导电型(如，N型)，且位于井区106的一侧的外延层104中，其中所述高压井区与所述井区彼此分离。高压井区108的至少一部分的涵盖范围可在高压井区108远离井区106的方向D1(以下，简称方向D1)上逐渐增大，藉此有助于提高晶体管结构100的击穿电压。亦即，高压井区108的至少一部分可具有渐变的涵盖范围，且高压井区108的至少一部分的掺质总量在方向D1上逐渐增加。在本实施例中，高压井区108几乎全部的涵盖范围都在方向D1上逐渐增大，且高压井区108只有在最远离井区106的部分的涵盖范围是在方向D1上逐渐缩小，而使得高压井区108呈水滴形，但本发明并不以此为限。在一些实施例中，高压井区108全部的涵盖范围可在方向D1上逐渐增大，而使得高压井区108呈三角形。在一些实施例中，高压井区108亦可不具有渐变的涵盖范围。
源极区110具有第一导电型(如，N型)，且位于井区106中。漏极区112具有第一导电型(如，N型)，且位于高压井区108中。源极区110与漏极区112例如是N型重掺杂区。
栅极结构114设置在源极区110与漏极区112之间的外延层104上。栅极结构114可包括栅极114a与栅极介电层114b，且更可包括间隙壁114c。栅极114a设置在外延层104上。栅极114a的材料例如是掺杂多晶硅。栅极介电层114b设置在栅极114a与外延层104之间。栅极介电层114b的材料例如是氧化硅。间隙壁114c设置在栅极114a的侧壁上。间隙壁114c可为单层结构或多层结构。间隙壁114c的材料可为氧化硅、氮化硅或其组合。
埋入层116具有第二导电型(如，P型)，且位于高压井区108下方的基底102中。在本实施例中，埋入层116是以P型埋入层(P-type buried layer，PBL)为例来进行说明。埋入层116的至少一部分的厚度在埋入层116远离井区106的方向D2(以下，简称方向D2)上逐渐缩小，藉此可有效地提高晶体管结构100的击穿电压。亦即，埋入层116的至少一部分可具有渐变的厚度，且埋入层116的至少一部分的掺质总量在方向D2上逐渐减少。埋入层116例如是掺杂区。埋入层116更可延伸至外延层104中。在本实施例中，埋入层116几乎全部的厚度都在方向D2上逐渐缩小，且埋入层116只有在最靠近井区106的部分的厚度是在方向D2上逐渐变大，而使得埋入层116呈水滴形，但本发明并不以此为限。在一些实施例中，埋入层116全部的厚度可在方向D2上逐渐缩小，而使得埋入层116呈三角形。
此外，晶体管结构100更可包括埋入层118、隔离结构120、隔离结构122、井区124、飘移区(drift region)126、掺杂区128与掺杂区130中的至少一者。
埋入层118可具有第一导电型(如，N型)，且可位于井区106下方的基底102中。在本实施例中，埋入层118是以N型埋入层(N-type buried layer，NBL)为例来进行说明。埋入层118的至少一部分的厚度可在埋入层118远离埋入层116的方向D3(以下，简称方向D3)上逐渐增大，藉此有助于提高晶体管结构100的击穿电压。亦即，埋入层118的至少一部分可具有渐变的厚度，且埋入层118的至少一部分的掺质总量在方向D3上逐渐增加。埋入层118例如是掺杂区。埋入层118更可延伸至外延层104中。在本实施例中，埋入层118几乎全部的厚度都在方向D3上逐渐增大，且埋入层118只有在最远离埋入层116的部分的厚度是在方向D3上逐渐缩小，而使得埋入层118呈水滴形，但本发明并不以此为限。在一些实施例中，埋入层118全部的厚度可在方向D3上逐渐增大，而使得埋入层118呈三角形。在一些实施例中，埋入层118亦可不具有渐变的厚度。
隔离结构120与隔离结构122可设置在栅极结构114两侧的外延层104中。源极区110可位于隔离结构120与栅极结构114之间。隔离结构122可位于栅极结构114与漏极区112之间。此外，部分栅极114a可位于隔离结构122上。隔离结构120与隔离结构122例如是场氧化层。
井区124可具有第一导电型(如，N型)，且可位于高压井区108中。漏极区112可位于井区124中。飘移区126可具有第一导电型(如，N型)，且可部分位于井区124中。飘移区126的一侧可超出井区124的一侧。井区124的底部可超出飘移区126的底部。漏极区112可位于飘移区126中。
掺杂区128可具有第一导电型(如，N型)，且可部分位于井区106中。掺杂区128的一侧可超出井区106的一侧。源极区110可位于掺杂区128中。掺杂区130可具有第二导电型(如，P型)，且可位于源极区110远离栅极结构114的一侧的掺杂区128中。掺杂区130例如是P型重掺杂区。
基于上述实施例可知，在晶体管结构100中，由于埋入层116的至少一部分的厚度在方向D2上逐渐缩小，因此可有效地提高晶体管结构100的击穿电压。
图2所绘示为图1的晶体管结构的制作流程图。图3A至图3C为掺杂区116a的掺杂形态的示意图。图4A至图4C为掺杂区118a的掺杂形态的示意图。图5A至图5C为掺杂区108a的掺杂形态的示意图。
以下，以图2的制作流程为例来举例说明图1中的晶体管结构100的制作流程，但本发明并不以此为限。在不脱离本发明的精神和范围内，所属技术领域具有通常知识者可依据工艺需求对图2的制作流程进行调整。
请参照图2，对基底102进行埋入层116的离子注入工艺。埋入层116的离子注入工艺可在基底102中形成间隔设置的多个掺杂区116a。掺杂区116a例如是柱状掺杂区。多个掺杂区116a的掺杂形态可包括由下述掺杂形态所组成的群组中的至少一者：多个掺杂区116a中的至少一部分的宽度在图1中的方向D2上逐渐缩小；以及多个掺杂区116a中的至少一部分的间距在图1中的方向D2上逐渐增大。埋入层116的离子注入工艺可使用特别设计的离子注入光掩膜(可具有多个不同间距和/或宽度的开口)来完成上述掺杂形态。用于形成上述离子注入光掩膜的掩膜是对原本工艺中的掩膜进行设计上的改变，不须额外增加掩膜。
举例来说，如图3A所示，多个掺杂区116a的掺杂形态可为多个掺杂区116a中的至少一部分的宽度在图1中的方向D2上逐渐缩小，且多个掺杂区116a的间距相同。如图3B所示，多个掺杂区116a的掺杂形态可为多个掺杂区116a中的至少一部分的间距在图1中的方向D2上逐渐增大，且多个掺杂区116a的宽度相同。如图3C所示，多个掺杂区116a的掺杂形态可为多个掺杂区116a中的至少一部分的宽度在图1中的方向D2上逐渐缩小，且多个掺杂区116a中的至少一部分的间距在图1中的方向D2上逐渐增大。
接着，对基底102进行埋入层118的离子注入工艺。埋入层118的离子注入工艺可在基底102中形成间隔设置的多个掺杂区118a。掺杂区118a例如是柱状掺杂区。多个掺杂区118a的掺杂形态包括由下述掺杂形态所组成的群组中的至少一者：多个掺杂区118a中的至少一部分的宽度在图1中的方向D3上逐渐增大；以及多个掺杂区118a中的至少一部分的间距在图1中的方向D3上逐渐缩小。埋入层118的离子注入工艺可使用特别设计的离子注入光掩膜(可具有多个不同间距和/或宽度的开口)来完成上述掺杂形态。用于形成上述离子注入光掩膜的掩膜是对原本工艺中的掩膜进行设计上的改变，不须额外增加掩膜。
举例来说，如图4A所示，多个掺杂区118a的掺杂形态可为多个掺杂区118a中的至少一部分的宽度在图1中的方向D3上逐渐增大，且多个掺杂区118a的间距相同。如图4B所示，多个掺杂区118a的掺杂形态可为多个掺杂区118a中的至少一部分的间距在图1中的方向D3上逐渐缩小，且多个掺杂区118a的宽度相同。如图4C所示，多个掺杂区118a的掺杂形态可为多个掺杂区118a中的至少一部分的宽度在图1中的方向D3上逐渐增大，且多个掺杂区118a中的至少一部分的间距在图1中的方向D3上逐渐缩小。
在本实施例中，是以先进行埋入层116的离子注入工艺，再进行埋入层118的离子注入工艺为例，但本发明并不以此为限。在一些实施例中，可先进行埋入层118的离子注入工艺，再进行埋入层116的离子注入工艺。
接着，进行埋入层116与埋入层118的趋入工艺。详细来说，可对多个掺杂区116a与多个掺杂区118a进行趋入工艺，以在基底102中形成具有第二导电型的埋入层116与具有第一导电型的埋入层118。掺杂区116a与掺杂区118a的趋入工艺可同时进行。在本实施例中的趋入工艺例如是进行热工艺，但本发明并不以此为限。埋入层116的至少一部分的厚度在埋入层116远离所述井区106的方向上逐渐缩小。埋入层118的至少一部分的厚度可在方向D3上逐渐增大。在一些实施例中，埋入层118亦可不具有渐变的厚度。
然后，在基底102上形成具有第一导电型的外延层104。外延层104的形成方法例如是外延成长法。
接下来，对外延层104进行高压井区108的离子注入工艺。高压井区108的离子注入工艺可在外延层104中形成间隔设置的多个掺杂区108a。掺杂区108a例如是柱状掺杂区。多个掺杂区108a的掺杂形态包括由下述掺杂形态所组成的群组中的至少一者：多个掺杂区108a中的至少一部分的宽度在图1中的方向D1上逐渐增大；以及多个掺杂区108a中的至少一部分的间距在图1中的方向D1上逐渐缩小。高压井区108的离子注入工艺可使用特别设计的离子注入光掩膜(可具有多个不同间距和/或宽度的开口)来完成上述掺杂形态。用于形成上述离子注入光掩膜的掩膜是对原本工艺中的掩膜进行设计上的改变，不须额外增加掩膜。
举例来说，如图5A所示，多个掺杂区108a的掺杂形态可为多个掺杂区108a中的至少一部分的宽度在图1中的方向D1上逐渐增大，且多个掺杂区108a的间距相同。如图5B所示，多个掺杂区108a的掺杂形态可为多个掺杂区108a中的至少一部分的间距在图1中的方向D1上逐渐缩小，且多个掺杂区108a的宽度相同。如图5C所示，多个掺杂区108a的掺杂形态可为多个掺杂区108a中的至少一部分的宽度在图1中的方向D1上逐渐增大，且多个掺杂区108a中的至少一部分的间距在图1中的方向D1上逐渐缩小。
随后，进行高压井区108的趋入工艺。详细来说，对多个掺杂区108a进行趋入工艺，以在外延层104中形成具有第一导电型的高压井区108。高压井区108的至少一部分的涵盖范围可在方向D1上逐渐增大。在一些实施例中，高压井区108亦可不具有渐变的涵盖范围。
此外，可藉由对多个掺杂区108a所进行的趋入工艺，同时对埋入层116进行趋入工艺，且对埋入层118进行趋入工艺，以使埋入层116延伸至外延层104中，且使埋入层118延伸至所述外延层104中。
接着，对外延层104进行飘移区126的离子注入工艺与趋入工艺，而形成具有第一导电型的飘移区126。
然后，在外延层104中形成隔离结构120与隔离结构122。隔离结构120与隔离结构122例如是场氧化层。场氧化层的形成方法例如是场氧化法。
接下来，在高压井区108中形成具有第一导电型的井区124。井区124的形成方法例如是离子注入法。随后，在外延层104中形成具有第二导电型的井区106。井区124的形成方法例如是离子注入法。在本实施例中，以先形成井区124，再形成井区106为例，但本发明并不以此为限。在一些实施例中，可先形成井区106，再形成井区124。
接着，在外延层104中形成具有第一导电型的掺杂区128。掺杂区128的形成方法例如是离子注入法。
随后，在外延层104上形成栅极介电层114b。接下来，在栅极介电层114b上形成栅极114a。然后，在栅极114a的侧壁上形成间隙壁114c。藉此，可在外延层104上形成栅极结构114。栅极结构114中的各构件的形成方法为所属技术领域具有通常知识者所熟知，于此不再说明。
接着，在井区106中形成具有第一导电型的源极区110，且在高压井区108中形成具有第一导电型的漏极区112。源极区110与漏极区112的形成方法例如是离子注入法。然后，在井区106中形成具有第二导电型的掺杂区130。掺杂区130的形成方法例如是离子注入法。在本实施例中，以先形成源极区110与漏极区112，再形成掺杂区130为例，但本发明并不以此为限。在一些实施例中，可先形成掺杂区130，再形成源极区110与漏极区112。
此外，晶体管结构100中的各构件的材料、配置方式与功效等已于上述实施例进行详尽地的说明，于此不再说明。
基于上述实施例可知，在上述晶体管结构100的制造方法中，不须额外增加掩膜即可形成上述具有渐变厚度的埋入层116，因此可具有成本效益。
图6所绘示为本发明另一实施例的晶体管结构的剖面图。
请同时参照图1与图6，图6的晶体管结构200与图1的晶体管结构100的差异如下。在图6的实施例中，晶体管结构200是以增强型(enhancement-mode(E-mode))LDNMOS晶体管为例来进行说明。晶体管结构200不具有掺杂区128。晶体管结构200可包括基体区(bodyregion)202与高压井区204中的至少一者。基体区202可具有第二导电型(如，P型)，且可位于井区106中。高压井区204可具有第一导电型(如，N型)，且可位于外延层104中。井区106可位于高压井区204与高压井区108之间。在本实施例中，井区106可为高压井区。此外，晶体管结构200与晶体管结构100中的相似构件以相同符号表示并省略其说明。
基于上述实施例可知，在晶体管结构200中，由于埋入层116的至少一部分的厚度在方向D2上逐渐缩小，因此可有效地提高晶体管结构100的击穿电压。
图7所绘示为图6的晶体管结构的制作流程图。
以下，以图7的制作流程为例来举例说明图6中的晶体管结构200的制作流程，但本发明并不以此为限。
请同时参照图2与图7，图7的晶体管结构200的制作流程与图2的晶体管结构100的制作流程的差异如下。在图7的实施例中，晶体管结构200的制作流程不具有形成掺杂区128的步骤。晶体管结构200的制作流程可包括以下步骤中的至少一者。在形成栅极介电层114b之后且在形成栅极114a之前，在井区106中形成具有第二导电型的基体区202。基体区202的形成方法例如是离子注入法。此外，在高压井区108的离子注入工艺与趋入工艺中，同时进行高压井区204的离子注入工艺与趋入工艺，而在外延层104中形成具有第一导电型的高压井区204。另外，在晶体管结构200中的井区106为高压井区的情况下，形成井区106的形成方法可包括以下步骤。在进行高压井区108与高压井区204的离子注入工艺之后，进行井区106的离子注入工艺。在高压井区108与高压井区204的趋入工艺中，同时进行井区106的趋入工艺。在本实施例中，以先形成进行高压井区108与高压井区204的离子注入工艺，再进行井区106的离子注入工艺为例，但本发明并不以此为限。在一些实施例中，可先进行井区106的离子注入工艺，再进行高压井区108与高压井区204的离子注入工艺。此外，晶体管结构200的其余制作流程可参照上述晶体管结构100的制作流程，于此不再说明。
基于上述实施例可知，在上述晶体管结构200的制造方法中，不须额外增加掩膜即可形成上述具有渐变厚度的埋入层116，因此可具有成本效益。
综上所述，由于上述实施例的晶体管结构具有渐变厚度的埋入层，因此可具有较高的击穿电压。此外，在上述实施例的晶体管结构的制造方法中，不须额外增加掩膜即可形成上述具有渐变厚度的埋入层，因此可具有成本效益。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围应以权利要求书的保护范围为准。
Claims (15)
1.一种晶体管结构，其特征在于，所述晶体管结构包括：
基底；
外延层，具有第一导电型，且设置在所述基底上；
井区，具有第二导电型，且位于所述外延层中；
高压井区，具有所述第一导电型，且位于所述井区的一侧的所述外延层中，其中所述高压井区与所述井区彼此分离；
源极区，具有所述第一导电型，且位于所述井区中；
漏极区，具有所述第一导电型，且位于所述高压井区中；
栅极结构，设置在所述源极区与所述漏极区之间的所述外延层上；以及
第一埋入层，具有所述第二导电型，且位于所述高压井区下方的所述基底中，其中所述第一埋入层的至少一部分的厚度在所述第一埋入层远离所述井区的方向上逐渐缩小。
2.根据权利要求1所述的晶体管结构，其特征在于，所述第一埋入层更延伸至所述外延层中。
3.根据权利要求1所述的晶体管结构，其特征在于，所述高压井区的至少一部分的涵盖范围在所述高压井区远离所述井区的方向上逐渐增大。
4.根据权利要求1所述的晶体管结构，其特征在于，还包括第二埋入层，其中所述第二埋入层具有所述第一导电型，且位于所述井区下方的所述基底中。
5.根据权利要求4所述的晶体管结构，其特征在于，所述第二埋入层的至少一部分的厚度在所述第二埋入层远离所述第一埋入层的方向上逐渐增大。
6.根据权利要求4所述的晶体管结构，其特征在于，其中所述第二埋入层更延伸至所述外延层中。
7.一种晶体管结构的制造方法，其特征在于，所述方法包括：
在基底上形成具有第一导电型的外延层；
在所述外延层中形成具有第二导电型的井区；
在所述井区的一侧的所述外延层中形成具有所述第一导电型的高压井区，其中所述高压井区与所述井区彼此分离；
在所述井区中形成具有所述第一导电型的源极区；
在所述高压井区中形成具有所述第一导电型的漏极区；
在所述源极区与所述漏极区之间的所述外延层上形成栅极结构；以及
在所述高压井区下方的所述基底中形成具有所述第二导电型的第一埋入层，其中所述第一埋入层的至少一部分的厚度在所述第一埋入层远离所述井区的方向上逐渐缩小。
8.根据权利要求7所述的晶体管结构的制造方法，其特征在于，所述第一埋入层的形成方法包括：
在所述基底中形成间隔设置的多个掺杂区，其中所述多个掺杂区的掺杂形态包括由下述掺杂形态所组成的群组中的至少一者：
所述多个掺杂区中的至少一部分的宽度在所述第一埋入层远离所述井区的方向上逐渐缩小；以及
所述多个掺杂区中的至少一部分的间距在所述第一埋入层远离所述井区的方向上逐渐增大；以及
对所述多个掺杂区进行趋入工艺。
9.根据权利要求7所述的晶体管结构的制造方法，其特征在于，还包括对所述第一埋入层进行趋入工艺，以使所述第一埋入层延伸至所述外延层中。
10.根据权利要求7所述的晶体管结构的制造方法，其特征在于，所述高压井区的至少一部分的涵盖范围在所述高压井区远离所述井区的方向上逐渐增大。
11.根据权利要求10所述的晶体管结构的制造方法，其特征在于，所述高压井区的形成方法包括：
在所述外延层中形成间隔设置的多个掺杂区，其中所述多个掺杂区的掺杂形态包括由下述掺杂形态所组成的群组中的至少一者：
所述多个掺杂区中的至少一部分的宽度在所述高压井区远离所述井区的方向上逐渐增大；以及
所述多个掺杂区中的至少一部分的间距在所述高压井区远离所述井区的方向上逐渐缩小；以及
对所述多个掺杂区进行趋入工艺。
12.根据权利要求7所述的晶体管结构的制造方法，其特征在于，还包括在所述井区下方的所述基底中形成具有所述第一导电型的第二埋入层。
13.根据权利要求12所述的晶体管结构的制造方法，其特征在于，所述第二埋入层的至少一部分的厚度在所述第二埋入层远离所述第一埋入层的方向上逐渐增大。
14.根据权利要求13所述的晶体管结构的制造方法，其特征在于，所述第二埋入层的形成方法包括：
在所述基底中形成间隔设置的多个掺杂区，其中所述多个掺杂区的掺杂形态包括由下述掺杂形态所组成的群组中的至少一者：
所述多个掺杂区中的至少一部分的宽度在所述第二埋入层远离所述第一埋入层的方向上逐渐增大；以及
所述多个掺杂区中的至少一部分的间距在所述第二埋入层远离所述第一埋入层的方向上逐渐缩小；以及
对所述多个掺杂区进行趋入工艺。
15.根据权利要求12所述的晶体管结构的制造方法，其特征在于，还包括对所述第二埋入层进行趋入工艺，以使所述第二埋入层延伸至所述外延层中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107140108 | 2018-11-12 | ||
| TW107140108A TWI674674B (zh) | 2018-11-12 | 2018-11-12 | 電晶體結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111180515A CN111180515A (zh) | 2020-05-19 |
| CN111180515B true CN111180515B (zh) | 2023-04-07 |
Family
ID=69023807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910783483.XA Active CN111180515B (zh) | 2018-11-12 | 2019-08-23 | 晶体管结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111180515B (zh) |
| TW (1) | TWI674674B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI791408B (zh) * | 2022-06-09 | 2023-02-01 | 新唐科技股份有限公司 | 半導體裝置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101111942A (zh) * | 2004-12-15 | 2008-01-23 | 德州仪器公司 | 漏极延伸型pmos晶体管及其制作方法 |
| CN101540339A (zh) * | 2009-05-05 | 2009-09-23 | 浙江大学 | 高边nldmos结构 |
| CN102723354A (zh) * | 2011-03-30 | 2012-10-10 | 无锡华润上华半导体有限公司 | 高压功率ldmos器件及其制造方法 |
| CN103681848A (zh) * | 2012-08-31 | 2014-03-26 | 新唐科技股份有限公司 | 金属氧化物半导体场效应晶体管及其制造方法 |
| CN104517852A (zh) * | 2013-10-03 | 2015-04-15 | 旺宏电子股份有限公司 | 横向漏极金属氧化物半导体元件及其制造方法 |
| CN104835837A (zh) * | 2015-06-05 | 2015-08-12 | 杭州士兰微电子股份有限公司 | 高压半导体器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528850B1 (en) * | 2000-05-03 | 2003-03-04 | Linear Technology Corporation | High voltage MOS transistor with up-retro well |
| US9331196B2 (en) * | 2014-10-02 | 2016-05-03 | Nuvoton Technology Corporation | Semiconductor device |
| US9978867B1 (en) * | 2016-11-08 | 2018-05-22 | Vanguard International Semiconductor Corporation | Semiconductor substrate structures, semiconductor devices and methods for forming the same |
| TWI609486B (zh) * | 2016-12-30 | 2017-12-21 | 新唐科技股份有限公司 | 高壓半導體裝置 |
-
2018
- 2018-11-12 TW TW107140108A patent/TWI674674B/zh active
-
2019
- 2019-08-23 CN CN201910783483.XA patent/CN111180515B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101111942A (zh) * | 2004-12-15 | 2008-01-23 | 德州仪器公司 | 漏极延伸型pmos晶体管及其制作方法 |
| CN101540339A (zh) * | 2009-05-05 | 2009-09-23 | 浙江大学 | 高边nldmos结构 |
| CN102723354A (zh) * | 2011-03-30 | 2012-10-10 | 无锡华润上华半导体有限公司 | 高压功率ldmos器件及其制造方法 |
| CN103681848A (zh) * | 2012-08-31 | 2014-03-26 | 新唐科技股份有限公司 | 金属氧化物半导体场效应晶体管及其制造方法 |
| CN104517852A (zh) * | 2013-10-03 | 2015-04-15 | 旺宏电子股份有限公司 | 横向漏极金属氧化物半导体元件及其制造方法 |
| CN104835837A (zh) * | 2015-06-05 | 2015-08-12 | 杭州士兰微电子股份有限公司 | 高压半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI674674B (zh) | 2019-10-11 |
| TW202018942A (zh) | 2020-05-16 |
| CN111180515A (zh) | 2020-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10529849B2 (en) | High-voltage semiconductor device including a super-junction doped structure | |
| US8643101B2 (en) | High voltage metal oxide semiconductor device having a multi-segment isolation structure | |
| US20140061788A1 (en) | Semiconductor device and method of fabricating the same | |
| KR20100027415A (ko) | 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법 | |
| US8575693B1 (en) | Double diffused metal oxide semiconductor device | |
| TWI635617B (zh) | 高壓金屬氧化物半導體元件及其製造方法 | |
| US9853100B1 (en) | High voltage device and manufacturing method thereof | |
| US8896057B1 (en) | Semiconductor structure and method for manufacturing the same | |
| US11063148B2 (en) | High voltage depletion mode MOS device with adjustable threshold voltage and manufacturing method thereof | |
| US8835258B2 (en) | High voltage device and manufacturing method thereof | |
| US10910493B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN111180515B (zh) | 晶体管结构及其制造方法 | |
| CN111696984B (zh) | 半导体器件及其制作方法 | |
| US9831338B1 (en) | Alternating source region arrangement | |
| US7948031B2 (en) | Semiconductor device and method of fabricating semiconductor device | |
| CN111200020B (zh) | 高耐压半导体元件及其制造方法 | |
| US20130093013A1 (en) | High voltage transistor and manufacturing method therefor | |
| US9035386B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US20200111906A1 (en) | High voltage device and manufacturing method thereof | |
| TWI557904B (zh) | 半導體裝置及其製造方法 | |
| US11476343B2 (en) | High voltage transistor device and method for fabricating the same | |
| TWI469349B (zh) | 高壓元件及其製造方法 | |
| JP7252094B2 (ja) | 半導体装置及びトランジスタ | |
| TWI535022B (zh) | 高壓元件製造方法 | |
| TWI623103B (zh) | 橫向擴散金屬氧化物半導體電晶體及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |