DE10224003B4 - Halbleitervorrichtung und Verfahren für ihre Herstellung - Google Patents

Halbleitervorrichtung und Verfahren für ihre Herstellung Download PDF

Info

Publication number
DE10224003B4
DE10224003B4 DE10224003A DE10224003A DE10224003B4 DE 10224003 B4 DE10224003 B4 DE 10224003B4 DE 10224003 A DE10224003 A DE 10224003A DE 10224003 A DE10224003 A DE 10224003A DE 10224003 B4 DE10224003 B4 DE 10224003B4
Authority
DE
Germany
Prior art keywords
semiconductor substrate
trench
conductive film
main surface
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10224003A
Other languages
English (en)
Other versions
DE10224003A1 (de
Inventor
Hideki Takahashi
Shinji Aono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10224003A1 publication Critical patent/DE10224003A1/de
Application granted granted Critical
Publication of DE10224003B4 publication Critical patent/DE10224003B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Abstract

Halbleitervorrichtung, mit:
einem N-Halbleitersubstrat (1);
einem Transistor mit einem ersten P-Störstelleneinführungsgebiet (20), das an einer Hauptoberfläche des Halbleitersubstrats (1) ausgebildet ist und zusammen mit dem Halbleitersubstrat (1) einen Hauptübergang bildet; und
einer Kanalsperrstruktur, die in einem Umfangsabschnitt des Halbleitersubstrats (1) ausgebildet ist,
wobei die Kanalsperrstruktur einen ersten Graben (5) enthält, der an der Hauptoberfläche des Halbleitersubstrats (1) ausgebildet ist und
die Kanalsperrstruktur ein erstes N-Störstelleneinführungsgebiet (4) enthält, das in der Hauptoberfläche des Halbleitersubstrats (1) in einem Abschnitt ausgebildet ist, in dem der erste Graben (5) ausgebildet ist, wobei
das erste N-Störstelleneinführungsgebiet (4) sich bis zu einem Rand (104) des Halbleitersubstrates (1) erstreckt, wobei die Kanalsperrstruktur enthält:
einen Graben-Isolierfilm (6), der an einer Innenwand des ersten Grabens (5) ausgebildet ist; und
einen ersten leitenden Film (7), der den ersten Graben (5) ausfüllt,
einen zweiten leitenden Film (11), der auf der Hauptoberfläche des...

Description

  • Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und der Verfahren für ihre Herstellung und insbesondere eine Kanalsperrstruktur einer Leistungsvorrichtung und ein Verfahren zu deren Herstellung.
  • WO 00/42 665 A1 bezieht sich auf ein MOS-Leistungsbauelement, dessen Gate eine Mehrzahl von Gräben und Trenches aufweist und dessen Source- und Gate-Kontakt auf einer anderen Seite des Substrates angeordnet sind, als der Drain-Kontakt, so daß der Stromfluß im Wesentlichen senkrecht zum Substrat ist. Zur Verhinderung, daß sich eine Raumladungszone bis zur Sägelinie eines vereinzelten Transistors ausbreitet, offenbart das Dokument eine Randterminierung, bei der im Randbereich des Chips ein sehr großer Terminierungsgraben geätzt wird, welcher bis zum Boden mit einem Oxid bedeckt ist, wohingegen seine Schulter aus Polysilicium besteht.
  • US 5 877 528 A beschreibt eine Kanalsperrstruktur für Leistungstransistoren, welche in einem P-Substrat ausgebildet sind und am Rand einen Kanalsperrgraben aufweisen.
  • Ähnliche Randabschlußstrukturen für auf P-Substraten ausgebildete Bauelemente werden in US 5 614 751 A offenbart. Insbesondere wird im Randbereich eines Chips eine zusätzliche P-Dotierung an der Oberfläche eingeführt. In diesem Bereich ist auch eine Grabenstruktur vorhanden.
  • US 6 100 572 A offenbart eine Randabschlußstruktur, die eine Schicht amorphen Siliciums zum Passivieren aufweist. Diese endet am Rand des Bauelements in einem Bereich, in dem eine P+-Randimplantation vorhanden ist, wodurch ein P-dotiertes Gebiet auf einer N–-Epitaxieschicht vorhanden ist.
  • In einem Umfangsgebiet eines Chips, in dem eine Leistungsvorrichtung, wie etwa ein Leistungs-MOSFET oder ein Isolierschicht-Bipolartransistor ausgebildet ist, ist eine Kanalsperrstruktur ausgebildet, um zu verhindern, daß eine von einem Hauptübergang ausgehende Verarmungsschicht über dem Umfangsgebiet des Chips vorhanden ist, und um somit eine Durchbruchspannung einer Halbleitervorrichtung aufrechtzuerhalten. Jüngere Untersuchungen haben gezeigt, daß die Kanalsperrstruktur wichtig zur Stabilisierung der Durchbruchspannung der Halbleitervorrichtung ist.
  • 26 ist eine Schnittansicht einer ersten herkömmlichen Kanalsperrstruktur. An einer Oberseite eines N–-Siliciumsubstrats 150 ist in der Umgebung eines Randes 151 (eines Umfangsabschnitts) eines Chips ein N+-Störstellenimplantationsgebiet 152 ausgebildet, in dem Störstellen wie etwa Phosphor oder Arsen mit hoher Konzentration implantiert sind.
  • 27 ist eine Schnittansicht einer zweiten herkömmlichen Kanalsperrstruktur. Auf einer Oberseite eines N–-Siliciumsubstrats 150 ist mit Ausnahme eines Umfangsabschnitts eines Chips ein Siliciumoxidfilm 153 ausgebildet. An einer Oberseite 154 des N–-Siliciumsubstrats 150 ist in einem von dem Siliciumoxidfilm 153 freien Abschnitt ein N+-Störstellenimplantationsgebiet 152 ausgebildet. Auf der Oberseite 154 des N–-Siliciumsubstrats 150 ist eine Aluminiumelektrode 155 ausgebildet. Die Aluminiumelektrode 155 verläuft über dem Siliciumoxidfilm 153 und bildet eine Feldplatte. Eine solche Kanalsperrstruktur wird beispielsweise in einer Halbleitervorrichtung verwendet, in der ein planarer Bipolartransistor ausgebildet ist.
  • 28 ist eine Schnittansicht einer dritten herkömmlichen Kanalsperrstruktur. Auf einer Oberseite eines N–-Siliciumsubstrats 150 ist mit Ausnahme eines Umfangsabschnitts eines Chips ein Siliciumoxidfilm 156 ausgebildet. An einer Oberseite 157 des N–-Siliciumsubstrats 150 ist in einem von dem Siliciumoxidfilm 156 freien Abschnitt ein N+-Störstellenimplantationsgebiet 152 ausgebildet. Auf der Oberseite 157 des N–-Siliciumsubstrats 150 ist ein Polysiliciumfilm 158 ausgebildet. Der Polysiliciumfilm 158 verläuft über dem Siliciumoxidfilm 156 und bildet eine erste Feldplatte. Ein Teil (der größte Teil des Umfangsabschnitts) der Oberseite 157 des N–-Siliciumsubstrats 150 ist von dem Polysiliciumfilm 158 frei.
  • Außerdem ist in einem auf dem Siliciumoxidfilm 156 ausgebildeten Abschnitt auf dem Polysiliciumfilm 158 und in einem Abschnitt, in dem der Polysiliciumfilm 158 nicht ausgebildet ist, auf dem Siliciumoxidfilm 156 ein Siliciumoxidfilm 159 vorgesehen. Auf dem größten Teil des Umfangsabschnitts der Oberseite 157 des N–-Siliciumsubstrats 150 ist eine Aluminiumelektrode 160 ausgebildet. Die Aluminiumelektrode 160 ist ebenfalls in Kontakt mit dem Polysiliciumfilm 158 und verläuft außerdem über dem Siliciumoxidfilm 159, wobei sie eine zweite Feldplatte bildet. Eine Kanalsperrstruktur mit einer doppelten Feldplatte wird beispielsweise in einer Helbleitervorrichtung verwendet, in der ein planarer MOSFET mit einer Gate-Elektrode aus Polysilicium vorgesehen ist.
  • 29 ist eine Schnittansicht einer vierten herkömmlichen Kanalsperrstruktur. Auf einer Oberseite eines N–-Siliciumsubstrats 150 ist mit Ausnahme eines Umfangsabschnitts eines Chips ein Siliciumoxidfilm 161 ausgebildet. Ein Ende an der Seite des Randes 151 des Siliciumoxidfilms 161 besitzt eine kleine Dicke. An einer Oberseite 162 des N–-Siliciumsubstrats 150 ist in einem von dem Siliciumoxidfilm 161 freien Abschnitt ein N+-Störstellenimplantationsgebiet 152 ausgebildet. Auf der Oberseite 162 des N–-Siliciumsubstrats 150 ist ein Polysiliciumfilm 163 ausgebildet. Der Polysiliciumfilm 163 verläuft über dem Siliciumoxidfilm 161 und bildet eine erste abgestufte Feldplatte. Der größte Teil des Umfangsabschnitts der Oberseite 162 des N–-Siliciumsubstrats 150 ist von dem Polysiliciumfilm 163 frei.
  • Außerdem ist in einem auf dem Siliciumoxidfilm 161 ausgebildeten Abschnitt auf dem Polysiliciumfilm 163 und in einem Abschnitt, in dem der Polysiliciumfilm 163 nicht ausgebildet ist, auf dem Siliciumoxidfilm 161 ein Siliciumoxidfilm 164 ausgebildet. Auf dem größten Teil des Umfangsabschnitts der Oberseite 162 des N–-Siliciumsubstrats 150 ist eine Aluminiumelektrode 165 ausgebildet. Die Aluminiumelektrode 165 ist außerdem in Kontakt mit dem Polysiliciumfilm 163 und verläuft außerdem über dem Siliciumoxidfilm 164, wobei sie eine zweite Feldplatte bildet. Eine Kanalsperrstruktur mit der in 29 gezeigten doppelten Feldplatte wird jüngst in einer Halbleitervorrichtung verwendet, in der ein planarer MOSFET mit einer aus Polysilicium ausgebildeten Gate-Elektrode vorgesehen ist.
  • 30 ist eine Schnittansicht einer fünften herkömmlichen Kanalsperrstruktur (siehe JP 08-264 787 A (1996)). Auf einem P+-Substrat 200 ist eine P–-Epitaxieschicht 201 ausgebildet. Auf einer Oberseite der P–-Epitaxieschicht 201 ist mit Ausnahme eines Abschnitts am Rand 202 eines Chips ein Feldoxidfilm 205 ausgebildet. An der Oberseite der P–-Epitaxieschicht 201 ist in einem von dem Feldoxidfilm 205 freien Abschnitt eine P-Diffusionsschicht 207 ausgebildet.
  • An der Oberseite der P–-Epitaxieschicht 201 ist in einem Abschnitt, in dem die P-Diffusionsschicht 207 vorgesehen ist, ein Graben 203 ausgebildet, der eine größere Tiefe als der der P-Diffusionsschicht 207 besitzt. An einer Innenwand des Grabens 203 und auf einer Oberseite der P–-Epitaxieschicht 201 ist in einem von dem Feldoxidfilm 205 freien Abschnitt eine Isolierschicht 204 aus Oxid mit einer kleineren Dicke als der des Feldoxidfilms 205 vorgesehen. Außerdem ist ein dotierter Polysiliciumfilm 208 ausgebildet, der den mit der Isolierschicht 204 versehenen Graben 203 ausfüllt und über dem Feldoxidfilm 205 verläuft und eine Feldplatte bildet. Außerdem ist eine BPSG-Schicht 206 ausgebildet, die den dotierten Polysiliciumfilm 208 und den Feldoxidfilm 205 bedeckt.
  • In der obenbeschriebenen Veröffentlichung wird eine solche Kanalsperrstruktur für eine Halbleitervorrichtung verwendet, die mit einem Transistor mit einem an der Oberseite der P–-Epitaxieschicht 201 in einem aktiven Abschnitt ausgebildeten Graben, einem an einer Innenwand des Grabens ausgebildeten Gate-Oxidfilm und einer Gate-Elektrode aus dotiertem Polysilicium, die den Graben ausfüllt (d. h. ein Grabenisolations-Gate bildet), versehen ist.
  • In der obenerwähnten Veröffentlichung ist ein Problem der ”Kanalbildung” in einem P-Kanal-MOSFET beschrieben. Genauer ist beschrieben worden, daß: ”eine Kanalbildung von einer Menge fester elektrischer Ladungen in einem Oxidfilm und in einem Oberseitenabschnitt eines darunter vorgesehenen Substrats abhängt. Die festen elektrischen Ladungen dieser Art werden in einem Oxidationsschritt entleert. Allerdings ermöglicht die Entleerung, daß eine Inversion (Kanalbildung) ausgeführt wird.” Weiter heißt es: ”Dies wird durch die Trennung von Bor von einer Hauptoberfläche des Substrate in dem Oxidationsschritt verursacht, wobei die elektrischen P-Ladungen an der Hauptoberfläche des Substrats wegen des Bors verringert werden.” und: ”Es ist festgestellt werden, daß das Bor als Dotierungsmittel zu einem Problem wird.”
  • Als Lösung der Kanalbildung ist die Struktur aus 30 gezeigt worden. Es ist beschrieben worden, daß eine Dicke der Isolierschicht 204 kleiner als die des Feldoxidfilms 205 gemacht wird, wobei die Entleerung des Bors aus einem oberen Abschnitt der P–-Epitaxieschicht 201 in die Isolierschicht 204 dadurch niedriger als die Entleerung in den Feldoxidfilm 205 gemacht wird, was zu einer Unterdrückung der Kanalbildung führt.
  • Allerdings verhindert die erste bis vierte Kanalsperrstruktur nur unzureichend die Ausbildung der von dem Hauptübergang ausgehenden Verarmungsschicht über dem Umfangsgebiet des Chips. Im Ergebnis gibt es ein Problem, daß eine Durchbruchspannung der Halbleitervorrichtung unzureichend stabilisiert wird.
  • Mit Bezug auf die fünfte herkömmliche Kanalsperrstruktur ist in der obenerwähnten Veröffentlichung außerdem lediglich der Fall beschrieben, daß in der P–-Epitaxieschicht 201 die P-Diffusionsschicht 207 ausgebildet ist. Somit gibt es ein Problem, daß nicht bekannt ist, ob die gleichen Wirkungen erhalten werden können, wenn in einem N-Siliciumsubstrat (das eine N-Epitaxieschicht enthält) eine N-Diffusionsschicht ausgebildet wird. Anders als bei P-Störstellen werden im Fall von N-Störstellen insbesondere N-Störstellen in dem Oxidationsschritt in eine Oberfläche eines Siliciumsubstrats abgesondert.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, die einen Transistor mit einem Grabenisolations-Gate enthält, der ein N-Halbleitersubstrat verwendet und eine Kanalsperrstruktur besitzt, die eine ausgezeichnete Wirkung zur Stabilisierung einer Durchbruchspannung erzielt, und ein Verfahren zur Herstellung der Halbleitervorrichtung zu schaffen.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. durch ein Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß der Halbleitervorrichtung nach Anspruch 1 kann eine Verarmungsschicht, die von dem Hauptübergang zum Umfangsabschnitt des Halbleitersubstrats verläuft, durch den ersten Graben unterdrückt werden, so daß eine Durchbruchspannung der Halbleitervorrichtung stabilisiert werden kann.
  • Gemäß dem Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6 kann durch den ersten Graben eine von dem Hauptübergang zum Umfangsabschnitt des Halbleitersubstrats verlaufende Verarmungsschicht unterdrückt werden, so daß eine Durchbruchspannung der Halbleitervorrichtung stabilisiert werden kann.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine typische Draufsicht einer Struktur eines Chips, in dem eine Leistungsvorrichtung ausgebildet ist;
  • 2 eine Draufsicht einer vergrößerten Struktur in der Umgebung eines Randes des in 1 gezeigten Chips;
  • 3 eine Schnittansicht einer Struktur der in dem in 1 gezeigten Chip ausgebildeten Leistungsvorrichtung;
  • 4 eine Schnittansicht einer in dem in 1 gezeigten Chip ausgebildeten Schutzringstruktur;
  • 5 eine Schnittansicht einer in dem in 1 gezeigten Chip ausgebildeten Feldplattenstruktur;
  • 6 eine Schnittansicht einer Kanalsperrstruktur gemäß einer ersten Ausführungsform der Erfindung;
  • 7–10 Schnittansichten eines Verfahrens zur Ausbildung der Kanalsperrstruktur gemäß der ersten Ausführungsform der Erfindung in der Reihenfolge der Schritte;
  • 11–14 Schnittansichten einer in einer Simulation verwendeten Struktur;
  • 15 ein Diagramm einer Potentialverteilung mit Qss = –1·1012 und VCES 500 V entsprechend der in 12 gezeigten Struktur;
  • 16 ein Diagramm einer Potentialverteilung mit Qss = –1·1012 und VCES = 500 V entsprechend der in 13 gezeigten Struktur;
  • 17 ein Diagramm einer Potentialverteilung mit Qss = –1·1012 und VCES = 500 V entsprechend der in 14 gezeigten Struktur;
  • 18 eine Schnittansicht einer Kanalsperrstruktur gemäß einer zweiten Ausführungsform der Erfindung;
  • 19 eine Schnittansicht einer Kanalsperrstruktur gemäß einer dritten Ausführungsform der Erfindung;
  • 20–25 Schnittansichten eines Verfahrens zum Ausbilden der Kanalsperrstruktur gemäß der dritten Ausführungsform der Erfindung in der Reihenfolge der Schritte;
  • 26 die bereits erwähnte Schnittansicht einer ersten herkömmlichen Kanalsperrstruktur;
  • 27 die bereits erwähnte Schnittansicht einer zweiten herkömmlichen Kanalsperrstruktur;
  • 28 die bereits erwähnte Schnittansicht einer dritten herkömmlichen Kanalsperrstruktur;
  • 29 die bereits erwähnte Schnittansicht einer vierten herkömmlichen Kanalsperrstruktur; und
  • 30 die bereits erwähnte Schnittansicht einer fünften herkömmlichen Kanalsperrstruktur.
  • Erste Ausführungsform
  • 1 ist eine typische Draufsicht einer Struktur eines Chips 100, in dem eine Leistungsvorrichtung ausgebildet ist. In einem vorgegebenen Abschnitt ist auf dem Chip 100 eine Gate-Anschlußfläche 101 ausgebildet, die mit einer Gate-Verdrahtung 102 verbunden ist. Die Gate-Verdrahtung 102 enthält eine Verdrahtung 102a, die wie ein Rahmen entlang eines Umfangs des Chips 100 ausgebildet ist, sowie mehrere Verdrahtungen 102b, die in einer vorgegebenen Richtung (in vertikaler Richtung in der Zeichnung) in einem Gebiet 103 verlaufen, das von dem Rahmen der Verdrahtung 102a umgeben ist, wobei die beiden Enden der Verdrahtungen 102b mit der Verdrahtung 102a verbunden sind und wobei sie in regelmäßigen Abständen parallel zueinander vorgesehen sind. Die Verdrahtung 102a ist etwas innerhalb eines Randes 104 des Chips 100 ausgebildet.
  • 2 ist eine Draufsicht einer vergrößerten Struktur eines in 1 gezeigten Gebietes X, d. h. der Umgebung des Randes, 104 des Chips 100. Ein Gebiet AR1 ist mit der Leistungsvorrichtung versehen. Ein Gebiet AR2, das an das Gebiet AR1 an der Seite des Randes 104 angrenzt, besitzt eine Struktur, die ein elektrisches Feld eines Hauptübergangs dämpft. Ein Gebiet AR3, das den Rand 104 enthält, enthält eine Kanalsperrstruktur.
  • 3 ist eine Schnittansicht einer Struktur der Leistungsvorrichtung, die in dem in 2 gezeigten Gebiet AR1 ausgebildet ist. 3 zeigt zwei aneinandergrenzende Leistungs-MOSFETs. Obgleich in 3 der Leistungs-MOSFET als ein Beispiel der Leistungsvorrichtung gezeigt ist, kann außerdem eine weitere Leistungsvorrichtung wie etwa ein Isolierschicht-Bipolartransistor ausgebildet sein.
  • Wie in 3 gezeigt ist, umfaßt der Leistungs-MOSFET (a) ein P-Störstellenimplantationsgebiet 20, in das Störstellen wie etwa Bor implantiert sind, das an einer Oberseite eines N–-Siliciumsubstrats 1 ausgebildet ist und gemeinsam mit dem N–-Siliciumsubstrat 1 einen Hauptübergang bildet, (b) ein N+-Source-Gebiet (in einem Bipolartransistor ein Emitter-Gebiet) 24, das flacher als das P-Störstellenimplantationsgebiet 20 ist und das an der Oberseite des N–-Siliciumsubstrats 1 ausgebildet ist, (c) einen Graben 21, der an der Oberseite des N–-Siliciumsubstrats 1 in einem Abschnitt, in dem das Source-Gebiet 24 ausgebildet ist, tiefer als das P-Störstellenimplantationsgebiet 20 ausgebildet ist, (d) einen Siliciumoxidfilm 22, der an einer Innenwand des Grabens 21 ausgebildet ist und als Gate-Isolierfilm des Leistungs-MOSFETs wirkt, und (e) einen Polysiliciumfilm 23, der den Graben 21 ausfüllt. Der Polysiliciumfilm 23 wirkt als Gate-Elektrode des Leistungs-MOSFETs und entspricht der in 1 gezeigten Verdrahtung 102b. Obgleich in 3 der N-Kanal-Leistungs-MOSFET gezeigt ist, kann ein P-Kanal-Leistungs-MOSFET ausgebildet sein.
  • Außerdem ist auf der Oberseite des N–-Siliciumsubstrats 1 ein Siliciumoxidfilm 25 ausgebildet, der eine Oberseite des Polysiliciumfilms 23 bedeckt. Ein Teil einer Oberseite des Source-Gebiets 24 ist von dem Siliciumoxidfilm 25 frei. Auf der Oberseite des N–-Siliciumsubstrats 1 ist eine Aluminiumelektrode 26 ausgebildet, die den Siliciumoxidfilm 25 bedeckt. Die Aluminiumelektrode 26 ist in dem von dem Siliciumoxidfilm 25 freien Abschnitt in Kontakt mit der Oberseite des Source-Gebiets 24.
  • 4 ist eine Schnittansicht einer Schutzringstruktur als erstes Beispiel der in dem in 2 gezeigten Gebiet AR2 ausgebildeten Struktur. An der Oberseite des N–-Siliciumsubstrats 1 sind voneinander getrennt mehrere P-Störstellenimplantationsgebiete 112 ausgebildet. Außerdem sind auf der Oberseite des N–-Siliciumsubstrats 1 getrennt voneinander mehrere Siliciumoxidfilme 111 ausgebildet.
  • 5 ist eine Schnittansicht einer Feldplattenstruktur als zweites Beispiel einer in dem in 2 gezeigten Gebiet AR2 ausgebildeten Struktur. Auf der Oberseite des N–-Siliciumsubstrats 1 ist ein Siliciumoxidfilm 114 ausgebildet. Außerdem ist in einem von dem Siliciumoxidfilm 114 freien Abschnitt über der Oberseite des N–-Siliciumsubstrats 1 auf dem P-Störstellenimplantationsgebiet 20 ein Polysiliciumfilm 115 ausgebildet. Der Polysiliciumfilm 115 verläuft außerdem über dem Siliciumoxidfilm 114 und bildet eine Feldplatte. Auf dem N–-Siliciumsubstrat 1 ist ein Siliciumoxidfilm 116 ausgebildet, der den Polysiliciumfilm 115 und den Siliciumoxidfilm 114 bedeckt. Außerdem ist auf dem N–-Siliciumsubstrat 1 in einem von dem Siliciumoxidfilm 116 freien Abschnitt eine Aluminiumelektrode 117 ausgebildet, die außerdem über dem Siliciumoxidfilm 116 verläuft.
  • 6 ist eine Schnittansicht der Kanalsperrstruktur gemäß einer ersten Ausführungsform, die in dem in 2 gezeigten Gebiet AR3 ausgebildet ist. Auf der Oberseite des N–-Siliciumsubstrats 1 ist mit Ausnahme des Umfangsabschnitts des Chips ein Siliciumoxidfilm 2 ausgebildet. An einer Oberseite 3 des N–-Siliciumsubstrats 1 ist in einem von dem Siliciumoxidfilm 2 freien Abschnitt ein N+-Störstellenimplantationsgebiet 4 ausgebildet.
  • An der Oberseite 3 des N–-Siliciumsubstrats 1 ist ein Graben 5 ausgebildet, der tiefer als das N+-Störstellenimplantationsgebiet 4 ist. An einer Innenwand (einer Seitenwand und einer Unterwand) des Grabens 5 ist ein dünner Siliciumoxidfilm 6 ausgebildet. Außerdem ist ein Polysiliciumfilm 7 ausgebildet, der den Graben 5 mit dem darin vorgesehenen Siliciumoxidfilm 6 ausfüllt. Auf der Oberseite 3 des N–-Siliciumsubstrats 1 ist eine Aluminiumelektrode 8 ausgebildet. Die Aluminiumelektrode 8 ist in Kontakt mit einer Oberseite des Polysiliciumfilms 7 und mit der Oberseite 3 des N–-Siliciumsubstrats 1. Außerdem verläuft die Aluminiumelektrode 8 über dem Siliciumoxidfilm 2 und bildet eine Feldplatte.
  • Die 7 bis 10 sind Schnittansichten, die ein Verfahren zum Ausbilden einer Kanalsperrstruktur gemäß der ersten Ausführungsform der Erfindung in der Reihenfolge der Schritte zeigen. Mit Bezug auf 7 wird zuallererst das N–-Siliciumsubstrat 1 vorbereitet. Mit Bezug auf 8 wird nachfolgend mit einem CVD-Verfahren über der gesamten Oberseite des N–-Siliciumsubstrats 1 ein Siliciumoxidfilm ausgebildet. Daraufhin wird der Siliciumoxidfilm einer Strukturierung durch Photolithographie und anisotropes Trockenätzen ausgesetzt.
  • Folglich wird der Siliciumoxidfilm 2 ausgebildet und die Oberseite 3 des N–-Siliciumsubstrats 1 freigelegt. Anschließend werden durch Ionenimplantation unter Verwendung des Siliciumoxidfilms 2 als Ätzmaske Störstellen wie etwa Phosphor oder Arsen in die Oberseite 3 des N–-Siliciumsubstrats 1 implantiert. Nachfolgend werden die implantierten Störstellen thermisch in die Oberseite 3 des N–-Siliciumsubstrats 1 diffundierengelassen, um das N+-Störstellenimplantationsgebiet 4 auszubilden.
  • Mit Bezug auf 9 wird nachfolgend durch Photolithographie und anisotropes Trockenätzen an der Oberseite 3 des N–-Siliciumsubstrats 1 der Graben 5 ausgebildet, der tiefer als das N+-Störstellenimplantationsgebiet 4 ist. Mit Bezug auf 10 wird nachfolgend die Innenwand des Grabens 5 thermisch oxidiert, um den Siliciumoxidfilm 6 auszubilden. Anschließend wird mit dem CVD-Verfahren über der gesamten Oberfläche ein Polysiliciumfilm mit einer solchen Dicke ausgebildet, daß er den Graben 5 ausfüllt. Nachfolgend wird der Polysiliciumfilm durch Ätzen entfernt, bis die Oberseite 3 des N–-Siliciumsubstrats 1 freiliegt. Folglich wird lediglich der Polysiliciumfilm in dem in dem Graben 5 ausgebildeten Abschnitt nicht geätzt, sondern verbleibt, so daß der Polysiliciumfilm 7 ausgebildet wird, der den Graben 5 ausfüllt.
  • Nachfolgend wird durch Zerstäuben über der gesamten Oberfläche ein Aluminiumfilm ausgebildet, der der Strukturierung durch Photolithographie und anisotropes Trockenätzen ausgesetzt wird. Folglich wird die Aluminiumelektrode 8 ausgebildet, so daß die in 6 gezeigte Struktur erhalten wird.
  • Es wird nun das Ergebnis einer Simulation beschrieben, die zum Nachweis der Wirkung der Kanalsperrstruktur gemäß der ersten Ausführungsform erhalten wird. Die 11 bis 14 sind Schnittansichten von in der Simulation verwendeten Strukturen.
  • Die in 11 gezeigte Struktur entspricht der in 26 gezeigten herkömmlichen Kanalsperrstruktur. An der Oberseite des N–-Siliciumsubstrats 50 sind ein P-Störstellenimplantationsgebiet 52, das einen Hauptübergang bildet, und ein N+-Störstellenimplantationsgebiet 53, das dem N+-Störstellenimplantationsgebiet 152 entspricht, ausgebildet. Das P-Störstellenimplantationsgebiet 52 und das N+-Störstellenimplantationsgebiet 53 sind durch einen Abstand von 50 μm voneinander beabstandet. Das N+-Störstellenimplantationsgebiet 53 besitzt eine Implantationskonzentration von 5·1013 cm–3. Über der Oberseite des N–-Siliciumsubstrats 50 sind eine Elektrode 54 bzw. eine Elektrode 55 in Kontakt mit dem P-Störstellenimplantationsgebiet 52 und dem N+-Störstellenimplantationsgebiet 53, wobei zwischen beiden Elektroden ein Siliciumoxidfilm 51 ausgebildet ist. Außerdem ist auf einer Rückseite des N–-Siliciumsubstrats 50 eine Elektrode 56 ausgebildet.
  • Die in 12 gezeigte Struktur entspricht der in 27 gezeigten herkömmlichen Kanalsperrstruktur. Anstelle der in 11 gezeigten Elektrode 55 verläuft über dem Siliciumoxidfilm 51 eine Elektrode 60, die eine Feldplatte bildet.
  • Die in 13 gezeigte Struktur ist ähnlich der in 29 gezeigten herkömmlichen Kanalsperrstruktur. Anstelle des in 11 gezeigten Siliciumoxidfilms 51 ist an einem Ende auf der Seite des N+-Störstellengebiets 53 ein Siliciumoxidfilm 70 mit einem Dünnfilmabschnitt 70a ausgebildet. Anstelle der in 11 gezeigten Elektrode 55 verläuft über dem Siliciumoxidfilm 70 eine abgestufte Elektrode 71, die eine Feldplatte bildet.
  • Die in 14 gezeigte Struktur entspricht der Kanalsperrstruktur gemäß der ersten Ausführungsform. Entsprechend dem Graben 5, dem Siliciumoxidfilm 6 und dem Polysiliciumfilm 7, die in 6 gezeigt sind, sind an der Oberseite des N–-Siliciumsubstrats 50 in einen Abschnitt, in dem das N+-Störstellenimplantationsgebiet 53 ausgebildet ist, jeweils ein Graben 80, ein Siliciumoxidfilm 81 und ein Polysiliciumfilm 82 ausgebildet. Anstelle der in 11 gezeigten Elektrode 55 verläuft über dem Siliciumoxidfilm 51 außerdem die Elektrode 60, die eine Feldplatte bildet.
  • Mit Bezug auf jede der in den 11 bis 14 gezeigten Strukturen wird eine elektrische Ladungsmenge Qss in der Oberfläche des N–-Siliciumsubstrats 50 in drei Stufen (0, –1·1011, –1·1012) geändert und in jeder Stufe eine Durchbruchspannung VCES gemessen. Die 11 bis 14 zeigen zusammen die Ergebnisse der Simulation.
  • Wie aus dem Ergebnis der in den einzelnen Zeichnungen gezeigten Simulation hervorgeht, ist VCES in allen Strukturen etwa gleich, wenn Qss gleich 0 oder –1·1011 ist. Das liegt daran, daß eine Durchbruchspannung durch eine Krümmung der Verarmungsschicht des Hauptübergangs bestimmt ist, wenn Qss gleich 0 oder –1·1011 ist.
  • Wenn Qss –1·1012 ist, ist VCES dagegen in der in 11 gezeigten herkömmlichen Struktur sehr stark verringert. Das liegt daran, daß die Verarmungsschicht des Hauptübergangs zu dem N+-Störstellenimplantationsgebiet 53 verläuft, wodurch ein elektrisches Feld des N+-Störstellenimplantationsgebiets 53 steigt, was zu einem Abfall der Durchbruchspannung führt. Demgegenüber ist VCES mit Bezug auf die in den 12 und 13 gezeigten herkömmlichen Strukturen erhöht, wenn Qss gleich –1·1012 ist. Das liegt daran, daß die Erweiterung der Verarmungsschicht des Hauptabschnitts durch die Feldplatte unterdrückt wird. Außerdem ist offensichtlich, daß der Umfang eines Anstiegs in VCES in der in 13 gezeigten herkömmlichen Struktur, in der die abgestufte Elektrode 71 ausgebildet ist, höher als in der in 12 gezeigten herkömmlichen Struktur ist.
  • Mit Bezug auf die in 14 gezeigte Struktur ist VCES für Qss gleich –1·1012 höher als in jeder der in den 12 und 13 gezeigten herkömmlichen Strukturen. Wie aus einem Vergleich der 12 und 14 hervorgeht, ist der Graben 80 hinzugefügt, in dem der Siliciumoxidfilm 81 und der Polysiliciumfilm 82 ausgebildet sind, so daß VCES um etwa 70 V erhöht wird. Genauer zeigt das Ergebnis der Simulation, daß die Ausbildung des Grabens 5 die Ausdehnung der Verarmungsschicht von dem Hauptübergang unterdrückt.
  • Die Wirkung der Halbleitervorrichtung gemäß der ersten Ausführungsform wird ausführlicher überprüft. Die 15 bis 17 sind Diagramme einer Potentialverteilung mit Qss = –1·1012 und VCES = 500 V, die den in den jeweils in den 12 bis 14 gezeigten Strukturen entsprechen. Mit Bezug auf 15 ist in der in 12 gezeigten Struktur offensichtlich, daß durch die von der Elektrode 60 gebildete Feldplatte ein elektrisches Feld unterdrückt wird. Mit Bezug auf 16 ist in der in 13 gezeigten Struktur offensichtlich, daß durch die von der Elektrode 71 gebildete Feldplatte ein elektrisches Feld unterdrückt wird. In den beiden in den 12 und 13 gezeigten Strukturen wird das elektrische Feld aber lediglich durch eine Oberfläche unterdrückt. Andererseits ist mit Bezug auf 17 offensichtlich, daß das elektrische Feld durch die von der Elektrode 60 und dem Graben 80 gebildete Feldplatte in der in 14 gezeigten Struktur dreidimensional unterdrückt wird. In der in JP 03-264 787 A (1996) beschriebenen Halbleitervorrichtung des Standes der Technik ist die Kanalbildung an der Oberseite der P–-Epitaxieschicht 201 ein Gegenstand. Die Kanalbildung schreitet entlang einer Grenzfläche des Siliciums und einer Isolierschicht fort. Somit ist die dreidimensionale Wirkung in der Halbleitervorrichtung gemäß der ersten Ausführungsform nicht offenbart worden.
  • Gemäß der Halbleitervorrichtung und dem Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform enthält somit die unter Verwendung des N–-Siliciumsubstrats 1 ausgebildete Kanalsperrstruktur den Graben 5 sowie das N+-Störstellenimplantationsgebiet 4. Folglich kann die von dem Hauptübergang zum Rand 104 des Chips verlaufende Verarmungsschicht durch den Graben 5 dreidimensional unterdrückt werden. Somit kann die Durchbruchspannung der Halbleitervorrichtung stabilisiert werden.
  • Zweite Ausführungsform
  • 18 ist eine Schnittansicht einer Kanalsperrstruktur gemäß einer zweiten Ausführungsform der Erfindung. Auf einer Oberseite eines N–-Siliciumsubstrats 1 ist mit Ausnahme eines Umfangsabschnitts eines Chips ein Siliciumoxidfilm 10 ausgebildet. An einer Oberseite 3 des N–-Siliciumsubstrats 1 ist in einem von dem Siliciumoxidfilm 10 freien Abschnitt ein N+-Störstellenimplantationsgebiet 4 ausgebildet. An der Oberseite 3 des N–-Siliciumsubstrats 1 ist ein Graben 5 ausgebildet, der tiefer als das N+-Störstellenimplantationsgebiet 4 ist. An einer Innenwand des Grabens 5 ist ein dünner Siliciumoxidfilm 6 ausgebildet. Außerdem ist ein Polysiliciumfilm 11 ausgebildet, der den mit dem Siliciumoxidfilm 6 versehenen Graben 5 ausfüllt. Der Polysiliciumfilm 11 verläuft über der Oberseite 3 des N–-Siliciumsubstrats 1 und über dem Siliciumoxidfilm 10 zu einem Hauptübergang und bildet somit eine erste Feldplatte. Ein Teil (der größte Teil des Umfangsabschnitts) der Oberseite 3 des N–-Siliciumsubstrats 1 ist von dem Polysiliciumfilm 11 frei.
  • Außerdem ist in einem auf dem Siliciumoxidfilm 10 ausgebildeten Abschnitt auf dem Polysiliciumfilm 11 und in einem Abschnitt, in dem der Polysiliciumfilm 11 nicht ausgebildet ist, auf dem Siliciumoxidfilm 10 ein Siliciumoxidfilm 12 vorgesehen. Auf dem größten Teil des Umfangsabschnitts der Oberseite 3 des N–-Siliciumsubstrats 1 ist eine Aluminiumelektrode 13 ausgebildet. Die Aluminiumelektrode 13 ist außerdem in Kontakt mit dem Polysiliciumfilm 11 und verläuft außerdem über dem Siliciumoxidfilm 12 zu dem Hauptabschnitt, wodurch sie eine zweite Feldplatte bildet.
  • Somit ist gemäß der Halbleitervorrichtung in Übereinstimmung mit der zweiten Ausführungsform in der Kanalsperrstruktur der Polysiliciumfilm 11 ausgebildet, der als erste Feldplatte wirkt. Im Vergleich zu der Kanalsperrstruktur gemäß der ersten Ausführungsform kann somit die Wirkung der Unterdrückung einer von dem Hauptübergang zu einem Rand 104 des Chips verlaufenden Verarmungsschicht verbessert werden. Somit kann eine Durchbruchspannung der Halbleitervorrichtung weiter stabilisiert werden.
  • Dritte Ausführungsform
  • 19 ist eine Schnittansicht einer Kanalsperrstruktur gemäß einer dritten Ausführungsform der Erfindung. Die Kanalsperrstruktur gemäß der dritten Ausführungsform wird dadurch erhalten, daß zu der in 18 gezeigten Kanalsperrstruktur gemäß der zweiten Ausführungsform ein P-Störstellenimplantationsgebiet 15 hinzugefügt wird. Das P-Störstellenimplantationsgebiet 15 ist an einer Oberseite 3 eines N–-Siliciumsubstrats 1 tiefer als ein N+-Störstellenimplantationsgebiet 4 und flacher als ein Graben 5 ausgebildet.
  • Die 20 bis 25 sind Schnittansichten, die ein Verfahren zum Ausbilden der Kanalsperrstruktur gemäß der dritten Ausführungsform in der Reihenfolge der Schritte zeigen. Mit Bezug auf 3 wird eine genaue Beschreibung gegeben. Mit Bezug auf 20 wird zuallererst das N–-Siliciumsubstrat 1 vorbereitet. Nachfolgend wird mit dem gleichen Verfahren wie in der ersten Ausführungsform auf der Oberseite des N–-Siliciumsubstrats 1 ein Siliciumoxidfilm 10 ausgebildet.
  • Nachfolgend werden durch Ionenimplantation in die Oberseite 3 des N–-Siliciumsubstrats 1 Störstellen wie etwa Phosphor oder Arsen implantiert. Zu diesem Zeitpunkt ist zuvor durch Photolithographie auf der Oberseite des N–-Siliciumsubstrats 1 in einem Gebiet AR1 zunächst ein Photoresist mit einem vorgegebenen Öffnungsmuster ausgebildet worden, so daß die Ionenimplantation zum Ausbilden eines Source-Gebiets 24 eines Leistungs-MOSFETs ebenfalls in demselben Schritt ausgeführt wird. Nachfolgend werden durch thermische Diffusion der implantierten Störstellen an der Oberseite des N–-Siliciumsubstrats 1 das N+-Störstellenimplantationsgebiet 4 und das Source-Gebiet 24 mit der gleichen Tiefe ausgebildet. Daraufhin wird der Photoresist entfernt.
  • Mit Bezug auf 21 werden nachfolgend in die Oberseite 3 des N–-Siliciumsubstrats 1 Störstellen wie etwa Bor implantiert. Zu diesem Zeitpunkt ist durch Photolithographie auf der Oberseite des N–-Siliciumsubstrats 1 zunächst ein Photoresist mit einem vorgegebenen Öffnungsmuster ausgebildet worden, so daß im selben Schritt auch eine Ionenimplantation zum Ausbilden eines P-Störstellenimplantationsgebiets 20 des Leistungs-MOSFETs ausgeführt wird. Durch thermische Diffusion der implantierten Störstellen werden nachfolgend an der Oberfläche des N–-Siliciumsubstrats 1 die P-Störstellenimplantationsgebiete 15 und 20 mit gleichen Tiefen ausgebildet. Daraufhin wird der Photoresist entfernt.
  • Mit Bezug auf 22 wird nachfolgend durch Photolithographie und anisotropes Trockenätzen an der Oberseite 3 des N–-Siliciumsubstrats 1 der Graben 5 ausgebildet, der tiefer als das P-Störstellenimplantationsgebiet 15 ist. Außerdem wird im selben Schritt an der Oberseite des N–-Siliciumsubstrats 1 in dem Gebiet AR1 ein Graben 21 ausgebildet, der tiefer als das P-Störstellenimplantationsgebiet 20 ist. Durch Einstellen einer Öffnungsbreite des Grabens 5 gleich der des Grabens 21 können die Tiefen der Gräben 5 und 21 gleich eingestellt werden.
  • Mit Bezug auf 23 wird daraufhin eine Innenwand des Grabens 5 thermisch oxidiert, um einen Siliciumoxidfilm 6 auszubilden. Außerdem wird im selben Schritt eine Innenwand des Grabens 21 thermisch oxidiert, wodurch ein Siliciumoxidfilm 22 ausgebildet wird.
  • Mit Bezug auf 24 wird nachfolgend mit einem CVD-Verfahren über der gesamten Oberfläche ein Polysiliciumfilm mit einer solchen Dicke ausgebildet, daß er die Gräben 5 und 21 ausfüllt. Nachfolgend wird der Polysiliciumfilm der Strukturierung durch Photolithographie und anisotropes Trockenätzen ausgesetzt. Folglich wird in einem Gebiet AR3 ein Polysiliciumfilm 11 und in dem Gebiet AR1 ein Polysiliciumfilm 23 ausgebildet.
  • Mit Bezug auf 25 wird nachfolgend mit dem CVD-Verfahren über der gesamten Oberfläche ein Siliciumoxidfilm ausgebildet. Nachfolgend wird der Siliciumoxidfilm der Strukturierung durch Photolithographie und anisotropes Trockenätzen ausgesetzt. Folglich wird in dem Gebiet AR3 ein Siliciumoxidfilm 12 und in dem Gebiet AR1 ein Siliciumoxidfilm 25 ausgebildet.
  • Nachfolgend wird durch Zerstäuben über der gesamten Oberfläche ein Aluminiumfilm ausgebildet. Daraufhin wird der Aluminiumfilm der Strukturierung durch Photolithographie und anisotropes Trockenätzen ausgesetzt. Folglich wird in dem Gebiet AR3 eine Aluminiumelektrode 13 ausgebildet, so daß die in 19 gezeigte Struktur erhalten wird. Außerdem wird in dem Gebiet AR1 eine Aluminiumelektrode 26 ausgebildet, so daß die in 3 gezeigte Struktur erhalten wird.
  • Gemäß dem verfahren zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit der dritten Ausführungsform kann somit in einer Reihe von Schritten zur Herstellung des in 3 gezeigten Leistungs-MOSFETs die in 19 gezeigte Kanalsperrstruktur ohne einen zusätzlichen Schritt gleichzeitig hergestellt werden. Folglich können die Herstellungskosten im Vergleich zu dem Fall, daß die Kanalsperrstruktur in einem von den Schritten zur Herstellung des Leistungs-MOSFETs getrennten Schritt hergestellt wird, gesenkt werden.

Claims (12)

  1. Halbleitervorrichtung, mit: einem N-Halbleitersubstrat (1); einem Transistor mit einem ersten P-Störstelleneinführungsgebiet (20), das an einer Hauptoberfläche des Halbleitersubstrats (1) ausgebildet ist und zusammen mit dem Halbleitersubstrat (1) einen Hauptübergang bildet; und einer Kanalsperrstruktur, die in einem Umfangsabschnitt des Halbleitersubstrats (1) ausgebildet ist, wobei die Kanalsperrstruktur einen ersten Graben (5) enthält, der an der Hauptoberfläche des Halbleitersubstrats (1) ausgebildet ist und die Kanalsperrstruktur ein erstes N-Störstelleneinführungsgebiet (4) enthält, das in der Hauptoberfläche des Halbleitersubstrats (1) in einem Abschnitt ausgebildet ist, in dem der erste Graben (5) ausgebildet ist, wobei das erste N-Störstelleneinführungsgebiet (4) sich bis zu einem Rand (104) des Halbleitersubstrates (1) erstreckt, wobei die Kanalsperrstruktur enthält: einen Graben-Isolierfilm (6), der an einer Innenwand des ersten Grabens (5) ausgebildet ist; und einen ersten leitenden Film (7), der den ersten Graben (5) ausfüllt, einen zweiten leitenden Film (11), der auf der Hauptoberfläche des Halbleitersubstrats (1) über einem ersten Isolierfilm (10) ausgebildet ist, der mit dem ersten leitenden Film (7) und der Hauptoberfläche des Halbleitersubstrats (1) in Kontakt ist und zu dem Hauptübergang verläuft; und einen dritten leitenden Film (13), der auf dem zweiten leitenden Film (11) über einem zweiten Isolierfilm (12) ausgebildet ist, der mit dem ersten leitenden Film (7) und mit der Hauptoberfläche des Halbleitersubstrats (1) in Kontakt ist und zu dem Hauptübergang verläuft, dadurch gekennzeichnet, dass der zweite leitende Film (11) und der dritte leitende Film (13) jeweils in Kontakt mit einer Oberseite (3) des ersten N-Störstelleneinführungsgebiets (4) ausgebildet sind.
  2. Halbleitervorrichtung nach Anspruch 1, bei der ein Material des ersten leitenden Films (7) Polysilicium ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Transistor enthält: ein zweites N-Störstelleneinführungsgebiet (24), das in der Hauptoberfläche des Halbleitersubstrats (1) ausgebildet ist und als Source oder Emitter des Transistors wirkt; einen zweiten Graben (21), der in der Hauptoberfläche des Halbleitersubstrats (1) in einem Abschnitt ausgebildet ist, in dem das zweite N-Störstelleneinführungsgebiet (24) ausgebildet ist; einen Gate-Isolierfilm (22) des Transistors, der an einer Innenwand des zweiten Grabens (21) ausgebildet ist; und einen vierten leitenden Film (23), der den zweiten Graben (21) ausfüllt und als Gate-Elektrode des Transistors wirkt, wobei die Kanalsperrstruktur ferner ein zweites P-Störstelleneinführungsgebiet (15) enthält, das an der Hauptoberfläche des Halbleitersubstrats (1) ausgebildet ist.
  4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß eine Öffnungsbreite des ersten Grabens (5) gleich der des zweiten Grabens (21) ist.
  5. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß ein Material des ersten leitenden Films (7) gleich dem des vierten leitenden Films (23) ist.
  6. Verfahren für die Herstellung einer Halbleitervorrichtung, das die folgenden Schritte umfaßt: (a) Vorbereiten eines N-Halbleitersubstrats (1) mit einem ersten Gebiet, in dem ein Transistor auszubilden ist, und mit einem zweiten Gebiet, in dem eine Kanalsperrstruktur auszubilden ist; (b) Ausbilden eines ersten P-Störstelleneinführungsgebiets (20), das gemeinsam mit dem Halbleitersubstrat (1) in einer Hauptoberfläche des Halbleitersubstrats (1) in dem ersten Gebiet einen Hauptübergang bildet; (c) Ausbilden eines ersten N-Störstelleneinführungsgebiets (4) in der Hauptoberfläche des Halbleitersubstrats (1) in dem zweiten Gebiet, wobei das erste N-Störstelleneinführungsgebiet (4) sich bis zu einem Rand (104) des Halbleitersubstrates (1) erstreckt; (d) Ausbilden eines ersten Grabens (5) in der Hauptoberfläche des Halbleitersubstrats (1) in dem zweiten Gebiet, in dem das erste N-Störstelleneinführungsgebiets (4) ausgebildet ist; (e) Ausbilden eines Graben-Isolierfilms (6) an einer Innenwand des ersten Grabens (5); (f) Ausbilden eines ersten leitenden Films (7), der den ersten Graben (5) ausfüllt, nach dem Schritt (e); (g) Ausbilden eines zweiten leitenden Films (11), der mit dem ersten leitenden Film (7) in Kontakt ist und der in dem zweiten Gebiet über einem ersten Isolierfilm (10) zu dem Hauptübergang auf der Hauptoberfläche des Halbleitersubstrats (1) verläuft, (g1) Ausbilden eines dritten leitenden Films (13) auf dem zweiten leitenden Film (11), wobei der dritte leitende Film in dem zweiten Gebiet über einem zweiten Isolierfilm (12) zu dem Hauptübergang auf der Hauptoberfläche des Halbleitersubstrats (1) verläuft, dadurch gekennzeichnet, dass der zweite und der dritte leitende Film so ausgebildet werden, dass sie mit einer Oberseite (3) des ersten N-Störstelleneinführungsgebiets (4) in Kontakt sind.
  7. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 6, gekennzeichnet durch die weiteren Schritte: (h) Ausbilden eines zweiten N-Störstelleneinführungsgebiets (24), das als Source oder Emitter des Transistors in der Hauptoberfläche des Halbleitersubstrats (1) in dem ersten Gebiet wirkt; (i) Abtragen eines Teils der Hauptoberfläche des Halbleitersubstrats (1) in einem Abschnitt, in dem das dritte Störstelleneinführungsgebiet (24) vorgesehen ist, und dadurch Ausbilden eines zweiten Grabens (21); (j) Ausbilden eines Gate-Isolierfilms (22) des Transistors an einer Innenwand des zweiten Grabens (21); (k) Ausbilden eines vierten leitenden Films (23), der den zweiten Graben (21) ausfüllt und als Gate-Elektrode des Transistors wirkt, nach dem Schritt (j); und (l) Ausbilden eines zweiten P-Störstelleneinführungsgebiets (15) in der Hauptoberfläche des Halbleitersubstrats (1) in dem zweiten Gebiet.
  8. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Schritte (b) und (l) im selben Schritt ausgeführt werden.
  9. Verfahren für die Herstellung einer Halbleitervorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Schritte (d) und (h) im selben Schritt ausgeführt werden.
  10. Verfahren für die Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Schritte (c) und (i) im selben Schritt ausgeführt werden.
  11. Verfahren für die Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß die Schritte (e) und (j) im selben Schritt ausgeführt werden.
  12. Verfahren für die Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß die Schritte (f) und (k) in demselben Schritt ausgeführt werden.
DE10224003A 2001-10-30 2002-05-29 Halbleitervorrichtung und Verfahren für ihre Herstellung Expired - Lifetime DE10224003B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-332172 2001-10-30
JP2001332172A JP3701227B2 (ja) 2001-10-30 2001-10-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE10224003A1 DE10224003A1 (de) 2003-05-15
DE10224003B4 true DE10224003B4 (de) 2011-06-16

Family

ID=19147629

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10224003A Expired - Lifetime DE10224003B4 (de) 2001-10-30 2002-05-29 Halbleitervorrichtung und Verfahren für ihre Herstellung

Country Status (4)

Country Link
US (3) US6909142B2 (de)
JP (1) JP3701227B2 (de)
KR (1) KR100500096B1 (de)
DE (1) DE10224003B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2005101334A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5135663B2 (ja) * 2004-10-21 2013-02-06 富士電機株式会社 半導体装置およびその製造方法
JP4825424B2 (ja) * 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置
AT504290A2 (de) 2005-06-10 2008-04-15 Fairchild Semiconductor Feldeffekttransistor mit ladungsgleichgewicht
US7560787B2 (en) * 2005-12-22 2009-07-14 Fairchild Semiconductor Corporation Trench field plate termination for power devices
EP2357670B1 (de) 2008-12-10 2015-04-01 Toyota Jidosha Kabushiki Kaisha Halbleiterbauelement
JP5601863B2 (ja) * 2010-03-29 2014-10-08 三菱電機株式会社 電力半導体装置
US8264047B2 (en) * 2010-05-10 2012-09-11 Infineon Technologies Austria Ag Semiconductor component with a trench edge termination
JP2013055347A (ja) * 2012-11-08 2013-03-21 Sanken Electric Co Ltd 半導体装置
KR20150078449A (ko) 2013-12-30 2015-07-08 현대자동차주식회사 반도체 소자 및 그 제조 방법
CN108133966A (zh) * 2018-01-22 2018-06-08 北京世纪金光半导体有限公司 一种集成了周边RCsnubber结构的碳化硅SBD器件元胞结构
JP7337619B2 (ja) 2019-09-17 2023-09-04 株式会社東芝 半導体装置
JP7280213B2 (ja) 2020-03-04 2023-05-23 株式会社東芝 半導体装置
JP7334678B2 (ja) 2020-06-04 2023-08-29 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614751A (en) * 1995-01-10 1997-03-25 Siliconix Incorporated Edge termination structure for power MOSFET
US5877528A (en) * 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
WO2000042665A1 (de) * 1999-01-11 2000-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mos-leistungsbauelement und verfahren zum herstellen desselben
US6100572A (en) * 1997-03-20 2000-08-08 International Rectifier Corp. Amorphous silicon combined with resurf region for termination for MOSgated device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
JPH04328860A (ja) * 1991-04-30 1992-11-17 Hitachi Ltd 半導体集積回路装置及びその製造方法
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5316959A (en) * 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
JP3275536B2 (ja) * 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
JP3424635B2 (ja) 1994-09-20 2003-07-07 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
JP3111827B2 (ja) * 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
JPH09283754A (ja) 1996-04-16 1997-10-31 Toshiba Corp 高耐圧半導体装置
US5907776A (en) * 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
US6031265A (en) * 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
JP2000012350A (ja) * 1998-06-22 2000-01-14 Koito Mfg Co Ltd 変圧器
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
WO2000041246A1 (de) * 1999-01-07 2000-07-13 Infineon Technologies Ag Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6593619B1 (en) * 1999-06-03 2003-07-15 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
JP2001102572A (ja) 1999-09-29 2001-04-13 Toyota Autom Loom Works Ltd トレンチゲートを有するパワーｍｏｓトランジスタ
KR100343151B1 (ko) * 1999-10-28 2002-07-05 김덕중 Ｓｉｐｏｓ를 이용한 고전압 반도체소자 및 그 제조방법
US6580123B2 (en) * 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US6555895B1 (en) * 2000-07-17 2003-04-29 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches
JP2002270844A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置及びその製造方法
US6683363B2 (en) * 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
JP3906052B2 (ja) * 2001-10-15 2007-04-18 株式会社東芝 絶縁ゲート型半導体装置
JP3825688B2 (ja) * 2001-12-25 2006-09-27 株式会社東芝 半導体装置の製造方法
US6849529B2 (en) * 2002-10-25 2005-02-01 Promos Technologies Inc. Deep-trench capacitor with hemispherical grain silicon surface and method for making the same
US6908833B1 (en) * 2003-02-14 2005-06-21 National Semiconductor Corporation Shallow self isolated doped implanted silicon process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614751A (en) * 1995-01-10 1997-03-25 Siliconix Incorporated Edge termination structure for power MOSFET
US5877528A (en) * 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6100572A (en) * 1997-03-20 2000-08-08 International Rectifier Corp. Amorphous silicon combined with resurf region for termination for MOSgated device
WO2000042665A1 (de) * 1999-01-11 2000-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mos-leistungsbauelement und verfahren zum herstellen desselben

Also Published As

Publication number Publication date
KR100500096B1 (ko) 2005-07-11
US20050208723A1 (en) 2005-09-22
JP2003133555A (ja) 2003-05-09
US7189620B2 (en) 2007-03-13
US20050233542A1 (en) 2005-10-20
JP3701227B2 (ja) 2005-09-28
US20030080375A1 (en) 2003-05-01
KR20030035800A (ko) 2003-05-09
DE10224003A1 (de) 2003-05-15
US6909142B2 (en) 2005-06-21

Similar Documents

Publication Publication Date Title
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE10220810B4 (de) Halbleiterbauteil
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE60219300T2 (de) Halbleiteranordnungen mit graben-gateelektrode und verfahren zu deren herstellung
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102004036330A1 (de) Integriertes Fet- und Schottky-Bauelement
AT505176A2 (de) Grabenfeldplattenabschluss für leistungsvorrichtungen
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE10393858T5 (de) Integrierte Schaltkreisstruktur mit verbesserter LDMOS-Gestaltung
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102004024885B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0853819A1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE10261600B4 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20110917

R071 Expiry of right