AT505176A2 - Grabenfeldplattenabschluss für leistungsvorrichtungen - Google Patents
Grabenfeldplattenabschluss für leistungsvorrichtungen Download PDFInfo
- Publication number
- AT505176A2 AT505176A2 AT0952906A AT95292006A AT505176A2 AT 505176 A2 AT505176 A2 AT 505176A2 AT 0952906 A AT0952906 A AT 0952906A AT 95292006 A AT95292006 A AT 95292006A AT 505176 A2 AT505176 A2 AT 505176A2
- Authority
- AT
- Austria
- Prior art keywords
- silicon region
- region
- power device
- semiconductor power
- silicon
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 116
- 229910052710 silicon Inorganic materials 0.000 claims description 115
- 239000010703 silicon Substances 0.000 claims description 115
- 239000004065 semiconductor Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 4
- 230000000278 osteoconductive effect Effects 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 238000007667 floating Methods 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
V-1
Grabenfeldplattenabschluss für Leistungsvorrichtungen Querverweis auf verwandte Anmeldungen 5 Die US-Anmeldung Nr. 11/026,276, eingereicht am 29. Dezember 2004, ist hier für alle
Zwecke in ihrer Gesamtheit durch Bezugnahme mit aufgenommen.
Hintergrund der Erfindung 10 Es besteht weiterhin ein wachsender Bedarf an Halbleiter-Leistungsschaltvorrichtungen, d. h.
Vorrichtungen, die bei hohen Spannungen große Ströme leiten können. Solche Vorrichtungen enthalten Bipolar- und Feldeffekttransistoren einschließlich z.B. des Isolierschicht-Feldeffekttransistors (IGBT) und des Metalloxidhalbleiter-Feldeffekttransistors (MOSFET). Ungeachtet wesentlicher Fortschritte in den Leistungsvorrichtungstechnologien bleibt ein Bedarf an Vorrichtungen 15 mit noch höherer Leistung und an noch kostengünstigeren Vorrichtungen. Zum Beispiel ist es erwünscht, die Stromdichte in Bezug auf die Gesamtchipfläche einer Vorrichtung weiter zu erhöhen. Einer der begrenzenden Faktoren zu höheren Strombelastbarkeiten ist die Durchschlagspannung, insbesondere in dem Kantenabschlussgebiet. Da Halbleiterübergänge Krümmungen enthalten, werden verschiedene Techniken genutzt, um die andernfalls hohen Konzentrationen elektrischer Feldlinien zu 20 vermeiden. Herkömmlich werden im Leistungsvorrichtungsentwurf entlang der Außenperipherie der Vorrichtung Kantenabschlussstrukturen aufgenommen, um sicherzustellen, dass die Durchschlagspannung in diesem Gebiet der Vorrichtung nicht mehr niedriger als in dem aktiven Gebiet der Vorrichtung ist
In Fig. 1A-1C sind drei Beispiele herkömmlicher Abschlussstrukturen gezeigt Fig. 1A zeigt 25 eine vereinfachte Querschnittsansicht eines Abschlussgebiets mit mehreren schwebenden P-Ringen 108. Das P-Difiusionsgebiet 106 repräsentiert die letzte Sperrdiffusion des aktiven Gebiets. Die schwebenden P-Ringe 108 helfen dadurch, dass sie die elektrischen Felder auf gleichförmige Weise verteilen, im dem Peripheriegebiet eine höhere Durchschlagspannung zu erreichen. In Fig. 1B ist eine planare Feldplatte 112 elektrisch an das letzte Sperrdifliisionsgebiet 106 des aktiven Gebiets gebunden 30 und somit auf dasselbe Potential vorgespannt. Die Feldplatte 112 verbessert ähnlich den P-Ringen 108 in Fig. 1A durch gleichförmiges Verteilen der Felder die Peripheriedurchschlagspannung. Eine noch höhere Peripheriedurchschlagspannung wird durch Kombinieren der Techniken in Fig. 1A und 1B wie in Fig. IC gezeigt erhalten. In Fig. IC sind schwebende P-Ringe 108 mit planaren Feldplatten 112 2 kombiniert, um eine noch gleichförmigere Verteilung der elektrischen Felder in dem Abschlussgebiet zu erreichen.
Allerdings belegen die Diffusionsringe und die planaren Feldplatten verhältnismäßig große Flächen des Chips und erfordern zusätzliche Maskierungs- und Verarbeitungsschritte, was somit zu 5 erhöhten Kosten fuhrt. Dementsprechend besteht ein Bedarf an kostengünstigen Abschlusstechmken, durch die mit minimaler oder keiner Zunahmen der Prozesskomplexität und minimalem Siliciumflächenverbrauch eine hohe Durchschlagspannung erreicht wird.
Kurzzusammenfassung der Erfindung 10
In Übereinstimmung mit einer Ausführungsform der Erfindung enthält eine Halbeiterleistungsvorrichtung ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbeitervorrichtung in einen leitenden Zustand vorgespannt ist, und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets. Ein erstes Siliciumgebiet eines ersten Leitungstyps verläuft in einem 15 zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe, wobei das erste und das zweite Siliciumgebiet dazwischen einen PN-Übergang bilden. In dem Abschluss ist wenigstens ein Abschlussgraben ausgebildet Der Abschlussgraben verläuft in das zweite Siliciumgebiet und ist seitlich von dem ersten Siliciumgebiet beabstandet Die Seitenwände und die Unterseite des Abschlussgrabens sind mit einer Isolierschicht überzogen. Den Abschlussgraben füllt wenigstens 2 0 teilweise eine leitende Elektrode.
In einer Ausfuhrungsform füllt die leitende Elektrode den Abschlussgraben vollständig und verläuft in der Weise aus dem Abschlussgraben heraus, dass sie mit einer Oberfläche des zweiten Siliciumgebiets in Kontakt steht.
In einer weiteren Ausführungsform ist die leitende Elektrode in dem Abschlussgraben vertieft 25 und vollständig von dem zweiten Siliciumgebiet isoliert, wobei eine Verdrahtungsschicht die leitende Elektrode mit dem ersten Siliciumgebiet elektrisch verbindet.
In Übereinstimmung mit einer weiteren Ausfuhrungsform der Erfindung enthält eine Halbleiterleistungsvorrichtung ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbleitervorrichtung in einen leitenden Zustand vorgespannt ist, und ein Abschlussgebiet entlang 30 einer Peripherie des aktiven Gebiets. Ein erstes Siliciumgebiet eines ersten Leitungstyps verläuft in einem zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe, wobei das erste und das zweite Siliciumgebiet dazwischen einen PN-Übergang bilden. Das zweite Siliciumgebiet weist einen vertieften Abschnitt auf, der bis unter die erste Tiefe und bis zu einem Rand eines Chipgehäuses
• · · ·' 3' der Halbleiterleistungsvomchtung hinaus verläuft Der vertiefte Abschnitt bildet eine vertikale Wand, an der das erste Siliciumgebiet abschließt. Eine erste leitende Elektrode verläuft in den vertieften Abschnitt und ist von dem zweiten Siliciumgebiet isoliert.
In einer Ausführungsform verläuft die erste leitende Elektrode aus dem vertieften Abschnitt 5 heraus, um mit einer Oberfläche des ersten Siliciumgebiets direkt in Kontakt zu stehen.
In einer weiteren Ausführungsform ist die erste leitende Elektrode sowohl von dem rasten als auch von dem zweiten Siliciumgebiet durch eine Isolierschicht vollständig isoliert, wobei eine Zwischenschicht die erste leitende Elektrode mit dem ersten Siliciumgebiet elektrisch verbindet
In einer weiteren Ausführungsform ist in dem Abschlussgebiet ein Abschlussgraben so 10 ausgebildet, dass der Abschlussgraben in das erste Siliciumgebiet verläuft und seitlich von der vertikalen Wand beabstandet ist. Die Seitenwände und die Unterseite des Abschlussgrabens sind mit einer Isolierschicht überzogen, und eine zweite leitende Elektrode füllt den Abschlussgraben wenigstens teilweise.
In Übereinstimmung mit einer abermals weiteren Ausfuhrungsform der Erfindung enthält eine 15 Halbleiterleistungsvomchtung ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbeitervorrichtung in einen leitenden Zustand vorgespannt ist, und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets. Die Halbeitervorrichtung wird wie folgt ausgebildet. Es wird ein erstes Siliciumgebiet eines ersten Leitungstyps ausgebildet, das in einem zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe verläuft, wobei das erste und das zweite Siliciumgebiet 20 dazwischen einen PN-Übergang bilden. In dem Abschlussgebiet wird wenigstens ein Abschlussgraben ausgebildet, wobei der wenigstens eine Abschlussgraben in das zweite Siliciumgebiet verläuft und seitlich von dem ersten Siliciumgebiet beabstandet ist. Es wird eine Isolierschicht ausgebildet, mit der die Seitenwände und die Unterseite des wenigstens einen Abschlussgrabens überzogen werden, und es wird eine leitende Elektrode ausgebildet, die den wenigstens einen Abschlussgraben wenigstens 25 teilweise füllt.
In Übereinstimmung mit einer abermals weiteren Ausfuhrungsform der Erfindung enthält eine Halbleiterleistungsvorrichtung ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbleitervorrichtung in einen leitenden Zustand vorgespannt ist, und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets. Die Halbleitervorrichtung wird wie folgt ausgebildet. Es wird ein 30 erstes Siliciumgebiet eines ersten Leitungstyps ausgebildet, das in einem zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe verläuft, wobei das erste und das zweite Siliciumgebiet dazwischen einen PN-Übergang bilden. Ein Abschnitt des zweiten Siliciumgebiets ist bis unter die erste Tiefe so vertieft, dass der vertiefte Abschnitt bis zu einer Kante eines Chips hinaus verläuft, in ····· · ♦ · · · • · · · ·♦· ♦· ··· · • ·· ·· ·· ·· · · • · · ·· ·· · · ·· β· 4............ dem die Halbleiterleistungsvorrichtung untergebracht ist, wobei der vertiefte Abschnitt eine vertikale Wand bildet, bei der das erste Siliciumgebiet abschließt. Es wird eine erste leitende Elektrode ausgebildet, die bis in den vertieften Abschnitt verläuft und von dem zweiten Siliciumgebiet isoliert ist.
Die folgende ausführliche Beschreibung und die beigefugten Zeichnungen schaffen ein besseres 5 Verständnis des Wesens und der Vorteile der vorliegenden Erfindung.
Kurzbeschreibung der Zeichnungen
Fig. 1A-1C zeigen vereinfachte Querschnittsansichten dreier herkömmlicher Abschlussstrukturen;
Fig. 2-9 zeigen vereinfachte Querschnittsansichten verschiedener Grabenfeldplalten-10 Abschlussstrukturen in Übereinstimmung mit Ausfuhrungsformen der Erfindung; und
Fig. 10 und 11 zeigen Simulationsergebnisse für zwei verschiedene Grabenfeldplatten-Abschlussstrukturen.
Ausführliche Beschreibung der Erfindung
In Übereinstimmung mit der Erfindung können verschiedene hier offenbarte kostengünstige 15 Abschlusstechniken in verschiedene Typen von Leistungsvomchtungen aufgenommen werden, die sich besonders gut mit der Graben-Gate-FET- oder Trench-Gate-FET-Technologie integrieren.
Fig. 2 ist eine vereinfachte Querschnittsansicht, die eine Abschlusstechnik in Übereinstimmung mit einer Ausführungsform der Erfindung veranschaulicht. Eine N-Epitaxieschicht 204 verläuft über einem N-Substrat 202. Eine Grabenfeldplattenstruktur 207 verläuft in die Epitaxieschicht 204 und 20 umgibt den aktiven Bereich des Chips. Ein P-Diflusionsgebiet 206 repräsentiert die letzte Sperrdiffusion des aktiven Gebiets des Chips. Die Grabenfeldplatte 207 enthält eine Isolierschicht 208 (die z. B. ein Oxid umfasst), mit der die Grabenseitenwände und die Grabenunterseite überzogen sind. Ferner enthält die Feldplatte 207 eine P-Elektrode 210 (die z. B. Polysilicium oder aufgewachsenes Silicium umfasst), die den Graben füllt und aus dem Graben verläuft, damit sie mit den an den Graben 25 angrenzenden Oberflächengebieten 212 der Epitaxieschicht 204 eiddrisch in Kontakt steht. Im Allgemeinen muss die Elektrode 210 von einem Leitungstyp sein, der entgegengesetzt zu dem des Siliciumgebiets ist, mit dem sie in Kontakt steht, sodass sich die Elektrode 210 selbst Vorspannen kann. Auf diese Weise verteilt die Grabenfeldplatte 207 während des Vorrichtungsbetriebs die elektrischen Felder effektiver und erreicht somit eine hohe Durchschlagspannung. 30 In einer Ausführungsform flankieren jede Seite der Grabenfeldplatte 207 stark dotierte N-
Gebiete, um einen besseren Kontakt zwischen der Elektrode 210 und der N-Epitaxieschicht 204 bereitzustellen. Während Fig. 2 die Grabenfeldplatte 207 zeigt, die tiefer als die P-Übergänge 206 verläuft, ist die Erfindung darauf nicht beschränkt. Faktoren, die die optimale Tiefe der ·· ·· ·· #· • • • • • • • • • • ··· ·· • • • · • · • • • • • • · • ·· • · ·· ·· ·· • · ··· • · · • · · ·· ····
Grabenfeldplatte 207 bestimmen, enthalten die Dicke der dielektrischen Schicht 208 und den Abstand zwischen dem Graben 207 und dem P-Gebiet 206.
In einer Ausführungsform wird die Grabenfeldplatte 207 wie folgt ausgebildet. In einer Epitaxieschicht 204 wird unter Verwendung herkömmlicher Siliciumätztechniken ein Abschlussgraben ausgebildet, der ein aktives Gebiet einer Leistungsvorrichtung umgibt Der Graben wird entlang seiner Seitenwände und seiner Unterseite unter Verwendung bekannter Techniken mit einer Isolierschicht 208 überzogen. Unter Verwendung herkömmlicher Photolithographie- und Verarbeitungsschritte wird eine Elektrode 210 des entgegengesetzten Leitungstyps zu dem der Epitaxieschicht so ausgebildet dass die Elektrode 210 den Graben füllt und daraus hinaus verläuft, damit sie mit den angrenzenden Oberflächengebieten der Epitaxieschicht elektrisch in Kontakt steht In einer Ausführungsform umfasst die Elektrode 210 P-Polysilicium, das unter Verwendung herkömmlicher Poly-Ablagerungstechniken ausgebildet wird. In einer weiteren Ausführungsform wird die Elektrode 210 unter Verwendung herkömmlicher selektiver Aufwachstechniken (SEG-Techniken) ausgebildet
Wie zu sehen ist weist die Grabenfeldplatte 207 eine einfache Form auf und verbraucht weit weniger Siliciumfläche als die herkömmlichen schwebenden Ringe und die herkömmliche planare Feldplatte, die in Fig. 1A-1C gezeigt sind. In einer Ausführungsform ist die Abschlusstechnik in Fig. 2 in einen herkömmlichen Trench-Gate-MOSFET aufgenommen. In dieser Ausfuhrungsform werden zum Ausbilden der Grabenfeldplatte 207 viele derselben Photolithographie- und Verarbeitungsschritte wie zum Ausbilden der Trench-Gate-Strukturen in dem aktiven Gebiet verwendet. Somit wird eine hocheffektive Abschlussstruktur gebildet die minimale Siliciumfläche verbraucht und minimalen Einfluss auf den Bearbeitungsprozess hat.
Fig. 3 veranschaulicht eine Änderung der Ausführungsform aus Fig. 2, in der mehrere Grabenfeldplatten 307 verwendet sind, damit sich das Verarmungsgebiet weiter von der Transistoroberfläche weg erstreckt Somit wird eine noch höhere Durchschlagspannung erhalten. Obgleich nur zwei Grabenfeldplatten gezeigt sind, können mehrere Grabenfeldplattenabschlüsse verwendet werden.
Fig. 4 zeigt eine vereinfachte Querschnittsansicht einer weiteren Grabenfeldplatten-Abschlussstruktur 409, in der ein Abschnitt der Epitaxieschicht 406 so entfernt ist, dass das P-Gebiet 406 bei einer im Wesentlichen vertikal verlaufenden Wand abschließt Die Krümmung des P-Gebiets wie z. B. in der P-Diffiision 306 in Fig. 3 ist vorteilhaft beseitigt Wie gezeigt ist verläuft der im Ergebnis des Siliciumätzens ausgebildete Graben bis in die Gasse (die Gebiete, die angrenzende Chips auf einem Wafer trennen), obgleich er ebenfalls so ausgebildet werden kann, dass er abschließt bevor ·· • · ·· ·· ·· • ♦·· ·· ··· • · · · · · · « • · ♦ ·* ·· ' ·· ·· ·· ·· ·· • · ··♦· er die Gasse erreicht Eine Grabenfeldplattenelektrode 410 verläuft teilweise über dem P-Gebiet 406 und steht elektrisch mit ihm in Kontakt Die Feldplattenelektrode 410 verläuft weiter vertikal entlang der Seitenwand des schwebenden Gebiets 406 und horizontal über der vertieften Oberfläche der Epitaxieschicht 404. Eine dielektrische Schicht 408 (die z.B. ein Oxid umfasst) isoliert die Feldplattenelektrode 410 von der Epitaxieschicht 404.
In einer Ausführungsform wird die Grabenfeldplattenstruktur 409 in Fig. 4 wie folgt ausgebildet Nachdem in einer Epitaxieschicht 404 unter Verwendung herkömmlichen Implantations· /Drive-in-Techniken das P-Gebiet 406 ausgebildet worden ist, wird ein Außenabschnitt der Epitaxieschicht 404, der das aktive Gebiet umgibt, unter Verwendung herkömmlicher Photolithographie- und Siliciumätztechniken bis unter die Tiefe des P-Gebiets 406 vertieft. Daraufhin wird unter Verwendung bekannter Techniken die Isolierschicht 408 ausgebildet. Daraufhin wird unter Verwendung herkömmlicher Photolithographie- und Verarbeitungsschritte die Elektrode 410 so ausgebildet, dass die Elektrode 410 teilweise über den P-Gebieten 406 verläuft und elektrisch mit ihnen in Kontakt steht, entlang der Seitenwand des P-Gebiets 406 hinabsteigt und über der vertieften Oberfläche der Epitaxieschicht 404 verläuft.
In einer Ausführungsform umfasst die Elektrode 410 stark dotiertes Polysilicium oder aufgewachsenes Silicium. In einer weiteren Ausführungsform wird vor Ausbilden der Elektrode 410 im P-Gebiet 406 an der Grenzfläche zwischen dem P-Gebiet 406 und der Feldplattenelektrode 410 ein stark dotiertes P-Difftisionsgebiet so ausgebildet, dass der Kontaktwiderstand zwischen dem P-Gebiet 406 und der Elektrode 410 abgesenkt wird. In einer weiteren Ausfuhrungsform kann das P-Gebiet 406 ein schwebendes Gebiet sein, wodurch ermöglicht wird, dass sich die Elektrode 410 selbst vorspannt. In dieser Ausführungsform müssen die Elektrode 410 und das Gebiet 406 vom entgegengesetzten Leitungstyp sein. In einer abermals weiteren Ausführungsform braucht das Diffusionsgebiet 406, da die Krümmung des P-Difiusionsgebiets 406 beseitigt ist, nicht zu schweben und kann stattdessen ein erweiterter Abschnitt des äußeren P-Wandgebiets des aktiven Bereichs sein.
Fig. 5 veranschaulicht eine Ausführungsform, in der die von Fig. 2 und 4 gezeigten Grabenfeldplatten-Abschlusstechniken kombiniert sind, um eine noch höhere Durchschlagspannung zu erhalten. Wie in Fig. 5 gezeigt ist, verläuft eine erste Grabenfeldplatte 507 (mit einer ähnlichen Struktur wie jene in den Fig. 2-3) über dem P-Gebiet 506. Die Elektrode 510A, die den Graben füllt, verläuft aus dem Graben heraus, damit sie mit dem P-Gebiet 506 in Kontakt steht. Eine zweite Grabenfeldplatte 509, die rechts von der ersten Feldplatte 507 ausgebildet ist, besitzt eine ähnliche Struktur wie die in Fig. 4. Wie in den vorherigen Ausführungsformen können an der Grenzfläche zwischen dem P-Gebiet 406 und jeder der Feldplattenelektroden 510A und 510B zur Verringerung des ····· · · · · · • · · · ··· ·· ··· · • ·· ·· ·· ·· · · • · · ·· ·· ·· · · *' 7*........
Kontaktwiderstands stark dotierte P-Diffusionsgebiete ausgebildet sein. In einer Ausfuhrungsform ist die Abschlussstruktur in Fig. 5 so geändert, dass über dem P-Gebiet 506 mehrere Grabenfeldplattenstrukturen 507 verlaufen. Die P-Gebiete 506 können schweben gelassen oder vorgespannt sein und die Elektroden 510A, 510B können je nachdem, ob die P-Gebiete 506 5 vorgespannt sind oder nicht und je nach anderen Faktoren, N- oder P-dotiert sein.
Fig. 6 zeigt eine vereinfachte Querschnittsansicht einer Abschlussstruktur in Übereinstimmung mit einer weiteren Ausfuhrungsform der Erfindung. Eine P-Diffusion 606, die in einer Epitaxieschicht 604 ausgebildet ist, ist mit einer Elektrode 610 einer Grabenfeldplattenstruktur 607, die ebenfalls in der Epitaxieschicht 604 ausgebildet ist, elektrisch verbunden. Die Feldplattenstruktur 607 enthält einen 10 Graben mit einer Isolierschicht (die z. B. ein Oxid umfasst), mit der die Grabenwände und die Grabenunterseite überzogen ist. Eine N- oder P-Elektrode 608 (die z. B. Polysilicium umfasst) füllt den Graben teilweise. Eine Verdrahtung 614 verbindet elektrisch die Elektrode 608 mit dem P-Gebiet 606. Die Verdrahtung 614 kann ein Metall und/oder dotiertes Polysilicium umfassen. Eine dielektrische Schicht 612 bildet eine Kontaktöflhung, durch die der Leiter 614 mit der 15 Grabenelektrode 610 in Kontakt steht, und dient außerdem zum Isolieren des Leiters 614 von der Epitaxieschicht 604. ln einer Ausführungsform ist im P-Gebiet 606 an der Grenzfläche zwischen dem P-Gebiet 606 und der Verdrahtung 614 zur Verringerung des Kontaktwiderstands ein stark dotiertes P-Gebiet ausgebildet. In einer weiteren Ausführungsform können in der Epitaxieschicht 604 mehrere Grabenfeldplattenstrukturen 607 ausgebildet sein, um die Abschlusssperrfähigkeit weiter zu 20 verbessern.
In einer Ausfuhrungsform wird die Grabenfeldplatte 607 wie folgt ausgebildet. In der Epitaxieschicht 604 wird unter Verwendung herkömmlicher Siliciumätztechniken ein Abschlussgraben ausgebildet, der ein aktives Gebiet einer Leistungsvorrichtung umgibt. Der Abschlussgraben wird entlang seiner Seitenwände und seiner Unterseite unter Verwendung bekannter 25 Techniken mit einer Isolierschicht 608 überzogen. In dem Graben wird unter Verwendung herkömmlicher Photolithographie- und Verarbeitungsschritte vertieftes Polysilicium 610 ausgebildet. Unter Verwendung bekannter Techniken wird eine dielektrische Schicht 612 so ausgebildet, dass sie über dem vertieften Polysilicium 610 eine Kontaktöfiftung definiert. Daraufhin wird unter Verwendung herkömmlicher Verfahren eine Metallkontaktschicht so ausgebildet, dass sie durch die 30 Kontaktöfiftung mit dem Polysilicium 610 in Kontakt steht und dass sie mit dem schwebenden Gebiet 606 in Kontakt steht.
In einer weiteren Ausfuhrungsform ist die Abschlussstruktur 607 vorteilhaft in eine Trench-Gate-Leistungs-MOSFET-Vorrichtung integriert. Da die Abschlussstruktur 607 größtenteils ähnlich
·· ·· • · • • • • • · • · ··· ·· • · • · • · • • · • • • · • ·· ·· ·· ·« ·· • · ··· ♦ · « • · ♦ ·· ·· wie das vertiefte Trench-Gate in dem aktiven Bereich der Vorrichtung strukturiert ist, können zum Ausbilden der Abschlussstruktur 607 dieselben Verarbeitungsschritte wie zum Ausbilden der Gate-Gräben in dem aktiven Gebiet verwendet werden Da die Abschlussstruktur 607 weit weniger Siliciumfläche als Techniken des Standes der Technik belegt und wenig bis keine zusätzlichen Verarbeitungsschritte hinzufügt, ist sie sehr kostengünstig. Wie in früheren Ausführungsformen kann das P-Gebiet 606 schweben gelassen oder vorgespannt sein und kann die Elektrode 610 je nachdem, ob das P-Gebiet 606 vorgespannt ist oder nicht und je nach anderen Faktoren, N- oder P-dotiert sein.
Fig. 7 zeigt eine vereinfachte Querschnittsansicht einer abermals weiteren Grabenfeldplatten-Abschlussstruktur 709 in Übereinstimmung mit einer Ausfuhrungsform der Erfindung. Ähnlich der Ausführungsform aus Fig. 4 ist ein Abschnitt der Epitaxieschicht 704 so vertieft, dass das P-Gebiet 706 bei einer im Wesentlichen vertikal verlaufenden Wand abschließt, sodass die Krümmung des letzteren Diffusionsgebiets beseitigt ist. Abgesehen davon, dass die dielektrische Schicht 708 in Fig. 7 unter dem über dem P-Gebiet 706 hängenden Abschnitt der Elektrode 710 verläuft, besitzt die Grabenfeldplattenelektrode 710 ebenfalls eine ähnliche Struktur wie die Elektrode 410 in Fig. 4. Somit isoliert die Isolierschicht 708 die Elektrode 710 vollständig vom P-Gebiet 706, wobei aber die Verdrahtung 714 verwendet ist, um das P-Gebiet 706 mit der Elektrode 710 elektrisch zu verbinden. Die dielektrische Schicht 712 bildet eine Kontaktöffiiung, durch die der Leiter 714 mit dem Leiter 710 in Kontakt steht. Diese Ausfuhrungsform erreicht einen besseren elektrischen Kontakt zwischen der Grabenfeldplattenelektrode und dem P-Gebiet als die in Fig. 4 gezeigte Ausführungsform.
Abgesehen davon, dass die dielektrische Schicht 708 so ausgebildet werden muss, dass sie unter dem Abschnitt der Elektrode 710 verläuft, der über dem P-Gebiet 706 hängt, kann die Grabenfeldplattenstruktur 709 unter Verwendung derselben oben in Verbindung mit der Ausführungsform aus Fig. 4 beschriebenen Prozessschritte ausgebildet werden. Zusätzliche Verarbeitungsschlitte sind erforderlich, um die dielektrische Schicht 712 so auszubilden, dass sie über der Elektrode 610 eine Kontaktöffiiung definiert, und um daraufhin unter Verwendung bekannter Techniken eine Metallkontaktschicht 714 auszubilden, damit sie über die Kontaktöffiiung mit der Elektrode 710 in Kontakt steht und mit dem P-Gebiet 706 in Kontakt steht
In einer Ausfuhrungsform wird vor Ausbilden der Metallschicht 710 im schwebenden P-Gebiet 706 an der Grenzfläche zwischen dem schwebenden Gebiet 706 und der Metallschicht 710 ein stark dotiertes P-Diffiisionsgebiet so ausgebildet, dass ein niedrigerer Kontaktwiderstand erhalten wird. In einer weiteren Ausführungsform kann das P-Gebiet 706 ein schwebendes Gebiet sein, wodurch ermöglicht wird, dass sich die Elektrode 710 selbst vorspannt. In dieser Ausführungsform müssen die Elektrode 710 und das Gebiet 706 vom entgegengesetzten Leitungstyp sein. In einer abermals
····· ··· ·· • · · · ··· ·· ··· · 9 ·· ·· · · ·· · · • ·· ·· ·· ·· ·· " 9............ weiteren Ausführungsform braucht das Diflusionsgebiet 706, da die Krümmung des P-
Difiusionsgebiets 706 beseitigt ist, nicht zu schweben und kann stattdessen ein erweiterter Abschnitt des äußeren P-Wandgebiets des aktiven Bereichs sein.
Fig. 8 veranschaulicht eine Ausfuhrungsform, in der die von Fig. 6 und 7 gezeigten 5 Grabenfeldplatten-Abschlusstechniken kombiniert sind, um eine noch höhere Durchschlagspannung zu erhalten. Wie in Fig. 8 gezeigt ist, verläuft eine erste Grabenfeldplatte 807 (mit einer ähnlichen Struktur wie der in Fig. 6) über dem P-Gebiet 806. Die in dem Graben vertiefte Elektrode 810A ist über eine Verdrahtung 814A mit dem P-Gebiet 806 elektrisch verbunden. Eine zweite
Grabenfeldplatte 809, die rechts von der ersten Feldplatte 807 ausgebildet ist, besitzt eine ähnliche 10 Struktur wie die in Fig. 7. Wie in vorherigen Ausführungsformen können in den P-Gebieten 806 an der Grenzfläche zwischen den P-Gebieten 806 und jeder der Verdrahtungen 814A und 814B zur Verringerung des Kontaktwiderstands stark dotierte P-Diffusionsgebiete ausgebildet sein. In einer Ausführungsform ist die Abschlussstruktur aus Fig. 8 so geändert, dass durch das schwebende P-Gebiet 806 mehrere Grabenfeldplattenstrukturen 807 verlaufen. Die P-Gebiete 806 können schweben 15 gelassen oder vorgespannt sein und die Elektroden 810A, 81 OB können je nachdem, ob die P-Gebiete 806 vorgespannt sind oder nicht und je nach anderen Faktoren, N- oder P-dotiert sein.
Fig. 9 zeigt eine abermals weitere Abschlussstruktur 909, die abgesehen davon, dass die Isolierschicht 912 dicker als die Isolierschicht 408 in Fig. 4 ist und dass der Leiter 910 im Gegensatz zu Polysilicium oder SEG wie in Fig. 4 aus Metall ist, ähnlich der in der Ausfuhrungsform in Fig. 4 ist 20 Wie in der Ausführungsform in Fig. 4 ist ein Abschnitt der Epitaxieschicht 906 so vertieft, dass das P-Gebiet 906 in ein» im Wesentlichen vertikal verlaufenden Wand abgeschlossen ist Das vertiefte Silicium bildet einen Graben, der bis zu der Gasse hinaus verläuft. Die Metallschicht 910 steht mit einer oberen Oberfläche des P-Gebiets 906 elektrisch in Kontakt und verläuft außerdem in die Siliciumvertiefung und dient somit als eine Feldplatte. 25 In einer Ausführungsform wird die Grabenfeldplattenstruktur 909 wie folgt ausgebildet Nach
Ausbilden des P-Gebiets 906 in der Epitaxieschicht 904 wird ein Abschnitt der Epitaxieschicht 904, der das aktive Gebiet umgibt, unter Verwendung herkömmlicher Implantations-/Drive-in-Techniken unter Verwendung herkömmlicher Photolithographie- und Silidumätztechniken bis unter die Tiefe des P-Gebiets 906 vertieft Daraufhin wird unter Verwendung bekannter Techniken die Isolierschicht 912 30 ausgebildet. Daraufhin wird unter Verwendung herkömmlicher Photolithographie- und Verarbeitungsschritte die Metallschicht 910 so ausgebildet, dass die Metallschicht 910 über den P-Gebieten 906 verläuft und mit ihnen in Kontakt steht, absteigt und über dem vertieften Abschnitt der Epitaxieschicht 904 verläuft ·· ·· Μ ft · · • ··· ft · · · · « ft · · ·· ·· ·· ·· ·· ♦ ♦ ··· 10
In einer Ausführungsform wird vor Ausbilden der Elektrode 910 im schwebenden P-Gebiet 906 an der Grenzfläche zwischen dem schwebenden Gebiet 906 und der Feldplattenelektrode 910 ein stark dotiertes P-Diffusionsgebiet ausgebildet, um einen niedrigeren Kontaktwiderstand zu erhalten. In einer weiteren Ausführungsform kann das P-Gebiet 906 ein schwebendes Gebiet sein, wodurch ermöglicht wird, dass sich die Feldplatte 910 selbst vorspannt. In dieser Ausführungsform müssen die Elektrode 910 und das Gebiet 906 vom entgegengesetzten Leitungstyp sein. In einer abermals weiteren Ausführungsform braucht das Diflusionsgebiet 906, da die Krümmung des P-Diflusionsgebiets 906 beseitigt ist, nicht schwebend zu sein und kann stattdessen ein erweiterter Abschnitt des äußeren P-Wandgebiets des aktiven Bereichs sein.
Fig. 10 zeigt ein Simulationsergebnis eines mehrfach P-dotierten Polysiliciumgrabenfeldplatten-Entwurfs mit einer ähnlichen Struktur wie die in Fig. 3 gezeigte Ausführungsform. Die verschiedenen Schattierungen der Feldlinien 1002 repräsentieren die Potentialverteilung, wobei dunklere Linien höhere Potentiale repräsentieren. Der Spannungswert innerhalb jeder der drei Grabenfeldplatten repräsentiert die durch die jeweiligen Feldplattenelektroden erlangte Spannung. Wie zu sehen ist, wirken die Grabenfeldplatten 1007 so, dass sie die Potentiallinien 1002 verteilen und somit ein gleichförmigeres Feld in der Vorrichtung erreichen, ohne ein wesentliche Belastung an den dielektrischen Schichten in der Abschlussstruktur zu erzeugen.
Fig. 11 zeigt ein weiteres Simulationsergebnis für eine Grabenfeldplattenstruktur, die ähnlich der in Fig. 7 gezeigten Ausführungsform ist Ein P-Gebiet 1106 endet ähnlich der Ausführungsform in Fig. 7 in einer vertikal verlaufenden Wand, eine Polysiliciumelektrode 1110 verläuft über dem P-Gebiet und in die Siliciumvertiefung und eine Metallschicht 1114 verbindet elektrisch das P-Gebiet 1106 mit der Polysiliciumelektrode 1110. Auf der linken Seite von Fig. 11 ist eine aktive Zelle (die letzte in der Anordnung) gezeigt. Wie gezeigt ist, wirkt die Grabenfeldplattenstruktur in Fig. 11 so, dass sie die Potentiallinien 1102 gleichförmig verteilt und damit ein gleichförmigeres elektrisches Feld erreicht, ohne irgendeine wesentliche Belastung an den dielektrischen Schichten in dar Abschlussstruktur zu erzeugen.
Eine oder mehrere der oben beschriebenen verschiedenen Grabenabschlussstrukturen und der Verfahren zu deren Ausbildung sowie irgendwelche offensichtlichen Änderungen davon können vorteilhaft mit irgendeinem der Trench-Gate-Feldeffekttransistoren und der Verfahren zu deren Ausbildung in der oben erwähnten gemeinsam übertragenen US-Patentanmeldung Nr. 11/026,276, eingereicht am 29. Dezember 2004, kombiniert werden, um auf kostengünstige Weise hochkompakte Leistungsvorrichtungen mit besseren Durchschlagspannungscharakteristiken auszubilden.
Obgleich die vorliegende Erfindung besonders anhand beispielhafter Ausführungsformen davon 4· 44 ·« 44 • • • • • • • • • 4 ··· 4· « · • · • · • «9 4 • • • · • 44 ·· ·· ·· ·» • · • 4 4 • · · • 4 ·· ·· ·· ·· 11 • 4 • ·
MM gezeigt und beschrieben worden ist, ist für den Durchschnittsfachmann auf dem Gebiet selbstverständlich, dass verschiedene Änderungen in Bezug auf Form und Einzelheiten vorgenommen werden können, ohne von dem wie in den folgenden Ansprüchen definierten Erfindungsgedanken und Umfang der Erfindung abzuweichen.
Claims (44)
- Patentansprüche: 1. Halbleiterleistungsvorrichtung, die umfasst: ein aktives Gebiet, das so konfiguriert, dass es Strom leitet, wenn die 5 Halbleitervorrichtung in einen leitenden Zustand vorgespannt ist; und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets, wobei das Abschlussgebiet umfasst: ein erstes Siliciumgebiet eines ersten Leitungstyps, das in einem zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe verläuft, wobei das erste und das 10 zweite Siliciumgebiet dazwischen einen FN-Übergang bilden; einen ersten Abschlussgraben, der in das zweite Siliciumgebiet verläuft und seitlich von dem ersten Siliciumgebiet beabstandet ist; eine Isolierschicht, mit der die Seitenwände und die Unterseite des ersten Abschlussgrabens überzogen sind; und 15 eine leitende Elektrode, die den ersten Abschlussgraben wenigstens teilweise füllt.
- 2. Halbleiterleistungsvorrichtung nach Anspruch 1, bei der die leitende Elektrode so konfiguriert ist, dass sie eine Feldplatte bildet, die das elektrische Feld in dem zweiten Siliciumgebiet auf eine im Wesentlichen gleichförmige Weise verteilt, wenn der PN-Übergang in Sperrrichtung betrieben wird.
- 3. Halbleiterleistungsvorrichtung nach Anspruch 1, bei der die leitende Elektrode den ersten Abschlussgraben vollständig füllt und aus dem ersten Abschlussgraben hinaus verläuft, damit sie mit einer Oberfläche des zweiten Siliciumgebiets elektrisch in Kontakt steht.
- 4. Halbleiterleistungsvorrichtung nach Anspruch 3, bei der die leitende Elektrode und das zweite Siliciumgebiet vom entgegengesetzten Leitungstyp sind.
- 5. Halbleiterleistungsvorrichtung nach Anspruch 3, die ferner ein stark dotiertes Siliciumgebiet des zweiten Leitungstyps umfasst, das in das zweite Siliciumgebiet verläuft und so konfiguriert ist, dass es einen Kontaktwiderstand des Kontakts zwischen der Leitungselektrode und dem zweiten Siliciumgebiet verringert
- 6. Halbleiterleistungsvorrichtung nach Anspruch 1, bei der die leitende Elektrode in dem 30 ersten Abschlussgraben vertieft und vollständig von dem zweiten Siliciumgebiet isoliert ist und eine Verdrahtungsschicht die leitende Elektrode mit dem ersten Siliciumgebiet elektrisch verbindet.
- 7. Halbleiterleistungsvorrichtung nach Anspruch 6, bei der das erste Siliciumgebiet während des Betriebs elektrisch nicht vorgespannt ist, sodass es schwebt. • · · · ··· ····· · • · » ·· ·· ·· · · • · · ·· · t ·· ·· ·· ·· ·· ·· ····
- 8. Halbleitervorrichtung nach Anspruch 6, bei der die Halbleitervorrichtung ein MOSFET mit einer Drain-Elektrode und mit einer Source-Elektrode ist, wobei das erste Siliciumgebiet mit dem Source-Anschluss elektrisch verbunden ist.
- 9. Halbleiterleistungsvorrichtung nach Anspruch 6, die ferner ein stark dotiertes 5 Siliciumgebiet des ersten Leitungstyps umfasst, das in das erste Siliciumgebiet verläuft und so konfiguriert ist, dass ein Kontaktwiderstand des Kontakts zwischen der Verdrahtungsschicht und dem ersten Siliciumgebiet verringert ist.
- 10. Halbleiterleistungsvorrichtung nach Anspruch 1, bei der das zweite Siliciumgebiet eine über einem Substrat ausgebildete Epitaxieschicht umfasst
- 11. Halbleiterleistungsvorrichtung nach Ansprach 1, bei der der Abschlussgraben bis in eine Tiefe unter der ersten Tiefe verläuft.
- 12. Halbleiterleistungsvorrichtung nach Anspruch 1, bei der das Abschlussgebiet ferner umfasst: einen zweiten Abschlussgraben, der in das zweite Siliciumgebiet verläuft und seitlich 15 von dem ersten Abschlussgraben beabstandet ist; eine Isolierschicht, mit der die Seitenwände und die Unterseite des zweiten Abschlussgrabens überzogen sind; und eine leitende Elektrode, die den zweiten Abschlussgraben wenigstens teilweise füllt.
- 13. Halbleiterleistungsvorrichtung nach Anspruch 1, bei der das erste Siliciumgebiet 20 während des Betriebs elektrisch nicht vorgespannt ist, sodass es schwebt.
- 14. Halbleitervorrichtung nach Anspruch 1, bei der die Halbleitervorrichtung ein MOSFET mit einer Drain-Elektrode und mit einer Source-Elektrode ist, wobei die leitende Elektrode mit dem Source-Anschluss elektrisch verbunden ist
- 15. Halbleiterleistungsvorrichtung, die umfasst: 25 ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbleitervomchtung in einen leitenden Zustand vorgespannt ist; und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets, wobei das Abschlussgebiet umfasst: ein erstes Siliciumgebiet eines ersten Leitungstyps, das in einem zweiten 30 Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe verläuft, wobei das erste und das zweite Siliciumgebiet dazwischen einen PN-Ubergang bilden, wobei das zweite Siliciumgebiet einen vertieften Abschnitt aufweist, der unter der erste Tiefe und bis zu einer Kante eines Chips hinaus verläuft, in dem die Halbleiterleistungsvorrichtung untergebracht ist, wobei der vertiefte Abschnitt eine • · · t · · • · • · · · ^ vertikale Wand bildet, an der das erste Siliciumgebiet abgeschlossen ist; und eine erste leitende Elektrode, die in den vertieften Abschnitt verläuft und von dem zweiten Siliciumgebiet isoliert ist.
- 16. Halbleiterleistungsvomchtung nach Anspruch 15, bei der die erste leitende Elektrode 5 eine Feldplatte bildet, die das elektrische Feld in dem zweiten Siliciumgebiet auf eine im Wesentlichen gleichförmige Weise verteilt, wenn der PN-Ubergang in Sperrrichtung betrieben wird.
- 17. Halbleiterleistungsvomchtung nach Anspruch 15, bei der die erste leitende Elektrode aus dem vertieften Abschnitt heraus verläuft, damit sie mit einer Oberfläche des ersten Siliciumgebiets direkt in Kontakt steht
- 18. Halbleiterleistungsvorrichtung nach Anspruch 17, die ferner ein stark dotiertes Siliciumgebiet des ersten Leitungstyps umfasst das in das erste Siliciumgebiet verläuft und so konfiguriert ist dass ein Kontaktwiderstand des Kontakts zwischen der ersten leitenden Elektrode und dem ersten Siliciumgebiet verringert ist.
- 19. Halbleiterleistungsvorrichtung nach Anspruch 17, bei der das erste Siliciumgebiet 15 während des Betriebs elektrisch nicht vorgespannt ist sodass es schwebt
- 20. Halbleiterleistungsvomchtung nach Anspruch 17, bei der die Halbleitervorrichtung ein MOSFET mit einer Drain-Elektrode und mit einer Source-Elektrode ist wobei das erste Siliciumgebiet mit dem Source-Anschluss elektrisch verbunden ist.
- 21. Halbleiterleistungsvomchtung nach Anspruch 17, bei der die erste leitende Elektrode 20 Polysilicium oder ein Metall umfasst.
- 22. Halbleiterleistungsvomchtung nach Anspruch 15, bei der die erste leitende Elektrode sowohl von dem ersten als auch von dem zweiten Siliciumgebiet durch eine Isolierschicht vollständig isoliert ist und eine Verdrahtungsschicht die erste leitende Elektrode und das erste Siliciumgebiet elektrisch verbindet.
- 23. Halbleiterleistungsvomchtung nach Anspruch 22, die ferner ein stark dotiertes Siliciumgebiet vom ersten Leitungstyp umfasst, das in das erste Siliciumgebiet verläuft und so konfiguriert ist, dass ein Kontaktwiderstand des Kontakts zwischen der Verdrahtungsschicht und dem ersten Siliciumgebiet verringert ist.
- 24. Halbleiterleistungsvomchtung nach Anspruch 22, bei der das erste Siliciumgebiet 30 während des Betriebs elektrisch nicht vorgespannt ist, sodass es schwebt.
- 25. Halbleiterleistungsvomchtung nach Anspruch 22, bei der die Halbleitervorrichtung ein MOSFET mit einer Drain-Elektrode und mit einer Source-Elektrode ist, wobei das erste Siliciumgebiet mit dem Source-Anschluss elektrisch verbunden ist. T5 ·· ····
- 26. Halbleiterleistungsvorrichtung nach Anspruch 15, bei der das zweite Siliciumgebiet eine über einem Substrat ausgebildete Epitaxieschicht ist.
- 27. Halbleiterleistungsvonichtung nach Anspruch 15, bei der das erste Siliciumgebiet während des Betriebs elektrisch nicht vorgespannt ist, sodass es schwebt.
- 28. Halbleiterleistungsvonichtung nach Anspruch 15, bei der die erste leitende Elektrode Polysilicium oder ein Metall umfasst.
- 29. Halbleiterleistungsvonichtung nach Anspruch 15, bei der das Abschlussgebiet ferner umfasst: einen Abschlussgraben, der in das erste Siliciumgebiet verläuft und seitlich von der 10 vertikalen Wand beabstandet ist; eine Isolierschicht, mit der die Seitenwände und die Unterseite des Abschlussgrabens überzogen sind; und eine zweite leitende Elektrode, die den Abschlussgraben wenigstens teilweise füllt.
- 30. Halbleiterleistungsvorrichtung nach Anspruch 29, bei der die erste und die zweite 15 leitende Elektrode aus dem vertieften Abschnitt bzw. aus dem Abschlussgraben verlaufen, damit sie mit einer Oberfläche des ersten Siliciumgebiets direkt in Kontakt stehen.
- 31. Halbleiterleistungsvorrichtung nach Anspruch 29, bei der das erste Siliciumgebiet während des Betriebs elektrisch nicht vorgespannt ist, sodass es schwebt
- 32. Halbleiterleistungsvonichtung nach Anspruch 29, bei der die Halbleitervonichtung ein 20 MOSFET mit einer Drain-Elektrode und mit einer Source-Elektrode ist, wobei das erste Siliciumgebiet mit dem Source-Anschluss elektrisch verbunden ist
- 33. Halbleiterleistungsvonichtung nach Anspruch 29, bei der die erste und die zweite leitende Elektrode sowohl von dem ersten als auch von dem zweiten Silidumgebiet durch eine Isolierschicht vollständig isoliert sind und eine Verdrahtungsschicht die erste und die zweite leitende 2 5 Elektrode mit dem ersten Siliciumgebiet elektrisch verbindet
- 34. Verfahren zum Ausbilden einer Halbleiterleistungsvonichtung mit einem aktiven Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbleitervorrichtung in einen leitenden Zustand vorgespannt ist, und mit einen Abschlussgebiet entlang einer Peripherie des aktiven Gebiets, wobei das Verfahren umfasst: 30 Ausbilden eines ersten Siliciumgebiets eines ersten Leitungstyps, das in einem zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe verläuft, wobei das erste und das zweite Siliciumgebiet dazwischen einen PN-Übergang bilden; Ausbilden wenigstens eines Abschlussgrabens in dem Abschlussgebiet, wobei der ·+··· ··· · · • · · · ··· ·· ··« « • ·· · · · t ·· · · • ·· · · ·· ·· · · ·· ·· ·|·^ · ·· ···· wenigstens eine Abschlussgraben in das zweite Siliciumgebiet verläuft und seitlich von dran ersten Siliciumgebiet beabstandet ist; Ausbilden einer Isolierschicht, mit der die Seitenwände und die Unterseite des wenigstens einen Abschlussgrabens überzogen sind; und 5 Ausbilden einer leitenden Elektrode, die den wenigstens einen Abschlussgraben wenigstens teilweise füllt.
- 35. Verfahren nach Anspruch 34, bei dem der Schritt des Ausbildens einer leitenden Elektrode so ausgeführt wird, dass die leitende Elektrode den wenigstens einen Abschlussgraben vollständig füllt und aus dran wenigstens einen Abschlussgraben heraus verläuft, damit sie mit einer 10 Oberfläche des zweiten Siliciumgebiets elektrisch in Kontakt steht.
- 36. Verfahren nach Anspruch 34, bei dem die leitende Elektrode und das zweite Siliciumgebiet vom entgegengesetzten Leitungstyp sind.
- 37. Verfahren nach Ansprach 34, bei dem die leitende Elektrode in dem Abschlussgraben vertieft ist und von dem zweiten Siliciumgebiet vollständig isoliert ist, wobei das Verfahren ferner 15 umfasst: Ausbilden einer Verdrahtungsschicht, die die leitende Elektrode mit dem ersten Siliciumgebiet elektrisch verbindet
- 38. Verfahren zum Ausbilden einer Halbleiterleistungsvorrichtung mit einem aktiven Gebiet das so konfiguriert ist dass es Strom leitet wenn die Halbleitervorrichtung in einen leitenden 20 Zustand vorgespannt ist und mit einem Abschlussgebiet entlang einer Peripherie des aktiven Gebiets, wobei das Verfahren umfasst: Ausbilden eines ersten Siliciumgebiets eines ersten Leitungstyps, das in einem zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe verläuft, wobei das erste und das zweite Siliciumgebiet dazwischen einen PN-Ubeigang bilden; 25 Ausbilden eines ersten Siliciumgebiets eines ersten Leitungstyps, das in einem zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe verläuft, wobei das erste und das zweite Siliciumgebiet dazwischen einen PN-Übergang bilden, Vertiefen eines Abschnitts des zweiten Siliciumgebiets bis unter die erste Tiefe, sodass der vertiefte Abschnitt bis zu einer Kante eines Chips hinaus verläuft, in dem die Halblei- 30 terleistungsvorrichtung untergebracht ist, wobei der vertiefte Abschnitt eine vertikale Wand bildet, an der das erste Siliciumgebiet abgeschlossen ist; und Ausbilden einer ersten leitenden Elektrode, die in den vertieften Abschnitt verläuft und von dem zweiten Siliciumgebiet isoliert ist » φ · · · ··· · · • · · · ··· ·· ·♦· · • · · ·· · t ·· · ·
- 39. Verfahren nach Anspruch 38, bei dem der Schritt des Aushildens einer ersten leitenden Elektrode so ausgefuhrt wird, dass die oste leitende Elektrode aus dem ersten vertieften Abschnitt heraus verläuft, damit sie mit einer Oberfläche des ersten Siliciumgebiets direkt in Kontakt steht
- 40. Verfahren nach Anspruch 38, bei dem die erste leitende Elektrode Polysilicium oder ein Metall umfasst.
- 41. Verfahren nach Anspruch 38, das ferner umfasst: Ausbilden einer Isolierschicht sodass sie die erste leitende Elektrode sowohl von dem ersten als auch von dem zweiten Siliciumgebiet vollständig isoliert und Ausbilden einer Verdrahtungsschicht die die erste leitende Elektrode mit dem ersten Siliciumgebiet elektrisch verbindet
- 42. Verfahren nach Anspruch 38, das ferner umfasst: Ausbilden wenigstens eines Abschlussgrabens in dem Abschlussgebiet wobei der wenigstens eine Abschlussgraben in das erste Siliciumgebiet verläuft und seitlich von der vertikalen Wand beabstandet ist; und gleichzeitig mit dem Schritt des Ausbildens einer ersten leitenden Elektrode Ausbilden einer zweiten leitenden Elektrode, die den wenigstens einen Abschlussgraben wenigstens teilweise füllt.
- 43. Verfahren nach Anspruch 42, bei dem die erste und die zweite leitende Elektrode aus dem vertieften Abschnitt bzw. aus dem Abschlussgraben verlaufen, damit sie mit einer Oberfläche des ersten Siliciumgebiets direkt in Kontakt stehen.
- 44. Verfahren nach Anspruch 42, das ferner umfasst: Ausbilden einer Isolierschicht, sodass sie die erste und die zweite leitende Elektrode sowohl von dem ersten als auch von dem zweiten Siliciumgebiet vollständig isoliert; und Ausbilden einer Verdrahtungsschicht, die die erste und die zweite leitende Elektrode mit dem ersten Siliciumgebiet elektrisch verbindet
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/317,653 US7560787B2 (en) | 2005-12-22 | 2005-12-22 | Trench field plate termination for power devices |
PCT/US2006/061217 WO2007117307A2 (en) | 2005-12-22 | 2006-11-22 | Trench field plate termination for power devices |
Publications (1)
Publication Number | Publication Date |
---|---|
AT505176A2 true AT505176A2 (de) | 2008-11-15 |
Family
ID=38192626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
AT0952906A AT505176A2 (de) | 2005-12-22 | 2006-11-22 | Grabenfeldplattenabschluss für leistungsvorrichtungen |
Country Status (8)
Country | Link |
---|---|
US (2) | US7560787B2 (de) |
JP (1) | JP2009521809A (de) |
KR (1) | KR101347525B1 (de) |
CN (1) | CN101395719B (de) |
AT (1) | AT505176A2 (de) |
DE (1) | DE112006003451B4 (de) |
TW (1) | TWI433315B (de) |
WO (1) | WO2007117307A2 (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888764B2 (en) * | 2003-06-24 | 2011-02-15 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
US7045859B2 (en) * | 2001-09-05 | 2006-05-16 | International Rectifier Corporation | Trench fet with self aligned source and contact |
US20110001172A1 (en) * | 2005-03-29 | 2011-01-06 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
US8367524B2 (en) | 2005-03-29 | 2013-02-05 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
US7393749B2 (en) | 2005-06-10 | 2008-07-01 | Fairchild Semiconductor Corporation | Charge balance field effect transistor |
US7560787B2 (en) * | 2005-12-22 | 2009-07-14 | Fairchild Semiconductor Corporation | Trench field plate termination for power devices |
CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
US7884390B2 (en) * | 2007-10-02 | 2011-02-08 | Fairchild Semiconductor Corporation | Structure and method of forming a topside contact to a backside terminal of a semiconductor device |
US9484451B2 (en) | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
US8169019B2 (en) * | 2009-09-10 | 2012-05-01 | Niko Semiconductor Co., Ltd. | Metal-oxide-semiconductor chip and fabrication method thereof |
US20110084332A1 (en) * | 2009-10-08 | 2011-04-14 | Vishay General Semiconductor, Llc. | Trench termination structure |
JP2011124464A (ja) * | 2009-12-14 | 2011-06-23 | Toshiba Corp | 半導体装置及びその製造方法 |
US8476698B2 (en) | 2010-02-19 | 2013-07-02 | Alpha And Omega Semiconductor Incorporated | Corner layout for superjunction device |
KR101279185B1 (ko) * | 2011-08-25 | 2013-06-27 | 주식회사 케이이씨 | 전력 반도체 소자 |
US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
US8697520B2 (en) * | 2012-03-02 | 2014-04-15 | Alpha & Omega Semiconductor Incorporationed | Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS |
CN103426910B (zh) * | 2012-05-24 | 2016-01-20 | 杰力科技股份有限公司 | 功率半导体元件及其边缘终端结构 |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
KR20150011185A (ko) | 2013-07-22 | 2015-01-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US9178015B2 (en) * | 2014-01-10 | 2015-11-03 | Vishay General Semiconductor Llc | Trench MOS device having a termination structure with multiple field-relaxation trenches for high voltage applications |
US9570542B2 (en) | 2014-04-01 | 2017-02-14 | Infineon Technologies Ag | Semiconductor device including a vertical edge termination structure and method of manufacturing |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US9882044B2 (en) * | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
JP6600475B2 (ja) * | 2015-03-27 | 2019-10-30 | ローム株式会社 | 半導体装置 |
US10263070B2 (en) | 2017-06-12 | 2019-04-16 | Alpha And Omega Semiconductor (Cayman) Ltd. | Method of manufacturing LV/MV super junction trench power MOSFETs |
CN110364568B (zh) * | 2018-04-11 | 2024-02-02 | 中芯国际集成电路制造(上海)有限公司 | Igbt器件及其形成方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1202311B (it) * | 1985-12-11 | 1989-02-02 | Sgs Microelettronica Spa | Dispositivo a semiconduttore con una giunzione piana a terminazione auto passivante |
US5414292A (en) | 1993-05-26 | 1995-05-09 | Siliconix Incorporated | Junction-isolated floating diode |
US5597765A (en) * | 1995-01-10 | 1997-01-28 | Siliconix Incorporated | Method for making termination structure for power MOSFET |
US5949124A (en) * | 1995-10-31 | 1999-09-07 | Motorola, Inc. | Edge termination structure |
TW379405B (en) | 1998-02-13 | 2000-01-11 | United Integrated Circuits Corp | Manufacturing method of shallow trench isolation structure |
KR100378190B1 (ko) | 2000-12-28 | 2003-03-29 | 삼성전자주식회사 | 서로 다른 두께의 측벽 산화막을 갖는 트랜치아이솔레이션 형성방법 |
US6740951B2 (en) * | 2001-05-22 | 2004-05-25 | General Semiconductor, Inc. | Two-mask trench schottky diode |
DE10127885B4 (de) | 2001-06-08 | 2009-09-24 | Infineon Technologies Ag | Trench-Leistungshalbleiterbauelement |
JP3701227B2 (ja) * | 2001-10-30 | 2005-09-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US6784505B2 (en) * | 2002-05-03 | 2004-08-31 | Fairchild Semiconductor Corporation | Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique |
US6818947B2 (en) | 2002-09-19 | 2004-11-16 | Fairchild Semiconductor Corporation | Buried gate-field termination structure |
TW583748B (en) * | 2003-03-28 | 2004-04-11 | Mosel Vitelic Inc | The termination structure of DMOS device |
US7354342B2 (en) * | 2003-07-30 | 2008-04-08 | Igt | Gaming device having a multiple coordinate award distributor including award percentages |
US6977208B2 (en) * | 2004-01-27 | 2005-12-20 | International Rectifier Corporation | Schottky with thick trench bottom and termination oxide and process for manufacture |
US7466005B2 (en) * | 2004-03-11 | 2008-12-16 | International Rectifier Corporation | Recessed termination for trench schottky device without junction curvature |
DE102004063946B4 (de) | 2004-05-19 | 2018-03-22 | Infineon Technologies Ag | Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode |
US7560787B2 (en) * | 2005-12-22 | 2009-07-14 | Fairchild Semiconductor Corporation | Trench field plate termination for power devices |
-
2005
- 2005-12-22 US US11/317,653 patent/US7560787B2/en active Active
-
2006
- 2006-11-22 KR KR1020087016048A patent/KR101347525B1/ko active IP Right Grant
- 2006-11-22 JP JP2008547673A patent/JP2009521809A/ja active Pending
- 2006-11-22 WO PCT/US2006/061217 patent/WO2007117307A2/en active Application Filing
- 2006-11-22 TW TW095143191A patent/TWI433315B/zh active
- 2006-11-22 DE DE112006003451.0T patent/DE112006003451B4/de not_active Expired - Fee Related
- 2006-11-22 AT AT0952906A patent/AT505176A2/de not_active Application Discontinuation
- 2006-11-22 CN CN2006800485237A patent/CN101395719B/zh not_active Expired - Fee Related
-
2009
- 2009-06-08 US US12/480,176 patent/US8143679B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7560787B2 (en) | 2009-07-14 |
KR101347525B1 (ko) | 2014-01-02 |
JP2009521809A (ja) | 2009-06-04 |
US8143679B2 (en) | 2012-03-27 |
WO2007117307A2 (en) | 2007-10-18 |
DE112006003451B4 (de) | 2015-02-05 |
KR20080086479A (ko) | 2008-09-25 |
US20070145514A1 (en) | 2007-06-28 |
TW200746415A (en) | 2007-12-16 |
CN101395719B (zh) | 2012-10-03 |
US20090242978A1 (en) | 2009-10-01 |
TWI433315B (zh) | 2014-04-01 |
WO2007117307A3 (en) | 2008-10-23 |
CN101395719A (zh) | 2009-03-25 |
DE112006003451T5 (de) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112006003451B4 (de) | Halbleiterleistungsvorrichtungen mit Grabenfeldplattenabschluss und Verfahren zu deren Ausbildung | |
DE10216633B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung | |
DE10339455B3 (de) | Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE102013113284B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE112006000832B4 (de) | Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben | |
DE102004052678B3 (de) | Leistungs- Trenchtransistor | |
DE69735349T2 (de) | Graben-dmos-transistor mit leichtdotierter wanne | |
DE102005018378B4 (de) | Halbleitervorrichtung der Bauart mit dielektrischer Isolierung | |
AT505498A2 (de) | Selbstjustierende graben-mosfet-struktur und herstellungsverfahren | |
DE102011053147B4 (de) | Halbleiterstruktur mit grabenstrukturen in direktem kontakt | |
DE102013113939B4 (de) | Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements | |
DE102013204252B4 (de) | Halbleiterbauelement | |
DE102008018865A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE112005001675T5 (de) | Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches | |
DE102012000958A1 (de) | Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand | |
DE102008005872A1 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE102015121497B4 (de) | Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben | |
DE112008000826T5 (de) | Verfahren und Struktur zum Herstellen eines oberseitigen Kontakts mit einem Substrat | |
DE102012112332A1 (de) | Halbleitervorrichtung mit einer Diode | |
EP1181712B1 (de) | Niederohmiges vdmos-halbleiterbauelement | |
DE102018203693A1 (de) | Halbleitervorrichtung | |
DE102018130927A1 (de) | Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor | |
DE102013113540B4 (de) | Transistorzellenanordnung mit halbleiterdiode | |
DE102015119771A1 (de) | Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REJ | Rejection |
Effective date: 20160515 |