DE112006003451B4

DE112006003451B4 - Halbleiterleistungsvorrichtungen mit Grabenfeldplattenabschluss und Verfahren zu deren Ausbildung

Info

Publication number: DE112006003451B4
Application number: DE112006003451.0T
Authority: DE
Inventors: Christopher Bugoslaw Kocon
Original assignee: Fairchild Semiconductor Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 2005-12-22
Filing date: 2006-11-22
Publication date: 2015-02-05
Anticipated expiration: 2026-11-23
Also published as: DE112006003451T5; JP2009521809A; KR20080086479A; WO2007117307A3; US8143679B2; TWI433315B; US20090242978A1; US7560787B2; CN101395719B; KR101347525B1; CN101395719A; US20070145514A1; WO2007117307A2; TW200746415A; AT505176A2

Abstract

Halbleiterleistungsvorrichtung, die umfasst: ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbleitervorrichtung in einen leitenden Zustand vorgespannt ist; und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets, wobei das Abschlussgebiet umfasst: ein erstes Siliciumgebiet (206, 306, 606) eines ersten Leitungstyps, das sich in einem zweiten Siliciumgebiet (204, 304, 604) eines zweiten Leitungstyps bis in eine erste Tiefe erstreckt, wobei das erste Siliciumgebiet und das zweite Siliciumgebiet (204, 304, 604) dazwischen einen PN-Übergang bilden; einen ersten Abschlussgraben (207, 307, 607), der sich in das zweite Siliciumgebiet (204, 304, 604) erstreckt und seitlich von dem ersten Siliciumgebiet (206, 306, 606) beabstandet ist; eine Isolierschicht (208, 308, 608), mit der die Seitenwände und die Unterseite des ersten Abschlussgrabens (207, 307, 607) überzogen sind; und eine leitende Elektrode (210, 310, 610), die den ersten Abschlussgraben wenigstens teilweise füllt.

Description

HINTERGRUND DER ERFINDUNG
Es besteht weiterhin ein wachsender Bedarf an Halbleiter-Leistungsschaltvorrichtungen, d. h. Vorrichtungen, die bei hohen Spannungen große Ströme leiten können. Solche Vorrichtungen enthalten Bipolar- und Feldeffekttransistoren einschließlich z. B. des Isolierschicht-Feldeffekttransistors (IGBT) und des Metalloxidhalbleiter-Feldeffekttransistors (MOSFET). Ungeachtet wesentlicher Fortschritte in den Leistungsvorrichtungstechnologien bleibt ein Bedarf an Vorrichtungen mit noch höherer Leistung und an noch kostengünstigeren Vorrichtungen. Zum Beispiel ist es erwünscht, die Stromdichte in Bezug auf die Gesamtchipfläche einer Vorrichtung weiter zu erhöhen. Einer der begrenzenden Faktoren zu höheren Strombelastbarkeiten ist die Durchschlagspannung, insbesondere in dem Kantenabschlussgebiet. Da Halbleiterübergänge Krümmungen enthalten, werden verschiedene Techniken genutzt, um die andernfalls hohen Konzentrationen elektrischer Feldlinien zu vermeiden. Herkömmlich werden im Leistungsvorrichtungsentwurf entlang der Außenperipherie der Vorrichtung Kantenabschlussstrukturen aufgenommen, um sicherzustellen, dass die Durchschlagspannung in diesem Gebiet der Vorrichtung nicht mehr niedriger als in dem aktiven Gebiet der Vorrichtung ist.
US 2005/0 202 637 A1 offenbart beispielsweise ein Grabentyp-Schottky-Bauelement, welches zwischen dem äußeren Ende eines aktiven Grabens und einem außenliegenden umschließenden Terminationsgraben eine Guard Ring Diffusion aufweist. Insbesondere beseitigt der Terminationsgraben dabei die äußere Kontur des Guard Rings.
US 2004/0 195 620 A1 offenbart ein Halbleiter-Bauteil, welches einen Grabentyp-MOSFET und eine Grabentyp-Terminationsstruktur aufweist. Dabei durchdringt das Profil der Grabentyp-Terminationsstruktur die p-Epitaxieschicht und erstreckt sich in eine n-Epitaxieschicht. Auf der Oberseite sind eine Oxidschicht und eine Polysiliziumschicht ausgebildet, wovon die letztere einen Teil der Gate-Oxidschicht über der Oberfläche einer zweiten Epitaxieschicht bedeckt.
Ferner erläutern die Dokumente US 5 597 765 A , US 6 977 208 B2 und US 6 740 951 B2 in beispielhafter Weise den Stand der Technik zur vorliegenden Erfindung.
In 1A–1C sind drei Beispiele herkömmlicher Abschlussstrukturen gezeigt. 1A zeigt eine vereinfachte Querschnittsansicht eines Abschlussgebiets mit mehreren schwebenden P-Ringen 108. Das P-Diffusionsgebiet 106 repräsentiert die letzte Sperrdiffusion des aktiven Gebiets. Die schwebenden P-Ringe 108 helfen dadurch, dass sie die elektrischen Felder auf gleichförmige Weise verteilen, im dem Peripheriegebiet eine höhere Durchschlagspannung zu erreichen. In 1B ist eine planare Feldplatte 112 elektrisch an das letzte Sperrdiffusionsgebiet 106 des aktiven Gebiets gebunden und somit auf dasselbe Potential vorgespannt. Die Feldplatte 112 verbessert ähnlich den P-Ringen 108 in 1A durch gleichförmiges Verteilen der Felder die Peripheriedurchschlagspannung. Eine noch höhere Peripheriedurchschlagspannung wird durch Kombinieren der Techniken in 1A und 1B wie in 1C gezeigt erhalten. In 1C sind schwebende P-Ringe 108 mit planaren Feldplatten 112 kombiniert, um eine noch gleichförmigere Verteilung der elektrischen Felder in dem Abschlussgebiet zu erreichen.
Allerdings belegen die Diffusionsringe und die planaren Feldplatten verhältnismäßig große Flächen des Chips und erfordern zusätzliche Maskierungs- und Verarbeitungsschritte, was somit zu erhöhten Kosten führt. Dementsprechend besteht ein Bedarf an kostengünstigen Abschlusstechniken, durch die mit minimaler oder keiner Zunahmen der Prozesskomplexität und minimalem Siliciumflächenverbrauch eine hohe Durchschlagspannung erreicht wird.
Dieses technische Problem wird durch die erfindungsgemäßen Halbleiterleistungsvorrichtungen gemäß den Ansprüchen 1 und 15 und durch die Verfahren zu deren Herstellung gemäß den Ansprüchen 34 bzw. 38 gelöst. Vorteilhafte Ausführungsformen der erfindungsgemäßen Halbleiterleistungsvorrichtungen und deren Herstellungsverfahren sind Gegenstände der abhängigen Ansprüche.
KURZZUSAMMENFASSUNG DER ERFINDUNG
In Übereinstimmung mit einer Ausführungsform der Erfindung enthält eine Halbeiterleistungsvorrichtung ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbeitervorrichtung in einen leitenden Zustand vorgespannt ist, und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets. Ein erstes Siliciumgebiet eines ersten Leitungstyps verläuft in einem zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe, wobei das erste und das zweite Siliciumgebiet dazwischen einen PN-Übergang bilden. In dem Abschluss ist wenigstens ein Abschlussgraben ausgebildet. Der Abschlussgraben verläuft in das zweite Siliciumgebiet und ist seitlich von dem ersten Siliciumgebiet beabstandet. Die Seitenwände und die Unterseite des Abschlussgrabens sind mit einer Isolierschicht überzogen. Den Abschlussgraben füllt wenigstens teilweise eine leitende Elektrode.
In einer Ausführungsform füllt die leitende Elektrode den Abschlussgraben vollständig und verläuft in der Weise aus dem Abschlussgraben heraus, dass sie mit einer Oberfläche des zweiten Siliciumgebiets in Kontakt steht.
In einer weiteren Ausführungsform ist die leitende Elektrode in dem Abschlussgraben vertieft und von dem zweiten Siliciumgebiet isoliert, wobei eine Verdrahtungsschicht die leitende Elektrode mit dem ersten Siliciumgebiet elektrisch verbindet.
In Übereinstimmung mit einer weiteren Ausführungsform der Erfindung enthält eine Halbleiterleistungsvorrichtung ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbleitervorrichtung in einen leitenden Zustand vorgespannt ist, und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets. Ein erstes Siliciumgebiet eines ersten Leitungstyps verläuft in einem zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe, wobei das erste und das zweite Siliciumgebiet dazwischen einen PN-Übergang bilden. Das zweite Siliciumgebiet weist einen vertieften Abschnitt auf, der bis unter die erste Tiefe und bis zu einem Rand eines Chipgehäuses der Halbleiterleistungsvorrichtung hinaus verläuft. Der vertiefte Abschnitt bildet eine vertikale Wand, an der das erste Siliciumgebiet abschließt. Eine erste leitende Elektrode verläuft in den vertieften Abschnitt und ist von dem zweiten Siliciumgebiet isoliert.
In einer Ausführungsform verläuft die erste leitende Elektrode aus dem vertieften Abschnitt heraus, um mit einer Oberfläche des ersten Siliciumgebiets direkt in Kontakt zu stehen.
In einer weiteren Ausführungsform ist die erste leitende Elektrode sowohl von dem ersten als auch von dem zweiten Siliciumgebiet durch eine Isolierschicht isoliert, wobei eine Zwischenschicht die erste leitende Elektrode mit dem ersten Siliciumgebiet elektrisch verbindet.
In einer weiteren Ausführungsform ist in dem Abschlussgebiet ein Abschlussgraben so ausgebildet, dass der Abschlussgraben in das erste Siliciumgebiet verläuft und seitlich von der vertikalen Wand beabstandet ist. Die Seitenwände und die Unterseite des Abschlussgrabens sind mit einer Isolierschicht überzogen, und eine zweite leitende Elektrode füllt den Abschlussgraben wenigstens teilweise.
In Übereinstimmung mit einer abermals weiteren Ausführungsform der Erfindung enthält eine Halbleiterleistungsvorrichtung ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbeitervorrichtung in einen leitenden Zustand vorgespannt ist, und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets. Die Halbeitervorrichtung wird wie folgt ausgebildet. Es wird ein erstes Siliciumgebiet eines ersten Leitungstyps ausgebildet, das in einem zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe verläuft, wobei das erste und das zweite Siliciumgebiet dazwischen einen PN-Übergang bilden. In dem Abschlussgebiet wird wenigstens ein Abschlussgraben ausgebildet, wobei der wenigstens eine Abschlussgraben in das zweite Siliciumgebiet verläuft und seitlich von dem ersten Siliciumgebiet beabstandet ist. Es wird eine Isolierschicht ausgebildet, mit der die Seitenwände und die Unterseite des wenigstens einen Abschlussgrabens überzogen werden, und es wird eine leitende Elektrode ausgebildet, die den wenigstens einen Abschlussgraben wenigstens teilweise füllt.
In Übereinstimmung mit einer abermals weiteren Ausführungsform der Erfindung enthält eine Halbleiterleistungsvorrichtung ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbleitervorrichtung in einen leitenden Zustand vorgespannt ist, und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets. Die Halbleitervorrichtung wird wie folgt ausgebildet. Es wird ein erstes Siliciumgebiet eines ersten Leitungstyps ausgebildet, das in einem zweiten Siliciumgebiet eines zweiten Leitungstyps bis in eine erste Tiefe verläuft, wobei das erste und das zweite Siliciumgebiet dazwischen einen PN-Übergang bilden. Ein Abschnitt des zweiten Siliciumgebiets ist bis unter die erste Tiefe so vertieft, dass der vertiefte Abschnitt bis zu einer Kante eines Chips hinaus verläuft, in dem die Halbleiterleistungsvorrichtung untergebracht ist, wobei der vertiefte Abschnitt eine vertikale Wand bildet, bei der das erste Siliciumgebiet abschließt. Es wird eine erste leitende Elektrode ausgebildet, die bis in den vertieften Abschnitt verläuft und von dem zweiten Siliciumgebiet isoliert ist.
Die folgende ausführliche Beschreibung und die beigefügten Zeichnungen schaffen ein besseres Verständnis des Wesens und der Vorteile der vorliegenden Erfindung.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1A–1C zeigen vereinfachte Querschnittsansichten dreier herkömmlicher Abschlussstrukturen;
2–9 zeigen vereinfachte Querschnittsansichten verschiedener Grabenfeldplatten-Abschlussstrukturen in Übereinstimmung mit Ausführungsformen der Erfindung; und
10 und 11 zeigen Simulationsergebnisse für zwei verschiedene Grabenfeldplatten-Abschlussstrukturen.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
In Übereinstimmung mit der Erfindung können verschiedene hier offenbarte kostengünstige Abschlusstechniken in verschiedene Typen von Leistungsvorrichtungen aufgenommen werden, die sich besonders gut mit der Graben-Gate-FET- oder Trench-Gate-FET-Technologie integrieren.
2 ist eine vereinfachte Querschnittsansicht, die eine Abschlusstechnik in Übereinstimmung mit einer Ausführungsform der Erfindung veranschaulicht. Eine N-Epitaxieschicht 204 verläuft über einem N-Substrat 202. Eine Grabenfeldplattenstruktur 207 verläuft in die Epitaxieschicht 204 und umgibt den aktiven Bereich des Chips. Ein P-Diffusionsgebiet 206 repräsentiert die letzte Sperrdiffusion des aktiven Gebiets des Chips. Die Grabenfeldplatte 207 enthält eine Isolierschicht 208 (die z. B. ein Oxid umfasst), mit der die Grabenseitenwände und die Grabenunterseite überzogen sind. Ferner enthält die Feldplatte 207 eine P-Elektrode 210 (die z. B. Polysilicium oder aufgewachsenes Silicium umfasst), die den Graben füllt und aus dem Graben verläuft, damit sie mit den an den Graben angrenzenden Oberflächengebieten 212 der Epitaxieschicht 204 elektrisch in Kontakt steht. Im Allgemeinen muss die Elektrode 210 von einem Leitungstyp sein, der entgegengesetzt zu dem des Siliciumgebiets ist, mit dem sie in Kontakt steht, sodass sich die Elektrode 210 selbst vorspannen kann. Auf diese Weise verteilt die Grabenfeldplatte 207 während des Vorrichtungsbetriebs die elektrischen Felder effektiver und erreicht somit eine hohe Durchschlagspannung.
In einer Ausführungsform flankieren jede Seite der Grabenfeldplatte 207 stark dotierte N-Gebiete, um einen besseren Kontakt zwischen der Elektrode 210 und der N-Epitaxieschicht 204 bereitzustellen. Während 2 die Grabenfeldplatte 207 zeigt, die tiefer als die P-Übergänge 206 verläuft, ist die Erfindung darauf nicht beschränkt. Faktoren, die die optimale Tiefe der Grabenfeldplatte 207 bestimmen, enthalten die Dicke der dielektrischen Schicht 208 und den Abstand zwischen dem Graben 207 und dem P-Gebiet 206.
In einer Ausführungsform wird die Grabenfeldplatte 207 wie folgt ausgebildet. In einer Epitaxieschicht 204 wird unter Verwendung herkömmlicher Siliciumätztechniken ein Abschlussgraben ausgebildet, der ein aktives Gebiet einer Leistungsvorrichtung umgibt. Der Graben wird entlang seiner Seitenwände und seiner Unterseite unter Verwendung bekannter Techniken mit einer Isolierschicht 208 überzogen. Unter Verwendung herkömmlicher Photolithographie- und Verarbeitungsschritte wird eine Elektrode 210 des entgegengesetzten Leitungstyps zu dem der Epitaxieschicht so ausgebildet, dass die Elektrode 210 den Graben füllt und daraus hinaus verläuft, damit sie mit den angrenzenden Oberflächengebieten der Epitaxieschicht elektrisch in Kontakt steht. In einer Ausführungsform umfasst die Elektrode 210 P-Polysilicium, das unter Verwendung herkömmlicher Poly-Ablagerungstechniken ausgebildet wird. In einer weiteren Ausführungsform wird die Elektrode 210 unter Verwendung herkömmlicher selektiver Aufwachstechniken (SEG-Techniken) ausgebildet.
Wie zu sehen ist, weist die Grabenfeldplatte 207 eine einfache Form auf und verbraucht weit weniger Siliciumfläche als die herkömmlichen schwebenden Ringe und die herkömmliche planare Feldplatte, die in 1A–1C gezeigt sind. In einer Ausführungsform ist die Abschlusstechnik in 2 in einen herkömmlichen Trench-Gate-MOSFET aufgenommen. In dieser Ausführungsform werden zum Ausbilden der Grabenfeldplatte 207 viele derselben Photolithographie- und Verarbeitungsschritte wie zum Ausbilden der Trench-Gate-Strukturen in dem aktiven Gebiet verwendet. Somit wird eine hocheffektive Abschlussstruktur gebildet, die minimale Siliciumfläche verbraucht und minimalen Einfluss auf den Bearbeitungsprozess hat.
3 veranschaulicht eine Änderung der Ausführungsform aus 2, in der mehrere Grabenfeldplatten 307 verwendet sind, damit sich das Verarmungsgebiet weiter von der Transistoroberfläche weg erstreckt. Somit wird eine noch höhere Durchschlagspannung erhalten. Obgleich nur zwei Grabenfeldplatten gezeigt sind, können mehrere Grabenfeldplattenabschlüsse verwendet werden.
4 zeigt eine vereinfachte Querschnittsansicht einer weiteren Grabenfeldplatten-Abschlussstruktur 409, in der ein Abschnitt der Epitaxieschicht 406 so entfernt ist, dass das P-Gebiet 406 bei einer im Wesentlichen vertikal verlaufenden Wand abschließt. Die Krümmung des P-Gebiets wie z. B. in der P-Diffusion 306 in 3 ist vorteilhaft beseitigt. Wie gezeigt ist, verläuft der im Ergebnis des Siliciumätzens ausgebildete Graben bis in die Gasse (die Gebiete, die angrenzende Chips auf einem Wafer trennen), obgleich er ebenfalls so ausgebildet werden kann, dass er abschließt, bevor er die Gasse erreicht. Eine Grabenfeldplattenelektrode 410 verläuft teilweise über dem P-Gebiet 406 und steht elektrisch mit ihm in Kontakt. Die Feldplattenelektrode 410 verläuft weiter vertikal entlang der Seitenwand des schwebenden Gebiets 406 und horizontal über der vertieften Oberfläche der Epitaxieschicht 404. Eine dielektrische Schicht 408 (die z. B. ein Oxid umfasst) isoliert die Feldplattenelektrode 410 von der Epitaxieschicht 404.
In einer Ausführungsform wird die Grabenfeldplattenstruktur 409 in 4 wie folgt ausgebildet. Nachdem in einer Epitaxieschicht 404 unter Verwendung herkömmlichen Implantations-/Drive-in-Techniken das P-Gebiet 406 ausgebildet worden ist, wird ein Außenabschnitt der Epitaxieschicht 404, der das aktive Gebiet umgibt, unter Verwendung herkömmlicher Photolithographie- und Siliciumätztechniken bis unter die Tiefe des P-Gebiets 406 vertieft. Daraufhin wird unter Verwendung bekannter Techniken die Isolierschicht 408 ausgebildet. Daraufhin wird unter Verwendung herkömmlicher Photolithographie- und Verarbeitungsschritte die Elektrode 410 so ausgebildet, dass die Elektrode 410 teilweise über den P-Gebieten 406 verläuft und elektrisch mit ihnen in Kontakt steht, entlang der Seitenwand des P-Gebiets 406 hinabsteigt und über der vertieften Oberfläche der Epitaxieschicht 404 verläuft.
In einer Ausführungsform umfasst die Elektrode 410 stark dotiertes Polysilicium oder aufgewachsenes Silicium. In einer weiteren Ausführungsform wird vor Ausbilden der Elektrode 410 im P-Gebiet 406 an der Grenzfläche zwischen dem P-Gebiet 406 und der Feldplattenelektrode 410 ein stark dotiertes P-Diffusionsgebiet so ausgebildet, dass der Kontaktwiderstand zwischen dem P-Gebiet 406 und der Elektrode 410 abgesenkt wird. In einer weiteren Ausführungsform kann das P-Gebiet 406 ein schwebendes Gebiet sein, wodurch ermöglicht wird, dass sich die Elektrode 410 selbst vorspannt. In dieser Ausführungsform müssen die Elektrode 410 und das Gebiet 406 vom entgegengesetzten Leitungstyp sein. In einer abermals weiteren Ausführungsform braucht das Diffusionsgebiet 406, da die Krümmung des P-Diffusionsgebiets 406 beseitigt ist, nicht zu schweben und kann stattdessen ein erweiterter Abschnitt des äußeren P-Wandgebiets des aktiven Bereichs sein.
5 veranschaulicht eine Ausführungsform, in der die von 2 und 4 gezeigten Grabenfeldplatten-Abschlusstechniken kombiniert sind, um eine noch höhere Durchschlagspannung zu erhalten. Wie in 5 gezeigt ist, verläuft eine erste Grabenfeldplatte 507 (mit einer ähnlichen Struktur wie jene in den 2–3) über dem P-Gebiet 506. Die Elektrode 510A, die den Graben füllt, verläuft aus dem Graben heraus, damit sie mit dem P-Gebiet 506 in Kontakt steht. Eine zweite Grabenfeldplatte 509, die rechts von der ersten Feldplatte 507 ausgebildet ist, besitzt eine ähnliche Struktur wie die in 4. Wie in den vorherigen Ausführungsformen können an der Grenzfläche zwischen dem P-Gebiet 406 und jeder der Feldplattenelektroden 510A und 510B zur Verringerung des Kontaktwiderstands stark dotierte P-Diffusionsgebiete ausgebildet sein. In einer Ausführungsform ist die Abschlussstruktur in 5 so geändert, dass über dem P-Gebiet 506 mehrere Grabenfeldplattenstrukturen 507 verlaufen. Die P-Gebiete 506 können schweben gelassen oder vorgespannt sein und die Elektroden 510A, 510B können je nachdem, ob die P-Gebiete 506 vorgespannt sind oder nicht und je nach anderen Faktoren, N- oder P-dotiert sein.
6 zeigt eine vereinfachte Querschnittsansicht einer Abschlussstruktur in Übereinstimmung mit einer weiteren Ausführungsform der Erfindung. Eine P-Diffusion 606, die in einer Epitaxieschicht 604 ausgebildet ist, ist mit einer Elektrode 610 einer Grabenfeldplattenstruktur 607, die ebenfalls in der Epitaxieschicht 604 ausgebildet ist, elektrisch verbunden. Die Feld-Plattenstruktur 607 enthält einen Graben mit einer Isolierschicht (die z. B. ein Oxid umfasst), mit der die Grabenwände und die Grabenunterseite überzogen ist. Eine N- oder P-Elektrode 608 (die z. B. Polysilicium umfasst) füllt den Graben teilweise. Eine Verdrahtung 614 verbindet elektrisch die Elektrode 608 mit dem P-Gebiet 606. Die Verdrahtung 614 kann ein Metall und/oder dotiertes Polysilicium umfassen. Eine dielektrische Schicht 612 bildet eine Kontaktöffnung, durch die der Leiter 614 mit der Grabenelektrode 610 in Kontakt steht, und dient außerdem zum Isolieren des Leiters 614 von der Epitaxieschicht 604. In einer Ausführungsform ist im P-Gebiet 606 an der Grenzfläche zwischen dem P-Gebiet 606 und der Verdrahtung 614 zur Verringerung des Kontaktwiderstands ein stark dotiertes P-Gebiet ausgebildet. In einer weiteren Ausführungsform können in der Epitaxieschicht 604 mehrere Grabenfeldplattenstrukturen 607 ausgebildet sein, um die Abschlusssperrfähigkeit weiter zu verbessern.
In einer Ausführungsform wird die Grabenfeldplatte 607 wie folgt ausgebildet. In der Epitaxieschicht 604 wird unter Verwendung herkömmlicher Siliciumätztechniken ein Abschlussgraben ausgebildet, der ein aktives Gebiet einer Leistungsvorrichtung umgibt. Der Abschlussgraben wird entlang seiner Seitenwände und seiner Unterseite unter Verwendung bekannter Techniken mit einer Isolierschicht 608 überzogen. In dem Graben wird unter Verwendung herkömmlicher Photolithographie- und Verarbeitungsschritte vertieftes Polysilicium 610 ausgebildet. Unter Verwendung bekannter Techniken wird eine dielektrische Schicht 612 so ausgebildet, dass sie über dem vertieften Polysilicium 610 eine Kontaktöffnung definiert. Daraufhin wird unter Verwendung herkömmlicher Verfahren eine Metallkontaktschicht so ausgebildet, dass sie durch die Kontaktöffnung mit dem Polysilicium 610 in Kontakt steht und dass sie mit dem schwebenden Gebiet 606 in Kontakt steht.
In einer weiteren Ausführungsform ist die Abschlussstruktur 607 vorteilhaft in eine Trench-Gate-Leistungs-MOSFET-Vorrichtung integriert. Da die Abschlussstruktur 607 größtenteils ähnlich wie das vertiefte Trench-Gate in dem aktiven Bereich der Vorrichtung strukturiert ist, können zum Ausbilden der Abschlussstruktur 607 dieselben Verarbeitungsschritte wie zum Ausbilden der Gate-Gräben in dem aktiven Gebiet verwendet werden. Da die Abschlussstruktur 607 weit weniger Siliciumfläche als Techniken des Standes der Technik belegt und wenig bis keine zusätzlichen Verarbeitungsschritte hinzufügt, ist sie sehr kostengünstig. Wie in früheren Ausführungsformen kann das P-Gebiet 606 schweben gelassen oder vorgespannt sein und kann die Elektrode 610 je nachdem, ob das P-Gebiet 606 vorgespannt ist oder nicht und je nach anderen Faktoren, N- oder P-dotiert sein.
7 zeigt eine vereinfachte Querschnittsansicht einer abermals weiteren Grabenfeldplatten-Abschlussstruktur 709 in Übereinstimmung mit einer Ausführungsform der Erfindung. Ähnlich der Ausführungsform aus 4 ist ein Abschnitt der Epitaxieschicht 704 so vertieft, dass das P-Gebiet 706 bei einer im Wesentlichen vertikal verlaufenden Wand abschließt, sodass die Krümmung des letzteren Diffusionsgebiets beseitigt ist. Abgesehen davon, dass die dielektrische Schicht 708 in 7 unter dem über dem P-Gebiet 706 hängenden Abschnitt der Elektrode 710 verläuft, besitzt die Grabenfeldplattenelektrode 710 ebenfalls eine ähnliche Struktur wie die Elektrode 410 in 4. Somit isoliert die Isolierschicht 708 die Elektrode 710 vom P-Gebiet 706, wobei aber die Verdrahtung 714 verwendet ist, um das P-Gebiet 706 mit der Elektrode 710 elektrisch zu verbinden. Die dielektrische Schicht 712 bildet eine Kontaktöffnung, durch die der Leiter 714 mit dem Leiter 710 in Kontakt steht. Diese Ausführungsform erreicht einen besseren elektrischen Kontakt zwischen der Grabenfeldplattenelektrode und dem P-Gebiet als die in 4 gezeigte Ausführungsform.
Abgesehen davon, dass die dielektrische Schicht 708 so ausgebildet werden muss, dass sie unter dem Abschnitt der Elektrode 710 verläuft, der über dem P-Gebiet 706 hängt, kann die Grabenfeldplattenstruktur 709 unter Verwendung derselben oben in Verbindung mit der Ausführungsform aus 4 beschriebenen Prozessschritte ausgebildet werden. Zusätzliche Verarbeitungsschritte sind erforderlich, um die dielektrische Schicht 712 so auszubilden, dass sie über der Elektrode 610 eine Kontaktöffnung definiert, und um daraufhin unter Verwendung bekannter Techniken eine Metallkontaktschicht 714 auszubilden, damit sie über die Kontaktöffnung mit der Elektrode 710 in Kontakt steht und mit dem P-Gebiet 706 in Kontakt steht.
In einer Ausführungsform wird vor Ausbilden der Metallschicht 710 im schwebenden P-Gebiet 706 an der Grenzfläche zwischen dem schwebenden Gebiet 706 und der Metallschicht 710 ein stark dotiertes P-Diffusionsgebiet so ausgebildet, dass ein niedrigerer Kontaktwiderstand erhalten wird. In einer weiteren Ausführungsform kann das P-Gebiet 706 ein schwebendes Gebiet sein, wodurch ermöglicht wird, dass sich die Elektrode 710 selbst vorspannt. In dieser Ausführungsform müssen die Elektrode 710 und das Gebiet 706 vom entgegengesetzten Leitungstyp sein. In einer abermals weiteren Ausführungsform braucht das Diffusionsgebiet 706, da die Krümmung des P-Diffusionsgebiets 706 beseitigt ist, nicht zu schweben und kann stattdessen ein erweiterter Abschnitt des äußeren P-Wandgebiets des aktiven Bereichs sein.
8 veranschaulicht eine Ausführungsform, in der die von 6 und 7 gezeigten Grabenfeldplatten-Abschlusstechniken kombiniert sind, um eine noch höhere Durchschlagspannung zu erhalten. Wie in 8 gezeigt ist, verläuft eine erste Grabenfeldplatte 807 (mit einer ähnlichen Struktur wie der in 6) über dem P-Gebiet 806. Die in dem Graben vertiefte Elektrode 810A ist über eine Verdrahtung 814A mit dem P-Gebiet 806 elektrisch verbunden. Eine zweite Grabenfeldplatte 809, die rechts von der ersten Feldplatte 807 ausgebildet ist, besitzt eine ähnliche Struktur wie die in 7. Wie in vorherigen Ausführungsformen können in den P-Gebieten 806 an der Grenzfläche zwischen den P-Gebieten 806 und jeder der Verdrahtungen 814A und 814B zur Verringerung des Kontaktwiderstands stark dotierte P-Diffusionsgebiete ausgebildet sein. In einer Ausführungsform ist die Abschlussstruktur aus 8 so geändert, dass durch das schwebende P-Gebiet 806 mehrere Grabenfeldplattenstrukturen 807 verlaufen. Die P-Gebiete 806 können schweben gelassen oder vorgespannt sein und die Elektroden 810A, 810B können je nachdem, ob die P-Gebiete 806 vorgespannt sind oder nicht und je nach anderen Faktoren, N- oder P-dotiert sein.
9 zeigt eine abermals weitere Abschlussstruktur 909, die abgesehen davon, dass die Isolierschicht 912 dicker als die Isolierschicht 408 in 4 ist und dass der Leiter 910 im Gegensatz zu Polysilicium oder SEG wie in 4 aus Metall ist, ähnlich der in der Ausführungsform in 4 ist. Wie in der Ausführungsform in 4 ist ein Abschnitt der Epitaxieschicht 906 so vertieft, dass das P-Gebiet 906 in einer im Wesentlichen vertikal verlaufenden Wand abgeschlossen ist. Das vertiefte Silicium bildet einen Graben, der bis zu der Gasse hinaus verläuft. Die Metallschicht 910 steht mit einer oberen Oberfläche des P-Gebiets 906 elektrisch in Kontakt und verläuft außerdem in die Siliciumvertiefung und dient somit als eine Feldplatte.
In einer Ausführungsform wird die Grabenfeldplattenstruktur 909 wie folgt ausgebildet. Nach Ausbilden des P-Gebiets 906 in der Epitaxieschicht 904 wird ein Abschnitt der Epitaxieschicht 904, der das aktive Gebiet umgibt, unter Verwendung herkömmlicher Implantations-/Drive-in-Techniken unter Verwendung herkömmlicher Photolithographie- und Siliciumätztechniken bis unter die Tiefe des P-Gebiets 906 vertieft. Daraufhin wird unter Verwendung bekannter Techniken die Isolierschicht 912 ausgebildet. Daraufhin wird unter Verwendung herkömmlicher Photolithographie- und Verarbeitungsschritte die Metallschicht 910 so ausgebildet, dass die Metallschicht 910 über den P-Gebieten 906 verläuft und mit ihnen in Kontakt steht, absteigt und über dem vertieften Abschnitt der Epitaxieschicht 904 verläuft.
In einer Ausführungsform wird vor Ausbilden der Elektrode 910 im schwebenden P-Gebiet 906 an der Grenzfläche zwischen dem schwebenden Gebiet 906 und der Feldplattenelektrode 910 ein stark dotiertes P-Diffusionsgebiet ausgebildet, um einen niedrigeren Kontaktwiderstand zu erhalten. In einer weiteren Ausführungsform kann das P-Gebiet 906 ein schwebendes Gebiet sein, wodurch ermöglicht wird, dass sich die Feldplatte 910 selbst vorspannt. In dieser Ausführungsform müssen die Elektrode 910 und das Gebiet 906 vom entgegengesetzten Leitungstyp sein. In einer abermals weiteren Ausführungsform braucht das Diffusionsgebiet 906, da die Krümmung des P-Diffusionsgebiets 906 beseitigt ist, nicht schwebend zu sein und kann stattdessen ein erweiterter Abschnitt des äußeren P-Wandgebiets des aktiven Bereichs sein.
10 zeigt ein Simulationsergebnis eines mehrfach P-dotierten Polysiliciumgrabenfeldplatten-Entwurfs mit einer ähnlichen Struktur wie die in 3 gezeigte Ausführungsform. Die verschiedenen Schattierungen der Feldlinien 1002 repräsentieren die Potentialverteilung, wobei dunklere Linien höhere Potentiale repräsentieren. Der Spannungswert innerhalb jeder der drei Grabenfeldplatten repräsentiert die durch die jeweiligen Feldplattenelektroden erlangte Spannung. Wie zu sehen ist, wirken die Grabenfeldplatten 1007 so, dass sie die Potentiallinien 1002 verteilen und somit ein gleichförmigeres Feld in der Vorrichtung erreichen, ohne ein wesentliche Belastung an den dielektrischen Schichten in der Abschlussstruktur zu erzeugen.
11 zeigt ein weiteres Simulationsergebnis für eine Grabenfeldplattenstruktur, die ähnlich der in 7 gezeigten Ausführungsform ist. Ein P-Gebiet 1106 endet ähnlich der Ausführungsform in 7 in einer vertikal verlaufenden Wand, eine Polysiliciumelektrode 1110 verläuft über dem P-Gebiet und in die Siliciumvertiefung und eine Metallschicht 1114 verbindet elektrisch das P-Gebiet 1106 mit der Polysiliciumelektrode 1110. Auf der linken Seite von 11 ist eine aktive Zelle (die letzte in der Anordnung) gezeigt. Wie gezeigt ist, wirkt die Grabenfeldplattenstruktur in 11 so, dass sie die Potentiallinien 1102 gleichförmig verteilt und damit ein gleichförmigeres elektrisches Feld erreicht, ohne irgendeine wesentliche Belastung an den dielektrischen Schichten in der Abschlussstruktur zu erzeugen.

Claims

Halbleiterleistungsvorrichtung, die umfasst: ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbleitervorrichtung in einen leitenden Zustand vorgespannt ist; und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets, wobei das Abschlussgebiet umfasst: ein erstes Siliciumgebiet (206, 306, 606) eines ersten Leitungstyps, das sich in einem zweiten Siliciumgebiet (204, 304, 604) eines zweiten Leitungstyps bis in eine erste Tiefe erstreckt, wobei das erste Siliciumgebiet und das zweite Siliciumgebiet (204, 304, 604) dazwischen einen PN-Übergang bilden; einen ersten Abschlussgraben (207, 307, 607), der sich in das zweite Siliciumgebiet (204, 304, 604) erstreckt und seitlich von dem ersten Siliciumgebiet (206, 306, 606) beabstandet ist; eine Isolierschicht (208, 308, 608), mit der die Seitenwände und die Unterseite des ersten Abschlussgrabens (207, 307, 607) überzogen sind; und eine leitende Elektrode (210, 310, 610), die den ersten Abschlussgraben wenigstens teilweise füllt.
Halbleiterleistungsvorrichtung nach Anspruch 1, bei der die leitende Elektrode (210, 310, 610) so konfiguriert ist, dass sie eine Feldplatte bildet, die das elektrische Feld in dem zweiten Siliciumgebiet (204, 304, 604) auf eine gleichförmige Weise verteilt, wenn der PN-Übergang in Sperrrichtung betrieben wird.
Halbleiterleistungsvorrichtung nach Anspruch 1, bei der die leitende Elektrode (210, 310, 610) den ersten Abschlussgraben (207, 307, 607) vollständig füllt und aus dem ersten Abschlussgraben (207, 307, 607) hinaus verläuft, damit sie mit einer Oberfläche des zweiten Siliciumgebiets (204, 304, 604) elektrisch in Kontakt steht.
Halbleiterleistungsvorrichtung nach Anspruch 3, bei der die leitende Elektrode (210, 310, 610) und das zweite Siliciumgebiet (204, 304, 604) vom entgegengesetzten Leitungstyp sind.
Halbleiterleistungsvorrichtung nach Anspruch 3, die ferner ein stark dotiertes Siliciumgebiet des zweiten Leitungstyps umfasst, das sich in das zweite Siliciumgebiet (204, 304, 604) erstreckt und so konfiguriert ist, dass es einen Kontaktwiderstand des Kontakts zwischen der Leitungselektrode (210, 310, 610) und dem zweiten Siliciumgebiet (204, 304, 604) verringert.
Halbleiterleistungsvorrichtung nach Anspruch 1, bei der die leitende Elektrode (210, 610) in dem ersten Abschlussgraben (207, 307, 607) vertieft und von dem zweiten Siliciumgebiet (204, 604) isoliert ist und eine Verdrahtungsschicht (614, 714, 814B) die leitende Elektrode (210, 310, 610) mit dem ersten Siliciumgebiet (206, 606) elektrisch verbindet.
Halbleiterleistungsvorrichtung nach Anspruch 6, bei der das erste Siliciumgebiet (206, 306, 606) während des Betriebs elektrisch nicht vorgespannt ist, sodass es schwebt.
Halbleitervorrichtung nach Anspruch 6, bei der die Halbleitervorrichtung ein MOSFET mit einer Drain-Elektrode und mit einer Source-Elektrode ist, wobei das erste Siliciumgebiet (206, 306, 606) mit dem Source-Anschluss elektrisch verbunden ist.
Halbleiterleistungsvorrichtung nach Anspruch 6, die ferner ein stark dotiertes Siliciumgebiet des ersten Leitungstyps umfasst, das in das erste Siliciumgebiet (206, 606) verläuft und so konfiguriert ist, dass ein Kontaktwiderstand des Kontakts zwischen der Verdrahtungsschicht (614, 714, 814B) und dem ersten Siliciumgebiet (206, 606) verringert ist.
Halbleiterleistungsvorrichtung nach Anspruch 1, bei der das zweite Siliciumgebiet (204, 304, 604) eine über einem Substrat (202, 302, 602) ausgebildete Epitaxieschicht umfasst.
Halbleiterleistungsvorrichtung nach Anspruch 1, bei der der Abschlussgraben (207, 307, 607) bis in eine Tiefe unter der ersten Tiefe verläuft.
Halbleiterleistungsvorrichtung nach Anspruch 1, bei der das Abschlussgebiet ferner umfasst: einen zweiten Abschlussgraben (307), der in das zweite Siliciumgebiet (304) verläuft und seitlich von dem ersten Abschlussgraben (307) beabstandet ist; eine Isolierschicht (308), mit der die Seitenwände und die Unterseite des zweiten Abschlussgrabens (307) überzogen sind; und eine leitende Elektrode (310), die den zweiten Abschlussgraben (307) wenigstens teilweise füllt.
Halbleiterleistungsvorrichtung nach Anspruch 1, bei der das erste Siliciumgebiet (206, 306) während des Betriebs elektrisch nicht vorgespannt ist, sodass es schwebt.
Halbleitervorrichtung nach Anspruch 1, bei der die Halbleitervorrichtung ein MOSFET mit einer Drain-Elektrode und mit einer Source-Elektrode ist, wobei die leitende Elektrode (210, 310, 610) mit dem Source-Anschluss elektrisch verbunden ist.
Halbleiterleistungsvorrichtung, die umfasst: ein aktives Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbleitervorrichtung in einen leitenden Zustand vorgespannt ist; und ein Abschlussgebiet entlang einer Peripherie des aktiven Gebiets, wobei das Abschlussgebiet umfasst: ein erstes Siliciumgebiet (406, 506, 606, 706, 806, 906) eines ersten Leitungstyps, das sich in einem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) eines zweiten Leitungstyps bis in eine erste Tiefe erstreckt, wobei das erste und das zweite Siliciumgebiet (404, 504, 604, 704, 804, 904) dazwischen einen PN-Übergang bilden, wobei das zweite Siliciumgebiet (404, 504, 604, 704, 804, 904) einen vertieften Abschnitt aufweist, der unter der erste Tiefe und bis zu einer Kante eines Chips hinaus verläuft, in dem die Halbleiterleistungsvorrichtung untergebracht ist, wobei der vertiefte Abschnitt eine vertikale Wand bildet, an der das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) abgeschlossen ist; und eine erste leitende Elektrode (410, 510B, 610, 710, 810B), die sich in den vertieften Abschnitt erstreckt und von dem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) isoliert ist.
Halbleiterleistungsvorrichtung nach Anspruch 15, bei der die erste leitende Elektrode (410, 510B, 610, 710, 810B) eine Feldplatte bildet, die das elektrische Feld in dem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) auf eine gleichförmige Weise verteilt, wenn der PN-Übergang in Sperrrichtung betrieben wird.
Halbleiterleistungsvorrichtung nach Anspruch 15, bei der die erste leitende Elektrode (410, 510B, 610, 710, 810B) aus dem vertieften Abschnitt heraus verläuft, damit sie mit einer Oberfläche des ersten Siliciumgebiets (406, 506, 606, 706, 806, 906) direkt in Kontakt steht.
Halbleiterleistungsvorrichtung nach Anspruch 17, die ferner ein stark dotiertes Siliciumgebiet des ersten Leitungstyps umfasst, das in das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) verläuft und so konfiguriert ist, dass ein Kontaktwiderstand des Kontakts zwischen der ersten leitenden Elektrode (410, 510B, 610, 710, 810B) und dem ersten Siliciumgebiet (406, 506, 606, 706, 806, 906) verringert ist.
Halbleiterleistungsvorrichtung nach Anspruch 17, bei der das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) während des Betriebs elektrisch nicht vorgespannt ist, so dass es schwebt.
Halbleiterleistungsvorrichtung nach Anspruch 17, bei der die Halbleitervorrichtung ein MOSFET mit einer Drain-Elektrode und mit einer Source-Elektrode ist, wobei das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) mit dem Source-Anschluss elektrisch verbunden ist.
Halbleiterleistungsvorrichtung nach Anspruch 17, bei der die erste leitende Elektrode Polysilicium oder ein Metall umfasst.
Halbleiterleistungsvorrichtung nach Anspruch 15, bei der die erste leitende Elektrode sowohl von dem ersten (406, 506, 606, 706, 806, 906) als auch von dem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) durch eine Isolierschicht (408, 508B, 608, 708, 808B) isoliert ist und eine Verdrahtungsschicht (614, 714, 814B) die erste leitende Elektrode (410, 510B, 610, 710, 810B) und das erste Siliciumgebiet (406, 706) elektrisch verbindet.
Halbleiterleistungsvorrichtung nach Anspruch 22, die ferner ein stark dotiertes Siliciumgebiet vom ersten Leitungstyp umfasst, das sich in das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) erstreckt und so konfiguriert ist, dass ein Kontaktwiderstand des Kontakts zwischen der Verdrahtungsschicht (614, 714, 814B) und dem ersten Siliciumgebiet verringert (406, 506, 606, 706, 806, 906) ist.
Halbleiterleistungsvorrichtung nach Anspruch 22, bei der das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) während des Betriebs elektrisch nicht vorgespannt ist, sodass es schwebt.
Halbleiterleistungsvorrichtung nach Anspruch 22, bei der die Halbleitervorrichtung ein MOSFET mit einer Drain-Elektrode und mit einer Source-Elektrode ist, wobei das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) mit dem Source-Anschluss elektrisch verbunden ist.
Halbleiterleistungsvorrichtung nach Anspruch 15, bei der das zweite Siliciumgebiet (404, 504, 604, 704, 804, 904) eine über einem Substrat (402, 502, 602, 702, 802, 902) ausgebildete Epitaxieschicht ist.
Halbleiterleistungsvorrichtung nach Anspruch 15, bei der das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) während des Betriebs elektrisch nicht vorgespannt ist, sodass es schwebt.
Halbleiterleistungsvorrichtung nach Anspruch 15, bei der die erste leitende Elektrode (410, 510B, 610, 710, 810B) Polysilicium oder ein Metall umfasst.
Halbleiterleistungsvorrichtung nach Anspruch 15, bei der das Abschlussgebiet ferner umfasst: einen Abschlussgraben (507, 807), der sich in das erste Siliciumgebiet erstreckt und seitlich von der vertikalen Wand beabstandet ist; eine Isolierschicht (408, 508B, 608, 708, 808B), mit der die Seitenwände und die Unterseite des Abschlussgrabens (507, 807) überzogen sind; und eine zweite leitende Elektrode (510A, 810A), die den Abschlussgraben (507, 807) wenigstens teilweise füllt.
Halbleiterleistungsvorrichtung nach Anspruch 29, bei der die erste leitende Elektrode (410, 510B, 610, 710, 810B) und die zweite leitende Elektrode (510A, 810A) aus dem vertieften Abschnitt bzw. aus dem Abschlussgraben (507, 807) verlaufen, damit sie mit einer Oberfläche des ersten Siliciumgebiets (406, 506, 606, 706, 806, 906) direkt in Kontakt stehen.
Halbleiterleistungsvorrichtung nach Anspruch 29, bei der das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) während des Betriebs elektrisch nicht vorgespannt ist, sodass es schwebt.
Halbleiterleistungsvorrichtung nach Anspruch 29, bei der die Halbleitervorrichtung ein MOSFET mit einer Drain-Elektrode und mit einer Source-Elektrode ist, wobei das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) mit dem Source-Anschluss elektrisch verbunden ist.
Halbleiterleistungsvorrichtung nach Anspruch 29, bei der die erste (410, 510B, 610, 710, 810B) und die zweite leitende Elektrode (510A, 810A) sowohl von dem ersten (406, 506, 606, 706, 806, 906) als auch von dem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) durch eine Isolierschicht (408, 508B, 608, 708, 808B) isoliert sind und eine Verdrahtungsschicht (614, 714, 814B) die erste und die zweite leitende Elektrode (510A, 810A) mit dem ersten Siliciumgebiet (406, 506, 606, 706, 806, 906) elektrisch verbindet.
Verfahren zum Ausbilden einer Halbleiterleistungsvorrichtung mit einem aktiven Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbleitervorrichtung in einen leitenden Zustand vorgespannt ist, und mit einen Abschlussgebiet entlang einer Peripherie des aktiven Gebiets, wobei das Verfahren umfasst: Ausbilden eines ersten Siliciumgebiets (406, 506, 606, 706, 806, 906) eines ersten Leitungstyps, das sich in einem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) eines zweiten Leitungstyps bis in eine erste Tiefe erstreckt, wobei das erste und das zweite Siliciumgebiet (404, 504, 604, 704, 804, 904) dazwischen einen PN-Übergang bilden; Ausbilden wenigstens eines Abschlussgrabens (207, 307, 507, 607, 807) in dem Abschlussgebiet, wobei sich der wenigstens eine Abschlussgraben (207, 307, 507, 607, 807) in das zweite Siliciumgebiet (404, 504, 604, 704, 804, 904) erstreckt und seitlich von dem ersten Siliciumgebiet (406, 506, 606, 706, 806, 906) beabstandet ist; Ausbilden einer Isolierschicht (208, 308, 508A, 608, 808A), mit der die Seitenwände und die Unterseite des wenigstens einen Abschlussgrabens (207, 307, 507, 607, 807) überzogen sind; und Ausbilden einer leitenden Elektrode (410, 510B, 610, 710, 810B), die den wenigstens einen Abschlussgraben (207, 307, 507, 607, 807) wenigstens teilweise füllt.
Verfahren nach Anspruch 34, bei dem der Schritt des Ausbildens einer leitenden Elektrode (410, 510B, 610, 710, 810B) so ausgeführt wird, dass die leitende Elektrode (410, 510B, 610, 710, 810B) den wenigstens einen Abschlussgraben (207, 307, 507, 607, 807) vollständig füllt und aus dem wenigstens einen Abschlussgraben (207, 307, 507, 607, 807) heraus verläuft, damit sie mit einer Oberfläche des zweiten Siliciumgebiets (404, 504, 604, 704, 804, 904) elektrisch in Kontakt steht.
Verfahren nach Anspruch 34, bei dem die leitende Elektrode (410, 510B, 610, 710, 810B) und das zweite Siliciumgebiet (404, 504, 604, 704, 804, 904) vom entgegengesetzten Leitungstyp sind.
Verfahren nach Anspruch 34, bei dem die leitende Elektrode (410, 510B, 610, 710, 810B) in dem Abschlussgraben (207, 307, 507, 607, 807) vertieft ist und von dem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) isoliert ist, wobei das Verfahren ferner umfasst: Ausbilden einer Verdrahtungsschicht (614, 714, 814B), die die leitende Elektrode (410, 510B, 610, 710, 810B) mit dem ersten Siliciumgebiet (406, 506, 606, 706, 806, 906) elektrisch verbindet.
Verfahren zum Ausbilden einer Halbleiterleistungsvorrichtung mit einem aktiven Gebiet, das so konfiguriert ist, dass es Strom leitet, wenn die Halbleitervorrichtung in einen leitenden Zustand vorgespannt ist, und mit einem Abschlussgebiet entlang einer Peripherie des aktiven Gebiets, wobei das Verfahren umfasst: Ausbilden eines ersten Siliciumgebiets (406, 506, 606, 706, 806, 906) eines ersten Leitungstyps, das sich in einem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) eines zweiten Leitungstyps bis in eine erste Tiefe erstreckt, wobei das erste (406, 506, 606, 706, 806, 906) und das zweite Siliciumgebiet (404, 504, 604, 704, 804, 904) dazwischen einen PN-Übergang bilden; Ausbilden eines ersten Siliciumgebiets (406, 506, 606, 706, 806, 906) eines ersten Leitungstyps, das sich in einem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) eines zweiten Leitungstyps bis in eine erste Tiefe erstreckt, wobei das erste (406, 506, 606, 706, 806, 906) und das zweite Siliciumgebiet (404, 504, 604, 704, 804, 904) dazwischen einen PN-Übergang bilden, Vertiefen eines Abschnitts des zweiten Siliciumgebiets (404, 504, 604, 704, 804, 904) bis unter die erste Tiefe, sodass der vertiefte Abschnitt bis zu einer Kante eines Chips hinaus verläuft, in dem die Halbleiterleistungsvorrichtung untergebracht ist, wobei der vertiefte Abschnitt eine vertikale Wand bildet, an der das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) abgeschlossen ist; und Ausbilden einer ersten leitenden Elektrode (410, 510B, 610, 710, 810B), die in den vertieften Abschnitt verläuft und von dem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) isoliert ist.
Verfahren nach Anspruch 38, bei dem der Schritt des Ausbildens einer ersten leitenden Elektrode (410, 510B, 610, 710, 810B) so ausgeführt wird, dass die erste leitende Elektrode aus dem ersten vertieften Abschnitt heraus verläuft, damit sie mit einer Oberfläche des ersten Siliciumgebiets (406, 506, 606, 706, 806, 906) direkt in Kontakt steht.
Verfahren nach Anspruch 38, bei dem die erste leitende Elektrode (410, 510B, 610, 710, 810B) Polysilicium oder ein Metall umfasst.
Verfahren nach Anspruch 38, das ferner umfasst: Ausbilden einer Isolierschicht (408, 508B, 608, 708, 808B), sodass sie die erste leitende Elektrode (710, 810B) sowohl von dem ersten als auch von dem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) isoliert; und Ausbilden einer Verdrahtungsschicht (614, 714, 814B), die die erste leitende Elektrode (710, 810B) mit dem ersten Siliciumgebiet (406, 506, 606, 706, 806, 906) elektrisch verbindet.
Verfahren nach Anspruch 38, das ferner umfasst: Ausbilden wenigstens eines Abschlussgrabens (207, 307, 507, 607, 807) in dem Abschlussgebiet, wobei der wenigstens eine Abschlussgraben (207, 307, 507, 607, 807) in das erste Siliciumgebiet (406, 506, 606, 706, 806, 906) verläuft und seitlich von der vertikalen Wand beabstandet ist; und gleichzeitig mit dem Schritt des Ausbildens einer ersten leitenden Elektrode (510B, 810B). Ausbilden einer zweiten leitenden Elektrode (510A, 810A), die den wenigstens einen Abschlussgraben wenigstens teilweise füllt.
Verfahren nach Anspruch 42, bei dem die erste und die zweite leitende Elektrode (510A, 810A) aus dem vertieften Abschnitt bzw. aus dem Abschlussgraben (207, 307, 507, 607, 807) verlaufen, damit sie mit einer Oberfläche des ersten Siliciumgebiets (406, 506, 606, 706, 806, 906) direkt in Kontakt stehen.
Verfahren nach Anspruch 42, das ferner umfasst: Ausbilden einer Isolierschicht (408, 508B, 608, 708, 808B), sodass sie die erste und die zweite leitende (510A, 810A) Elektrode sowohl von dem ersten Siliciumgebiet als auch von dem zweiten Siliciumgebiet (404, 504, 604, 704, 804, 904) isoliert; und Ausbilden einer Verdrahtungsschicht (614, 714, 814B), die die erste leitende Elektrode und die zweite leitende Elektrode (510A, 810A) mit dem ersten Siliciumgebiet (406, 506, 606, 706, 806, 906) elektrisch verbindet.