DE102015119771A1 - Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor - Google Patents

Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor Download PDF

Info

Publication number
DE102015119771A1
DE102015119771A1 DE102015119771.5A DE102015119771A DE102015119771A1 DE 102015119771 A1 DE102015119771 A1 DE 102015119771A1 DE 102015119771 A DE102015119771 A DE 102015119771A DE 102015119771 A1 DE102015119771 A1 DE 102015119771A1
Authority
DE
Germany
Prior art keywords
source
transistor
drain
semiconductor substrate
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015119771.5A
Other languages
English (en)
Inventor
Andreas Meiser
Till Schlösser
Dirk Ahlers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015119771.5A priority Critical patent/DE102015119771A1/de
Priority to US15/351,816 priority patent/US10700061B2/en
Priority to KR1020160151734A priority patent/KR101903855B1/ko
Priority to CN201611007836.XA priority patent/CN107017253B/zh
Publication of DE102015119771A1 publication Critical patent/DE102015119771A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

Eine Halbleitervorrichtung (1) umfasst einen ersten Transistor (20) und einen zweiten Transistor (30) in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110). Der erste Transistor (20) umfasst einen ersten Drainkontakt, der mit einem ersten Drainbereich (205) elektrisch verbunden ist, wobei der erste Drainkontakt einen ersten Drainkontaktabschnitt (206) und einen zweiten Drainkontaktabschnitt (130a) umfasst. Der zweite Drainkontaktabschnitt (130a) ist bei einer zweiten Hauptoberfläche (120) des Halbleitersubstrats (100) angeordnet. Der zweite Transistor (30) umfasst einen zweiten Sourcekontakt, der mit einem zweiten Sourcebereich (301) elektrisch verbunden ist. Der zweite Sourcekontakt umfasst einen ersten Sourcekontaktabschnitt (302) und einen zweiten Sourcekontaktabschnitt (130b), wobei der zweite Sourcekontaktabschnitt (130b) bei einer zweiten Hauptoberfläche (120) des Halbleitersubstrats (100) angeordnet ist.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen mit Transistoren, welche geeignet verbunden sind, um Halbbrücken zu bilden, werden gewöhnlich auf dem Gebiet der Leistungselektronik verwendet. Zum Beispiel können Halbbrücken zum Ansteuern von Elektromotoren oder geschalteten Netzteilen genutzt werden.
  • Verbesserte Konzepte für Halbleitervorrichtungen mit zwei, in einem Halbleitersubstrat ausgebildeten Transistoren werden gerade entwickelt.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit zwei Transistoren zu schaffen, die von gegenüberliegenden horizontalen Oberflächen eines Halbleitersubstrats aus kontaktiert werden können.
  • Gemäß der vorliegenden Erfindung wird die obige Aufgabe durch den beanspruchten Gegenstand gemäß den unabhängigen Ansprüchen gelöst. Weitere Entwicklungen sind in den abhängigen Ansprüchen definiert.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung einen ersten Transistor und einen zweiten Transistor in einem Halbleitersubstrat mit einer ersten Hauptoberfläche. Der erste Transistor umfasst einen ersten Drainkontakt, der mit einem ersten Drainbereich elektrisch verbunden ist. Der erste Drainkontakt umfasst einen ersten Drainkontaktteil bzw. -abschnitt und einen zweiten Drainkontaktabschnitt. Der erste Transistor umfasst ferner einen ersten Bodybereich und eine erste Driftzone entlang einer Richtung parallel zur ersten Hauptoberfläche zwischen einem ersten Sourcebereich und dem ersten Drainbereich und eine erste Gateelektrode in einem ersten Gategraben in der ersten Hauptoberfläche, dem ersten Bodybereich benachbart. Der zweite Drainkontaktabschnitt ist bei einer zweiten Hauptoberfläche des Halbleitersubstrats angeordnet. Der erste Drainkontaktabschnitt umfasst ein leitfähiges Drainmaterial (engl. drain conductive mateial) in direktem Kontakt mit dem ersten Drainbereich. Der erste Drainkontaktabschnitt umfasst ferner einen ersten Abschnitt des Halbleitersubstrats zwischen dem leitfähigen Drainmaterial und dem zweiten Drainkontaktabschnitt. Der zweite Transistor umfasst einen zweiten Sourcekontakt, der mit einem zweiten Sourcebereich elektrisch verbunden ist. Der Sourcekontakt umfasst einen ersten Sourcekontaktabschitt und einen zweiten Sourcekontaktabschnitt. Der zweite Transistor umfasst ferner einen zweiten Bodybereich und eine zweite Driftzone entlang einer Richtung parallel zur ersten Hauptoberfläche zwischen dem zweiten Sourcebereich und einem zweiten Drainbereich und eine zweite Gateelektrode in einem zweiten Gategraben in der ersten Hauptoberfläche, dem zweiten Bodybereich benachbart. Der zweite Sourcekontaktabschnitt ist bei der zweiten Hauptoberfläche des Halbleitersubstrats angeordnet. Der erste Sourcekontaktabschnitt umfasst ein leitfähiges Sourcematerial in direktem Kontakt mit dem zweiten Sourcebereich. Der erste Sourcekontaktabschnitt umfasst ferner einen zweiten Abschnitt des Halbleitersubstrats, der zwischen dem leitfähigen Sourcematerial und dem zweiten Sourcekontaktabschnitt angeordnet ist.
  • Gemäß einer weiteren Ausführungsform umfasst eine Halbleitervorrichtung einen ersten Transistor und einen zweiten Transistor in einem Halbleitersubstrat mit einer ersten Hauptoberfläche. Die ersten und zweiten Transistoren sind vom gleichen Leitfähigkeitstyp. Der erste Transistor umfasst einen der ersten Hauptoberfläche benachbarten ersten Sourcebereich und einen ersten Drainkontaktabschnitt, der mit einem ersten Drainbereich elektrisch verbunden ist. Der zweite Transistor umfasst einen der ersten Hauptoberfläche benachbarten zweiten Drainbereich und einen ersten Sourcekontaktabschnitt, der mit einem zweiten Sourcebereich elektrisch verbunden ist. Das Halbleitersubstrat umfasst ferner eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, wobei der erste Drainkontaktabschnitt und der erste Sourcekontaktabschnitt mit der ersten Halbleiterschicht elektrisch verbunden sind. Die Halbleitervorrichtung umfasst ferner eine vergrabene Schicht eines zweiten Leitfähigkeitstyps zwischen dem ersten Transistor und der Halbleiterschicht, wobei die vergrabene Schicht in einem Bereich zwischen der ersten Halbleiterschicht und dem zweiten Transistor fehlt, oder eine vergrabene Schicht des zweiten Leitfähigkeitstyps zwischen der ersten Halbleiterschicht und dem zweiten Transistor, wobei die vergrabene Schicht in einem Bereich zwischen der ersten Halbleiterschicht und dem ersten Transistor fehlt.
  • Gemäß einer weiteren Ausführungsform umfasst eine Halbleitervorrichtung einen Transistor in einem Halbleitersubstrat mit einer ersten Hauptoberfläche. Der Transistor umfasst einen ersten Drainkontaktabschnitt, der mit einem Drainbereich elektrisch verbunden ist, einen Bodybereich und eine Driftzone entlang einer ersten Richtung parallel zur ersten Hauptoberfläche zwischen einem Sourcebereich und dem Drainbereich und eine Gateelektrode in einem Gategraben in der ersten Hauptoberfläche, dem Bodybereich benachbart, wobei eine Längsachse des Gategrabens in der ersten Richtung verläuft. Der erste Drainkontaktabschnitt umfasst ein leitfähiges Drainmaterial in direktem Kontakt mit dem Drainbereich. Der erste Drainkontaktabschnitt umfasst ferner einen Abschnitt des Halbleitersubstrats eines ersten Leitfähigkeitstyps. Das Halbleitersubstrat umfasst darüber hinaus eine vergrabene Schicht eines zweiten Leitfähigkeitstyps zwischen dem Abschnitt des Halbleitersubstrats und dem Transistor.
  • Gemäß einer weiteren Ausführungsform umfasst eine Halbleitervorrichtung einen Transistor in einem Halbleitersubstrat mit einer ersten Hauptoberfläche. Der Transistor umfasst einen ersten Sourcekontaktabschnitt, der mit einem Sourcebereich elektrisch verbunden ist, einen Bodybereich und eine Driftzone entlang einer ersten Richtung parallel zur ersten Hauptoberfläche zwischen dem Sourcebereich und einem Drainbereich und eine Gateelektrode in einem Gategraben in der ersten Hauptoberfläche, dem Bodybereich benachbart. Eine Längsachse des Gategrabens verläuft in einer ersten Richtung. Der erste Sourcekontaktabschnitt umfasst ein leitfähiges Sourcematerial in direktem Kontakt mit dem Sourcebereich, wobei der erste Sourcekontaktabschnitt ferner einen Abschnitt des Halbleitersubstrats eines ersten Leitfähigkeitstyps umfasst. Das Halbleitersubstrat weist ferner eine vergrabene Schicht eines zweiten Leitfähigkeitstyps zwischen dem Abschnitt des Halbleitersubstrats und dem Transistor auf.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu liefern, und sie sind in die Offenbarung dieser Erfindung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
  • 1 zeigt eine Querschnittsansicht eines Beispiels der Halbleitervorrichtung gemäß einer Ausführungsform.
  • 2A und 2B zeigen Querschnittsansichten eines in 1 veranschaulichten Transistors.
  • 2C zeigt eine horizontale Querschnittsansicht der in 1 gezeigten Halbleitervorrichtung.
  • 2D und 2E zeigen Querschnittsansichten eines Abschnitts der in 1 gezeigten Halbleitervorrichtung.
  • 3A und 3B zeigen jeweils Querschnittsansichten einer Halbleitervorrichtung gemäß weiteren Ausführungsformen.
  • 4 zeigt ein Ersatzschaltbild einer elektrischen Schaltung mit der in 1 gezeigten Halbleitervorrichtung.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie ”Oberseite”, ”Boden”, ”Vorderseite”, ”Rückseite”, ”vorne”, ”hinten” usw. in Bezug auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Darstellung verwendet und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • In dieser Beschreibung bedeuten die Ausdrücke „gekoppelt” und/oder „elektrisch gekoppelt” nicht notwendigerweise eine direkte Kopplung – zwischenliegende Elemente können zwischen den „gekoppelten” oder „elektrisch gekoppelten” Elementen vorliegen. Der Ausdruck „elektrisch verbunden” beabsichtigt die Beschreibung einer niederohmschen elektrischen Verbindung zwischen den elektrisch verbundenen Elementen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” neben dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsbereiches ist, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren werden die dotierten Bereiche häufig mit ”p” oder ”n”-dotiert bezeichnet. Diese Bezeichnung ist jedoch nicht beschränkend zu verstehen. Der Dotiertyp kann beliebig sein, solange die beschriebene Funktionalität erzielt wird. Auch können in allen Ausführungsformen die Dotiertypen vertauscht sein.
  • Die vorliegende Beschreibung bezieht sich auf einen ”ersten” und einen ”zweiten” Leitfähigkeitstyp von Dotierstoffen, wobei Halbleiterteile bzw. -abschnitte damit dotiert sind. Der erste Leitfähigkeitstyp kann ein p-Typ sein, und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt. Wie allgemein bekannt ist, können abhängig von dem Dotierungstyp oder der Polarität der Source- und Drainbereiche Feldeffekttransistoren mit isoliertem Gate (IGFETs) wie etwa Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) n-Kanal- oder p-Kanal-MOSFETs sein. Beispielsweise sind in einem n-Kanal-MOSFET der Source- und der Drainbereich mit n-Typ-Dotierstoffen dotiert. In einem p-Kanal-MOSFET sind der Source- und der Drainbereich mit p-Typ-Dotierstoffen dotiert. Wie klar zu verstehen ist, können in dem Zusammenhang der vorliegenden Beschreibung die Dotierungstypen umgekehrt werden. Wenn ein spezifischer Strompfad mittels einer Richtungssprache beschrieben wird, soll diese Sprache nur verstanden werden als ein Beschreiben des Pfades und nicht der Polarität des Stromflusses, d. h. ob der Strom von der Source zum Drain oder umgekehrt fließt. Die Figuren können polaritätsempfindliche Komponenten umfassen, beispielsweise Dioden. Wie klar zu verstehen ist, ist die spezifische Anordnung von diesen polaritätsempfindlichen Komponenten als ein Beispiel gegeben und kann invertiert werden, um die beschriebene Funktionalität zu erhalten, abhängig davon, ob der erste Leitfähigkeitstyp einen n-Typ oder einen p-Typ bedeutet.
  • Der Begriff ”lateral” und ”horizontal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung im Wesentlichen parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Die bzw. eines Chips sein.
  • Der Begriff ”vertikal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.
  • Die vorliegende Beschreibung hindurch werden Elemente von Feldeffekttransistoren beschrieben. Allgemein umfasst ein Feldeffekttransistor eine Vielzahl von Transistorzellen, die parallel verbunden sind. Beispielsweise umfasst, wie im Folgenden diskutiert werden wird, jede einzelne Transistorzelle eine einzelne Gateelektrode, einen Bodybereich und weitere Komponenten. Die Gateelektroden der einzelnen Transistorzellen können mit einem gemeinsamen Anschluss, z. B. einem Gateanschluss, verbunden sein. Weitere Komponenten der einzelnen Transistorzellen, z. B. Sourcebereiche, Drainbereiche, können jeweils mit einem gemeinsamen Sourceanschluss, einem gemeinsamen Drainanschluss etc. verbunden sein. Die folgende Beschreibung beschreibt konkret die Struktur der einzelnen Transistorzellen, während allgemein auf einen Transistor verwiesen wird.
  • Wie sich jedoch klar versteht, sind die einzelnen Transistorzellen mit einer Vielzahl von weiteren Transistorzellen verbunden, um den jeweiligen Transistor zu bilden. Einige der Komponenten der Transistorzellen wie etwa die Bodybereiche können separat voneinander ausgebildet sein. Andere Komponenten wie etwa die Drainbereiche können gemeinsam für alle parallel verbundene Transistorzellen ausgebildet sein.
  • 1 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform. Die Halbleitervorrichtung 1, die in 1 dargestellt ist, weist einen ersten Transistor 20 und einen zweiten Transistor 30 auf. Der erste Transistor 20 und der zweite Transistor 30 sind in einem gemeinsamen Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110 und einer zweiten Hauptoberfläche 120 ausgebildet. Der erste Transistor 20 umfasst einen ersten Sourcebereich 201, einen ersten Drainbereich 205, einen ersten Bodybereich 220 und eine erste Driftzone 260. Der erste Transistor 20 weist ferner eine Gateelektrode 210 auf, welche in einem ersten Gategraben 212 angeordnet ist, der in der ersten Hauptoberfläche 110 dem ersten Bodybereich 220 benachbart ausgebildet ist. Die erste Gateelektrode 210 ist dafür eingerichtet, eine Leitfähigkeit eines Kanals im ersten Bodybereich 220 zu steuern. Eine Längsachse des ersten Gategrabens 212 kann in einer ersten Richtung, die parallel zur ersten Hauptoberfläche ist, zum Beispiel der x-Richtung, verlaufen. In 1 ist der erste Gategraben 212 durch gestrichelte Linien angezeigt und vor oder hinter der dargestellten Zeichnungsebene angeordnet. Der erste Bodybereich 220 und die erste Driftzone 260 können entlang der ersten Richtung zwischen dem ersten Sourcebereich 201 und dem ersten Drainbereich 205 angeordnet sein. Der erste Transistor 20 umfasst ferner einen ersten Drainkontakt, der mit dem ersten Drainbereich 205 elektrisch verbunden ist. Der erste Drainkontakt umfasst einen ersten Drainkontaktabschnitt 206 und einen zweiten Drainkontaktabschnitt 130a. Der zweite Drainkontaktabschnitt 130a ist bei der zweiten Hauptoberfläche 120 des Halbleitersubstrats 100 angeordnet. Der erste Drainkontaktabschnitt 206 umfasst ein leitfähiges Drainmaterial 115 in direktem Kontakt mit dem ersten Drainbereich 205, der erste Drainkontaktabschnitt 206 umfasst ferner einen ersten Abschnitt 112 des Halbleitersubstrats, der zwischen dem leitfähigen Drainmaterial 115 und dem zweiten Drainkontaktabschnitt 130a angeordnet ist.
  • Der zweite Transistor 30 weist einen zweiten Sourcebereich 301, einen zweiten Drainbereich 305, einen zweiten Bodybereich 320 und eine zweite Driftzone 360 auf. Der zweite Transistor 30 weist ferner eine zweite Gateelektrode 310 und einen zweiten Gategraben 312 in der ersten Hauptoberfläche 110 dem zweiten Bodybereich 320 benachbart auf. Die zweite Gateelektrode 310 ist dafür eingerichtet, eine Leitfähigkeit eines Kanals im zweiten Bodybereich 320 zu steuern. Eine Längsachse des zweiten Gategrabens 312 kann in einer Richtung parallel zur ersten Hauptoberfläche des Halbleitersubstrats, zum Beispiel in der ersten Richtung, verlaufen. Der zweite Bodybereich 320 und die zweite Driftzone 360 können entlang der ersten Richtung zwischen dem zweiten Sourcebereich 301 und dem zweiten Drainbereich 305 angeordnet sein. Der zweite Transistor 30 weist ferner einen zweiten Sourcekontakt auf, der mit dem zweiten Sourcebereich 301 elektrisch verbunden ist. Der zweite Sourcekontakt umfasst einen ersten Sourcekontaktabschnitt 302 und einen zweiten Sourcekontaktabschnitt 130b. Der zweite Sourcekontaktabschnitt 320 ist bei der zweiten Hauptoberfläche 120 des Halbleitersubstrats angeordnet. Der erste Sourcekontaktabschnitt 302 umfasst ein leitfähiges Sourcematerial 116 in direktem Kontakt mit dem zweiten Sourcebereich 301, der erste Sourcekontaktabschnitt 302 weist ferner einen zweiten Abschnitt 113 des Halbleitersubstrats 100 auf, der zwischen dem leitfähigen Sourcematerial 116 und dem zweiten Sourcekontaktabschnitt 130b angeordnet ist.
  • Der zweite Transistor 30 kann einen ähnlichen Aufbau wie der erste Transistor 20 aufweisen, mit der Ausnahme, dass der zweite Drainkontakt des zweiten Transistors in einer unterschiedlichen Art und Weise ausgeführt ist. Ferner ist der zweite Sourcekontakt in einer unterschiedlichen Art und Weise so ausgeführt, dass der zweite Sourcekontakt den zweiten Sourcebereich 302 mit der leitfähigen Schicht (rückseitige Metallisierungsschicht) 130 elektrisch verbindet, die an der zweiten Hauptoberfläche 120 des Halbleitersubstrats angeordnet ist. Der erste Transistor 20 und der zweite Transistor 30 sind beispielsweise vom gleichen Leitfähigkeitstyp, mit z. B. einem Kanal vom n-Typ. Dementsprechend sind der erste Bodybereich 220 und der zweite Bodybereich 320 vom gleichen Leitfähigkeitstyp, zum Beispiel p-Typ.
  • Gemäß der in 1 dargestellten Konfiguration bilden der erste Abschnitt 112 des Halbleitersubstrats 100 und der zweite Abschnitt 113 des Halbleitersubstrats einen Teil einer ersten Schicht 129, die der zweiten Hauptoberfläche 120 benachbart ist. Die erste Schicht 129 kontaktiert elektrisch eine leitfähige Schicht 130 an der Rückseite (zweite Hauptoberfläche) 120 des Halbleitersubstrats. Der erste Drainkontakt des ersten Transistors 20 kann von dem ersten Drainbereich 205 in das Halbleitersubstrat 100 verlaufen und kann einen Abschnitt der ersten Schicht 129 umfassen. Desgleichen kann der zweite Sourcekontakt von dem zweiten Sourcebereich 301 in das Halbleitersubstrat 100 verlaufen und kann einen Abschnitt der ersten Schicht 129 umfassen. Ein gemeinsamer Anschluss 374 kann mit der leitfähigen Schicht 130 elektrisch verbunden sein, welche der zweiten Hauptoberfläche 120 des Halbleitersubstrats benachbart angeordnet ist. Dementsprechend sind der erste Drainbereich 205 und der zweite Sourcebereich 301 mit einem gemeinsamen Anschluss 374 elektrisch verbunden.
  • Der erste Sourcebereich 201 ist über den ersten Sourcekontakt 202 mit einem ersten Sourceanschluss 272 elektrisch verbunden. Eine erste vorderseitige leitfähige Schicht 135 kann einer ersten Hauptoberfläche 110 des Halbleitersubstrats benachbart angeordnet sein und kann über den ersten Sourcekontakt 202 mit dem ersten Sourcebereich 201 des ersten Transistors 20 elektrisch verbunden sein. Eine zweite vorderseitige leitfähige Schicht 140 kann der ersten Hauptoberfläche 110 des Halbleitersubstrats benachbart angeordnet und über den zweiten Drainkontakt 306 mit dem zweiten Drainbereich 305 des zweiten Transistors 30 elektrisch verbunden sein. Dementsprechend implementiert die in 1 veranschaulichte Halbleitervorrichtung eine vertikale Halbleitervorrichtung und kann von gegenüberliegenden Seiten des Halbleitersubstrats 100 aus kontaktiert werden. Die erste vorderseitige leitfähige Schicht 135 und die zweite vorderseitige leitfähige Schicht 140 können durch Metallisierungsschichten ausgeführt sein.
  • Die erste Gateelektrode 210 und die zweite Gateelektrode 310 sind der ersten Hauptoberfläche 110 des Halbleitersubstrats benachbart angeordnet. Dementsprechend sind die ersten und die zweiten Gateelektroden 210, 310 dafür eingerichtet, einen horizontalen Stromfluss zu steuern. Das Halbleitersubstrat 100 kann eine erste Schicht 129 aufweisen, die den ersten Abschnitt 112 und den zweiten Abschnitt 113 umfasst, die bei der gleichen Dotierungskonzentration und mit dem gleichen Dotierungstyp dotiert sein können. Beispielsweise können der erste Abschnitt 112 und der zweite Abschnitt 113 mit dem ersten Leitfähigkeitstyp, zum Beispiel einem p+-Typ, dotiert sein. Das Halbleitersubstrat 100 kann zusätzlich einen weiteren Substratabschnitt 114 des ersten Leitfähigkeitstyps bei einer niedrigeren Dotierungskonzentration als die ersten und zweiten Substratabschnitte aufweisen. Der weitere Substratabschnitt 114 kann zwischen dem zweiten Substratabschnitt 113 und der Driftzone 360 und dem Bodybereich 320 des zweiten Transistors 30 angeordnet sein. Das Halbleitersubstrat 100 kann ferner einen dritten Substratabschnitt 216 zwischen dem Substratabschnitt 112 und der Driftzone 260 und dem Bodybereich 220 des ersten Transistors 20 aufweisen. Der dritte Substratabschnitt 216 kann vom zweiten oder ersten Leitfähigkeitstyp sein. Gemäß der in 1 dargestellten Ausführungsform ist der dritte Substratabschnitt 216 vom zweiten Leitfähigkeitstyp.
  • Gemäß einer weiteren Ausführungsform umfasst die Halbleitervorrichtung eine vergrabene Schicht 215 des zweiten Leitfähigkeitstyps zwischen dem ersten Abschnitt 112 des Substrats und dem ersten Bodybereich 220 und der ersten Driftzone 260 des ersten Transistors 20. Gemäß dieser Ausführungsform ist die vergrabene Schicht 215 nicht zwischen dem zweiten Abschnitt 113 des Substrats und dem zweiten Bodybereich 320 und der zweiten Driftzone 360 des ersten Transistors angeordnet.
  • Gemäß der in 1 dargestellten Ausführungsform sind die ersten und die zweiten Bodybereiche 220, 320 vom ersten Leitfähigkeitstyp, und die ersten und die zweiten Driftzonen 260, 360 sind vom zweiten Leitfähigkeitstyp. Wie in 1 weiter veranschaulicht ist, kann der dritte Substratabschnitt 216 zwischen der vergrabenen Schicht 215 und dem ersten Bodybereich 220 und der ersten Driftzone 260 angeordnet sein. Infolge des Vorhandenseins eines pn-Übergangs mit der vergrabenen Schicht 215 kann der erste Transistor 20 von dem ersten Substratabschnitt 112 und dem zweiten Substratabschnitt 113 effektiv isoliert sein, welche mit dem ersten Drainbereich 205 über den ersten Drainkontakt elektrisch verbunden sind.
  • Folglich wird es möglich, zwei Transistoren auf einem gemeinsamen oder verbundenen Halbleitersubstrat 100 so zu integrieren, dass der erste Drainbereich 205 und der zweite Sourcebereich 301 mit einem gemeinsamen Anschluss elektrisch verbunden sind. Zum Beispiel können die beiden Transistoren vom gleichen Leitfähigkeitstyp sein. Insbesondere sind die beiden Transistoren auf solch eine Weise integriert, dass die beiden Transistoren von der ersten Hauptoberfläche 110 bzw. der zweiten Hauptoberfläche 120 aus kontaktiert werden können. Gleichzeitig ist der erste Transistor 20 von dem ersten Drainbereich 205 und dem zweiten Sourcebereich 301 elektrisch isoliert.
  • Das leitfähige Drainmaterial 115 kann in einer Drainkontaktvertiefung 117 angeordnet sein, die in der ersten Hauptoberfläche 110 ausgebildet ist. Die Drainkontaktvertiefung 117 kann sich von der ersten Hauptoberfläche 110 durch die vergrabene Schicht 215 zum ersten Substratabschnitt 112 erstrecken. Das leitfähige Sourcematerial 116 kann in einer Sourcekontaktvertiefung 119 angeordnet sein, die in der ersten Hauptoberfläche 110 ausgebildet sein kann. Die Sourcekontaktvertiefung 119 kann sich zum zweiten Substratabschnitt 113 erstrecken. Der zweite Sourcebereich 301 kann bei der Seitenwand 172 der Sourcekontaktvertiefung 119 ausgebildet sein. Der erste Drainbereich 205 kann bei der Seitenwand 118 der Drainkontaktvertiefung 117 ausgebildet sein. Die Halbleitervorrichtung kann ferner einen Sourcekontaktgraben 203 aufweisen, um den ersten Sourcebereich 201 zu kontaktieren. Der Sourcekontaktgraben 203 kann mit einem leitfähigen Sourcematerial 115 gefüllt sein. Der Sourcekontaktgraben 203 erstreckt sich von der ersten Hauptoberfläche 110 in das Halbleitersubstrat, zum Beispiel bis zu einer Tiefe, die zumindest einer Tiefe des ersten Sourcebereichs 201 entspricht. Die Sourcekontaktvertiefung 119 des zweiten Transistors 30 erstreckt sich bis zu einer größeren Tiefe als der Sourcekontaktgraben 203.
  • Die vergrabene Schicht 215 des zweiten Leitfähigkeitstyps kann bei einer hohen Dotierungskonzentration dotiert sein. Zum Beispiel kann die Dotierungskonzentration höher als 1e19 cm–3 sein. Gemäß weiteren Ausführungsformen kann die vergrabene Schicht 215 bei einer niedrigeren Dotierungskonzentration als oben angegeben dotiert sein. Die vergrabene Schicht 215 sollte während eines Transistorvorgangs nicht verarmt sein, um die isolierenden Eigenschaften aufrecht zu erhalten. Die vergrabene Schicht 215 kann in einer vertikalen Distanz bezüglich der Komponenten des ersten Transistors 20 angeordnet sein. Zum Beispiel kann die vergrabene Halbleiterschicht 215 in einer Distanz zum ersten Bodybereich 220 und in einer Distanz zur ersten Driftzone 260 angeordnet sein. Die Distanz zwischen dem ersten Bodybereich 220 und der vergrabenen Schicht 215 sollte eingestellt sein, um die gewünschten isolierenden Eigenschaften zu liefern.
  • Gemäß einer weiteren Ausführungsform kann, wie mit Verweis auf 3A beschrieben werden wird, die vergrabene Halbleiterschicht 315 des zweiten Leitfähigkeitstyps zwischen dem zweiten Substratabschnitt 113 und dem Bodybereich 320 und der Driftzone 360 des zweiten Transistors 30 angeordnet sein. Gemäß dieser Ausführungsform ist die vergrabene Halbleiterschicht 315 nicht zwischen dem ersten Substratabschnitt 112 und dem ersten Bodybereich 220 und der ersten Driftzone 260 angeordnet.
  • Gemäß der Ausführungsform von 1 erstreckt sich das leitfähige Drainmaterial 115 tief in das Halbleitersubstrat, zum Beispiel bis zum ersten Abschnitt 112 des Halbleitersubstrats. Ferner kann das leitfähige Sourcematerial 116 sich tief in das Halbleitersubstrat, zum Beispiel bis zum zweiten Abschnitt 113 des Halbleitersubstrats, erstrecken. Als Folge kann ein parasitärer Bipolartransistor verschlechtert oder unterdrückt bzw. unterbunden werden. Beispielsweise kann die erste Schicht 129, die den ersten Abschnitt 112 und den zweiten Abschnitt 113 umfasst, bei einer Dotierungskonzentration von 1e19 cm–3 dotiert sein. Als Konsequenz unterdrücken die hochdotierten Abschnitte 112, 113 einen Transistor, zum Beispiel einen npn-Transistor, der andernfalls in diesem Bereich ausgebildet werden könnte. Ein dotierter Abschnitt 121, 122 des ersten Leitfähigkeitstyps kann zwischen dem leitfähigen Drainmaterial 115 und dem ersten Abschnitt 112 des Halbleitersubstrats und zwischen dem leitfähigen Sourcematerial 116 und dem zweiten Abschnitt 113 des Halbleitersubstrats angeordnet sein.
  • Die Drainkontaktvertiefung 117 und die Sourcekontaktvertiefung 119 können im Halbleitersubstrat 100 von der ersten Hauptoberfläche 110 aus so ausgebildet sein, dass sie sich in Richtung der Tiefe, zum Beispiel die z-Richtung, des Substrats 100 erstrecken. Die Tiefe der Drainkontaktvertiefung 117 und der Sourcekontaktvertiefung 119 können größer als eine Tiefe des Gategrabens 212 sein. Die Tiefe der Drainkontaktvertiefung 117 und der Sourcekontaktvertiefung 119 können annähernd 3 bis 20 μm, zum Beispiel 4 μm, betragen.
  • Ein isolierendes Material 253 kann über der ersten Hauptoberfläche 110 des Halbleitersubstrats ausgebildet sein, so dass der erste Drainbereich 205 mit einem leitfähigen Material nicht elektrisch gekoppelt ist, das an der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet ist. Desgleichen kann der zweite Sourcebereich 301 von einem leitfähigen Element an der Oberseite des Halbleitersubstrats getrennt sein.
  • Gemäß der in 1 dargestellten Ausführungsform sind der erste Drainbereich 205 und der zweite Sourcebereich 301 mit einer leitfähigen Schicht 130, die auf der zweiten Hauptoberfläche 120 des Halbleitersubstrats 100 angeordnet ist, mittels des ersten Drainkontaktabschnitts 206 elektrisch verbunden, der ein leitfähiges Drainmaterial 115 in der Drainkontaktvertiefung 117 und den ersten Abschnitt 112 des Halbleitersubstrats umfasst. Ferner ist der zweite Sourcebereich 301 mit der leitfähigen Schicht 130, die auf der zweiten Hauptoberfläche 120 des Halbleitersubstrats 100 angeordnet ist, mittels des zweiten Sourcekontaktabschnitts 302 elektrisch verbunden, der ein leitfähiges Sourcematerial 116 in der Sourcekontaktvertiefung 119 und den zweiten Abschnitt 113 des Halbleitersubstrats umfasst. Als Folge implementieren bzw. gestalten der erste Drainkontakt und der zweite Sourcekontakt einen vertikalen Kontakt zur Rückseite der Halbleitervorrichtung 1 mittels eines niederohmigen leitfähigen Drainmaterials 115 und eines niederohmigen leitfähigen Sourcematerials 116, welche in die Drainkontaktvertiefung 117 bzw. die Sourcekontaktvertiefung 119 gefüllt sind. Das leitfähige Drainmaterial 115 und das leitfähige Sourcematerial 116 können ein Metall wie etwa Wolfram aufweisen. Weitere Beispiele des leitfähigen Sourcematerials 116 und des leitfähigen Drainmaterials 115 umfassen Polysilizium. Beispiele der Materialien der Metallisierungsschicht umfassen Metalle wie etwa Wolfram, das wahlweise geeignete Zwischenschichten enthält.
  • Wie oben erwähnt wurde, umfassen Leistungstransistoren im Allgemeinen eine Vielzahl von Transistorzellen, die parallel miteinander verbunden sind. Jede der Transistorzellen kann die Struktur wie hierin mit Verweis auf die gezeigten Figuren beschrieben aufweisen. Zum Beispiel kann eine Vielzahl paralleler Transistorzellen entlang der zweiten Richtung, zum Beispiel der y-Richtung, angeordnet sein und kann parallel verbunden sein, um einen Transistor zu bilden. Weitere Transistorzellen des Transistors können in einer gespiegelten Art und Weise bezüglich des Drainbereichs und des Sourcebereichs angeordnet sein. Im Kontext der vorliegenden Beschreibung kann der Ausdruck ”Halbleitervorrichtung” auf die einzelnen Transistoren 20, 30 Bezug nehmen, wobei die Transistoren eine Vielzahl von Transistorzellen umfassen.
  • Die erste Gateelektrode 210 ist von dem ersten Bodybereich 220 mittels der ersten Gate-Dielektriumsschicht 211 isoliert. Desgleichen ist die zweite Gateelektrode 310 von dem zweiten Bodybereich 320 mittels der zweiten Gate-Dielektriumsschicht 311 isoliert. Die erste Gateelektrode 210 kann mit einem ersten Gateanschluss 213 elektrisch verbunden sein. Die zweite Gateelektrode 310 des zweiten Transistors kann mit einem zweiten Gateanschluss 313 elektrisch verbunden sein. Der erste Transistor und/oder der zweite Transistor 30 können ferner eine Feldplatte 250, 350 aufweisen. Gemäß einer Ausführungsform kann die erste oder die zweite Feldplatte 250, 350 als eine planare Feldplatte ausgeführt sein, die über der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet ist. Gemäß einer weiteren Ausführungsform kann die Feldplatte in einem Feldplattengraben 252, 352 angeordnet sein, der im Halbleitersubstrat verläuft. Die Feldplatte 250, 350 kann mittels einer Felddielektrikumsschicht 251, 351 von den Driftzonen 260, 360 isoliert sein.
  • Die in 1 gezeigte Halbleitervorrichtung weist ferner einen ersten und einen zweiten Bodykontaktabschnitt 225, 325 auf. Der erste Bodykontaktabschnitt 225 verbindet den ersten Bodybereich 220 elektrisch mit dem ersten Sourcekontakt 202. Der zweite Bodykontaktabschnitt 325 koppelt den zweiten Bodybereich 320 elektrisch mit dem zweiten Sourcekontakt 302. Die ersten und die zweiten Bodykontaktabschnitte 225, 325 sind mit einem ersten Leitfähigkeitstyp dotiert. Infolge des Vorhandenseins der Bodykontaktabschnitte 225, 325 kann die Unterdrückung eines parasitären Bipolartransistors verbessert werden.
  • Der Bodykontaktabschnitt 225, 325 kann als ein horizontaler Bodykontaktabschnitt 225b, 325b ausgeführt sein, welcher als Teil bzw. Abschnitt einer entsprechend dotierten Schicht zwischen den ersten und/oder zweiten Bodybereichen 220, 320 angeordnet ist. Ein vertikaler Bodykontaktabschnitt 225a, 325a wird im Folgenden mit Verweis auf 2B und 2C erläutert.
  • Wie ferner in 1 gezeigt ist, kann gemäß einer Ausführungsform eine Lawinen-Klemmdiode 107 dem zweiten Drainkontakt 306 benachbart ausgebildet sein. Detaillierter beschrieben bilden der zweite Drainbereich 305 des zweiten Leitfähigkeitstyps und der weitere Substratabschnitt 114 des ersten Leitfähigkeitstyps des Halbleitersubstrats eine pn-Diode 107, welche einen Lawinendurchbruch im Fall eines Durchschlags der Halbleitervorrichtung hervorrufen kann. Dadurch kann ein Lawinendurchbruch im Driftbereich vermieden werden, welcher zu einer Drift der Vorrichtungsparameter führen könnte. Folglich sind die Eigenschaften der Vorrichtung verbessert. Durch Einstellen einer Dicke der jeweilig dotierten Abschnitte und durch Einstellen einer Dotierungskonzentration der dotierten Abschnitte kann die Durchbruchspannung eingestellt werden. Alternativ dazu kann eine entsprechende Lawinen-Klemmdiode dem ersten Sourcebereich 201 benachbart ausgebildet sein und eine Komponente des ersten Transistors 20 bilden.
  • Im Folgenden wird die Struktur der ersten und zweiten Transistoren 20, 30 detaillierter erläutert werden, während auf 2A bis 2E Bezug genommen wird. Wie zu verstehen ist, können die ersten und die zweiten Transistoren 20, 30 strukturell sehr ähnlich sein. Die ersten und die zweiten Transistoren 20, 30 unterscheiden sich insbesondere wegen der verschiedenen Strukturen der jeweiligen Source- und Drainkontakte voneinander. Die ersten und die zweiten Transistoren 20, 30 werden erläutert werden, indem die Struktur des zweiten Transistors 30 erklärt wird.
  • 2A zeigt eine vergrößerte Ansicht von Komponenten des zweiten Transistors 30. Die ersten und die zweiten Transistoren 20, 30 können einen horizontalen Bodykontaktabschnitt 225b, 325b aufweisen. Außerdem können die ersten und die zweiten Transistoren 20, 30 ferner einen vertikalen Bodykontaktabschnitt 225a, 325a aufweisen. Beispielsweise kann der (in 1 veranschaulichte) Sourcekontaktgraben 203 eine Seitenwand 171 mit ersten und zweiten Seitenwandabschnitten 171a, 171b aufweisen. Die vertikalen Bodykontaktabschnitte 225a können den zweiten Seitenwandabschnitten 171b benachbart angeordnet sein, und der erste Sourcebereich 201 kann den ersten Seitenwandabschnitten benachbart angeordnet sein. In ähnlicher Weise weist die Sourcekontaktvertiefung 119 erste Seitenwandabschnitte 172a und zweite Seitenwandabschnitte 172b auf. Wie in 2A veranschaulicht ist, ist der zweite Sourcebereich 301 des zweiten Transistors 30 dem ersten Seitenwandabschnitt 172a benachbart angeordnet.
  • 2B zeigt eine Querschnittsansicht des in 1 dargestellten zweiten Transistors, wobei die Querschnittsansicht an einer Position genommen ist, welche entlang einer zweiten Richtung senkrecht zur ersten Richtung verschoben ist. Die zweite Querschnittsansicht von 2B ist zwischen III und III' gelegt, wie auch in 2C veranschaulicht ist. Die Querschnittsansicht von 2B ist so gelegt, dass sie einen zweiten Abschnitt 172b der Seitenwand 172 der Sourcekontaktvertiefung 119 schneidet. Im Unterschied zur in 2A gezeigten Querschnittsansicht ist ein vertikaler Bodykontaktabschnitt 325a dem zweiten Abschnitt 172b der Seitenwand der Sourcekontaktvertiefung 119 benachbart oder darin ausgebildet. Dementsprechend überlappt der vertikale Bodykontaktabschnitt 325a vertikal mit dem zweiten Sourcebereich 301. Die Begriffsbildung ”überlappt vertikal mit” soll bedeuten, dass die jeweiligen Abschnitte oder Bereiche sich in der gleichen Tiefe erstrecken. Detaillierter beschrieben kann es eine vertikale Ausdehnung des Halbleiterkörpers geben, bei der die jeweiligen Abschnitte oder Bereiche vorhanden sein können. Um konkreter zu sein, müssen die Anfangspunkte der jeweiligen Abschnitte oder Bereiche nicht zusammenfallen. Ferner müssen die Endpunkte der jeweiligen Abschnitte oder Bereiche nicht zusammenfallen. Der zweite Bodykontaktabschnitt 325 ist mit dem zweiten Sourcekontakt elektrisch verbunden. In einer ähnlichen Art und Weise ist der erste Bodykontaktabschnitt 225 mit dem ersten Sourcekontakt elektrisch verbunden.
  • Aufgrund des Vorhandenseins des Bodykontaktabschnitts 225, 325 und insbesondere aufgrund des Merkmals, dass der vertikale Bodykontaktabschnitt 225a, 325a mit dem ersten Sourcebereich 201 bzw. dem zweiten Sourcebereich 301 vertikal überlappt, kann die Unterdrückung eines parasitären Bipolartransistors verbessert werden. Detaillierter beschrieben können Löcher aus dem Bodybereich effizient entfernt werden, wodurch nachteilige Effekte wie etwa ein Snap-Back-Effekt verhindert werden. Dies hat einen verbesserten sicheren Betriebsbereich (SOA) zur Folge, der einem Bereich in der I-V-Charakteristik entspricht, in welchem die Halbleitervorrichtung sicher betrieben werden kann.
  • 2C zeigt eine horizontale Querschnittsansicht der in 1 veranschaulichten Halbleitervorrichtung. Wie dargestellt ist, weist die Halbleitervorrichtung 1 einen Sourcekontaktgraben 203, eine Sourcekontaktvertiefung 119, eine Drainkontaktvertiefung 117 und einen Drainkontaktgraben 430 auf. Die Sourcekontaktvertiefung 119 und die Drainkontaktvertiefung 117 verlaufen in einer zweiten Richtung (zum Beispiel der y-Richtung), welche zur ersten Richtung senkrecht ist. Keine der Vertiefungen und keiner der Gräben müssen genau vertikale Seitenwände aufweisen. Detaillierter beschrieben können die Seitenwände geneigt oder gerundet sein. Beispielsweise können beliebige der Vertiefungen und Gräben verjüngt sein.
  • Die Halbleitervorrichtung weist ferner erste Gategräben 212 und zweite Gategräben 312 auf, die in der ersten Hauptoberfläche 110 der Halbleitervorrichtung ausgebildet sind. Die Halbleitervorrichtung kann ferner erste und zweite Feldplattengräben 252, 352 aufweisen. Eine Längsachse der Gategräben 212 und der Feldplattengräben 252 kann in der ersten Richtung verlaufen. Der Ausdruck ”Längsachse” bezieht sich auf eine horizontale Achse, entlang welcher der jeweilige Graben eine größere Längenausdehnung als in einer anderen horizontalen Richtung hat. Die ersten Gategräben 212 strukturieren den ersten Bodybereich 220 in eine Vielzahl von Segmenten, zum Beispiel Grate oder Rippen bzw. Finnen. In ähnlicher Art und Weise strukturieren die zweiten Gategräben 312 den zweiten Bodybereich 320 in eine Vielzahl von Segmenten, zum Beispiel Grate oder Finnen. Dementsprechend können, wie später ausführlicher erläutert werden wird, die ersten und zweiten Transistoren als FinFETs ausgeführt sein.
  • Die Seitenwand 171 der ersten Sourcekontaktvertiefung 119 kann in erste Abschnitte 171a und zweite Abschnitte 171b segmentiert sein. Der erste Sourcebereich 201 kann ersten Abschnitten 171a der Seitenwand benachbart oder darin angeordnet sein. Ferner kann der erste vertikale Bodykontaktabschnitt 225a zweiten Abschnitten 171b der Seitenwand 171b benachbart oder darin angeordnet sein. Die Distanz zwischen benachbarten Gategräben 212, 312 kann von einer Distanz zwischen benachbarten Feldplattengräben 252, 352 verschieden sein. Ein Abschnitt der Gateelektrode 210, 310 kann über der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet sein und kann sich in der zweiten Richtung erstrecken. Ferner kann ein Abschnitt der Feldplatte 250, 350 über der ersten Hauptoberfläche 110 des Halbleitersubstrats angeordnet sein und kann sich in der zweiten Richtung erstrecken. Gemäß einer Ausführungsform können die ersten Gategräben 212 und die zweiten Gategräben 312 an der gleichen Position oder an einer verschiedenen Position, welche zum Beispiel entlang der zweiten Richtung gemessen werden kann, angeordnet sein.
  • 2D zeigt eine Querschnittsansicht des in 2A bis 2C gezeigten Transistors, wobei die Querschnittsansicht an einer Position genommen ist, so dass die zweiten Gategräben 312 geschnitten werden. Die Querschnittsansicht von 2D ist zwischen IV und IV' gelegt, wie auch in 2C veranschaulicht ist. Die Querschnittsansicht von 2D zeigt die gleichen Komponenten wie 2A und 2B. Ferner erstreckt sich der zweite Gategraben 312 im Halbleitersubstrat 100 in Richtung der Tiefe, zum Beispiel der z-Richtung. 2D zeigt ferner Modifikationen der in 2A bis 2C veranschaulichten Ausführungsform. Im Unterschied zu den in 2A bis 2C gezeigten Strukturen kann sich der zweite Feldplattengraben 352 (angegeben durch gestrichelte Linien und vor und hinter der dargestellten Ebene der Zeichnung angeordnet) zu einem weiteren Abschnitt 114 des Halbleitersubstrats erstrecken. Beispielsweise kann sich der zweite Feldplattengraben 352 bis zu einer Tiefe erstrecken, die größer als die Tiefe der zweiten Driftzone 360 ist. Als Folge kann die zweite Feldplatte 350 mit dem weiteren Abschnitt 114 des Halbleitersubstrats vertikal überlappen.
  • Gemäß einer weiteren Modifikation, die von der Tiefe des Feldplattengrabens 252, 352 unabhängig sein kann, kann sich der Drainkontaktgraben 430 zu einem weiteren Abschnitt 114 des Halbleitersubstrats erstrecken. Als Folge kann der zweite Drainkontakt 306 mit dem weiteren Abschnitt 114 des Halbleitersubstrats mit dem ersten Leitfähigkeitstyp vertikal überlappen. Beispielsweise kann ein Halbleiterabschnitt des zweiten Leitfähigkeitstyps dem zweiten Drainkontakt 306 benachbart angeordnet sein.
  • 2E zeigt eine Querschnittsansicht, welche entlang der zweiten Richtung gelegt ist. Die Querschnittsansicht von 2E ist zwischen V und V', wie in 2C veranschaulicht ist, so gelegt, dass sie eine Vielzahl von ersten Gategräben 212 schneidet. Wie klar zu verstehen ist, können die zweiten Gategräben 312 die gleiche Form aufweisen, und deren detaillierte Beschreibung wird weggelassen. Der erste Bodybereich 220, der die einzelnen Grate oder Finnen bildet, kann durch benachbarte erste Gategräben 212 strukturiert sein. Die Grate weisen eine Oberseite 220a und Seitenwände 220b auf. Eine erste Gate-Dielektriumsschicht 211 ist den Seitenwänden 220b und der Oberseite 220a von jedem der Grate benachbart angeordnet. Ein leitfähiges Material ist in die Gräben 212 zwischen benachbarten Graten gefüllt, um die erste Gateelektrode 210 zu bilden. Als Folge hat der erste Bodybereich 220 die Form eines sich in der ersten Richtung erstreckenden Grats. Anders ausgedrückt entspricht eine Längsachse der Grate oder der Finnen der ersten Richtung.
  • Die Seitenwände 220b können senkrecht oder unter einem Winkel von mehr als 75° bezüglich der ersten Hauptoberfläche 110 verlaufen. Die erste Gateelektrode 210 kann zumindest zwei Seiten des Grats benachbart angeordnet sein.
  • Wenn der Transistor eingeschaltet wird, zum Beispiel indem eine geeignete Spannung an die erste Gateelektrode 210 angelegt wird, wird eine leitfähige Inversionsschicht 214 (leitfähiger Kanal) an der Grenze zwischen dem ersten Bodybereich 220 und der ersten Gate-Dielektriumsschicht 211 ausgebildet. Dementsprechend ist der Feldeffekttransistor in einem leitenden Zustand vom ersten Sourcebereich 201 zum ersten Drainbereich 205. Im Fall eines Ausschaltens wird keine leitfähige Inversionsschicht gebildet, und der Transistor ist in einem nichtleitenden Zustand. Gemäß einer Ausführungsform verschmelzen die leitfähigen Kanalbereiche 214, die an gegenüberliegenden Seitenwänden 220b eines Grats ausgebildet werden, nicht miteinander, so dass der erste Bodybereich 220 nicht vollständig verarmt werden kann und mit dem ersten Sourcebereich und mit dem vertikalen Bodykontaktbereich 225a verbunden sein kann.
  • Eine Distanz zwischen benachbarten ersten Gategräben 212, die einer Breite d1 der Grate entspricht, kann zum Beispiel größer als 200 nm, zum Beispiel 200 bis 2000 nm, beispielsweise 400 bis 600 nm, sein. Der Transistor kann ferner eine Feldplatte aufweisen. Wenn der Transistor ausgeschaltet wird, indem zum Beispiel eine entsprechende Spannung an die Gateelektrode angelegt wird, können Träger aus der Driftzone aufgebraucht bzw. verarmt werden. Als Folge kann eine Dotierungskonzentration der Driftzone erhöht werden, während das Sperrvermögen des Transistors beibehalten wird. Folglich kann der Einschalt- bzw. Durchlasswiderstand weiter reduziert werden, während das Sperrvermögen bei hoher Spannung sichergestellt ist.
  • Gemäß einer weiteren Ausführungsform erfüllt die Breite d1 des ersten Bodybereichs 220 die folgende Beziehung: d1 ≤ 2·ld, wobei ld eine Länge einer Verarmungszone bezeichnet, welche an der Grenzfläche zwischen der ersten Gate-Dielektriumsschicht 211 und dem ersten Bodybereich 220 gebildet wird. Beispielsweise kann die Breite der Verarmungszone bestimmt werden als:
    Figure DE102015119771A1_0002
    wobei εs die Permittivität des Halbleitermaterials (11,9 × ε0 für Silizium, ε0 = 8,85 × 10–14 F/cm) bezeichnet, k die Boltzmann-Konstante (1,38066 × 10–23 J/k) bezeichnet, T die Temperatur (z. B. 300 K) bezeichnet, in den natürlichen Logarithmus bezeichnet, NA die Dotierstoff- bzw. Verunreinigungskonzentration des Halbleiterkörpers bezeichnet, ni die intrinsische Trägerkonzentration (1,45 × 1010 cm–3 für Silizium bei 27°C) bezeichnet und q die Elementarladung (1,6 × 10–19 C) bezeichnet.
  • Im Allgemeinen variiert die Länge der Verarmungszone in Abhängigkeit von der Gatespannung. Es wird angenommen, dass in einem Transistor die Länge der Verarmungszone bei einer der Schwellenspannung entsprechenden Gatespannung der maximalen Breite der Verarmungszone entspricht. Beispielsweise kann die Breite der ersten Grate annähernd 10 bis 200 nm, zum Beispiel 20 bis 60 nm, entlang der Hauptoberfläche 110 des Halbleitersubstrats 100 betragen.
  • Gemäß der Ausführungsform, in der die Breite d1 ≤ 2·ld ist, ist der Transistor ein sogenannter ”vollständig verarmter” Transistor, in welchem der erste Bodybereich 220 vollständig verarmt ist, wenn die erste Gateelektrode 210 auf eine On- bzw. Ein-Spannung gesetzt ist. In solch einem Transistor kann eine optimale Subschwellenspannung erreicht werden, und Kurzkanaleffekte können effizient unterdrückt werden, was verbesserte Vorrichtungscharakteristiken zur Folge haben kann.
  • In den Feldeffekttransistoren 20, 30, die in 2A bis 2E veranschaulicht sind, sind die ersten und zweiten Gateelektroden 210, 310 in Gategräben 212, 312 in der ersten Hauptoberfläche 110 angeordnet, um FinFETs zu bilden. Die Sourcebereiche 201, 301 erstrecken sich vertikal in das Halbleitersubstrat 100, und die Drainbereiche 205, 305 verlaufen vertikal im Halbleitersubstrat 100. Als Folge können die effektive Kanalbreite und das Volumen der Drainausdehnung des Transistors stark vergrößert werden, wodurch der Durchlasswiderstand reduziert wird. Infolge der spezifischen Ausführung des ersten Drainkontaktabschnitts und des zweiten Sourcekontaktabschnitts, die sich jeweils zur zweiten Hauptoberfläche des Halbleitersubstrats erstrecken, können die Eigenschaften der vertikal verlaufenden Source- und Drainbereiche weiter genutzt werden.
  • Die mit Verweis auf 1 und 2A bis 2E veranschaulichte Halbleitervorrichtung 1 umfasst einen ersten Transistor 20 mit einer Vielzahl einzelner erster Transistorzellen, welche parallel verbunden sein können, und einen zweiten Transistor 30 mit einer Vielzahl einzelner zweiter Transistorzellen. Die ersten Transistorzellen können parallel verbunden sein. Die zweiten Transistorzellen können parallel verbunden sein. Die Struktur der ersten und zweiten Transistorzellen 20, 30 kann entlang den ersten und den zweiten Richtungen wiederholt und gespiegelt sein. Die ersten Drainbereiche paralleler erster Transistorzellen und die zweiten Sourcebereiche paralleler zweiter Transistorzellen können mit der leitfähigen Schicht 130 (zum Beispiel einer gemeinsamen rückseitigen Metallisierungsschicht) verbunden sein, welche der zweiten Hauptoberfläche 120 des Halbleitersubstrats 100 benachbart ausgebildet ist. Die ersten Sourcebereiche paralleler erster Transistorzellen können mit der ersten vorderseitigen leitfähigen Schicht 135 verbunden sein, die auf einer Seite der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 angeordnet ist. Ferner können die zweiten Drainabschnitte benachbarter zweiter Transistorzellen mit einer zweiten vorderseitigen leitfähigen Schicht 140 verbunden sein, die auf einer Seite der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 angeordnet ist. Dementsprechend ist keine spezifische Strukturierung der Metallisierungsschicht zum Kontaktieren von Transistorzellen der einzelnen Transistoren notwendig. Als Folge kann der Herstellungsprozess weiter vereinfacht werden, und Kosten können reduziert werden. Die erste Gateelektrode 210 kann mit einem ersten Gateanschluss 213 elektrisch verbunden sein, und die zweite Gateelektrode 310 kann mit einem zweiten Gateanschluss 313 elektrisch verbunden sein. Die Feldplatte 250 kann zum Beispiel mit dem ersten Sourceanschluss 272 verbunden sein. Die zweite Feldplatte 350 kann beispielsweise mit dem zweiten Source- oder Lastanschluss 374 verbunden sein.
  • 3A zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform. Im Unterschied zur in 1 gezeigten Ausführungsform sind die ersten und zweiten Bodybereiche 220, 320 nun vom zweiten Leitfähigkeitstyp, wohingegen der erste Substratabschnitt 1112 und der zweite Substratabschnitt 1113 vom ersten Leitfähigkeitstyp sind. Beispielsweise können die ersten und zweiten Substratabschnitte 1112, 1113 vom n+-Leitfähigkeitstyp sein, wohingegen der Bodybereich vom p-Leitfähigkeitstyp sein kann. Gemäß dieser Ausführungsform ist eine vergrabene Schicht 315 des zweiten Leitfähigkeitstyps zwischen dem zweiten Substratabschnitt 1113 und den Komponenten des zweiten Transistors 30 angeordnet. Die vergrabene Schicht 315 des zweiten Leitfähigkeitstyps kann zum Beispiel vom p+-Leitfähigkeitstyp sein. Als Konsequenz ist der zweite Drainbereich 305 effektiv von der ersten Schicht 129 isoliert, die mit dem ersten Drainbereich 205 und dem zweiten Sourcebereich 301 elektrisch verbunden ist. Die vergrabene Schicht 315 ist nicht zwischen dem ersten Substratabschnitt 1112 und den Komponenten des ersten Transistors 20 angeordnet. Der dritte Substratabschnitt 1216 und der weitere Substratabschnitt 1114 können vom ersten Leitfähigkeitstyp bei einer niedrigeren Dotierungskonzentration als der erste Substratabschnitt 1112 und der zweite Substratabschnitt 1113 sein. Die vergrabene Schicht 315 kann zwischen dem zweiten Substratabschnitt 1113 und dem weiteren Substratabschnitt 1114 angeordnet sein.
  • Gemäß der in 3A dargestellten Ausführungsform ist ein Halbleitersubstratabschnitt, der dem leitfähigen Sourcematerial 116 oder dem leitfähigen Drainmaterial 115 benachbart ist, mit dem zweiten Leitfähigkeitstyp dotiert. Zum Beispiel können die entsprechenden Dotierstoffe über die Seitenwände der Drainkontaktvertiefung 117 oder der Sourcekontaktvertiefung 119 eingeführt werden. Die Dotierstoffe können vom zweiten Leitfähigkeitstyp sein, um das leitfähige Sourcematerial 116 und das leitfähige Drainmaterial 115 effizient von den benachbarten Substratabschnitten zu isolieren. Gemäß der in 3A dargestellten Ausführungsform ist der dotierte Abschnitt 265 dem unteren Teil 117b der Drainkontaktvertiefung 117 benachbart angeordnet. Ferner ist der dotierte Abschnitt 261 einem unteren Teil 119b der Sourcekontaktvertiefung 119 benachbart angeordnet.
  • Gemäß der in 3A dargestellten Ausführungsform können die ersten und zweiten Transistoren 20, 30 in einem Substrat mit einem Leitfähigkeitstyp ausgebildet sein, der vom Leitfähigkeitstyp des Bodybereichs 220, 320 verschieden ist.
  • 3B zeigt eine weitere Ausführungsform, gemäß welcher der dritte Substratabschnitt 216 in Kontakt mit dem ersten Transistor 20 vom ersten Leitfähigkeitstyp steht. Ferner sind die Bodybereiche 220, 320 vom ersten Leitfähigkeitstyp. Als Folge ist die Driftzone 260 des ersten Transistors 20 einer Halbleiterschicht des ersten Leitfähigkeitstyps benachbart. Die in 3B veranschaulichte Ausführungsform ist der in 1 dargestellten Ausführungsform sehr ähnlich, so dass deren detaillierte Beschreibung weggelassen wird. Insbesondere weist die Halbleitervorrichtung 1 von 3B eine vergrabene Schicht 215 des zweiten Leitfähigkeitstyps zwischen der ersten Schicht 129 und dem ersten Transistor 20 auf. Die vergrabene Schicht 215 ist nicht zwischen der ersten Schicht 129 und dem zweiten Transistor 30 angeordnet. Im Unterschied zu der in 1 dargestellten Ausführungsform weist die Halbleitervorrichtung einen dritten Substratabschnitt 216 des ersten Leitfähigkeitstyps auf, der Komponenten des ersten Transistors 20 benachbart ist. Gemäß dieser Ausführungsform ist ein dotierter Abschnitt 265 des zweiten Leitfähigkeitstyps den Seitenwänden des unteren Teils 117b der Drainkontaktvertiefung 117 benachbart angeordnet, um eine Isolierung zwischen dem leitfähigen Drainmaterial 115 und dem dritten Substratabschnitt 216 zu schaffen. Ferner ist ein dotierter Abschnitt 261 des zweiten Leitfähigkeitstyps Seitenwänden des unteren Teils 119b der zweiten Sourcekontaktvertiefung 119 benachbart angeordnet, um eine elektrische Isolierung zwischen dem leitfähigen Sourcematerial 116 und dem weiteren Substratabschnitt 114 zu schaffen.
  • Wie oben erläutert wurde, kann aufgrund des Vorhandenseins der Halbleiterschicht des zweiten Leitfähigkeitstyps ausschließlich zwischen dem ersten Substratabschnitt 112 und dem ersten Transistor 20 oder ausschließlich zwischen dem zweiten Substratabschnitt 113 und dem zweiten Transistor 30 jeder der ersten und zweiten Transistoren 20, 30 über einem Substratabschnitt angeordnet sein, welcher geeignet dotiert ist, um eine Isolierung zwischen Source- und Drainbereich des jeweiligen Transistors zu erreichen.
  • Die vergrabene Schicht 215, 315 kann auf eine einfache Art und Weise geschaffen werden. Zum Beispiel kann die vergrabene Schicht 215 durch einen Ionenimplantationsschritt gebildet werden, in welchem jene Abschnitte des Halbleitersubstrats, welche nicht zu implantieren sind, durch eine geeignete Maskierungsschicht maskiert sind. Ferner werden weitere Schritte durchgeführt, um die weiteren Komponenten der Transistoren herzustellen. Insbesondere werden epitaktische Prozesse durchgeführt, um weitere Schichten des Substrats herzustellen, worin die Komponenten der Transistoren gebildet werden sollen. Gemäß einer weiteren Ausführungsform kann die Halbleiterschicht durch einen Diffusionsprozess, zum Beispiel aus einem mit Phosphor dotierten oder Arsen dotierten Glas, gebildet werden. Die dotierten Abschnitte 265, 261 können durch Diffusion aus in der Sourcekontaktvertiefung oder in der Drainkontaktvertiefung angeordnetem Borglas gebildet werden. Gemäß einer weiteren Ausführungsform können die Dotierstoffe aus einer borhaltigen Gasphase diffundiert werden.
  • Die hierin beschriebene Halbleitervorrichtung ermöglicht die monolithische Ausbildung einer Halbbrückenschaltung. Detaillierter beschrieben werden die ersten und die zweiten Transistoren 20, 30 in einem einzigen Halbleitersubstrat 100 angeordnet. Aufgrund der speziellen Struktur, in welcher der erste Sourceanschluss und der zweite Drainanschluss einer ersten Hauptoberfläche 110 des Halbleitersubstrats benachbart angeordnet sind, während der erste Drainbereich mit dem zweiten Sourcebereich elektrisch verbunden ist und von einer zweiten Hauptoberfläche des Halbleitersubstrats aus kontaktiert sein kann, wird eine vertikale Halbleitervorrichtung ausgeführt. Insbesondere wird eine vertikale Halbleitervorrichtung mit zwei lateralen Transistoren ausgeführt. In einem lateralen Transistor wird ein Stromfluss parallel zur ersten Hauptoberfläche des Substrats erreicht. Zum Beispiel können die Sourcebereiche und die Drainbereiche der ersten Hauptoberfläche benachbart angeordnet sein. Ferner können die Gateelektroden eine Längsachse parallel zur ersten Hauptoberfläche aufweisen. Die jeweiligen Source- und Drainbereiche können mittels einer vorderseitigen leitfähigen Schicht und einer rückseitigen leitfähigen Schicht so kontaktiert sein, dass die Halbbrücke auf einfache Art und Weise mit einem geringen Widerstand kontaktiert sein kann.
  • Wie ohne weiteres erkannt wird, kann das in 1 veranschaulichte Konzept auch auf einen planaren Transistor angewendet werden, welcher optional eine Driftzone aufweisen kann. Dementsprechend kann eine Halbleitervorrichtung 1 einen ersten Transistor 20 und einen zweiten Transistor 30 in einem Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110 aufweisen, wobei der erste Transistor 20 und der zweite Transistor 30 vom gleichen Leitfähigkeitstyp sind. Der erste Transistor 20 kann einen ersten Sourcebereich 201 der ersten Hauptoberfläche benachbart, einen ersten Drainbereich 205 und einen ersten Drainkontaktabschnitt 206 aufweisen, der mit dem ersten Drainbereich 205 elektrisch verbunden ist. Der zweite Transistor 30 weist einen zweiten Sourcebereich 301 und einen zweiten Drainbereich 305 der ersten Hauptoberfläche 110 benachbart auf. Der zweite Transistor 30 weist ferner einen ersten Sourcekontaktabschnitt 302 auf, der mit dem zweiten Sourcebereich 301 elektrisch verbunden ist. Das Halbleitersubstrat weist ferner eine erste Halbleiterschicht 129 eines ersten Leitfähigkeitstyps auf. Der erste Drainkontaktabschnitt 206 und der erste Sourcekontaktabschnitt 302 sind mit der ersten Halbleiterschicht 129 elektrisch verbunden. Das Halbleitersubstrat 100 weist ferner eine vergrabene Schicht 215, 315 eines zweiten Leitfähigkeitstyps auf. Die vergrabene Schicht 215 ist zwischen dem ersten Transistor 20 und der ersten Halbleiterschicht 129 angeordnet und ist nicht zwischen dem zweiten Transistor 30 und der ersten Halbleiterschicht angeordnet. Alternativ dazu ist die vergrabene Schicht 315 zwischen dem zweiten Transistor 30 und der ersten Halbleiterschicht 129 angeordnet und ist nicht zwischen dem ersten Transistor 20 und der ersten Halbleiterschicht angeordnet.
  • Die erste Halbleiterschicht 129 kann einer zweiten Hauptoberfläche 120 des Halbleitersubstrats 100 benachbart so angeordnet sein, dass die erste Halbleiterschicht 129 zwischen der zweiten Hauptoberfläche 120 und der vergrabenen Schicht 215, 315 angeordnet ist.
  • Außerdem kann eine Halbleitervorrichtung 1 einen Transistor 20 in einem Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110 aufweisen. Der Transistor 20 kann einen Sourcebereich 201, einen Drainbereich 205, einen ersten Drainkontaktabschnitt 206, der mit dem Drainbereich 205 elektrisch verbunden ist, einen Bodybereich 220, eine Driftzone 260 und eine Gateelektrode 210 aufweisen. Die Gateelektrode 210 kann in einem Gategraben 212 in der ersten Hauptoberfläche dem Bodybereich 220 benachbart angeordnet sein. Die Gateelektrode 201 kann dafür eingerichtet sein, eine Leitfähigkeit eines Kanals im Bodybereich 220 zu steuern. Eine Längsachse des Gategrabens 212 kann sich in einer ersten Richtung parallel zur ersten Hauptoberfläche erstrecken. Der Bodybereich 220 und die Driftzone 260 können entlang der ersten Richtung zwischen dem Sourcebereich 201 und dem Drainbereich 205 angeordnet sein. Der erste Drainkontaktabschnitt 206 umfasst ein leitfähiges Drainmaterial 115 in direktem Kontakt mit dem Drainbereich 205 und einen Abschnitt 112 des Halbleitersubstrats 100, wobei der Abschnitt 112 des Halbleitersubstrats 100 von einem ersten Leitfähigkeitstyp ist. Die Halbleitervorrichtung weist ferner eine vergrabene Schicht 215 eines zweiten Leitfähigkeitstyps zwischen dem Abschnitt 112 des Halbleitersubstrats 100 und dem Transistor 20 auf.
  • Gemäß einer weiteren Ausführungsform weist eine Halbleitervorrichtung 1 einen Transistor 30 in einem Halbleitersubstrat 100 mit einer ersten Hauptoberfläche 110 auf. Der Transistor 30 weist einen Sourcebereich 301, einen ersten Sourcekontaktabschnitt 302, der mit dem Sourcebereich 301 elektrisch verbunden ist, einen Drainbereich 305, einen Bodybereich 320, eine Driftzone 360 und eine Gateelektrode 310 auf. Die Gateelektrode 310 ist in einem Gategraben 312 in der ersten Hauptoberfläche dem Bodybereich 320 benachbart angeordnet, wobei die Gateelektrode 310 dafür eingerichtet ist, eine Leitfähigkeit eines Kanals im Bodybereich 320 zu steuern. Eine Längsachse des Gategrabens 312 erstreckt sich in einer ersten Richtung parallel zur ersten Hauptoberfläche. Der Bodybereich 320 und die Driftzone 360 sind entlang der ersten Richtung zwischen dem Sourcebereich 301 und dem Drainbereich 305 angeordnet. Der erste Sourcekontaktabschnitt 302 umfasst ein leitfähiges Sourcematerial 116 in direktem Kontakt mit dem Sourcebereich 301 und einen Abschnitt 113 des Halbleitersubstrats 100, wobei der Abschnitt 113 des Halbleitersubstrats 100 von einem ersten Leitfähigkeitstyp ist. Die Halbleitervorrichtung weist ferner eine vergrabene Schicht 315 eines zweiten Leitfähigkeitstyps zwischen dem Abschnitt 113 des Halbleitersubstrats und dem Transistor 30 auf.
  • 4 zeigt ein Ersatzschaltbild der in 1 dargestellten Halbleitervorrichtung. Wie dargestellt ist, sind der erste Transistor 20 und der zweite Transistor 30 so verbunden, dass der erste Drainbereich 205 und der zweite Sourcebereich 301 mit einem gemeinsamen Abschluss 374 verbunden sind. Auf den gemeinsamen Anschluss 374 kann auch als ein ”Phasenanschluss” verwiesen werden. Der zweite Drainbereich 305 kann mit einem Drainanschluss 372 verbunden sein, welcher bei einem Versorgungspotential gehalten werden kann. Der erste Sourcebereich 201 kann mit einem Sourceanschluss 272 verbunden sein, welcher eine Erdung sein kann. Eine erste Gatespannung kann über einen ersten Gateanschluss 213 an die erste Gateelektrode 210 angelegt werden. Ferner kann eine zweite Gatespannung über einen zweiten Gateanschluss 313 an die zweite Gateelektrode 310 angelegt werden. Zum Beispiel kann der Phasenanschluss 374 mit einer Last 400 wie etwa einem Motor verbunden sein. In dieser Konfiguration kann der Motor mit Vorwärts- und Rückwärtsstrom versorgt werden. Dementsprechend implementiert die in 1 dargestellte Halbleitervorrichtung einen integral ausgebildeten Halbbrückenschalter, der in einem DC/DC-Wandler, zum Beispiel einem Abwärts- oder einem Verstärkungs- bzw. Hochsetzwandler, verwendet werden kann. Außerdem kann die Halbbrücke in einem geschalteten Netzteil verwendet werden. Eine elektrische Vorrichtung wie in 4 gezeigt kann zum Beispiel einen DC/DC-Wandler, ein Netzteil oder einen Motorantrieb implementieren.
  • Während Ausführungsbeispiele der Erfindung oben beschrieben sind, ist es offensichtlich, dass weitere Ausführungsbeispiele ausgestaltet werden können. Beispielsweise können weitere Ausführungsbeispiele irgendeine Unterkombination von Merkmalen, die in den Patentansprüchen angegeben sind, oder irgendeine Unterkombination von Elementen, die in den oben gegebenen Beispielen beschrieben sind, umfassen. Demgemäß sollen der Kern und der Bereich der beigefügten Patentansprüche nicht auf die Beschreibung der hier enthaltenen Ausführungsbeispiele begrenzt sein.

Claims (20)

  1. Halbleitervorrichtung (1) mit einem ersten Transistor (20) und einem zweiten Transistor (30) in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110), wobei der erste Transistor (20) umfasst: einen ersten Drainkontakt, der mit einem ersten Drainbereich (205) elektrisch verbunden ist, wobei der erste Drainkontakt einen ersten Drainkontaktabschnitt (206) und einen zweiten Drainkontaktabschnitt (130a) umfasst; einen ersten Bodybereich (220) und eine erste Driftzone (260) entlang einer Richtung parallel zur ersten Hauptoberfläche zwischen einem ersten Sourcebereich (201) und dem ersten Drainbereich (205); eine erste Gateelektrode (210) in einem ersten Gategraben (212) in der ersten Hauptoberfläche dem ersten Bodybereich (220) benachbart, wobei der zweite Drainkontaktabschnitt (130a) bei einer zweiten Hauptoberfläche (120) des Halbleitersubstrats (100) angeordnet ist, wobei der erste Drainkontaktabschnitt (206) ein leitfähiges Drainmaterial (115) in direktem Kontakt mit dem ersten Drainbereich (205) aufweist, wobei der erste Drainkontaktabschnitt (206) ferner einen ersten Abschnitt (112) des Halbleitersubstrats (100) zwischen dem leitfähigen Drainmaterial (115) und dem zweiten Drainkontaktabschnitt (130a) umfasst, wobei der zweite Transistor (30) umfasst: einen zweiten Sourcekontakt, der mit einem zweiten Sourcebereich (301) elektrisch verbunden ist, wobei der zweite Sourcekontakt einen ersten Sourcekontaktabschitt (302) und einen zweiten Sourcekontaktabschnitt (130b) umfasst; einen zweiten Bodybereich (320) und eine zweite Driftzone (360) entlang einer Richtung parallel zur ersten Hauptoberfläche zwischen dem zweiten Sourcebereich (301) und einem zweiten Drainbereich (305); eine zweite Gateelektrode (310) in einem zweiten Gategraben (312) in der ersten Hauptoberfläche dem zweiten Bodybereich (320) benachbart, wobei der zweite Sourcekontaktabschnitt (130b) bei der zweiten Hauptoberfläche (120) des Halbleitersubstrats (100) angeordnet ist; wobei der erste Sourcekontaktabschnitt (302) ein leitfähiges Sourcematerial (116) in direktem Kontakt mit dem zweiten Sourcebereich (301) aufweist, wobei der erste Sourcekontaktabschnitt (302) ferner einen zweiten Abschnitt (113) des Halbleitersubstrats (100) umfasst, der zwischen dem leitfähigen Sourcematerial (116) und dem zweiten Sourcekontaktabschnitt (130b) angeordnet ist.
  2. Halbleitervorrichtung (1) nach Anspruch 1, wobei der erste Abschnitt (112) und der zweite Abschnitt (113) des Halbleitersubstrats mit einem ersten Leitfähigkeitstyp dotiert sind, das Halbleitersubstrat (100) ferner eine vergrabene Schicht (215) eines zweiten Leitfähigkeitstyps zwischen dem ersten Abschnitt (112) des Halbleitersubstrats und der ersten Driftzone (260) aufweist, wobei die vergrabene Schicht (215) in einem Bereich zwischen dem zweiten Abschnitt (113) des Halbleitersubstrats und der zweiten Driftzone (360) fehlt, oder zwischen dem zweiten Abschnitt (113) des Halbleitersubstrats und der zweiten Driftzone (360), wobei die vergrabene Schicht (315) in einem Bereich zwischen dem ersten Abschnitt (112) des Halbleitersubstrats und der ersten Driftzone (260) fehlt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das leitfähige Sourcematerial (116) des ersten Sourcekontaktabschnitts (302) in einer in der ersten Hauptoberfläche (110) ausgebildeten Sourcekontaktvertiefung (119) angeordnet ist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das leitfähige Drainmaterial (115) des ersten Drainkontaktabschnitts (206) in einer in der ersten Hauptoberfläche (110) ausgebildeten Drainkontaktvertiefung (117) angeordnet ist.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die ersten und die zweiten Sourcebereiche (201, 301) und die ersten und die zweiten Drainbereiche (205, 305) vom zweiten Leitfähigkeitstyp sind.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die ersten und die zweiten Sourcebereiche (201, 301) und die ersten und die zweiten Drainbereiche (205, 305) vom ersten Leitfähigkeitstyp sind.
  7. Halbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend eine erste vorderseitige Metallisierungsschicht (135) in elektrischem Kontakt mit dem ersten Sourcebereich (201).
  8. Halbleitervorrichtung (1) nach einem der Ansprüche 2 bis 7, ferner umfassend einen dotierten Halbleiterschichtabschnitt (216, 114) zwischen der vergrabenen Schicht (215, 315) und der ersten oder der zweiten Driftzone (260, 360).
  9. Halbleitervorrichtung (1) nach einem der Ansprüche 3 bis 8, ferner umfassend einen Sourcekontaktgraben (203) in Kontakt mit dem ersten Sourcebereich (201), wobei der Sourcekontaktgraben (203) sich von der ersten Hauptoberfläche bis zu einer Tiefe erstreckt, die geringer als eine Tiefe der Sourcekontaktvertiefung (119) ist.
  10. Halbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der zweite Sourcekontaktabschnitt (130a) und der zweite Drainkontaktabschnitt (130b) durch eine in Kontakt mit der zweiten Hauptoberfläche (120) angeordnete leitfähige Schicht (130) ausgeführt sind.
  11. Elektrische Schaltung (1000), umfassend die Halbleitervorrichtung (1) nach Anspruch 10 und eine Last (400), die mit der leitfähigen Schicht (130) elektrisch verbunden ist.
  12. Halbleitervorrichtung (1), umfassend einen ersten Transistor (20) und einen zweiten Transistor (30) in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110), wobei die ersten und die zweiten Transistoren (20, 30) vom gleichen Leitfähigkeitstyp sind, wobei der erste Transistor (20) umfasst: einen ersten Sourcebereich (201), der der ersten Hauptoberfläche (110) benachbart ist; einen ersten Drainkontaktabschnitt (206), der mit einem ersten Drainbereich (205) elektrisch verbunden ist; wobei der zweite Transistor (30) umfasst: einen zweiten Drainbereich (305), der der ersten Hauptoberfläche (110) benachbart ist; einen ersten Sourcekontaktabschnitt (302), der mit einem zweiten Sourcebereich (301) elektrisch verbunden ist, wobei das Halbleitersubstrat (100) ferner umfasst eine erste Halbleiterschicht (129) eines ersten Leitfähigkeitstyps, wobei der erste Drainkontaktabschnitt (206) und der erste Sourcekontaktabschnitt (302) mit der ersten Halbleiterschicht (129) elektrisch verbunden sind, und eine vergrabene Schicht (215) eines zweiten Leitfähigkeitstyps zwischen dem ersten Transistor (20) und der ersten Halbleiterschicht (129), wobei die vergrabene Schicht (215) in einem Bereich zwischen der ersten Halbleiterschicht (129) und dem zweiten Transistor (30) fehlt, oder eine vergrabene Schicht (315) des zweiten Leitfähigkeitstyps zwischen der ersten Halbleiterschicht (129) und dem zweiten Transistor (30), wobei die vergrabene Schicht (315) in einem Bereich zwischen der ersten Halbleiterschicht (129) und dem ersten Transistor (20) fehlt.
  13. Halbleitervorrichtung nach Anspruch 12, wobei die erste Halbleiterschicht (129) einer zweiten Hauptoberfläche (120) des Halbleitersubstrats (100) benachbart so angeordnet ist, dass die erste Halbleiterschicht (129) zwischen der zweiten Hauptoberfläche (120) und der vergrabenen Schicht (215, 315) angeordnet ist.
  14. Halbleitervorrichtung nach Anspruch 12, wobei der erste Drainkontaktabschnitt (206) sich durch die vergrabene Schicht (215) erstreckt.
  15. Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, wobei die ersten und die zweiten Sourcebereiche (201, 301) und die ersten und die zweiten Drainbereiche (205, 305) vom zweiten Leitfähigkeitstyp sind.
  16. Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, wobei die ersten und die zweiten Sourcebereiche (201, 301) und die ersten und die zweiten Drainbereiche (205, 305) vom ersten Leitfähigkeitstyp sind.
  17. Halbleitervorrichtung nach einem der Ansprüche 13 bis 16, ferner umfassend eine leitfähige Schicht (130) in Kontakt mit der zweiten Hauptoberfläche (120), wobei die erste Halbleiterschicht (129) mit der leitfähigen Schicht (130) elektrisch verbunden ist.
  18. Elektrische Schaltung, umfassend die Halbleitervorrichtung nach Anspruch 17 und eine Last (400), die mit der leitfähigen Schicht (130) elektrisch verbunden ist.
  19. Halbleitervorrichtung (1), umfassend einen Transistor (20) in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110), wobei der Transistor (20) umfasst: einen ersten Drainkontaktabschnitt (206), der mit einem Drainbereich (205) elektrisch verbunden ist, einen Bodybereich (220) und eine Driftzone (260) entlang einer ersten Richtung parallel zur ersten Hauptoberfläche zwischen einem Sourcebereich (201) und dem Drainbereich (205), eine Gateelektrode (210) in einem Gategraben (212) in der ersten Hauptoberfläche dem Bodybereich (220) benachbart, wobei eine Längsachse des Gategrabens (212) in der ersten Richtung verläuft; wobei der erste Drainkontaktabschnitt (206) ein leitfähiges Drainmaterial (115) in direktem Kontakt mit dem Drainbereich (205) aufweist, wobei der erste Drainkontaktabschnitt (206) ferner einen Abschnitt (112) des Halbleitersubstrats (100) umfasst, wobei der Abschnitt (112) des Halbleitersubstrats (100) von einem ersten Leitfähigkeitstyp ist, wobei das Halbleitersubstrat ferner eine vergrabene Schicht (215) eines zweiten Leitfähigkeitstyps zwischen dem Abschnitt (112) des Halbleitersubstrats (100) und dem Transistor (20) aufweist.
  20. Halbleitervorrichtung (1), umfassend einen Transistor (30) in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110), wobei der Transistor (30) umfasst: einen ersten Sourcekontaktabschnitt (302), der mit einem Sourcebereich (301) elektrisch verbunden ist; einen Bodybereich (320) und eine Driftzone (360) entlang einer ersten Richtung parallel zur ersten Hauptoberfläche zwischen dem Sourcebereich (301) und einem Drainbereich (305), eine Gateelektrode (310) in einem Gategraben (312) in der ersten Hauptoberfläche dem Bodybereich (320) benachbart, wobei eine Längsachse des Gategrabens (312) in einer ersten Richtung verläuft, wobei der erste Sourcekontaktabschnitt (302) ein leitfähiges Sourcematerial (116) in direktem Kontakt mit dem Sourcebereich (301) aufweist, wobei der erste Sourcekontaktabschnitt (302) ferner einen Abschnitt (113) des Halbleitersubstrats (100) umfasst, wobei der Abschnitt (113) des Halbleitersubstrats (100) von einem ersten Leitfähigkeitstyp ist, wobei das Halbleitersubstrat (100) ferner eine vergrabene Schicht (315) eines zweiten Leitfähigkeitstyps zwischen dem Abschnitt (113) des Halbleitersubstrats und dem Transistor (30) aufweist.
DE102015119771.5A 2015-11-16 2015-11-16 Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor Pending DE102015119771A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102015119771.5A DE102015119771A1 (de) 2015-11-16 2015-11-16 Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
US15/351,816 US10700061B2 (en) 2015-11-16 2016-11-15 Semiconductor device comprising a first transistor and a second transistor
KR1020160151734A KR101903855B1 (ko) 2015-11-16 2016-11-15 제 1 트랜지스터 및 제 2 트랜지스터를 포함하는 반도체 장치
CN201611007836.XA CN107017253B (zh) 2015-11-16 2016-11-16 包括第一晶体管和第二晶体管的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015119771.5A DE102015119771A1 (de) 2015-11-16 2015-11-16 Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor

Publications (1)

Publication Number Publication Date
DE102015119771A1 true DE102015119771A1 (de) 2017-05-18

Family

ID=58639713

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015119771.5A Pending DE102015119771A1 (de) 2015-11-16 2015-11-16 Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor

Country Status (4)

Country Link
US (1) US10700061B2 (de)
KR (1) KR101903855B1 (de)
CN (1) CN107017253B (de)
DE (1) DE102015119771A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016120691A1 (de) 2016-10-28 2018-05-03 Infineon Technologies Dresden Gmbh Halbleitervorrichtung, die eine Struktur zum Schutz gegen elektrostatische Entladung enthält
US10468405B2 (en) 2016-01-29 2019-11-05 Infineon Technologies Ag Electric circuit including a semiconductor device with a first transistor, a second transistor and a control circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6732359B2 (ja) * 2017-11-01 2020-07-29 蘇州東微半導体有限公司 トレンチ型パワートランジスタ
CN113571515B (zh) 2020-04-29 2024-04-09 广东致能科技有限公司 一种驱动电路、驱动ic以及驱动系统
US11804527B2 (en) * 2021-07-14 2023-10-31 Nxp Usa, Inc. Transistor with center fed gate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041198A1 (de) * 2004-08-25 2006-03-02 Infineon Technologies Austria Ag Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
DE102004045966A1 (de) * 2004-09-22 2006-04-06 Infineon Technologies Austria Ag Vertikal-Feldeffekttransistor in Source-Down-Struktur
US20090184352A1 (en) * 2008-01-18 2009-07-23 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
DE102013113284A1 (de) * 2012-12-03 2014-06-05 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2014086479A1 (en) * 2012-12-03 2014-06-12 Infineon Technologies Ag Semiconductor device, integrated circuit and method of forming a semiconductor device
US20150137224A1 (en) * 2013-11-18 2015-05-21 Infineon Technologies Ag Semiconductor Device, Integrated Circuit and Method of Forming a Semiconductor Device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638439C2 (de) * 1996-09-19 2000-06-15 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
DE102006030631B4 (de) * 2006-07-03 2011-01-05 Infineon Technologies Austria Ag Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement
KR100940415B1 (ko) * 2007-12-03 2010-02-02 주식회사 동부하이텍 배면 드레인 구조 웨이퍼의 온저항 측정방법
US7763955B2 (en) * 2008-09-30 2010-07-27 Infineon Technologies Ag Reducing shunt currents in a semiconductor body
US8193559B2 (en) * 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
US7943955B2 (en) * 2009-01-27 2011-05-17 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
US8288820B2 (en) 2009-06-15 2012-10-16 Texas Instruments Incorporated High voltage power integrated circuit
SG10201503877UA (en) 2009-10-29 2015-06-29 Semiconductor Energy Lab Semiconductor device
CN103329256B (zh) * 2010-12-15 2016-09-21 宜普电源转换公司 具有后表面隔离的半导体装置
US8969955B2 (en) 2012-06-01 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFET and methods for forming the same
CN103681850B (zh) 2012-09-13 2016-07-20 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
US8860136B2 (en) 2012-12-03 2014-10-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9006820B2 (en) * 2012-12-19 2015-04-14 Alpha And Omega Semiconductor Incorporated Vertical DMOS transistor
DE102016107714B4 (de) * 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102016101676B3 (de) * 2016-01-29 2017-07-13 Infineon Technologies Ag Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041198A1 (de) * 2004-08-25 2006-03-02 Infineon Technologies Austria Ag Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
DE102004045966A1 (de) * 2004-09-22 2006-04-06 Infineon Technologies Austria Ag Vertikal-Feldeffekttransistor in Source-Down-Struktur
US20090184352A1 (en) * 2008-01-18 2009-07-23 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
DE102013113284A1 (de) * 2012-12-03 2014-06-05 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2014086479A1 (en) * 2012-12-03 2014-06-12 Infineon Technologies Ag Semiconductor device, integrated circuit and method of forming a semiconductor device
US20150137224A1 (en) * 2013-11-18 2015-05-21 Infineon Technologies Ag Semiconductor Device, Integrated Circuit and Method of Forming a Semiconductor Device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468405B2 (en) 2016-01-29 2019-11-05 Infineon Technologies Ag Electric circuit including a semiconductor device with a first transistor, a second transistor and a control circuit
DE102016120691A1 (de) 2016-10-28 2018-05-03 Infineon Technologies Dresden Gmbh Halbleitervorrichtung, die eine Struktur zum Schutz gegen elektrostatische Entladung enthält
DE102016120691B4 (de) 2016-10-28 2018-09-06 Infineon Technologies Dresden Gmbh Halbleitervorrichtung, die eine Struktur zum Schutz gegen elektrostatische Entladung enthält

Also Published As

Publication number Publication date
US20170141105A1 (en) 2017-05-18
CN107017253B (zh) 2020-12-11
CN107017253A (zh) 2017-08-04
KR20170066214A (ko) 2017-06-14
US10700061B2 (en) 2020-06-30
KR101903855B1 (ko) 2018-10-02

Similar Documents

Publication Publication Date Title
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102018127797B4 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102015105632B4 (de) Halbleitervorrichtung mit einem transistor
DE102016113393A1 (de) Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
DE102017115536A1 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication