DE102006030631B4 - Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement - Google Patents

Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement Download PDF

Info

Publication number
DE102006030631B4
DE102006030631B4 DE102006030631A DE102006030631A DE102006030631B4 DE 102006030631 B4 DE102006030631 B4 DE 102006030631B4 DE 102006030631 A DE102006030631 A DE 102006030631A DE 102006030631 A DE102006030631 A DE 102006030631A DE 102006030631 B4 DE102006030631 B4 DE 102006030631B4
Authority
DE
Germany
Prior art keywords
zone
trench
semiconductor
semiconductor body
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006030631A
Other languages
English (en)
Other versions
DE102006030631A1 (de
Inventor
Markus Dr. Zundel
Norbert Krischke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006030631A priority Critical patent/DE102006030631B4/de
Priority to US11/771,375 priority patent/US20080121991A1/en
Publication of DE102006030631A1 publication Critical patent/DE102006030631A1/de
Application granted granted Critical
Publication of DE102006030631B4 publication Critical patent/DE102006030631B4/de
Priority to US13/193,116 priority patent/US20110278667A1/en
Priority to US13/570,710 priority patent/US8653591B2/en
Priority to US14/135,206 priority patent/US20140167155A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleiterbauelementanordnung mit wenigstens einem in einem Halbleiterkörper (100) integrierten Leistungshalbleiterbauelement (30) und wenigstens einem in dem Halbleiterkörper (100) integrierten Logikbauelement (10), das aufweist:
– einen Graben (106), der sich ausgehend von einer ersten Seite (103) in den Halbleiterkörper (100) hinein erstreckt,
– wenigstens eine in dem Graben angeordnete Gate-Elektrode (11, 21), die durch ein Gate-Dielektrikum (15, 25) gegenüber dem Halbleiterkörper (100) isoliert ist,
– wenigstens zwei Source-Zonen (12, 22) und wenigstens zwei Drain-Zonen (16, 26) eines ersten Leitungstyps, die in dem Halbleiterkörper (100) anschließend an das Gate-Dielektrikum (15, 25) und in einer Umfangsrichtung des Grabens beabstandet zueinander ausgebildet sind und zwischen denen wenigstens eine Body-Zone (13, 23) eines zweiten Leitungstyps angeordnet ist, wobei eine erste und eine zweite Source-Zone (12, 22), eine erste und eine zweite Drain-Zone (16, 26) sowie eine erste und eine zweite Body-Zone (13, 23) entlang des Grabens ausgebildet sind.

Description

  • Die vorliegende Erfindung betrifft eine Halbleiterbauelementanordnung mit wenigstens einem Leistungsbauelement und wenigstens einem Logikbauelement.
  • Sogenannte ”intelligente” Leistungshalbleiterbauelemente beinhalten neben dem eigentlichen Leistungsbauelement, wie beispielsweise einem Leistungs-MOSFET oder einem Leistungs-IGBT auch Logikschaltungen zur Ansteuerung der Leistungsbauelemente. Insbesondere bei der Verwendung von Leistungsbauelementen für komplexe Schalt- und Regelvorgänge, wie sie beispielsweise in Schaltwandlern oder in Motoransteuerschaltungen auftreten, sind aufwendige Ansteuerschaltungen zur Ansteuerung der Leistungsbauelemente erforderlich. Diese Ansteuerschaltungen sind durch sogenannte Logikbauelemente realisiert und können sowohl Steuerfunktionen als auch Schutzfunktionen für das Leistungshalbleiterbauelement enthalten.
  • Die Logikbauelemente umfassende Ansteuerschaltung und das wenigstens eine Leistungsbauelement können gemeinsam in einem Halbleiterkörper/Halbleiterchip integriert werden. Ein Beispiel für einen in einem Chip integrierte Schaltung, die sowohl einen Leistungstransistor als auch dessen Ansteuerschaltung umfasst, ist die integrierte Schaltung des Typs BTS 5440G der Infineon Technologies AG, München, die in dem Datenblatt BTS 5440G, 2005-06-03, beschrieben ist.
  • Üblicherweise werden bei solchen intelligenten Leistungshalbleiterbauelementen die Logikbauelemente als planare Bauelemente realisiert, was platzaufwändig ist. Hinzu kommt noch der Platzbedarf für die Verbindungskanäle zwischen den einzelnen Logikbauelementen Schaltungsblöcken und der der Verdrahtungskanäle in den Logikgattern.
  • In der Druckschrift WO 90/11616 wird ein MOS-Transistor beschrieben, dessen Gate in einem Graben angeordnet ist. Die Druckschriften WO 98/12753 , US 6,037,231 , GB 2331841 A und US 5,972,754 betreffen ähnliche Typen von Halbleiterbauelementen.
  • Aufgabe der vorliegenden Erfindung ist es, eine platzsparende und kostengünstig realisierbare Halbleiterbauelementanordnung mit wenigstens einem Leistungshalbleiterbauelement und wenigstens einem Logikbauelement zur Verfügung zu stellen.
  • Diese Aufgabe wird durch eine Halbleiterbauelementanordnung gemäß dem Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Bei der erfindungsgemäßen Halbleiterbauelementanordnung werden Logikgatter nicht in planarer Technik hergestellt, sondern in vertikaler Richtung um die Trenches oder entlang den Trenches, welche auch die Gate-Elektroden der Leistungstransistoren aufnehmen, angeordnet. Dabei fließt der Strom vom Source auf der einen Seite des Grabens (Trench) um den Boden des Grabens herum auf die andere Seite des Grabens zum Drain oder entlang einer Längsrichtung des Grabens von Source zu Drain. In einer anderen Ausgestaltung der Erfindung ist die Stromflussrichtung parallel zu einer Seitenwand des Grabens.
  • In einer besonders vorteilhaften Ausführungsform werden die Logikgatter-Trenches im gleichen Prozess hergestellt, wie die Gate-Trenches des Leistungstransistors. Die Weite und die Tiefe der Gräben für die Logikgatter sind dabei gleich oder ähnlich zu den Gräben für die Leistungstransistoren.
  • Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.
  • 1 zeigt eine Halbleiterbauelementanordnung mit einem in einem Halbleiterkörper integrierten Trench-Leistungstransistor und mit einem entlang eines Grabens des Halbleiterkörpers angeordneten Logiktransistor.
  • 2 zeigt einen entlang eines Grabens eines Halbleiterkörpers realisierten CMOS-Inverter mit einem PMOS- und einem NMOS-Transistor.
  • 3 zeigt ein weiteres Realisierungsbeispiel eines entlang eines Grabens eines Halbleiterkörpers realisierten CMOS-Inverters.
  • 4 zeigt ein weiteres Realisierungsbeispiel eines entlang eines Grabens eines Halbleiterkörpers realisierten CMOS-Inverters.
  • 5 veranschaulicht ein Verfahren zur Herstellung eines entlang eines Grabens eines Halbleiterkörpers angeordneten Logiktransistors anhand von Querschnitten durch den Halbleiterkörper während verschiedener Verfahrensschritte.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelementbereiche mit gleicher Bedeutung.
  • 1 zeigt in Seitenansicht im Querschnitt eine Halbleiterbauelementanordnung, die wenigstens ein Leistungshalbleiterbauelement und wenigstens ein Logikbauelement, die in einem gemeinsamen Halbleiterkörper integriert sind, aufweist. Das Leistungshalbleiterbauelement ist in dem Beispiel als Trench-MOSFET 30, das Logikbauelement ist als Logiktransistor 10 realisiert.
  • Der Halbleiterkörper 100 weist eine hochdotierte Halbleiterschicht 102, die beispielsweise durch ein Halbleitersubstrat realisiert ist, und eine auf die hochdotierte Halbleiterschicht 102 aufgebrachte schwächer dotierte Halbleiterschicht 101, die beispielsweise als Epitaxieschicht realisiert ist, auf. Die Epitaxieschicht bildet eine erste Seite 103 des Halbleiterkörpers 100, die nachfolgend als Vorderseite bezeichnet wird, während das Halbleitersubstrat 102 eine zweite Seite 104, die nachfolgend als Rückseite bezeichnet wird, bildet.
  • Der Trench-Leistungstransistor weist einen Graben 105 auf, der sich ausgehend von der Vorderseite 103 in den Halbleiterkörper 100 hinein erstreckt und in dem eine Gate-Elektrode 31 angeordnet ist, die durch ein Gate-Dielektrikum 35 gegenüber Halbleiterbereichen des Halbleiterkörpers 100 dielektrisch isoliert ist. Der Graben mit der Gate-Elektrode 31 erstreckt sich hierbei von einer Source-Zone 32, die im Bereich der Vorderseite 103 angeordnet ist, durch eine Body-Zone 33 bis in eine Driftzone 34. Die Source-Zone 32, die Body-Zone 33 und die Driftzone 34 sind hierbei in der Epitaxieschicht 101 des Halbleiterkörpers 100 angeordnet, wobei die Source-Zone 32 und die Driftzone 34 komplementär zu der Body-Zone 33 dotiert sind. Das Halbleitersubstrat 102 im Bereich des Trench-Leistungstransistors bildet die Drain-Zone 36 des Trench-MOSFET. Die Gate-Elektrode 31 dient in bekannter Weise bei Anlegen eines geeigneten Ansteuerpotentials zur Steuerung eines leitenden Kanals in der Body-Zone 33 zwischen der Source-Zone 32 und der Driftzone 34.
  • Der Trench-Leistungstransistor kann in grundsätzlich bekannter Weise eine Vielzahl gleichartiger Strukturen mit jeweils einer in einem Graben 105 angeordneten Gate-Elektrode 31 aufweisen. Diese gleichartigen Strukturen werden als ”Transistorzellen” bezeichnet und sind zur Steigerung der Stromtragfähigkeit des Leistungsbauelements parallel geschaltet, d. h. die einzelnen Source-Zonen 32 sind jeweils miteinander verbunden, und die einzelnen Gate-Elektroden 31 sind jeweils elektrisch leitend miteinander verbunden. Die Drain-Zone 36 ist dabei allen Transistorzellen gemeinsam.
  • Der in 1 dargestellte Trench-Leistungs-MOSFET 30 ist als n-Kanal-MOSFET realisiert. Die Source-Zone 32, die Driftzone 34 und die Drain-Zone 36 sind hierbei n-dotiert, während die Body-Zone 33 p-dotiert ist. Die vorliegende Erfindung ist selbstverständlich nicht auf die Realisierung eines n-Kanal-MOSFET beschränkt, sondern kann in gleicher Weise auch auf p-Kanal-MOSFET oder IGBT angewendet werden. Ein p-Kanal-MOSFET wird erhalten, wenn die Bauelementzonen des Trench-MOSFET komplementär zu den in 1 dargestellten Dotierungen dotiert werden. Ein IGBT wird erhalten, indem die Drain-Zone 36 komplementär zu der Driftzone 34 dotiert wird.
  • In dem selben Halbleiterkörper 100 wie der Trench-Leistungs-MOSFET 30 ist bei der Halbleiterbauelementanordnung aus 1 wenigstens ein Logikbauelement 10 realisiert, das in 1 als Logiktransistor realisiert ist. Logikbauelemente unterscheiden von Leistungsbauelementen durch ihre Spannungsfestigkeit, die bei Leistungsbauelementen mehrere 10 V und bis zu einigen 100 V betragen kann, während die Spannungsfestigkeit von Logikbauelementen im Bereich von einigen Volt liegt. Die hohe Spannungsfestigkeit eines Leistungstransistors im Vergleich zur niedrigeren Spannungsfestigkeit eines Logiktransistors wird dadurch erreicht, dass bei einem Leistungstransistor im Anschluss an die Drain-Zone eine im Vergleich zur Drain-Zone niedriger dotierte Driftzone vorhanden ist, die in der Lage ist, bei sperrend angesteuertem Bauelement eine sich ausbreitende Raumladungszone aufzunehmen. Bei Logiktransistoren ist keine solche Driftzone vorhanden.
  • Der dargestellte Logiktransistor 10 weist einen Graben 106 auf, in dem eine Gate-Elektrode 11 des Logiktransistors 10 angeordnet ist. Diese Gate-Elektrode 11 ist durch ein Gate-Dielektrikum 15 gegenüber Halbleiterbereichen des Halbleiterkörpers 100 dielektrisch isoliert. Der Logiktransistor 10 weist außerdem eine Source-Zone 12 und eine Drain-Zone 16 auf, die jeweils unmittelbar anschließend an das Gate-Dielektrikum 15 angeordnet sind, und die entlang eines Umfangs des Grabens 106 beabstandet zueinander angeordnet sind. Der Umfang des Grabens bezeichnet hierbei einen Bereich, der sich durch den Halbleiterkörper 100 von einer Seite zur anderen Seite des Grabens erstreckt. Die Source-Zone 12 erstreckt sich bei diesem Logiktransistor 10 an einer Seite des Grabens bis an die Vorderseite 103 und ist dort durch eine Anschlusselektrode (nicht dargestellt) kontaktierbar, während sich die Drain-Zone 16 auf der gegenüberliegenden Seite des Grabens bis an die Vorderseite 103 erstreckt und dort durch eine Anschlusselektrode (nicht dargestellt) kontaktierbar ist. Die Gate-Elektrode 11 des Logiktransistors 10 dient zur Steuerung eines leitenden Inversionskanals zwischen der Source-Zone 12 und der Drain-Zone 16 in einer Body-Zone 13 entlang des Gate-Dielektrikums 15.
  • Der Graben 106 mit der Gate-Elektrode 11, die Source-Zone 12 und die Drain-Zone 16 des Logiktransistors gemäß 1 sind in der Epitaxieschicht 101 des Halbleiterkörpers 100 angeordnet. Der Transistor ist in dem Beispiel ein p-leitender Transistor. Die Source-Zone 12 und die Drain-Zone 16 des Transistors sind hierbei p-dotiert, während die Body-Zone 13 n-dotiert und durch einen eine Grunddotierung der n-dotierten Epitaxieschicht 111 aufweisenden Abschnitt gebildet ist.
  • Ein n-leitender Transistor kann in der n-dotierten Epitaxieschicht 111 gemäß 1 dadurch realisiert werden, dass eine komplementär zu der Epitaxieschicht 101 dotierte Halbleiterzone 19 (gestrichelt dargestellt) vorgesehen wird, in der der Graben mit der Gate-Elektrode 11 sowie die Source- und Drain-Zonen 12, 16 angeordnet sind. Die Source- und Drain-Zonen 12, 16 sind in diesem Beispiel n-dotiert (wie in 1 in Klammern angegeben), die Body-Zone 13 wird bei diesem Bauelement durch einen Abschnitt der p-dotierten Halbleiterzone 19 gebildet.
  • Die Bauelementeigenschaften des in 1 dargestellten Logiktransistors 10 sind wesentlich bestimmt durch dessen Kanallänge. Diese Kanallänge entspricht dem Abstand zwischen der Source-Zone 12 und der Drain-Zone 16 entlang des Umfangs des Grabens 106. Die Einstellung dieses Abstands, und damit die Kanallänge, wird nachfolgend noch anhand von 4 erläutert werden.
  • Die Abmessungen, insbesondere die Tiefe, des Grabens 105 des Trench-Leistungstransistors 30 und des Grabens 106 des Logiktransistors 10 können gleich sein. Dies ermöglicht eine gleichzeitige Herstellung des Grabens des Trench-Leistungstransistors 30 und des Grabens des Logiktransistors 10.
  • Die Realisierung des Logiktransistors 10 mit einer Gate-Elektrode 11 in einem Graben 106 und mit Source-, Body- und Drain-Zonen 12, 13, 16 entlang dieses Grabens ermöglicht einen Logiktransistor mit geringem Flächenbedarf bezogen auf die Fläche des Halbleiterkörpers 100. Es sei darauf hingewiesen, dass der Logiktransistor 10 in 1 nur stellvertretend für eine Vielzahl in dem Halbleiterkörper 100 realisierbarer Logiktransistoren steht. Diese Logiktransistoren können in nicht näher dargestellter Weise über Leiterbahnen oberhalb der Vorderseite 103 elektrisch miteinander verschaltet werden, um dadurch auch komplexe Ansteuerschaltungen für den Leistungstransistor 30 zu realisieren. Darüber hinaus besteht auch die Möglichkeit, die einzelnen Logiktransistoren durch Leiterbahnen elektrisch leitend miteinander zu verbinden, die in weiteren Gräben (nicht dargestellt) des Halbleiterkörpers angeordnet sind.
  • 2A zeigt ein Realisierungsbeispiel eines CMOS-Inverters der eine Reihenschaltung eines PMOS-Transistors 10 und eines NMOS-Transistors 20 aufweist. Die beiden Transistoren besitzen eine gemeinsame Gate-Elektrode 11, die in einem Graben 106 angeordnet ist, der sich ausgehend von der Vorderseite 103 in den Halbleiterkörper 100 hinein erstreckt. Diese Gate-Elektrode 11 ist durch ein Gate-Dielektrikum 15 dielektrisch gegenüber Halbleiterbereichen des Halbleiterkörpers 100 isoliert. Der PMOS-Transistor 10 und der NMOS-Transistor 20 weisen jeweils eine Source-Zone 12, 22 und eine Drain-Zone 16, 26 auf, die jeweils unmittelbar anschließend an das Gate-Dielektrikum 15 in dem Halbleiterkörper 100 angeordnet sind. Die Source-Zonen 12, 22 und die Drain-Zonen 16, 26 dieser beiden Transistoren sind jeweils durch eine Body-Zone 13, 23, die sich ebenfalls unmittelbar an das Gate-Dielektrikum 15 anschließen, voneinander getrennt. Bei dem in 2A dargestellten Ausführungsbeispiel weist die Epitaxieschicht 101, in der der CMOS-Inverter angeordnet ist, eine n-Grunddotierung auf. Die Body-Zone 13 des PMOS-Transistors 10 ist hierbei durch einen die Grunddotierung der Epitaxieschicht 101 aufweisenden Abschnitt gebildet. Die Drain-Zone 16 des PMOS-Transistors 10 und die Drain-Zone 26 des NMOS-Transistors 20 schließen sich in dem Beispiel unmittelbar aneinander an und sind durch eine Kurzschlusszone 17, die die beiden Drain-Zonen 16, 26 kontaktiert, miteinander kurzgeschlossen. Diese Kurzschlusszone 17 besteht aus einem geeigneten Material zur Herstellung einer elektrisch leitenden Verbindung zwischen den komplementär zueinander dotierten Drain-Zonen 16, 26, beispielsweise aus einem Metall oder einem Silizid.
  • 2B zeigt das elektrische Ersatzschaltbild des in 2A dargestellten CMOS-Inverters. Die Anschlüsse der beiden im elektrischen Ersatzschaltbild dargestellten Transistoren 10, 12 sind hierbei mit denselben Bezugszeichen gekennzeichnet, wie die Bauelementbereiche in 2A, durch welche die einzelnen Transistorzonen gebildet sind.
  • Es sei darauf hingewiesen, dass auf die Darstellung des Leistungshalbleiterbauelements in 2A aus Gründen der Übersichtlichkeit verzichtet ist. Dieses Leistungshalbleiterbauelement kann entsprechend des Trench-Leistungs-MOSFET in 1 realisiert sein und ist in demselben Halbleiterkörper 100 wie der CMOS-Inverter angeordnet.
  • Bei dem Inverter gemäß 2 bildet sich abhängig von einem an der Gate-Elektrode 11 während eines Betriebs anliegenden elektrischen Potential ein Inversionskanal entweder in der Body-Zone 13 des PMOS-Transistors 10 oder in der Body-Zone 23 des NMOS-Transistors 20 (oder in keinem der beiden Transistoren 10, 20) aus.
  • 3A zeigt einen CMOS-Inverter, der sich von dem in 2 dargestellten dadurch unterscheidet, dass die beiden Transistoren 10, 20 separate Gate-Elektroden 11, 21 aufweisen. Die beiden Gate-Elektroden 11, 21 sind hierbei in vertikaler Richtung des Halbleiterkörpers 100 übereinander in dem Graben 106 angeordnet und durch eine Isolationsschicht 18 elektrisch gegeneinander isoliert. Die ersten Gate-Elektrode 11 des PMOS-Transistors 10 ist durch eine erste Gate-Dielektrikumsschicht 15 gegenüber dem Halbleiterkörper 100 isoliert, während die zweite Gate-Elektrode des NMOS-Transistors 20 durch eine zweite Gate-Dielektrikumsschicht 25 dielektrisch gegenüber dem Halbleiterkörper 100 isoliert ist. Die Gate-Elektrode 11 des PMOS-Transistors 10 besteht beispielsweise aus einem hoch-p-dotierten Polysilizium, während die Gate-Elektrode 21 des NMOS-Transistors 20 beispielsweise aus einem hoch-n-dotierten Polysilizium besteht.
  • Die Body-Zonen 13, 23 der beiden Logiktransistoren 10, 20 sind bei diesem CMOS-Inverter in vertikaler Richtung des Halbleiterkörpers 100 beabstandet zueinander angeordnet. Die Source-, Body- und Drain-Zonen 22, 23, 26 des NMOS-Transistors 20 sind hierbei so angeordnet, dass sich die zweite Gate-Elektrode 21 isoliert durch das zweite Gate-Dielektrikum 25 von der Source-Zone 22 entlang der Body-Zone 23 bis zur Drain-Zone 26 erstreckt. Entsprechend sind die Source-Zone 12, die Body-Zone 13 und die Drain-Zone 16 des PMOS-Transistors 10 derart bezogen auf die erste Gate-Elektrode 11 angeordnet, dass sich diese von der Source-Zone 12 entlang der Body-Zone 13 bis zur Drain-Zone 16 erstreckt. Die Source-Zone 12 des PMOS-Transistors 10 reicht an einer Seite des Grabens bis an die Vorderseite 103 und ist dort mittels einer Anschlusselektrode kontaktierbar, während die Source-Zone 22 des NMOS-Transistors 20 an der gegenüberliegenden Seite des Grabens bis an die Vorderseite 103 reicht und dort mittels einer Anschlusselektrode kontaktierbar ist. Die Source-Zone 12 des PMOS-Transistors 10 erstreckt sich abschnittsweise entlang der zweiten Gate-Elektrode 21, was auf die elektrische Funktion des PMOS-Transistors 10 jedoch keinen Einfluss hat. Die Drain-Zonen 16, 26 der beiden Transistoren 10, 20 schließen sich unmittelbar aneinander an und sind durch die Kurzschlusszone 17 elektrisch leitend miteinander verbunden.
  • Das elektrische Ersatzschaltbild des in 3A dargestellten CMOS-Inverters ist in 3B dargestellt, wobei die Anschlüsse des Ersatzschaltbilds in 3B mit entsprechenden Bezugszeichen gekennzeichnet sind, wie die Bauelementbereiche in 3A, durch welche sie gebildet sind.
  • 4 zeigt ein weiteres Realisierungsbeispiel eines CMOS-Inverters mit zwei Gate-Elektroden 11, 21, die in vertikaler Richtung übereinander in einem Graben 106 des Halbleiterkörpers 100 angeordnet sind. Die Source-Zone 12 und die Drain-Zone 16 des PMOS-Transistors 10 sind bei diesem Inverter in vertikaler Richtung des Halbleiterkörpers 100 in etwa auf gleicher Höhe angeordnet. Die Body-Zone 23 des PMOS-Transistors 10 erstreckt sich von der Source-Zone 12A um das untere Grabenende bis zur der Drain-Zone 16. Der NMOS-Transistor 20 ist an einer der Grabenseitenwände angeordnet, dessen Source-Zone 22, Body-Zone 13 und Drain-Zone 26 sind in vertikaler Richtung des Halbleiterkörpers übereinanderliegend an einer Seite des Grabens 106 angeordnet. An der dem NMOS-Transistor 20 gegenüberliegenden Seite des Grabens erstreckt sich die Source-Zone 12 bis an die Vorderseite 101 des Halbleiterkörpers und ist dort über einen Anschlusskontakt kontaktierbar. Von dem NMOS-Transistor 20 ist die Source-Zone 22 im Bereich der Vorderseite 103 des Halbleiterkörpers 100 angeordnet und ist dort mittels eines Anschlusskontaktes kontaktierbar.
  • Die Drain-Zone 16 des PMOS-Transistors 10, die Drain-Zone 26 des NMOS-Transistors sowie die Body-Zone 23 des NMOS-Transistors sind in vertikaler Richtung des Halbleiterkörpers 100 übereinanderliegend angeordnet. Diese Halbleiterzonen können beispielsweise unter Verwendung eines Implantationsverfahrens hergestellt werden, bei dem Dotierstoffatome mit unterschiedlichen Implantationsenergien, und dadurch in unterschiedliche Tiefen des Halbleiterkörpers, implantiert werden. Die Source-Zone 12 kann zwei Source-Zonenabschnitte 12A, 12B aufweisen, wobei ein unterer dieser beiden Source-Zonenabschnitte 12A während des gleichen Implantationsverfahrens wie die Drain-Zone 16 des PMOS-Transistors 10 hergestellt werden kann. Die Kanallänge des PMOS-Transistors 10 wird bei dem in 4 dargestellten CMOS-Inverter bestimmt durch die Breite des Grabens, die Tiefe des Grabens sowie die Implantationstiefe der Source- und Drain-Zonen 12, 16 des PMOS-Transistors. Die Kanallänge des NMOS-Transistors 20 wird bestimmt durch die Implantationsenergien bei der Herstellung der einzelnen Bauelementbereiche des NMOS-Transistors 20, d. h. durch den Abstand der Source- und Drain-Zone 12, 26.
  • Ein Herstellungsverfahren zur Herstellung eines erfindungsgemäßen, entlang eines Umfangs eines Grabens eines Halbleiterkörpers 100 angeordneten Logiktransistors wird nachfolgend anhand der 5A bis 5D erläutert.
  • 5A zeigt den Halbleiterkörper 100 nach Durchführung erster Verfahrensschritte zur Herstellung eines Grabens 106, der sich ausgehend von der Vorderseite 103 in den Halbleiterkörper 100 hinein erstreckt. Die Herstellung dieses Grabens kann unter Verwendung herkömmlicher Verfahrensschritte unter Verwendung einer strukturierten Ätzmaske 200 (gestrichelt dargestellt) und eines Ätzverfahrens erfolgen.
  • Bezug nehmend auf 53 schließen sich an die Herstellung des Grabens 106 Verfahrensschritte zur Herstellung einer der Drain- oder Source-Zonen des Logiktransistors an. Hierzu werden Dotierstoffatome über den Graben 106 in den Halbleiterkörper 100 implantiert. Die Implantation erfolgt hierbei unter einem Winkel ungleich 90° gegenüber der Vorderseite 103 bzw. ungleich 0° gegenüber der Vertikalen. Hierdurch wird erreicht, dass während dieses Implantationsschrittes Dotierstoffatome nur in vorgegebene Abschnitte des Halbleiterkörpers 100 über Seitenwände des Grabens 106 implantiert werden, während andere Abschnitte abgeschirmt durch die Kanten des Grabens im Bereich der Vorderseite 103 von der Implantation ausgespart werden. Vor der Implantation wird vorzugsweise eine Schutzschicht auf die Vorderseite 103 des Halbleiterkörpers aufgebracht, um Dotierstoffatome gezielt nur über den Graben 106 in den Halbleiterkörper zu implantieren. Diese Schutzschicht, die in 5B nicht näher dargestellt ist, kann beispielsweise die für das Ätzen des Grabens verwendete Ätzmaske (200 in 5A) sein.
  • Zur Herstellung der weiteren der Drain- und Source-Zonen erfolgt Bezug nehmend auf 5C ein weiterer Implantationsschritt, bei dem Dotierstoffatome über den Graben 106 in den Halbleiterkörper 100 implantiert werden. Diese Implantation erfolgt ebenfalls unter einem Winkel ungleich 90° gegenüber der Vorderseite 103 bzw. unter einem Winkel ungleich 0° gegenüber der Vertikalen. Die beiden Implantationswinkel α, β sind dabei unterschiedlich voneinander, so dass während der beiden Implantationsschritte die Dotierstoffatome in unterschiedliche Bereiche des Halbleiterkörpers entlang des Grabenumfangs implantiert werden. Auch bei dem zweiten Implantationsschritt, der in 5C dargestellt ist, erfolgt die Implantation vorzugsweise unter Verwendung einer auf die Vorderseite 103 aufgebrachten Schutzschicht (nicht dargestellt).
  • Bezug nehmend auf 5D wird auf der freiliegenden Oberfläche des Grabens 106 anschließend das Gate-Dielektrikum 15hergestellt, und der Graben wird anschließend mit einem Elektrodenmaterial zur Herstellung der Gate-Elektrode 11 aufgefüllt. Das Gate-Dielektrikum 15 ist beispielsweise ein Halbleiteroxid, das durch einen thermischen Oxidationsschritt hergestellt werden kann. Die Gate-Elektrode 11 ist beispielsweise ein hochdotiertes Polysilizium, mit dem der Graben zur Herstellung der Gate-Elektrode 11 aufgefüllt wird.
  • Bei einer nicht näher dargestellten Alternative des zuvor erläuterten Verfahrens erfolgt die Herstellung der Source-Zone 12, die nur in einem nahe der Vorderseite 103 gelegenen Bereich des Halbleiterkörpers 100 angeordnet ist, erst nach Herstellen des Gate-Dielektrikums 15 und der Gate-Elektrode 11 durch Implantation und/oder Diffusion von Dotierstoffatomen über die Vorderseite 103.
  • Anstelle einer Erzeugung der Source- und Drain-Zonen 12, 22, 16, 26 durch eine Implantation von Dotierstoffatomen, besteht in nicht näher dargestellter Weise auch die Möglichkeit, diese Bauelementzonen herzustellen, indem die Grabenseitenwände mit einem Dotierstoffatome enthaltenden Material belegt und Dotierstoffe aus diesem Material in den Halbleiterkörper 100 eindiffundiert werden.
  • 6 zeigt ein weiteres Realisierungsbeispiel eines CMOS-Inverters, der zwei zueinander komplementäre Transistoren, einen PMOS-Transistor 10 und einen NMOS-Transistor 20 aufweist. Die beiden Transistoren 10, 20 weisen jeweils eine Gate-Elektrode 11, 21 auf, die sich ausgehend von einer Vorderseite 103 des Halbleiterkörpers 100, in dem die beiden Transistoren 10, 20 integriert sind, in den Halbleiterkörper 100 hineinerstrecken. Diese Gate-Elektroden 11, 21 sind jeweils durch ein Gate-Dielektrikum 15, 25 dielektrisch gegenüber Halbleiterbereichen des Halbleiterkörpers 100 isoliert. Die Gate-Elektrode 11 des PMOS-Transistors besteht beispielsweise aus hoch-p-dotiertem Polysilizium, während die Gate-Elektrode 21 des NMOS-Transistors beispielsweise aus einem hoch-n-dotiertem Polysilizium besteht. Jeder der beiden Transistoren 10, 20 weist eine Source- und Drain-Zone 12, 16 bzw. 22, 26 auf, die sich wenigstens abschnittsweise an das Gate-Dielektrikum 15, 25 des jeweiligen Transistors 10, 20 anschließen, und die beabstandet zueinander angeordnet sind. Die Source- und Drain-Zonen 12, 16 bzw. 22, 26 sind bei der in 6 dargestellten Bauelementanordnung in einer Längsrichtung der Gräben, in denen die Gate-Elektroden 11, 21 angeordnet sind, beabstandet zueinander angeordnet. Die Gate-Elektroden 11, 21 sind hierbei in der Längsrichtung dieser Gräben hintereinander angeordnet und durch eine Isolationsschicht 18, beispielsweise ein Halbleiteroxid, gegeneinander isoliert. In diesem Zusammenhang sei darauf hingewiesen, dass zur Realisierung der Gate-Elektroden 11, 21 ein gemeinsamer Graben vorgesehen werden kann, in dem die beiden Gate-Elektroden 11, 21 hergestellt und durch die Isolationsschicht 18 voneinander isoliert werden. Die Gräben mit den darin angeordneten Gate-Elektroden 11, 21 erstrecken sich in zwei zueinander senkrecht verlaufenden horizontalen Richtungen des Halbleiterkörpers 100 und in vertikaler Richtung des Halbleiterkörpers 100. Die Längsrichtung der Gräben entspricht hierbei derjenigen der beiden horizontalen Richtungen, in der die Gräben die größere Ausdehnung besitzen.
  • Die Source- und Drain-Zonen der beiden Transistoren 10, 20 sind jeweils durch komplementär zu den Source- und Drain-Zonen dotierte Bodyzonen 13, 23 voneinander getrennt, in denen sich bei geeigneter Ansteuerung der Gate-Elektroden 11, 21 ein Inversionskanal entlang der Gate-Dielektrika 15, 25 zwischen den Source- und Drain-Zonen 12, 16 bzw. 22, 26 ausbildet.
  • Die Drain-Zone 26 des NMOS-Transistors 20 und die Drain-Zone 16 des PMOS-Transistors sind im Bereich der Isolationsschicht 18 mittels einer elektrisch leitenden Schicht, beispielsweise einem Metall oder einem Silizid, kurzgeschlossen.
  • Wenngleich die Realisierung von Logiktransistoren mit Source- und Drain-Zonen, die in einer Längsrichtung des Gate-Grabens beabstandet zueinander angeordnet sind, anhand von 6 für einen CMOS-Inverter erläutert wurde, sei darauf hingewiesen, dass die Erfindung selbstverständlich nicht auf die Realisierung von CMOS-Invertern beschränkt ist, sondern dass beliebige Logikschaltungen mit PMOS- und NMOS-Transistoren der in 6 dargestellten Art realisiert werden können.
  • Die Gate-Elektroden 11, 21 der in 6 dargestellten Transistoren 10, 20 weisen zwei Elektrodenabschnitte, einen ersten Abschnitt im oberen Bereich des Grabens, der die eigentliche Gate-Elektrode bildet und der durch das Gate-Dielektrikum 15 von den Source-Drain- und Body-Zonen getrennt ist, und einen Feldplattenabschnitt im unteren Bereich des Grabens. Die Geometrien dieser Gate-Elektroden 11, 21 entsprechen damit der Geometrie der Gate-Elektrode 31 des im selben Halbleiterkörper 100 wie die Logik-Transistoren 10, 20 des realisierten Leistungstransistors. Ein Querschnitt durch diesen Leistungstransistor ist in 7 dargestellt.
  • Dieser Leistungstransistor unterscheidet sich von dem in 1 dargestellten Leistungstransistor durch die Geometrie der Gate-Elektrode 31, die im unteren Bereich des Grabens benachbart zu der Driftzone 34 eine Feldelektrode 311 aufweist, die durch eine im Vergleich zu dem Gate-Dielektrikum 35 dickeren Dielektrikumsschicht 351 gegenüber dem Halbleiterkörper dielektrisch isoliert ist. Diese Feldelektrode 311 besitzt in bekannter Weise bei sperrend angesteuertem Leistungstransistor eine Kompensationswirkung auf die im Bereich der Driftzone 334 vorhandene Dotierstoffladung. Diese Kompensationswirkung ermöglicht in bekannter Weise bei gegebener Dotierungskonzentration der Driftzone 34 eine Erhöhung der Sperrspannung oder bei einer gegebenen Sperrspannung eine Erhöhung der Dotierungskonzentration in der Driftzone 34, woraus eine Verringerung des Einschaltwiderstandes des Leistungsbauelements resultiert.

Claims (4)

  1. Halbleiterbauelementanordnung mit wenigstens einem in einem Halbleiterkörper (100) integrierten Leistungshalbleiterbauelement (30) und wenigstens einem in dem Halbleiterkörper (100) integrierten Logikbauelement (10), das aufweist: – einen Graben (106), der sich ausgehend von einer ersten Seite (103) in den Halbleiterkörper (100) hinein erstreckt, – wenigstens eine in dem Graben angeordnete Gate-Elektrode (11, 21), die durch ein Gate-Dielektrikum (15, 25) gegenüber dem Halbleiterkörper (100) isoliert ist, – wenigstens zwei Source-Zonen (12, 22) und wenigstens zwei Drain-Zonen (16, 26) eines ersten Leitungstyps, die in dem Halbleiterkörper (100) anschließend an das Gate-Dielektrikum (15, 25) und in einer Umfangsrichtung des Grabens beabstandet zueinander ausgebildet sind und zwischen denen wenigstens eine Body-Zone (13, 23) eines zweiten Leitungstyps angeordnet ist, wobei eine erste und eine zweite Source-Zone (12, 22), eine erste und eine zweite Drain-Zone (16, 26) sowie eine erste und eine zweite Body-Zone (13, 23) entlang des Grabens ausgebildet sind.
  2. Halbleiterbauelementanordnung nach Anspruch 1, bei der die erste und zweite Drain-Zone elektrisch leitend miteinander verbunden sind.
  3. Halbleiterbauelementanordnung nach Anspruch 1 oder 2, bei der in dem Graben (106) eine erste Gate-Elektrode (11) benachbart zu der ersten Body-Zone (13) und eine zweite Gate-Elektrode (21) benachbart zu der zweiten Body-Zone (23) angeordnet ist.
  4. Halbleiterbauelementanordnung nach einem der Ansprüche 1 bis 3, bei der das Leistungshalbleiterbauelement ein Trench-MOSFET ist.
DE102006030631A 2006-07-03 2006-07-03 Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement Expired - Fee Related DE102006030631B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102006030631A DE102006030631B4 (de) 2006-07-03 2006-07-03 Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement
US11/771,375 US20080121991A1 (en) 2006-07-03 2007-06-29 Semiconductor component arrangement and method for producing thereof
US13/193,116 US20110278667A1 (en) 2006-07-03 2011-07-28 Semiconductor component arrangement and method for producing thereof
US13/570,710 US8653591B2 (en) 2006-07-03 2012-08-09 Semiconductor component arrangement and method for producing thereof
US14/135,206 US20140167155A1 (en) 2006-07-03 2013-12-19 Semiconductor component arrangement and method for producing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006030631A DE102006030631B4 (de) 2006-07-03 2006-07-03 Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement

Publications (2)

Publication Number Publication Date
DE102006030631A1 DE102006030631A1 (de) 2008-01-17
DE102006030631B4 true DE102006030631B4 (de) 2011-01-05

Family

ID=38825068

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006030631A Expired - Fee Related DE102006030631B4 (de) 2006-07-03 2006-07-03 Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement

Country Status (2)

Country Link
US (4) US20080121991A1 (de)
DE (1) DE102006030631B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006030631B4 (de) * 2006-07-03 2011-01-05 Infineon Technologies Austria Ag Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement
US8546875B1 (en) * 2012-03-14 2013-10-01 Infineon Technologies Austria Ag Vertical transistor having edge termination structure
US9166027B2 (en) * 2013-09-30 2015-10-20 Infineon Technologies Ag IGBT with reduced feedback capacitance
US9496358B2 (en) * 2014-05-29 2016-11-15 Inotera Memories, Inc. Semiconductor device and fabrication method therefor
DE102015119771A1 (de) * 2015-11-16 2017-05-18 Infineon Technologies Ag Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
US10446545B2 (en) 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
FI20160183L (fi) * 2016-07-14 2016-07-15 Artto Mikael Aurola Parannettu puolijohdekokoonpano
WO2018056474A1 (en) * 2016-09-20 2018-03-29 Choi Taihyun Trench structured vertical mosfet
DE102019113208B4 (de) 2018-06-26 2022-08-25 Taiwan Semiconductor Manufacturing Co. Ltd. Integrierte Schaltung mit Grabengate-Hochvolttransistor für einen eingebetteten Speicher und Verfahren zu deren Herstellung
US11189628B2 (en) 2018-06-26 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Trench gate high voltage transistor for embedded memory
CN114582864A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 一种功率半导体器件及电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990011616A1 (en) * 1989-03-21 1990-10-04 Grumman Aerospace Corporation Trench gate complimentary metal oxide semiconductor transistor
WO1998012753A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel self aligned vmos field effect transistor
GB2331841A (en) * 1997-11-28 1999-06-02 Secr Defence Field effect transistor
US5972754A (en) * 1998-06-10 1999-10-26 Mosel Vitelic, Inc. Method for fabricating MOSFET having increased effective gate length
US6037231A (en) * 1997-11-21 2000-03-14 Winbond Electronics Corporation Method for forming a MOS structure having sidewall source/drain and embedded gate
EP1094525A2 (de) * 1999-10-19 2001-04-25 Denso Corporation Feldeffekt-Halbleiteranordnung mit einer Graben-Gateelektrode und Verfahren zu dessen Herstellung
DE10258467B3 (de) * 2002-12-13 2004-09-30 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
WO2004114410A2 (en) * 2003-06-20 2004-12-29 Koninklijke Philips Electronics N.V. Trench mos structure
DE102004005775A1 (de) * 2004-02-05 2005-08-25 Infineon Technologies Ag Halbleiterbauelement

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239973A (ja) * 1986-10-08 1988-10-05 テキサス　インスツルメンツ　インコーポレイテツド 集積回路およびその製造方法
US5108938A (en) * 1989-03-21 1992-04-28 Grumman Aerospace Corporation Method of making a trench gate complimentary metal oxide semiconductor transistor
MY107475A (en) * 1990-05-31 1995-12-30 Canon Kk Semiconductor device and method for producing the same.
GB9306895D0 (en) * 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6936887B2 (en) * 2001-05-18 2005-08-30 Sandisk Corporation Non-volatile memory cells utilizing substrate trenches
JP2003023150A (ja) * 2001-07-10 2003-01-24 Sony Corp トレンチゲート型半導体装置及びその作製方法
US6461900B1 (en) * 2001-10-18 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Method to form a self-aligned CMOS inverter using vertical device integration
AU2003228073A1 (en) * 2002-05-31 2003-12-19 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device,corresponding module and apparatus ,and method of operating the device
DE10226213A1 (de) * 2002-06-13 2003-12-24 Philips Intellectual Property Schaltkreis mit einem Wandler
US6979857B2 (en) * 2003-07-01 2005-12-27 Micron Technology, Inc. Apparatus and method for split gate NROM memory
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
JP2008546189A (ja) * 2005-05-26 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタ及びその製造方法
DE102006030631B4 (de) * 2006-07-03 2011-01-05 Infineon Technologies Austria Ag Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990011616A1 (en) * 1989-03-21 1990-10-04 Grumman Aerospace Corporation Trench gate complimentary metal oxide semiconductor transistor
WO1998012753A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel self aligned vmos field effect transistor
US6037231A (en) * 1997-11-21 2000-03-14 Winbond Electronics Corporation Method for forming a MOS structure having sidewall source/drain and embedded gate
GB2331841A (en) * 1997-11-28 1999-06-02 Secr Defence Field effect transistor
US5972754A (en) * 1998-06-10 1999-10-26 Mosel Vitelic, Inc. Method for fabricating MOSFET having increased effective gate length
EP1094525A2 (de) * 1999-10-19 2001-04-25 Denso Corporation Feldeffekt-Halbleiteranordnung mit einer Graben-Gateelektrode und Verfahren zu dessen Herstellung
DE10258467B3 (de) * 2002-12-13 2004-09-30 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
WO2004114410A2 (en) * 2003-06-20 2004-12-29 Koninklijke Philips Electronics N.V. Trench mos structure
DE102004005775A1 (de) * 2004-02-05 2005-08-25 Infineon Technologies Ag Halbleiterbauelement

Also Published As

Publication number Publication date
US8653591B2 (en) 2014-02-18
US20110278667A1 (en) 2011-11-17
US20080121991A1 (en) 2008-05-29
DE102006030631A1 (de) 2008-01-17
US20120299092A1 (en) 2012-11-29
US20140167155A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
DE102006030631B4 (de) Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE102014112811B4 (de) Super-Junction-Halbleiterbauelement
DE3537004A1 (de) Vdmos-baustein
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE10225860B4 (de) Halbleiterbauteil
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
WO2005083794A2 (de) Hochvolt-pmos-transistor
DE10214175B4 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE10060428B4 (de) Mittels Feldeffekt steuerbares in beide Richtungen sperrendes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102004054286A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE10224201B4 (de) Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE102011055185B4 (de) Integrierte Schaltung mit Feldeffekttransistor
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102004052643B4 (de) Verfahren zur Herstellung eines lateralen Trenchtransistors
DE10005772B4 (de) Trench-MOSFET
DE102016120691B4 (de) Halbleitervorrichtung, die eine Struktur zum Schutz gegen elektrostatische Entladung enthält

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110405

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee