DE102013113284A1 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102013113284A1
DE102013113284A1 DE102013113284.7A DE102013113284A DE102013113284A1 DE 102013113284 A1 DE102013113284 A1 DE 102013113284A1 DE 102013113284 A DE102013113284 A DE 102013113284A DE 102013113284 A1 DE102013113284 A1 DE 102013113284A1
Authority
DE
Germany
Prior art keywords
ridge
semiconductor device
field plate
forming
drift zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013113284.7A
Other languages
English (en)
Other versions
DE102013113284B4 (de
Inventor
Andreas Meiser
Till Schlösser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013113284A1 publication Critical patent/DE102013113284A1/de
Application granted granted Critical
Publication of DE102013113284B4 publication Critical patent/DE102013113284B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

Eine Halbleitervorrichtung umfasst einen Transistor (200), der in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110) ausgebildet ist. Der Transistor (200) umfasst einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220), eine Driftzone (260) und eine Gateelektrode (210), die benachbart zu dem Kanalbereich (220) ist. Die Gateelektrode (210) ist gestaltet, um eine Leitfähigkeit eines in dem Kanalbereich (220) gebildeten Kanals zu steuern, wobei der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind, wobei die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist. Der Kanalbereich (220) hat eine Gestalt eines ersten Kammes bzw. Grates, der sich längs der ersten Richtung erstreckt, und der Transistor umfasst eine erste Feldplatte (250), die benachbart zu der Driftzone (260) angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • HINTERGRUND
  • MOS-Leistungstransistoren oder MOS-Leistungsvorrichtungen, die gewöhnlich in Automobil- bzw. Kraftfahrzeug- und industriellen Elektroniken verwendet werden, sollten einen niedrigen Einschaltwiderstand (Ron) haben, wenn sie eingeschaltet sind bzw. werden. In einem Ausschaltzustand sollten sie eine Kennlinie mit hoher Durchbruchspannung haben und Source-Drain-Spannungen aushalten. Beispielsweise sollten ein MOS-Leistungstransistor eine Drain-Source-Spannung Vds von einigen zehn bis einigen hundert Volt aushalten, wenn er ausgeschaltet wird. Als ein weiteres Beispiel leiten MOS-Leistungstransistoren einen sehr großen Strom, der bis zu einigen hundert Ampere bei einer Gate-Source-Spannung von etwa 2 bis 20 V bei einem niedrigen Spannungsabfall Vds betragen kann.
  • Gemäß allgemein verwendeten Technologien werden Lateral-MOS-Transistoren verwendet, die einen Drainausdehnungsbereich bzw. Drainerstreckungsbereich aufweisen oder die auf dem sogenannten Resurf-Konzept beruhen. Gemäß dem Resurf-Konzept werden in einem Aus- bzw. Ausschaltzustand Ladungen durch einen dotierten Teil entfernt, der unterhalb des Driftbereiches gelegen ist. Alternativ kann dieser dotierte Teil als eine Elektrode ausgeführt werden, die über dem Driftbereich gelegen und von dem Driftbereich isoliert ist. Um den Rdson und die parasitären Kapazitäten weiter zu reduzieren, werden neue Konzepte zum Ausführen eines Transistors gesucht.
  • Es ist demgemäß Aufgabe der vorliegenden Erfindung eine Halbleitervorrichtung sowie ein Verfahren zum Herstellen einer Halbleitervorrichtung anzugeben, welche jeweils obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch eine Halbleitervorrichtung bzw. ein Verfahren mit den Merkmalen der jeweiligen unabhängigen Patentansprüche gelöst.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung, die in einem Halbleitersubstrat gebildet ist, eine erste Hauptoberfläche und einen Transistor. Der Transistor umfasst einen Sourcebereich, einen Drainbereich, einen Kanalbereich, eine Driftzone und eine Gateelektrode benachbart zu dem bzw. angrenzend an den Kanalbereich, wobei die Gateelektrode gestaltet ist, um eine Leitfähigkeit eines in dem Kanalbereich gebildeten Kanals zu steuern. Der Kanalbereich und die Driftzone sind längs einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet, wobei die erste Richtung parallel zu der ersten Hauptoberfläche ist. Der Kanalbereich hat eine Gestalt eines ersten Kammes oder Grates, der sich längs der ersten Richtung erstreckt. Der Transistor weist außerdem eine erste Feldplatte auf, die angrenzend an die bzw. benachbart zu der Driftzone angeordnet ist.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung, die in einem Halbleitersubstrat ausgebildet ist, eine erste Hauptoberfläche und einen Transistor. Der Transistor umfasst einen Sourcebereich, einen Drainbereich, einen Kanalbereich, eine Driftzone und eine Gateelektrode benachbart zu dem bzw. angrenzend an den Kanalbereich, wobei die Gateelektrode gestaltet ist, um eine Leitfähigkeit eines in dem Kanalbereich gebildeten Kanals zu steuern. Der Kanalbereich und die Driftzone sind längs einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet, wobei die erste Richtung parallel zu der ersten Hauptoberfläche ist. Der Kanalbereich hat eine Gestalt eines ersten Kammes bzw. Grates, der sich in der ersten Richtung erstreckt, wobei der erste Kamm bzw. Grat eine erste Breite d1 mit d1 ≤ 2 × ld aufweist, wobei ld eine Länge einer Verarmungszone bezeichnet, die an einer Zwischenfläche zwischen dem ersten Kamm bzw. Grat und einem Gatedielektrikum ausgebildet ist, das zwischen dem ersten Kamm bzw. Grat und der Gateelektrode angeordnet ist.
  • Gemäß einem weiteren Ausführungsbeispiel ist ein Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleitersubstrat beschrieben, das eine erste Hauptoberfläche und einen Transistor hat. Gemäß dem Verfahren umfasst ein Bilden des Transistors ein Bilden eines Sourcebereiches, eines Drainbereiches, eines Kanalbereiches, einer Driftzone und einer Gateelektrode benachbart zu dem Kanalbereich, wobei der Kanalbereich und die Driftzone so gebildet sind, dass sie längs einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet sind, wobei die erste Richtung parallel zu der ersten Hauptoberfläche ist. Das Bilden des Kanalbereiches umfasst ein Bilden eines ersten Kammes bzw. Grates in dem Halbleitersubstrat, wobei sich der erste Kamm bzw. Grat längs der ersten Richtung erstreckt und eine erste Breite d1 mit d1 ≤ 2 × ld hat, wobei ld eine Länge einer Verarmungszone bezeichnet, die an einer Zwischenfläche zwischen dem ersten Kamm bzw. Grat und einem Gatedielektrikum gebildet ist, das zwischen dem ersten Kamm bzw. Grat und der Gateelektrode angeordnet ist.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu liefern, und sie sind in der Offenbarung der Erfindung enthalten und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort erkannt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben einander entsprechende Teile an.
  • 1A zeigt eine Draufsicht eines Beispiels einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • 1B zeigt eine Schnittdarstellung der in 1A dargestellten Halbleitervorrichtung.
  • 1C zeigt eine Schnittdarstellung der Halbleitervorrichtung gemäß einem Ausführungsbeispiel längs einer Richtung senkrecht zu der Richtung, in der die Schnittdarstellung von 1B gegeben ist.
  • 1D zeigt eine weitere Schnittdarstellung der Halbleitervorrichtung längs einer Richtung senkrecht zu der Richtung, längs der die Schnittdarstellung von 1B gegeben ist.
  • 2 zeigt eine Draufsicht einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • 3A bis 3D zeigen Schnittdarstellungen eines Halbleitersubstrats, während Prozessschritte eines Herstellungsverfahrens vorgenommen werden.
  • 4A und 4B zeigen schematische Flussdiagramme, die Schritte zum Herstellen einer Halbleitervorrichtung gemäß Ausführungsbeispielen veranschaulichen.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in welchen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie wie "Oberseite", "Boden", "Vorderseite", "Rückseite", "vorne", "hinten" usw. in Bezug auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert sein können, wird die Richtungsterminologie für Zwecke der Darstellung verwendet und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich abzuweichen, der durch die Patentansprüche festgelegt ist.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe "Wafer", "Substrat" oder "Halbleitersubstrat", die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, die durch eine Basishalbleiterunterlage getragen sind, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter kann ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß Ausführungsbeispielen der vorliegenden Anmeldung sind allgemein Siliziumcarbid (SiC) oder Galliumnitrid (GaN) jeweils ein weiteres Beispiel des Halbleitersubstratmaterials.
  • Die Begriffe "lateral" und "horizontal", wie diese in der vorliegenden Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder eines Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Die bzw. eines Chips sein.
  • Der Begriff "vertikal", wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder des Halbleiterkörpers angeordnet ist.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines "n"-Dotierungsbereiches, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration als ein "n"-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleiche oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung sind zum besseren Verständnis oft die dotierten Teile als "p"- oder "n"-dotiert bezeichnet. Wie klar zu verstehen ist, ist diese Bezeichnung keinesfalls als begrenzend aufzufassen. Der Dotierungstyp kann beliebig sein, solange die beschriebene Funktionalität erzielt wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.
  • Die in dieser Beschreibung verwendeten Begriffe "gekoppelt" und/oder "elektrisch gekoppelt" sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen; vielmehr können dazwischenliegende Elemente zwischen den "gekoppelten" oder "elektrisch gekoppelten" Elementen vorhanden sein. Der Begriff "elektrisch verbunden" soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen beschreiben.
  • Im Allgemeinen kann zum Mustern von Materialschichten ein fotolithographisches Verfahren verwendet werden, in welchem ein geeignetes Fotoresistmaterial vorgesehen ist. Das Fotoresistmaterial wird fotolithographisch unter Verwendung einer geeigneten Fotomaske gemustert. Die gemusterte Fotoresistschicht kann als eine Maske während darauffolgenden Verarbeitungsschritten bzw. Prozessschritten verwendet werden. Beispielsweise kann, wie es üblich ist, eine Hartmaskenschicht oder eine Schicht, die aus einem geeigneten Material hergestellt ist, wie beispielsweise Siliziumnitrid, Polysilizium oder Kohlenstoff, über der zu musternden Materialschicht vorgesehen werden. Die Hartmaskenschicht wird fotolithographisch unter Verwendung beispielsweise eines Ätzprozesses gemustert. Unter Verwendung der gemusterten Hartmaskenschicht als eine Ätzmaske wird die Materialschicht gemustert.
  • Die in dieser Beschreibung verwendeten Begriffe "haben", "enthalten", "umfassen", "aufweisen" und dergleichen sind offene Begriffe, die das Vorhandensein der festgestellten Elemente oder Merkmale angeben, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls der Zusammenhang nicht klar etwas anderes ergibt.
  • 1A zeigt eine Draufsicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, und 1B zeigt eine Schnittdarstellung der Halbleitervorrichtung, die zwischen I und I' gemacht ist.
  • Die in 1 gezeigte Halbleitervorrichtung umfasst einen Sourcebereich 201, einen Drainbereich 205, einen Kanalbereich 220 und eine Driftzone 260. Der Sourcebereich 201, der Drainbereich 205 und die Driftzone 260 sind mit Dotierstoffen eines ersten Leitfähigkeitstyps, beispielsweise mit n-Typ-Dotierstoffen, dotiert. Die Dotierungskonzentration des Source- und Drainbereiches 201, 205 kann höher sein als eine Dotierungskonzentration der Driftzone 260. Der Kanalbereich 220 ist zwischen dem Sourcebereich 201 und der Driftzone 260 angeordnet. Der Kanalbereich 220 ist mit einem Dotierstoff eines zweiten Leitfähigkeitstyps dotiert, beispielsweise p-dotiert. Die Driftzone 260 kann zwischen dem Kanalbereich 220 und dem Drainbereich 205 angeordnet sein. Der Sourcebereich 201, der Kanalbereich 220, die Driftzone 260 und der Drainbereich 205 sind längs einer ersten Richtung vorgesehen.
  • Wenn eine geeignete Spannung an die Gateelektrode 210 angelegt wird, wird die Leitfähigkeit eines Kanales, der in dem Kanalbereich 220 gebildet ist, durch die Gatespannung gesteuert.
  • Die Gateelektrode 210 ist von dem Kanalbereich 220 mittels eines isolierenden Gatedielektrikummaterials 211, wie beispielsweise Siliziumoxid, isoliert. Durch Steuern der Leitfähigkeit eines in dem Kanalbereich 220 gebildeten Kanals kann ein Stromfluss von dem Sourcebereich 201 über den in dem Kanalbereich 220 gebildeten Kanal und die Driftzone 260 zu dem Drainbereich 205 gesteuert werden.
  • Der Sourcebereich 201 ist mit der Sourceelektrode 202 verbunden. Der Drainbereich 205 ist mit der Drainelektrode 206 verbunden.
  • Die in 1A gezeigte Anordnung führt eine Halbleitervorrichtung 1 aus, die einen Transistor 200 aufweist, der in einem Halbleitersubstrat 100 gebildet ist, das eine erste Hauptoberfläche 110 hat. Gemäß einem Ausführungsbeispiel kann der Transistor 200 außerdem eine Feldplatte 250 umfassen, die benachbart zu der Driftzone 260 angeordnet ist. Die Feldplatte 250 ist von der Driftzone 260 mittels einer isolierenden Felddielektrikumschicht 251, wie beispielsweise mittels eines Feldoxids, isoliert. Wenn ein Einschalten vorliegt, wird eine Inversionsschicht an der Grenze zwischen dem Kanalbereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet. Demgemäß ist der Transistor 200 in einem leitenden Zustand von dem Sourcebereich 201 zu dem Drainbereich 205 über die Driftzone 260. Wenn der Transistor 200 ausgeschaltet ist, wird kein leitender Kanal an der Grenze zwischen dem Kanalbereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet, so dass kein Strom fließt. Weiterhin kann eine geeignete Spannung an die Feldplatte 250 in einem Aus-Zustand angelegt werden. In einem Aus-Zustand verarmt die Feldplatte 250 Ladungsträger von der Driftzone 260, so dass die Gegen- oder Rückwärtsspannungseigenschaften der Halbleitervorrichtung verbessert sind. In einer Halbleitervorrichtung, die eine Feldplatte aufweist, kann die Dotierungskonzentration der Driftzone 260 erhöht werden, ohne die Gegen- bzw. Rückwärtsspannungseigenschaften im Vergleich zu einer Vorrichtung ohne eine Feldplatte zu verschlechtern. Aufgrund der höheren Dotierungskonzentration der Driftzone 260 wird der Einschaltwiderstand Rdson weiter vermindert, was in verbesserten Vorrichtungseigenschaften resultiert.
  • 1B zeigt eine Schnittdarstellung der in 1A dargestellten Halbleitervorrichtung 1 zwischen I und I'. Die Richtung zwischen I und I' entspricht der ersten Richtung. Wie dargestellt ist, erstreckt sich der Sourcebereich 201 von der Hauptoberfläche 110 in einer Tiefenrichtung des Substrats 100, d.h. senkrecht bezüglich zu der Hauptoberfläche 110. Der Kanalbereich 220 und die Driftzone 260 sind längs einer ersten Richtung, die parallel zu der ersten Hauptoberfläche 110 ist, zwischen dem Sourcebereich 201 und dem Drainbereich 205 angeordnet. Der Drainbereich 205 erstreckt sich in gleicher Weise von der ersten Hauptoberfläche 110 in einer Tiefenrichtung des Substrats. Wie durch Strichlinien angedeutet ist, sind in einer Ebene vor und hinter der in der Zeichnung angegebenen Ebene Gatetrenches 212 benachbart zu dem Kanalbereich 220 angeordnet. In einer entsprechenden Weise können Feldplattentrenches 252 benachbart zu der Driftzone 260 gelegen sein. Der Gatetrench 212 und der Feldplattentrench 252 erstrecken sich von der ersten Hauptoberfläche 110 in einer Tiefenrichtung des Substrats. Als eine Folge hat der Kanalbereich 220 die Gestalt eines ersten Kammes bzw. Grates. Aufgrund des Vorhandenseins der Feldplattentrenches 252 hat auch die Driftzone 260 die Gestalt eines zweiten Kammes bzw. Grates. 1B zeigt weiterhin einen Bodyverbindungsimplantationsbereich 225, der unterhalb des Bodybereiches 220 und unterhalb eines Teiles der Driftzone 260 angeordnet ist. Der Bodyverbindungsimplantationsbereich 225 verbindet den Kanalbereich 220 mit dem Sourcekontakt 202, um einen parasitären Bipolartransistor zu vermeiden, der sonst an diesem Teil gebildet sein könnte. Darüber hinaus erstreckt sich der Bodyverbindungsimplantationsbereich 225 unterhalb der Driftzone 260, so dass in einem Aus-Zustand des Transistors 300 die Driftzone 260 einfacher verarmt bzw. ausgeräumt werden kann.
  • Die 1C und 1D zeigen Schnittdarstellungen des Substrats, die jeweils zwischen II und II' und III und III' in 1A gemacht sind. Die Richtungen zwischen II und II' und zwischen III und III' sind senkrecht zu der ersten Richtung. Wie in 1C dargestellt ist, hat der Kanalbereich 220 die Gestalt eines Kammes bzw. Grates, wobei der Kamm eine Breite d1 und eine Tiefe oder Höhe t1 aufweist. Beispielsweise kann der erste Kamm bzw. Grat eine Oberseite 220a und zwei Seitenwände 220b haben. Die Seitenwände 220b können sich senkrecht oder unter einem Winkel von mehr als 75° bezüglich der ersten Hauptoberfläche 110 erstrecken. Die Gateelektrode 210 kann benachbart zu wenigstens zwei Seiten des Kammes bzw. Grates angeordnet sein.
  • Darüber hinaus hat in einer Schnittdarstellung zwischen III und III' die Driftzone 260 ebenfalls die Gestalt eines zweiten Kammes bzw. Grates, wobei der zweite Kamm bzw. Grat eine Breite d2 und eine Tiefe oder Höhe t2 aufweist. Beispielsweise kann der zweite Kamm bzw. Grat eine Oberseite 260a und zwei Seitenwände 260b haben. Die Seitenwände 260b können sich senkrecht oder unter einem Winkel von mehr als 75° bezüglich der ersten Hauptoberfläche 110 erstrecken. Die Driftzone 260 kann benachbart zu der Oberseite 260a oder benachbart zu wenigstens zwei Seiten des Kammes bzw. Grates angeordnet sein.
  • Unterhalb von jedem der Kämme bzw. Grate ist der tiefe Bodyverbindungsimplantationsbereich 225 angeordnet, der später näher erläutert werden wird. Eine Gatedielektrikumschicht 211 ist zwischen der Gateelektrode 210 und dem Kanalbereich 220 vorgesehen. In einer ähnlichen Weise ist die Felddielektrikumschicht 251 zwischen der Feldplatte 250 und der Driftzone 260 vorgesehen.
  • Gemäß einem Ausführungsbeispiel beträgt die Breite d1 des Kanalbereiches 220: d1 ≤ 2 × ld, wobei d1 eine Länge eine Verarmungszone bezeichnet, die an der Zwischenfläche zwischen der Gatedielektrikumschicht 211 und dem Kanalbereich 220 gebildet ist. Beispielsweise kann die Breite der Verarmungszone wie folgt bestimmt werden:
    Figure DE102013113284A1_0002
    wobei εS die Dielektrizitätskonstante des Halbleitermaterials (11,9·ε0 für Silizium) bezeichnet, k die Boltzmann-Konstante angibt (1,38066·10–23 J/K), T die Temperatur ist, ln den natürlichen Logarithmus bezeichnet, NA die Fremdstoffkonzentration des Halbleiterkörpers angibt, ni die intrinsische Ladungsträgerkonzentration ist (1,45·1010 für Silizium bei 27°C) und q die Elementarladung (1,6·10–19 C) bezeichnet.
  • Im Allgemeinen wird angenommen, dass in einem Transistor die Länge der Verarmungszone bei einer Gatespannung entsprechend der Schwellenspannung der maximalen Breite der Verarmungszone entspricht. Beispielsweise kann die Breite der ersten Trenches ungefähr 20–130 nm, z.B. 40–120 nm, längs der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 betragen. Darüber hinaus kann das Verhältnis der Länge zur Breite die folgende Beziehung erfüllen: s1/d1 > 2,0, wobei s1 die Länge des Kammes bzw. Grates gemessen längs der ersten Richtung angibt, wie die auch in 1A veranschaulicht ist. Gemäß weiteren Ausführungsbeispielen gilt s1/d1 > 2,5. Wie in den 1C und 1D gezeigt ist, kann die Breite d1 des Kanalbereichs 220 verschieden von der Breite d2 der Driftzone 260 sein. Gemäß einem weiteren Ausführungsbeispiel kann die Driftzone 260 eine flache Oberfläche umfassen, die nicht gemustert ist, um Kämme bzw. Grate bzw. Rippen zu bilden, wie dies in 1D gezeigt ist.
  • Gemäß dem Ausführungsbeispiel, in welchem die Breite d1 ≤ 2 × ld beträgt, ist der Transistor 200 ein sogenannter "vollständig verarmter" Transistor, in welchem der Kanalbereich 220 vollständig verarmt ist, wenn die Gateelektrode auf ein Ein-Potential gesetzt ist. In einem derartigen Transistor kann eine optimale Unterschwellenspannung erreicht werden, und Kurzkanaleffekte können wirksam unterdrückt werden, was in verbesserten Eigenschaften der Vorrichtung resultiert.
  • In einem Transistor, der eine Feldplatte aufweist, ist es andererseits wünschenswert, eine Driftzone 260 mit einer Breite d2 zu verwenden, die viel größer als die Breite d1 ist. Aufgrund der größeren Breite der Driftzone d2 kann der Widerstand Rdson der Driftzone 260 weiter vermindert werden, was zu verbesserten Eigenschaften der Vorrichtung führt. Um die Eigenschaften bzw. Kennlinien der Halbleitervorrichtung in dem Bodybereich 220 zu verbessern und um die Vorrichtungseigenschaften in der Driftzone 260 weiter zu verbessern, wird ein Mustern der Gateelektrode und der Feldplatte 250 vorgenommen, damit eine unterschiedliche Breite der ersten und zweiten Kämme bzw. Grate erhalten wird.
  • Wie weiterhin anhand der 1B erläutert wurde, erstrecken sich der Source- und der Drainbereich 201, 205 in der Tiefenrichtung des Substrats. Demgemäß können durch geeignetes Einstellen der Tiefe der Source- und Drainbereiche 201, 205 die elektrischen Eigenschaften der Transistoren entsprechend den Anforderungen eingestellt werden. Aufgrund des speziellen zusätzlichen Merkmales, dass sich die Gateelektrode 210 und die Feldplatte 250 in der Tiefenrichtung benachbart zu dem Kanalbereich 220 und der Driftzone 260 erstrecken, ist es möglich, die Leitfähigkeit eines Kanals, der in dem Kanalbereich 220 gebildet ist, mittels der Gateelektrode längs der vollen Tiefe t1 des Kanalbereichs 220 zu steuern. In einer entsprechenden Weise beeinflusst die Feldplatte 250 das Verhalten der Driftzone 260 längs der Tiefe t2 des zweiten Kammes bzw. Grates. Daher bestimmt die Tiefe des Sourcebereiches 201 und des Drainbereiches 205 wirksam eine Breite des Transistors 200. Durch Einstellen der Tiefe der Source- und der Drainbereiche 201, 205 können die Breite und folglich die Eigenschaften der Vorrichtung festgelegt werden. Beispielsweise kann die Tiefe der Source- und der Drainbereiche 201, 205 größer als 1 µm sein.
  • Bei einem Betrieb in einem Ein- bzw. Einschaltzustand wird allgemein eine leitende Inversionsschicht in dem Kanalbereich 220 benachbart zu der Gatedielektrikumschicht 211 gebildet. Gemäß einem Ausführungsbeispiel erstreckt sich die Inversionsschicht längs wenigstens einer der beiden Seitenwände 220b und 220a und ein Strom fließt hauptsächlich parallel zu der ersten Hauptoberfläche 110.
  • Wie in den 1C und 1D dargestellt ist, kann die Gateelektrode an wenigstens zwei Seiten des Kammes bzw. Grates vorgesehen sein. Gemäß einem weiteren Ausführungsbeispiel kann die Gateelektrode längs der zwei vertikalen Seiten des Kammes bzw. Grates angeordnet sein, während keine Gateelektrode benachbart zu dem horizontalen Teil des Kammes bzw. Grates vorgesehen ist. In einer ähnlichen Weise kann die Feldplatte 250 an drei Seiten der Driftzone 260 angeordnet sein. Dennoch kann gemäß einem Ausführungsbeispiel die Feldplatte 250 lediglich benachbart zu vertikalen Teilen der Driftzone 260 gelegen sein. Gemäß dem in 1 gezeigten Ausführungsbeispiel sind die Gateelektrode 210 und die Feldplatte 250 voneinander getrennt.
  • Gemäß einem Ausführungsbeispiel kann die Dotierungskonzentration innerhalb der Driftzone 260 konstant sein. Gemäß einem weiteren Ausführungsbeispiel kann die Dotierungskonzentration mit zunehmendem Abstand von dem Sourcebereich 201 ansteigen. Weiterhin kann die Dicke der Gatedielektrikumschicht 211 kleiner als eine Dicke der Feldplatten-Dielektrikumschicht 251 sein. Die Dicke der Feldplatten-Dielektrikumschicht 251 kann konstant sein oder kann mit zunehmendem Abstand von dem Sourcebereich 201 ansteigen. Darüber hinaus kann die Dicke der Feldplatten-Dielektrikumschicht 251 benachbart zu der horizontalen Oberfläche des Kammes bzw. Grates verschieden von einer Dicke der Feldplatten-Dielektrikumschicht 251 benachbart zu einem vertikalen Teil des Kammes bzw. Grates sein. Beispielsweise kann die Dicke des vertikalen Teiles der Feldplatten-Dielektrikumschicht 251 größer als ein horizontaler Teil der Feldplatten-Dielektrikumschicht 251 sein. Die in 1 gezeigte Halbleitervorrichtung kann außerdem Kontakte aufweisen, die sich zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 erstrecken. Gemäß einem weiteren Ausführungsbeispiel kann die Halbleitervorrichtung außerdem Kontakte zu einer zweiten Hauptoberfläche haben, die entgegengesetzt zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 ist. Gemäß einem Ausführungsbeispiel kann sich der Sourcekontakt 202, der elektrisch mit dem Sourcebereich 201 gekoppelt ist, zu der ersten Hauptoberfläche 110 erstrecken, und die Drainelektrode 206, die elektrisch mit dem Drainbereich 205 gekoppelt ist, kann sich zu der zweiten Hauptoberfläche erstrecken, die entgegengesetzt zu der ersten Hauptoberfläche 110 ist.
  • 2 zeigt ein weiteres Ausführungsbeispiel der Halbleitervorrichtung. Die Halbleitervorrichtung 100 umfasst einen Transistor 2000, der einen Sourcebereich 2010 aufweist, der mit einer Sourceelektrode 2020 verbunden ist. Der Transistor 2000 umfasst außerdem einen Drainbereich 2050, der mit einer Drainelektrode 2060 verbunden ist. Der Transistor 2000 umfasst weiterhin Gateelektroden 2100, die benachbart zu dem Kanalbereich 2200 angeordnet und von dem Kanalbereich 2200 mittels einer Gatedielektrikumschicht 2110 isoliert sind. Der Transistor 2000 umfasst außerdem eine Driftzone 2600, die benachbart zu dem Kanalbereich 2200 angeordnet ist. Der Sourcebereich 2010, der Kanalbereich 2200, die Driftzone 2600 und der Drainbereich 2050 erstrecken sich längs einer ersten Richtung.
  • Der Transistor 2000 umfasst weiterhin eine erste Feldplatte 2501, die von der Driftzone 2600 mittels eines ersten Feldplattendielektrikums 2510 isoliert ist. Darüber hinaus umfasst der Transistor 2000 außerdem eine zweite Feldplatte 2502, die von der Driftzone 2600 mittels einer zweiten Feldplatten-Dielektrikumschicht 2520 isoliert ist. Gemäß dem in 2 gezeigten Ausführungsbeispiel hat die zweite Feldplatte 2502 eine Gestalt und einen Aufbau, welche verschieden sind von der Gestalt und dem Aufbau der ersten Feldplatte 2501. Beispielsweise kann die Driftzone 2600 die Gestalt eines ersten Kammes bzw. Grates unterhalb der ersten Feldplatte 2501 und eine Gestalt eines zweiten Grates unterhalb der zweiten Feldplatte haben, und die Breite des ersten Kammes bzw. Grates ist verschieden von der Breite des zweiten Kammes bzw. Grates. Beispielsweise kann die Breite des zweiten Kammes bzw. Grates größer sein als die Breite des ersten Kammes bzw. Grates. Darüber hinaus kann die Dicke des zweiten Feldplattendielektrikums 2520 verschieden sein von der Dicke des ersten Feldplattendielektrikums 2510. Beispielsweise kann die Dicke des zweiten Feldplattendielektrikums 2520 größer sein als die Dicke des ersten Feldplattendielektrikums 2510. Demgemäß können zahlreiche Parameter für die ersten und zweiten Feldplatten 2501, 2502 verschieden sein. Die ersten und zweiten Feldplatten 2501, 2502 können auf verschiedenen Potentialen V1, V2 gehalten sein. Wie klar gemäß einem Ausführungsbeispiel zu verstehen ist, kann der Transistor 2000 mehr als zwei Feldplatten aufweisen.
  • Die 3A bis 3D veranschaulichen Schritte zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
  • Ein Halbleitersubstrat kann vorprozessiert werden durch Durchführen von flachen Trenchisolationsprozessen (STI) und Implantationsschritten, welche allgemein bekannt sind. Beispielsweise kann ein Wannenimplantationsschritt vorgenommen werden, um einen Wannenimplantationsteil 120 zu bilden, gefolgt durch einen weiteren Implantationsschritt, um einen tiefen Bodyverbindungsimplantationsbereich 225 herzustellen, und einen Dotierungsschritt, um den Kanalbereich 220 zu bilden. Weiterhin kann ein Implantationsschritt vorgenommen werden, um die Driftzone 260 festzulegen. In dem in 3A gezeigten Ausführungsbeispiel ist die Driftzone 260 n-dotiert, während der Kanalbereich 220 p-dotiert ist. Der tiefe Bodyverbindungsimplantationsbereich 225 ist stark p-dotiert. Wie klar zu verstehen ist, können umgekehrte Dotierungstypen angewandt werden.
  • 3A zeigt eine Schnittdarstellung zwischen I und I', wie dies in 1A dargestellt ist. In dem nächsten Schritt werden Gatetrenches 212 und Feldplattentrenches 252 photolithographisch definiert und geätzt, optional unter Verwendung einer Hartmaske. Beispielsweise können die Trenches eine Tiefe von ungefähr 500 bis 5000 nm haben. Der Abstand zwischen benachbarten Gatetrenches 212 kann 30 bis 300 nm betragen, und der Abstand zwischen benachbarten Feldplattentrenches 252 kann 200 bis 2000 nm sein. Die Gatetrenches 212 und die Feldplattentrenches 252 sind definiert, um den Kanalbereich 220 und die Driftzone 260 in erste und zweite Kämme bzw. Grate zu mustern. Danach wird eine Feldplatten-Dielektrikumschicht 251 beispielsweise durch ein Niederdruck-CVD-Verfahren gebildet. Beispielsweise kann die Feldplattenoxidschicht eine Dicke von 30 bis 500 nm aufweisen. Danach kann ein fotolithographischer Schritt vorgenommen werden, so dass das Feldoxid von den unnötigen Teilen geätzt wird.
  • 3B zeigt eine Schnittdarstellung eines Beispiels einer sich ergebenden Struktur. Die Schnittdarstellung von 3B ist gemacht zwischen IV und IV', wie dies in 1A gezeigt ist. Wie dargestellt ist, kann sich der Feldplattentrench 252 bis zu einer tieferen Tiefe als die Gatetrenches 212 erstrecken. Die Felddielektrikumschicht 251 wird lediglich in dem Feldplattentrench 252 gebildet.
  • Danach kann die Gatedielektrikumschicht 211 beispielsweise durch thermische Oxidation gebildet werden. Beispielsweise kann die Gatedielektrikumschicht 211 eine Dicke von 5 bis 50 nm haben. Danach wird ein leitendes Material, das die Gateelektrode 210 und die Feldplatte 250 bildet, vorgesehen. Beispielsweise kann Polysilizium aufgetragen bzw. abgeschieden werden. Zum Beispiel kann die Polysiliziumschicht eine Dicke von 50 bis 200 nm aufweisen. Das Polysiliziummaterial kann n-dotiert sein oder kann undotiert sein und nach der Abscheidung bzw. Auftragung dotiert werden. Dann wird das leitende Material gemustert, um die Gateelektrode 210 und die Feldplatte 250 zu bilden.
  • 3C zeigt ein Beispiel einer sich ergebenden Struktur. Wie dargestellt ist, ist die Gateelektrode 210 so gebildet, dass sie benachbart zu dem Kanalbereich 220 ist, und die Feldplatte 250 ist angeordnet, um benachbart zu der Driftzone 260 zu sein. Danach werden Kontakttrenches definiert, um Verbindungen zu den Source- und Drainbereichen 201, 205 herzustellen. Beispielsweise können die Kontakttrenches photolithographisch definiert und geätzt werden, optional unter Verwendung einer Hartmaskenschicht. Sodann kann ein schräger bzw. geneigter Implantationsschritt beispielsweise mit n-Typ-Dotierstoffen durchgeführt werden, um den Sourcebereich 201 und den Drainbereich 205 zu bilden. Beispielsweise können sich der Sourcebereich 201 und der Drainbereich 205 in verschiedene Tiefen erstrecken. Beispielsweise können sich der Sourcebereich 201 und der Drainbereich 205 bis zu einer Tiefe von ungefähr bzw. angenähert 500 bis 5000 nm erstrecken. Beispielsweise kann sich irgendein Bereich aus dem Sourcebereich 201 und dem Drainbereich 205 bis angenähert zur gleichen Tiefe oder weniger als die Tiefe der Gatetrenches 212 erstrecken. Der Begriff "angenähert die gleiche Tiefe" soll bedeuten, dass aufgrund von prozessbedingten Veränderungen die Tiefe von irgendeinem Bereich aus dem Sourcebereich 201 und dem Drainbereich 205 um etwa 10 % kleiner als die Tiefe der Gatetrenches 212 sein kann. Optional kann ein weiterer p+-Implantationsschritt durchgeführt werden, um weiterhin die Teile zu dotieren, die direkt unterhalb des Kanalbereiches 220 gelegen sind, um den p+-dotierten Bodyverbindungsimplantationsbereich 225 herzustellen. Dieser weitere p+-Implantationsschritt kann vor oder nach Definieren der Source- und Drainbereiche 201, 205 vorgenommen werden. Dann wird leitendes Material zum Bilden der Sourceelektrode 202 und der Drainelektrode 206 in die Kontakttrenches gefüllt. Beispielsweise kann das leitende Material Polysilizium oder einen Schichtstapel, der Ti, TiN und Wolfram (W) einschließt, umfassen. Das leitende Material kann rückgeätzt werden. Kontakte können gebildet werden, und weitere Prozessschritte, die für eine Transistorherstellung üblich sind, können durchgeführt werden.
  • Gemäß einem anderen Ausführungsbeispiel können der schräge bzw. geneigte Implantationsschritt und das Kontakttrenchprozessieren zu einer späteren Prozessstufe, beispielsweise während der sogenannten MOL-(Mitte-von-Linie-)Verarbeitungsschritte durchgeführt werden.
  • Gemäß weiteren Ausführungsbeispielen können die Kontakttrenches bis zu einer tieferen Tiefe, als dies in 3D veranschaulicht ist, geätzt werden, um so einen Kontakt zu der zweiten Hauptoberfläche der Halbleitervorrichtung zu liefern.
  • 3D zeigt ein Beispiel einer sich ergebenden Struktur.
  • 4A veranschaulicht ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel. Wie in 4A gezeigt ist, kann das Verfahren ein Bilden eines Transistors in einem Halbleitersubstrat, das eine erste Hauptoberfläche aufweist, umfassen, wobei ein Bilden eines Transistors ein Bilden eines Sourcebereiches (S40), eines Drainbereiches (S40), eines Kanalbereiches (S10), einer Driftzone (S20) und einer Gateelektrode (S30) benachbart zu dem Kanalbereich umfasst, wobei der Kanalbereich und die Driftzone so gebildet sind, dass sie längs einer ersten Richtung angeordnet sind, die parallel zu der ersten Hauptoberfläche zwischen dem Sourcebereich und dem Drainbereich gelegen ist, wobei der Kanalbereich in einem Substratteil gebildet wird, der eine Gestalt eines ersten Kammes bzw. Grates hat, der sich längs der ersten Richtung erstreckt, wobei der erste Kamm bzw. Grat eine erste Breite d1 aufweist mit: d1 ≤ 2 × ld, wobei ld eine Länge einer Verarmungszone bezeichnet, die an einer Zwischenfläche zwischen der Gateelektrode und dem ersten Kamm bzw. Grat gebildet ist. Optional kann das Verfahren außerdem ein Bilden einer Feldplatte aufweisen (S35). Gemäß Ausführungsbeispielen kann die Folge der einzelnen Prozessverfahren verändert und gemäß allgemeinen Prozessanforderungen bestimmt werden.
  • 4B veranschaulicht ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel. Gemäß dem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines Transistors in einem Halbleitersubstrat, das eine erste Hauptoberfläche aufweist, wobei ein Bilden eines Transistors ein Bilden eines Sourcebereiches (S40), eines Drainbereiches (S40), eines Kanalbereiches (S10), einer Driftzone (S20) und einer Gateelektrode (S30) benachbart zu dem Kanalbereich umfasst, wobei der Kanalbereich und die Driftzone gebildet werden, um längs einer ersten Richtung angeordnet zu sein, die parallel zu der ersten Hauptoberfläche zwischen dem Sourcebereich und dem Drainbereich ist. Ein Bilden des Kanalbereiches (S10) kann ein Definieren bzw. Festlegen eines ersten Kammes bzw. Grates in dem Halbleitersubstrat umfassen, wobei der erste Kamm bzw. Grat sich längs der ersten Richtung erstreckt. Ein Definieren bzw. Festlegen des ersten Kammes oder Grates und ein Bilden der Gateelektrode (S30) kann durch Bilden von Gatetrenches (S15) in dem Halbleitersubstrat und Bilden einer leitenden Schicht (S17), um benachbarte Trenches zu füllen, vorgenommen werden.
  • Gemäß einem weiteren Ausführungsbeispiel kann ein Bilden der Driftzone (S20) ein Definieren bzw. Festlegen eines zweiten Kammes bzw. Grates in dem Halbleitersubstrat aufweisen, wobei sich der zweite Kamm bzw. Grat längs der ersten Richtung erstreckt. Ein Festlegen bzw. Definieren des zweiten Kammes oder Grates und ein Bilden der Feldplatte (S35) kann durch Bilden von Feldplattentrenches (S25) in dem Halbleitersubstrat und Bilden einer leitenden Schicht (S27), um benachbarte Trenches zu füllen, vorgenommen werden.
  • Das Bilden des Transistors durch Bilden von Gatetrenches und optional Feldplattentrenches sowie danach ein Bilden einer leitenden Schicht, um benachbarte Trenches zu füllen, bezieht sich auf das sogenannte Damascene-Herstellungsverfahren. Gemäß diesem Verfahren kann ein Mustern der leitenden Schicht, um die Teile der Gateelektrode benachbart zu vertikalen Seitenwänden des ersten Kammes bzw. Grates zu bilden, weggelassen bzw. auf dieses verzichtet werden. In ähnlicher Weise kann auf ein Mustern der leitenden Schicht, um die Teile der Feldplatte benachbart zu vertikalen Seitenwänden des zweiten Kammes bzw. Grates zu bilden, verzichtet werden. Folglich vereinfacht dieses Verfahren weiter das Verfahren zum Herstellen der Halbleitervorrichtung.
  • Wie oben erläutert wurde, beziehen sich Ausführungsbeispiele der vorliegenden Erfindung auf eine Halbleitervorrichtung, die als eine sogenannte laterale Vorrichtung ausgeführt ist, welche einen Stromfluss nahezu bzw. ungefähr parallel zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 200 ermöglicht. Demgemäß können zum Beispiel Source- und Drainbereiche in einer einfachen Weise gebildet werden, und alle Vorrichtungskomponenten können benachbart zu der ersten Hauptoberfläche 110 des Substrats prozessiert werden. Der Kanalbereich 220 hat die Gestalt eines Kammes bzw. Grates, um so eine dreidimensionale Struktur auszuführen. Die Gateelektrode 210 ist in Gatetrenches 212 angeordnet, die sich längs der gesamten Tiefe des Kanalbereiches 220 erstrecken. Demgemäß kann eine Steuerung eines in dem Kanalbereich 220 gebildeten leitenden Kanals über die gesamte Tiefe des Transistors vorgenommen werden. Darüber hinaus wird aufgrund des Vorhandenseins der Feldplatte 250 eine Ladungskompensation in der Driftzone 260 mittels der Feldplatte 250 durchgeführt. Gemäß einem Ausführungsbeispiel ist die Feldplatte 250 in einem Feldplattentrench 252 angeordnet, der sich in der Tiefenrichtung des Substrats erstreckt. Demgemäß wird in einem Aus- bzw. Ausschaltzustand eine Verarmung von Ladungsträgern in der Driftzone 260 mit der Feldplatte 250 auf einfache Weise und wirksam durchgeführt. Gemäß dem Ausführungsbeispiel, in welchem der Kanalbereich 220 die Gestalt eines Kammes mit einer speziellen Breite hat, kann der Transistor vollständig verarmt werden, wenn eine Gatespannung entsprechend einem Ein- bzw. Einschaltzustand angelegt ist. Dadurch wird ein Transistor mit verbesserten Unterschwellenneigungseigenschaften ausgeführt. Weiterhin wird die effektive Transistorbreite gesteigert, so dass die effektive Fläche bzw. das effektive Gebiet des Transistors vergrößert ist, ohne den Raum zu vergrößern, der erforderlich ist.
  • Während oben Ausführungsbeispiele der Erfindung beschrieben sind, ist es selbstverständlich, dass weitere Ausführungsbeispiele ausgeführt werden können. Beispielsweise können weitere Ausführungsbeispiele jegliche Unterkombination von Merkmalen, die in den Patentansprüchen angegeben sind, oder jegliche Unterkombination von Elementen, die in den oben gegebenen Beispielen beschrieben sind, enthalten. Entsprechend sollte der Bereich der beigefügten Patentansprüche nicht durch die Beschreibung der Ausführungsbeispiele, die hier enthalten sind, begrenzt sein.

Claims (25)

  1. Halbleitervorrichtung umfassend einen Transistor (200), der in einem Halbleitersubstrat (100) ausgebildet ist, das eine erste Hauptoberfläche (110) hat, wobei der Transistor aufweist: einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220), eine Driftzone (260), eine Gateelektrode (210) benachbart zu dem Kanalbereich (220), wobei die Gateelektrode (210) gestaltet ist, um eine Leitfähigkeit eines in dem Kanalbereich (220) gebildeten Kanales zu steuern, wobei der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind, wobei die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist und der Kanalbereich (220) eine Gestalt eines ersten Kammes bzw. Grates hat, der sich längs der ersten Richtung erstreckt, und eine erste Feldplatte (250), die benachbart zu der Driftzone (260) angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die Gateelektrode (201) an wenigstens zwei Seiten des Kammes bzw. Grates angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der der Kamm bzw. Grat eine Oberseite (220a) und zwei Seitenwände (220b) aufweist.
  4. Halbleitervorrichtung nach Anspruch 3, bei der eine leitende Inversionsschicht längs wenigstens einer der Seitenwände (220b) gebildet ist, wenn die Halbleitervorrichtung in einem Einschaltzustand betrieben ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der ein Teil der Driftzone (260) eine Gestalt eines zweiten Kammes bzw. Grates hat, der sich längs der ersten Richtung erstreckt.
  6. Halbleitervorrichtung nach Anspruch 5, bei der Teile einer ersten Feldplatte (250) an wenigstens zwei Seiten des zweiten Kammes bzw. Grates gelegen sind.
  7. Halbleitervorrichtung nach Anspruch 5 oder 6, bei der der zweite Kamm bzw. Grat eine Breite aufweist, die verschieden ist von der Breite des ersten Kammes bzw. Grates.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der die Gateelektrode (210) und die erste Feldplatte (250) voneinander isoliert sind.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, weiterhin umfassend eine zweite Feldplatte (2502), die benachbart zu der ersten Hauptoberfläche (110) längs der ersten Richtung zwischen der ersten Feldplatte (2501) und dem Drainbereich (2550) angeordnet ist.
  10. Halbleitervorrichtung nach Anspruch 9, bei der die zweite Feldplatte (2502) mit einem elektrischen Potential gekoppelt ist und bei der die erste Feldplatte (2501) mit einem elektrischen Potential gekoppelt ist, das verschieden von dem elektrischen Potential ist, das mit der zweiten Feldplatte (2502) gekoppelt ist.
  11. Halbleitervorrichtung nach Anspruch 5, bei der ein weiterer Teil der Driftzone (260) eine Gestalt eines dritten Kammes bzw. Grates hat, der sich längs der ersten Richtung erstreckt, wobei die Halbleitervorrichtung außerdem eine zweite Feldplatte (2502) aufweist, die benachbart zu dem dritten Kamm bzw. Grat zwischen der ersten Feldplatte (2501) und dem Drainbereich (2050) angeordnet ist.
  12. Halbleitervorrichtung nach Anspruch 11, bei der der dritte Kamm bzw. Grat eine Breite hat, die verschieden von der Breite des zweiten Kammes bzw. Grates ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, bei der eine Breite d des ersten Kammes bzw. Grates durch d ≤ 2 × ld gegeben ist, wobei ld eine Länge einer Verarmungszone bezeichnet, die an einer Zwischenfläche zwischen dem ersten Kamm bzw. Grat und der Gateelektrode (210) gebildet ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, bei der der Source- und der Drainbereich (201, 205) innerhalb des Halbleitersubstrats (100) gelegen sind und sich ungefähr bzw. angenähert bis zu einer Tiefe erstrecken, zu welcher sich die Gateelektrode (210) von der ersten Hauptoberfläche (110) in einer Tiefenrichtung des Halbleitersubstrats (100) erstreckt.
  15. Halbleitervorrichtung, die in einem Halbleitersubstrat (100) gebildet ist, das eine erste Hauptoberfläche (110) und einem Transistor (200) aufweist, wobei der Transistor umfasst: einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220), eine Driftzone (260) und eine Gateelektrode (210), die benachbart zu dem Kanalbereich (220) ist und gestaltet ist, um eine Leitfähigkeit eines in dem Kanalbereich (220) gebildeten Kanals zu steuern, wobei der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind, wobei die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist, der Kanalbereich (220) eine Gestalt eines ersten Kammes bzw. Grates aufweist, der sich in der ersten Richtung erstreckt, wobei der erste Kamm bzw. Grat eine erste Breite d1 hat mit: d1 ≤ 2 × ld, wobei ld eine Länge einer Verarmungszone bezeichnet, die an einer Zwischenfläche zwischen dem ersten Kamm bzw. Grat und einem Gatedielektrikum (211) gebildet ist, wobei das Gatedielektrikum (211) zwischen dem ersten Kamm bzw. Grat und der Gateelektrode (210) angeordnet ist.
  16. Halbleitervorrichtung nach Anspruch 15, bei der die folgende Beziehung gilt: s1/d1 > 2,0, wobei s1 die Länge des Kammes bzw. Grates, gemessen längs einer ersten Richtung, bezeichnet.
  17. Halbleitervorrichtung nach Anspruch 15 oder 16, weiterhin umfassend eine erste Feldplatte (250), die benachbart zu der Driftzone (260) gelegen ist.
  18. Halbleitervorrichtung nach einem der Ansprüche 15 bis 17, bei der die Driftzone (260) ein dotierter Teil ist, der eine Dotierungskonzentration hat, die mit zunehmendem Abstand zu dem Sourcebereich (201) anwächst.
  19. Halbleitervorrichtung nach einem der Ansprüche 15 bis 18, weiterhin umfassend eine Gatedielektrikumschicht (211), die zwischen der Gateelektrode (210) und dem Kamm bzw. Grat angeordnet ist, und ein Feldoxid (251), das zwischen der Feldplatte (250) und der Driftzone (260) angeordnet ist, wobei eine Dicke der Feldoxidschicht (251) mit zunehmendem Abstand von dem Sourcebereich (201) anwächst.
  20. Halbleitervorrichtung nach einem der Ansprüche 15 bis 19, bei der die Gateelektrode (210) an wenigstens zwei Seiten des ersten Kammes bzw. Grates angeordnet ist.
  21. Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleitersubstrat (100), das eine erste Hauptoberfläche (110) und einen Transistor (200) umfasst, wobei das Bilden des Transistors aufweist: Bilden eines Sourcebereiches (201), eines Drainbereiches (205), eines Kanalbereiches (220), einer Driftzone (260) und einer Gateelektrode (210) benachbart zu dem Kanalbereich (220), wobei der Kanalbereich (220) und die Driftzone (260) gebildet werden, um längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet zu sein, wobei die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist, wobei das Bilden des Kanalbereiches (220) ein Bilden eines ersten Kammes bzw. Grates in dem Halbleitersubstrat (100) umfasst, wobei der erste Kamm bzw. Grat sich längs der ersten Richtung erstreckt und eine erste Breite d1 mit d1 ≤ 2 × ld hat, wobei ld eine Länge einer Verarmungszone bezeichnet, die an einer Zwischenfläche zwischen dem ersten Kamm bzw. Grat und einem Gatedielektrikum (211) gebildet ist, das zwischen dem ersten Kamm bzw. Grat und der Gateelektrode (210) angeordnet ist.
  22. Verfahren nach Anspruch 21, bei dem das Bilden des ersten Kammes bzw. Grates und das Bilden der Gateelektrode (210) durch ein Verfahren ausgeführt wird, das ein Bilden von Gatetrenches (212) in dem Halbleitersubstrat (100) und ein Bilden einer leitenden Schicht, um benachbarte Trenches zu füllen, umfasst.
  23. Verfahren nach Anspruch 21 oder 22, weiterhin umfassend ein Bilden einer Feldplatte (250) benachbart zu der Driftzone (260).
  24. Verfahren nach Anspruch 23, bei dem das Bilden einer Feldplatte (250) ein Bilden von Feldplattentrenches (252) in dem Halbleitersubstrat (100) und ein Bilden einer leitenden Schicht, um die Feldplattentrenches (252) zu füllen, umfasst.
  25. Verfahren nach Anspruch 23 oder 24, bei dem das Bilden der Gateelektrode (210) ein Bilden von Gatetrenches (212) in dem Halbleitersubstrat (100) umfasst und bei dem das Bilden einer Feldplatte (250) ein Bilden von Feldplattentrenches (252) in dem Halbleitersubstrat (100) umfasst, wobei die Gatetrenches (212) und die Feldplattentrenches (252) so gebildet werden, dass eine Teilung zwischen benachbarten Gatetrenches (212) verschieden ist von einer Teilung zwischen benachbarten Feldplattentrenches (252), wobei ein Bilden der Gatetrenches (212) und ein Bilden der Feldplattentrenches (252) durch einen gemeinsamen bzw. verbundenen Ätzprozess durchgeführt wird.
DE102013113284.7A 2012-12-03 2013-11-29 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102013113284B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/692,059 2012-12-03
US13/692,059 US9799762B2 (en) 2012-12-03 2012-12-03 Semiconductor device and method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
DE102013113284A1 true DE102013113284A1 (de) 2014-06-05
DE102013113284B4 DE102013113284B4 (de) 2023-03-30

Family

ID=50726165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013113284.7A Active DE102013113284B4 (de) 2012-12-03 2013-11-29 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9799762B2 (de)
KR (1) KR101552022B1 (de)
CN (1) CN103855221B (de)
DE (1) DE102013113284B4 (de)
TW (1) TWI539602B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015106683A1 (de) * 2015-04-29 2016-11-03 Infineon Technologies Ag Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102015112427A1 (de) * 2015-07-29 2017-02-02 Infineon Technologies Ag Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015119771A1 (de) * 2015-11-16 2017-05-18 Infineon Technologies Ag Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102016101676B3 (de) * 2016-01-29 2017-07-13 Infineon Technologies Ag Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735243B2 (en) 2013-11-18 2017-08-15 Infineon Technologies Ag Semiconductor device, integrated circuit and method of forming a semiconductor device
US8847311B2 (en) * 2012-12-31 2014-09-30 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9123801B2 (en) 2013-09-16 2015-09-01 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9461164B2 (en) 2013-09-16 2016-10-04 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
US9287404B2 (en) 2013-10-02 2016-03-15 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US9401399B2 (en) 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
DE102014114184B4 (de) * 2014-09-30 2018-07-05 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
US9748378B2 (en) * 2015-03-12 2017-08-29 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
DE102015105679B4 (de) * 2015-04-14 2017-11-30 Infineon Technologies Ag Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102015105632B4 (de) 2015-04-14 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit einem transistor
DE102015109538B3 (de) 2015-06-15 2016-12-08 Infineon Technologies Ag Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102016107714B4 (de) * 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
US9799764B2 (en) * 2015-12-31 2017-10-24 Sk Hynix System Ic Inc. Lateral power integrated devices having low on-resistance
DE102016101679B4 (de) * 2016-01-29 2019-03-28 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem lateralen Transistor
US10128750B2 (en) 2016-03-04 2018-11-13 Infineon Technologies Ag Switched-mode power converter with an inductive storage element and a cascode circuit
US9985126B2 (en) 2016-03-04 2018-05-29 Infineon Technologies Ag Semiconductor device comprising a first gate electrode and a second gate electrode
DE102016106872A1 (de) 2016-04-13 2017-10-19 Infineon Technologies Ag Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
DE102016113393A1 (de) * 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
US10600911B2 (en) * 2017-09-26 2020-03-24 Nxp Usa, Inc. Field-effect transistor and method therefor
US10522677B2 (en) * 2017-09-26 2019-12-31 Nxp Usa, Inc. Field-effect transistor and method therefor
DE102017122634A1 (de) 2017-09-28 2019-03-28 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung mit Graben-Gatestruktur und vertikalem Pn-Übergang zwischen einem Bodygebiet und einer Driftstruktur
US10163640B1 (en) * 2017-10-31 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Gate isolation plugs structure and method
CN109065635B (zh) * 2018-08-22 2021-05-14 电子科技大学 一种横向二极管器件
US11508842B2 (en) * 2020-07-06 2022-11-22 Texas Instruments Incorporated Fin field effect transistor with field plating

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828101A (en) 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
JP3405681B2 (ja) * 1997-07-31 2003-05-12 株式会社東芝 半導体装置
DE19818300C1 (de) 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
JP3971062B2 (ja) * 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
JP3356162B2 (ja) 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
GB0012138D0 (en) 2000-05-20 2000-07-12 Koninkl Philips Electronics Nv A semiconductor device
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP3534084B2 (ja) 2001-04-18 2004-06-07 株式会社デンソー 半導体装置およびその製造方法
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
JP2003203930A (ja) 2002-01-08 2003-07-18 Nec Compound Semiconductor Devices Ltd ショットキーゲート電界効果型トランジスタ
US6589845B1 (en) * 2002-07-16 2003-07-08 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor
DE10313712B4 (de) 2003-03-27 2008-04-03 Infineon Technologies Ag Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
US7714384B2 (en) 2003-09-15 2010-05-11 Seliskar John J Castellated gate MOSFET device capable of fully-depleted operation
US7279744B2 (en) 2003-11-14 2007-10-09 Agere Systems Inc. Control of hot carrier injection in a metal-oxide semiconductor device
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7126166B2 (en) * 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
DE102004031385B4 (de) 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
US7132333B2 (en) 2004-09-10 2006-11-07 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
DE102004047772B4 (de) * 2004-09-30 2018-12-13 Infineon Technologies Ag Lateraler Halbleitertransistor
DE102004056772B4 (de) 2004-11-24 2007-01-11 Infineon Technologies Austria Ag Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
US7382019B2 (en) 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
JP4304198B2 (ja) 2006-09-15 2009-07-29 株式会社東芝 半導体装置
JP2008124346A (ja) 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子
KR20090116702A (ko) 2007-01-09 2009-11-11 맥스파워 세미컨덕터 인크. 반도체 디바이스
JP2008227474A (ja) * 2007-02-13 2008-09-25 Toshiba Corp 半導体装置
JP5383009B2 (ja) 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
WO2009012536A1 (en) 2007-07-20 2009-01-29 Interuniversitair Microelektronica Centrum Damascene contacts on iii-v cmos devices
US20090108343A1 (en) 2007-10-31 2009-04-30 Gennadiy Nemtsev Semiconductor component and method of manufacture
TWI368324B (en) 2007-11-06 2012-07-11 Nanya Technology Corp Recessed-gate transistor device and mehtod of making the same
US8076719B2 (en) 2008-02-14 2011-12-13 Maxpower Semiconductor, Inc. Semiconductor device structures and related processes
US7888732B2 (en) 2008-04-11 2011-02-15 Texas Instruments Incorporated Lateral drain-extended MOSFET having channel along sidewall of drain extension dielectric
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
JP5385679B2 (ja) 2008-05-16 2014-01-08 旭化成エレクトロニクス株式会社 横方向半導体デバイスおよびその製造方法
CN101419981A (zh) 2008-12-04 2009-04-29 电子科技大学 一种槽栅soi ligbt器件
US7884394B2 (en) 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
JP2011009595A (ja) 2009-06-29 2011-01-13 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8115253B2 (en) * 2009-09-10 2012-02-14 United Microelectronics Corp. Ultra high voltage MOS transistor device
US8178922B2 (en) 2010-01-14 2012-05-15 Force Mos Technology Co., Ltd. Trench MOSFET with ultra high cell density and manufacture thereof
CN102157493B (zh) 2010-02-11 2013-07-24 上海华虹Nec电子有限公司 金属塞及其制造方法
WO2011111500A1 (ja) 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
JP5580150B2 (ja) 2010-09-09 2014-08-27 株式会社東芝 半導体装置
CN102412295A (zh) * 2010-09-21 2012-04-11 株式会社东芝 半导体装置及其制造方法
US8536648B2 (en) 2011-02-03 2013-09-17 Infineon Technologies Ag Drain extended field effect transistors and methods of formation thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015106683A1 (de) * 2015-04-29 2016-11-03 Infineon Technologies Ag Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
US9608070B2 (en) 2015-04-29 2017-03-28 Infineon Technologies Ag Semiconductor device comprising a field effect transistor and method of manufacturing the semiconductor device
US9917163B2 (en) 2015-04-29 2018-03-13 Infineon Technologies Ag Semiconductor device comprising a field effect transistor and method of manufacturing the semiconductor device
DE102015106683B4 (de) 2015-04-29 2021-11-25 Infineon Technologies Ag Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102015112427A1 (de) * 2015-07-29 2017-02-02 Infineon Technologies Ag Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015112427B4 (de) * 2015-07-29 2017-04-06 Infineon Technologies Ag Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
US9893158B2 (en) 2015-07-29 2018-02-13 Infineon Technologies Ag Semiconductor device comprising a gradually increasing field dielectric layer and method of manufacturing a semiconductor device
US10483360B2 (en) 2015-07-29 2019-11-19 Infineon Technologies Ag Semiconductor device comprising a gradually increasing field dielectric layer and method of manufacturing a semiconductor device
US11069782B2 (en) 2015-07-29 2021-07-20 Infineon Technologies Ag Semiconductor device comprising a gradually increasing field dielectric layer and method of manufacturing a semiconductor device
DE102015119771A1 (de) * 2015-11-16 2017-05-18 Infineon Technologies Ag Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102016101676B3 (de) * 2016-01-29 2017-07-13 Infineon Technologies Ag Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
US10468405B2 (en) 2016-01-29 2019-11-05 Infineon Technologies Ag Electric circuit including a semiconductor device with a first transistor, a second transistor and a control circuit

Also Published As

Publication number Publication date
CN103855221B (zh) 2017-07-11
KR101552022B1 (ko) 2015-09-09
TWI539602B (zh) 2016-06-21
CN103855221A (zh) 2014-06-11
US20140151798A1 (en) 2014-06-05
KR20140071245A (ko) 2014-06-11
US9799762B2 (en) 2017-10-24
DE102013113284B4 (de) 2023-03-30
TW201424002A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE112013005770T5 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114312A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014114836A1 (de) Halbleitervorrichtung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102013105110B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative