DE102014113946B4 - Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung - Google Patents

Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung Download PDF

Info

Publication number
DE102014113946B4
DE102014113946B4 DE102014113946.1A DE102014113946A DE102014113946B4 DE 102014113946 B4 DE102014113946 B4 DE 102014113946B4 DE 102014113946 A DE102014113946 A DE 102014113946A DE 102014113946 B4 DE102014113946 B4 DE 102014113946B4
Authority
DE
Germany
Prior art keywords
gate
forming
adjacent
dielectric
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014113946.1A
Other languages
English (en)
Other versions
DE102014113946A1 (de
Inventor
Martin Vielemeyer
Andreas Meiser
Till Schlösser
Franz Hirler
Martin Pölzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014113946A1 publication Critical patent/DE102014113946A1/de
Application granted granted Critical
Publication of DE102014113946B4 publication Critical patent/DE102014113946B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Integrierte Schaltung (1), umfassend einen Transistor (200) in einem Halbleitersubstrat (100), das eine Hauptoberfläche (110) hat, wobei der Transistor (200) umfasst:einen Sourcebereich (201),einen Drainbereich (205),einen Kanalbereich (220),eine Driftzone (260),eine Gateelektrode (210),ein Gatedielektrikum (211) benachbart zu der Gateelektrode (210) ,eine benachbart zur Driftzone (260) angeordnete Feldplatte (250), undein Felddielektrikum (251) benachbart zur Feldplatte (250) ,wobei die Gateelektrode (210) benachbart zu wenigstens zwei Seiten des Kanalbereiches (220) angeordnet ist, der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung parallel zu der Hauptoberfläche (110) zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind und das Gatedielektrikum (211) eine Dicke hat, die sich an verschiedenen Positionen oder Stellen der Gateelektrode (210) verändert, unddie Feldplatte (250) von der Gateelektrode (210) elektrisch getrennt ist.

Description

  • HINTERGRUND
  • Leistungstransistoren, die gewöhnlich in der Automobil- und Industrie-Elektronik eingesetzt werden, erfordern einen niedrigen Einschaltwiderstand (Ron), während eine hohe Spannungssperrfähigkeit gewährleistet ist. Beispielsweise sollte ein MOS-(„Metall-Oxid-Halbleiter“-)Leistungstransistor in der Lage sein, abhängig von Anwendungserfordernissen Drain-Source-Spannungen Vds von einigen zehn bis einigen hunderten oder tausenden Volt zu sperren. MOS-Leistungstransistoren leiten typischerweise große Ströme, die bis zu einigen hundert Amperes bei typischen Gate-Source-Spannungen von etwa 2 bis 20 V betragen können.
  • Laterale Leistungsvorrichtungen, in denen ein Stromfluss hauptsächlich parallel zu einer Hauptoberfläche eines Halbleitersubstrates stattfindet, sind für integrierte Schaltungen nützlich, in welchen weitere Komponenten bzw. Bauelemente, wie Schalter, Brücken und Steuerschaltungen, integriert sind.
  • Beispielsweise können Leistungstransistoren in Gleichstrom/Gleichstrom- oder Wechselstrom/Gleichstrom-Konvertern bzw. Umsetzern verwendet werden, um Strom mittels eines Induktors bzw. einer Spule zu schalten. In diesen Konvertern werden Frequenzen in einem Bereich von 100 kHz bis zu einigen MHz verwendet. Um Schaltverluste zu verringern, werden Anstrengungen unternommen, Kapazitäten in den Leistungstransistoren zu minimieren. Dadurch können Schaltoperationen beschleunigt werden.
  • Weitere Halbleitervorrichtungen sind aus US 2001 / 0 045 599 A1 , US 2006 / 0 237 781 A1 , US 2009 / 0 114 968 A1 sowie US 2010 / 0 176 421 A1 bekannt.
  • Es ist Aufgabe der vorliegenden Erfindung, eine integrierte Schaltung und ein Verfahren zu deren Herstellung anzugeben, die jeweils den obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch eine integrierte Schaltung bzw. ein Verfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine integrierte Schaltung einen Transistor in einem Halbleitersubstrat, das eine Hauptoberfläche hat. Der Transistor umfasst einen Sourcebereich, einen Drainbereich, einen Kanalbereich, eine Driftzone, eine Gateelektrode und ein Gatedielektrikum benachbart zu der Gateelektrode. Die Gateelektrode ist benachbart zu wenigstens zwei Seiten des Kanalbereichs angeordnet, wobei der Kanalbereich und die Driftzone längs einer ersten Richtung parallel zu der ersten Hauptoberfläche zwischen dem Sourcebereich und dem Drainbereich gelegen sind. Das Gatedielektrikum hat eine Dicke, das sich an verschiedenen Positionen bzw. Lagen der Gateelektrode verändert.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine integrierte Schaltung einen Transistor in einem Halbleitersubstrat, das eine Hauptoberfläche hat. Der Transistor umfasst einen Sourcebereich, einen Drainbereich, einen Kanalbereich, eine Driftzone, eine Gateelektrode und ein Gatedielektrikum benachbart zu der Gateelektrode. Die Gateelektrode und das Gatedielektrikum sind in Gatetrenches bzw. -gräben angeordnet, wobei die Gatetrenches benachbart zu zwei Seiten des Kanalbereiches vorgesehen sind. Der Kanalbereich und die Driftzone sind längs einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet, wobei sich die erste Richtung parallel zu der Hauptoberfläche erstreckt. Das Gatedielektrikum hat eine Dicke, das sich an verschiedenen Positionen bzw. Lagen der Gateelektrode verändert.
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines Transistors in einem Halbleitersubstrat, das eine Hauptoberfläche hat. Das Bilden des Transistors umfasst ein Bilden eines Sourcebereiches, ein Bilden eines Drainbereiches, ein Bilden eines Kanalbereiches, ein Bilden einer Driftzone, ein Bilden einer Gateelektrode benachbart zu dem Kanalbereich und ein Bilden eines Gatedielektrikums benachbart zu der Gateelektrode. Die Gateelektrode ist benachbart zu wenigstens zwei Seiten des Kanalbereiches angeordnet, wobei der Kanalbereich und die Driftzone längs der ersten Richtung parallel zu der Hauptoberfläche zwischen dem Sourcebereich und dem Drainbereich angeordnet sind. Das Gatedielektrikum ist so gebildet, dass es eine Dicke hat, die sich an verschiedenen Positionen der Gateelektrode verändert.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigefügt, um ein weiteres Verständnis von Ausführungsbeispielen vorzusehen, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Hauptausführungsbeispiele und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechend ähnliche Teile an.
    • 1A zeigt eine Schnittdarstellung einer integrierten Schaltung in einer Ebene parallel zu einer Hauptoberfläche eines Halbleitersubstrates gemäß einem Ausführungsbeispiel.
    • 1B zeigt eine weitere Schnittdarstellung der in 1A dargestellten integrierten Schaltung.
    • 1C und 1D zeigen Schnittdarstellungen von Elementen der in den 1A und 1B dargestellten integrierten Schaltung.
    • 2 zeigt Komponenten der in 1 dargestellten integrierten Schaltung.
    • 3A bis 3D zeigen Schnittdarstellungen eines Gatetrenches der in den 1A bis 1D dargestellten integrierten Schaltung.
    • 4A zeigt eine Schnittdarstellung eines Halbleitersubstrates, wenn ein Verfahren gemäß einem Ausführungsbeispiel durchgeführt wird.
    • 4B zeigt eine Schnittdarstellung des Halbleitersubstrates, wenn ein Verfahren gemäß einem weiteren Ausführungsbeispiel durchgeführt wird.
    • 4C zeigt eine Schnittdarstellung eines Halbleitersubstrates, wenn ein Verfahren gemäß einem weiteren Ausführungsbeispiel vorgenommen wird.
    • 4D zeigt eine Schnittdarstellung eines Halbleitersubstrates, wenn ein Verfahren gemäß noch einem weiteren Ausführungsbeispiel durchgeführt wird.
    • 4E zeigt eine Draufsicht eines Halbleitersubstrates, wenn ein Verfahren gemäß einem weiteren Ausführungsbeispiel durchgeführt wird.
    • 5A bis 5I veranschaulichen Darstellungen eines Halbleitersubstrates, wenn ein Verfahren gemäß einem weiteren Ausführungsbeispiel durchgeführt wird.
    • 6 zeigt eine Schnittdarstellung eines Substrats, wobei ein weiteres Verfahren zum Herstellen einer integrierten Schaltung veranschaulicht ist.
    • 7 zeigt ein Flussdiagramm, das Elemente eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß einem Ausführungsbeispiel erläutert.
    • 8 zeigt ein Flussdiagramm eines Verfahrens gemäß einem weiteren Ausführungsbeispiel.
    • 9 zeigt ein Flussdiagramm eines Verfahrens gemäß noch einem weiteren Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“, „vorne“, „hinten“ usw. in Bezug auf die Orientierung der gerade beschriebenen Figuren verwendet. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Veranschaulichungszwecke benutzt und ist in keiner Weise begrenzend. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem durch die Patentansprüche definierten Bereich abzuweichen.
  • Die Beschreibung der Ausführungsbeispiele ist nicht begrenzend. Insbesondere können Elemente der im Folgenden beschriebenen Ausführungsbeispiele mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe „Wafer“, „Substrat“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter basierende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen umfassen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter kann ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen kann Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Die Begriffe „lateral“ und „horizontal“, wie diese in der vorliegenden Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrates oder eines Halbleiterkörpers angeben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Chips bzw. einer Die sein.
  • Der Begriff „vertikal“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung angeben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrates oder Halbleiterkörpers angeordnet ist.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsbereiches ist, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben. In den Figuren und der Beschreibung werden für ein besseres Verständnis oft die dotierten Teile als „p“- oder „n“-dotiert bezeichnet. Es ist klar zu verstehen, dass diese Bezeichnung in keiner Weise begrenzend sein soll. Der Dotierungstyp kann willkürlich sein, solange die beschriebene Funktionalität erzielt wird. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.
  • Die in dieser Beschreibung verwendeten Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein der festgestellten Elemente oder Merkmale angeben, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die in dieser Beschreibung verwendeten Begriffe „gekoppelt“ und/oder „elektrisch gekoppelt“ sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen, vielmehr können dazwischenliegende Elemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorgesehen sein. Der Begriff „elektrisch verbunden“ soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen beschreiben.
  • Die vorliegende Beschreibung bezieht sich auf einen „ersten“ und einen „zweiten“ Leitfähigkeitstyp bzw. Leitungstyp von Dotierstoffen, mit denen Halbleiterteile dotiert sind. Der erste Leitfähigkeitstyp kann der p-Typ sein, und der zweite Leitfähigkeitstyp kann der n-Typ sein oder umgekehrt. Wie allgemein bekannt ist, können abhängig von dem Dotierungstyp oder der Polarität der Source- und Drainbereiche MOSFETs n-Kanal- oder p-Kanal-MOSFETs sein. Beispielsweise sind in einem n-Kanal-MOSFET die Source- und die Drainbereiche mit n-Typ-Dotierstoffen dotiert und die Stromrichtung geht von dem Drainbereich zu dem Sourcebereich. In einem p-Kanal-MOSFET sind der Source- und der Drainbereich mit p-Typ-Dotierstoffen dotiert, und die Stromrichtung führt von dem Sourcebereich zu dem Drainbereich. Wie klar zu verstehen ist, können im Zusammenhang der vorliegenden Beschreibung die Dotierungstypen umgekehrt sein. Wenn ein spezifischer Strompfad unter Verwendung einer Richtungsangabe beschrieben ist, so ist diese Beschreibung nur so zu verstehen, dass sie den Pfad und nicht die Polarität des Stromflusses anzeigt, d.h. ob der Transistor ein p-Kanal- oder ein n-Kanal-Transistor ist. Die Figuren können polaritätsempfindliche Komponenten aufweisen, beispielsweise Dioden. Wie klar zu verstehen ist, ist die spezifische Anordnung dieser polaritätsempfindlichen Komponenten als ein Beispiel beschrieben und kann abhängig davon, ob der erste Leitfähigkeitstyp den n-Typ oder p-Typ bedeutet, umgekehrt werden, um die beschriebene Funktionalität zu erzielen.
  • 1A zeigt eine Schnittdarstellung einer integrierten Schaltung, die in einer Ebene parallel zu einer Hauptoberfläche eines Halbleitersubstrates geführt ist. Die integrierte Schaltung 1 umfasst einen Transistor 200. Der in 1A dargestellte Transistor 200 umfasst einen Sourcebereich 201, einen Drainbereich 205, einen Kanalbereich 220 und eine Driftzone 260. Der Sourcebereich 201, der Drainbereich 205 und die Driftzone 260 können mit Dotierstoffen eines ersten Leitfähigkeitstyps, beispielsweise n-Typ-Dotierstoffen, dotiert sein. Die Dotierungskonzentration der Source- und der Drainbereiche 201, 205 kann höher sein als die Dotierungskonzentration der Driftzone 260. Der Kanalbereich 220 ist zwischen dem Sourcebereich 201 und der Driftzone 260 angeordnet. Der Kanalbereich 220 ist mit Dotierstoffen eines zweiten Leitfähigkeitstyps, beispielsweise mit p-Typ-Dotierstoffen, dotiert. Die Driftzone 260 kann zwischen dem Kanalbereich 220 und dem Drainbereich 205 angeordnet sein. Der Sourcebereich 201, der Kanalbereich 220, die Driftzone 260 und der Drainbereich 205 sind längs einer ersten Richtung parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordnet. Der Sourcebereich 201 ist mit der Sourceelektrode 202 verbunden. Der Drainbereich 205 ist mit der Drainelektrode 206 verbunden. Die integrierte Schaltung 1 umfasst weiterhin eine Gateelektrode 210. Die Gateelektrode 210 ist von dem Kanalbereich 220 mittels eines isolierenden Gatedielektrikummaterials 211, wie beispielsweise Siliziumoxid, isoliert. Gemäß einem Ausführungsbeispiel kann der Transistor weiterhin eine Feldplatte 250 umfassen, die benachbart zu der Driftzone 260 angeordnet ist. Die Feldplatte 250 ist von der Driftzone 260 mittels einer isolierenden Felddielektrikumschicht 251, wie Siliziumoxid, isoliert.
  • Wenn eine geeignete Spannung an die Gateelektrode 210 angelegt wird, wird eine Inversionsschicht an der Grenze zwischen dem Kanalbereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet. Demgemäß ist der Transistor in einem leitenden Zustand von dem Sourcebereich 201 zu dem Drainbereich 205 über bzw. via die Driftzone 260. Die Leitfähigkeit des Kanales, der in dem Kanalbereich 220 gebildet ist, wird durch die Gateelektrode gesteuert. Durch Steuern der Leitfähigkeitstyp des Kanales, der in dem Kanalbereich gebildet ist, kann der Stromfluss von dem Sourcebereich 201 über den in dem Kanalbereich 220 gebildeten Kanal und die Driftzone 260 zu dem Drainbereich 205 gesteuert werden.
  • Wenn der Transistor ausgeschaltet ist, ist kein leitender Kanal an der Grenze zwischen dem Kanalbereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet, so dass kein Strom fließt. Weiterhin kann eine geeignete Spannung an die Feldplatte in einem Aus- bzw. Ausschaltzustand angelegt werden. Beispielsweise kann die Feldplatte mit einem Sourceanschluss verbunden werden, der auch mit einer Sourceelektrode 202 verbunden ist. In einem Aus-Zustand verarmt die Feldplatte 250 Ladungsträger von der Driftzone 260, so dass die Durchbruchspannungseigenschaften der Halbleitervorrichtung 1 verbessert werden. In einer Halbleitervorrichtung 1, die eine Feldplatte 250 aufweist, kann die Dotierungskonzentration der Driftzone 260 erhöht werden, ohne die Durchbruchspannungseigenschaften im Vergleich mit einer Vorrichtung ohne eine Feldplatte zu verschlechtern. Aufgrund der höheren Dotierungskonzentration der Driftzone ist der Einschaltwiderstand RDSon weiter vermindert, was in verbesserten Vorrichtungseigenschaften resultiert.
  • Wie weiterhin in 1A veranschaulicht ist, hat das Gatedielektrikum eine Dicke, die sich an verschiedenen Positionen bzw. Stellen der Gateelektrode verändert. Beispielsweise umfasst auf einer Seite der Gateelektrode 210, die benachbart zu der Drainelektrode 205 ist, das Gatedielektrikum 211 einen Teil 211d, der eine größere Dicke als eine Dicke der Schicht benachbart zu dem Kanalbereich 220 hat. Wie weiter unten näher erläutert werden wird, kann gemäß weiteren Ausführungsbeispielen die Gatedielektrikumschicht 211 Teile haben, die benachbart zu dem Sourcebereich sind, wobei diese Teile eine größere Dicke haben als ein Teil der Gatedielektrikumschicht 211 benachbart zu dem Kanalbereich. Gemäß einem weiteren Ausführungsbeispiel kann die Dicke der Gatedielektrikumschicht, gemessen von einer Bodenseite der Gateelektrode, größer sein als die Dicke der Felddielektrikumschicht zwischen der Gateelektrode und dem Kanalbereich 220.
  • 1B veranschaulicht eine Schnittdarstellung der integrierten Schaltung 1 zwischen I und I' längs der ersten Richtung, wie dies auch in 1A angegeben ist. Die Schnittdarstellung von 1B ist so geführt, dass der Kanalbereich 220 und die Driftzone 260 geschnitten sind. Wie durch Strichlinien angedeutet ist, sind Gatetrenches 212 benachbart zu bzw. angrenzend an den Kanalbereich 220 in einer Ebene vor und hinter der angegebenen Ebene der Zeichnung angeordnet. Weiterhin können, wie durch Strichlinien angegeben ist, Feldplattentrenches 252 benachbart zu der Driftzone 260 in einer Ebene vor und hinter der angegebenen Ebene der Zeichnung angeordnet sein. Der Gatetrench 212 und der Feldplattentrenches 252 erstrecken sich von der Hauptoberfläche 110 in einer Tiefenrichtung des Substrats 100. Als eine Konsequenz ist die Gateelektrode benachbart zu wenigstens zwei Seiten des Kanalbereiches 220. Weiterhin hat der Kanalbereich 220 die Gestalt eines ersten Kammes bzw. einer ersten Rippe. Aufgrund des Vorhandenseins der Feldplattentrenches 252 kann gemäß einem Ausführungsbeispiel die Driftzone 260 die Gestalt eines zweiten Kammes bzw. einer zweiten Rippe haben. Der Sourcebereich 201 erstreckt sich von der Hauptoberfläche 110 in einer Tiefenrichtung des Substrats 100, d.h. senkrecht bezüglich der Hauptoberfläche 110. Der Drainbereich 205 erstreckt sich in ähnlicher Weise von der Hauptoberfläche 110 in einer Tiefenrichtung des Substrats 100. 1B zeigt weiterhin einen Bodyverbindungsimplantationsbereich 225, der unterhalb des Bodybereiches 220 und unterhalb eines Teiles der Driftzone 260 angeordnet ist. Der Bodyverbindungsimplantationsteil 225 verbindet den Kanalbereich mit dem Sourcekontakt, um einen parasitären Bipolartransistor zu vermeiden, der sonst an diesem Teil gebildet werden könnte. Darüber hinaus erstreckt sich der Bodyverbindungsimplantationsteil 225 unterhalb der Driftzone 260, so dass in einem Aus-Zustand des Transistors die Driftzone 260 einfacher verarmt werden kann. Der Bodyverbindungsimplantationsteil 225 kann mit Dotierstoffen des zweiten Leitfähigkeitstyps bei einer höheren Konzentration als der Kanalbereich dotiert sein.
  • 1C veranschaulicht eine Schnittdarstellung der integrierten Schaltung, die zwischen II und II' geführt ist, wie dies auch in 1A gezeigt ist. Die Richtung zwischen II und II' ist senkrecht zu der ersten Richtung. Wie in 1C gezeigt ist, hat der Kanalbereich 220 die Gestalt eines Kammes, wobei der Kamm eine Breite d1 hat. Beispielsweise kann der Kamm eine obere Seite 220a und zwei Seitenwände 220b haben. Die Seitenwände 220b können sich senkrecht oder unter einem Winkel von mehr als 75° bezüglich der Hauptoberfläche 110 erstrecken. Die Gateelektrode 210 kann benachbart zu wenigstens zwei Seiten des Kammes angeordnet sein. Das Gatedielektrikum 211 umfasst einen Teil 211c benachbart zu dem Kanalbereich 220. Die Gatedielektrikumschicht 211c kann eine Dicke haben, die von der Bodenseite 210b der Gateelektrode 210 senkrecht bezüglich zu der Hauptoberfläche des Halbleitersubstrats gemessen ist, wobei die Dicke größer ist als an einem Teil benachbart zu dem Kanalbereich 211c. Die Breite der verschiedenen Gatetrenches 212 kann voneinander unterschiedlich bzw. verschieden sein.
  • 1D zeigt eine Schnittdarstellung der Gatetrenches 212 zwischen III und III', wie dies auch in 1A gezeigt ist. Die Schnittdarstellung von 1D ist an einem Teil der dickeren Gatedielektrikumschicht 211d benachbart zu der Drainseite geführt. Der tiefe Bodyverbindungsimplantationsteil 225 ist unterhalb jedem der Kämme angeordnet.
  • Gemäß einem Ausführungsbeispiel erfüllt die Breite d1 des Kanalbereiches 220 die folgende Beziehung: d1 ≤ 2 × 1d, wobei 1d eine Länge einer Verarmungszone bezeichnet, die an der Zwischenfläche zwischen der Gatedielektrikumschicht 211 und dem Kanalbereich 220 gebildet ist. Beispielsweise kann die Breite der Verarmungszone wie folgt bestimmt werden: l d = 4 ε   s k T ln ( N A / n i ) q 2 N A
    Figure DE102014113946B4_0001
    wobei εs die Dielektrizitätskonstante des Halbleitermaterials (11,9 × ε0 für Silizium, ε0 = 8,85 × 10-14 F/cm) bezeichnet, k die Boltzmann-Konstante (1,38066 × 10-23 J/k) angibt, T die Temperatur ist, In den natürlichen Logarithmus bedeutet, NA die Fremdstoffkonzentration des Halbleiterkörpers bezeichnet, ni die intrinsische Trägerkonzentration (1,45 × 1010 cm-3 für Silizium bei 27°C) bedeutet und q die Elementarladung (1,6 × 10-19 C) ist.
  • Im Allgemeinen verändert sich die Länge der Verarmungszone abhängig von der Gatespannung. Es wird angenommen, dass in einem Transistor die Länge der Verarmungszone bei einer Gatespannung entsprechend der Schwellenspannung der maximalen Breite der Verarmungszone entspricht. Beispielsweise kann die Breite der ersten Kämme angenähert 20 bis 130 nm, z.B. 40 bis 120 nm, längs der Hauptoberfläche 110 des Halbleitersubstrats 100 sein.
  • Darüber hinaus kann das Verhältnis der Länge zur Breite die folgende Beziehung erfüllen: s1/d1 > 2,0, wobei s1 die Länge des ersten Kammes in Kontakt mit der Gateelektrode 210 oder, anders ausgedrückt, die Länge des Kanalbereiches, gemessen längs der ersten Richtung, ist, wie dies auch in 1 veranschaulicht ist. Gemäß weiteren Ausführungsbeispielen gilt s1/d1 > 2,5.
  • Gemäß dem Ausführungsbeispiel, in welchem für die Breite d1 ≤ 2 × 1d vorliegt, ist der Transistor 200 ein sogenannter „vollständig verarmter“ Transistor, in welchem der Kanalbereich 220 vollständig verarmt ist, wenn die Gateelektrode 210 auf eine Ein-Spannung gesetzt ist. In einem derartigen Transistor kann eine optimale Unterschwellenspannung erzielt werden, und Kurzkanaleffekte können wirksam unterdrückt werden, was in verbesserten Vorrichtungseigenschaften resultiert.
  • Gemäß einem Ausführungsbeispiel kann die Driftzone 260 eine flache Oberfläche umfassen, die nicht gemustert ist, um Kämme zu bilden. Gemäß einem weiteren Ausführungsbeispiel kann die Feldplatte 250 in Trenches 252 angeordnet sein, so dass die Driftzone 260 Kämme aufweist. In einem Transistor, der eine Feldplatte 250 umfasst, ist es wünschenswert, eine Driftzone 260 zu verwenden, die eine Breite d2 hat, die viel größer ist als die Breite d1 des Kanalbereiches. Damit können die Feldplattentrenches 252 in einem größeren Abstand angeordnet werden, so dass die Teile der Driftzone 260, die zwischen benachbarten Feldplattentrenches 252 angeordnet sind, eine größere Breite haben.
  • Aufgrund der größeren Breite d2 der Driftzone kann der Einschaltwiderstand RDSon der Driftzone 260 weiter vermindert werden, was in verbesserten Vorrichtungseigenschaften resultiert. Um die Eigenschaften der Halbleitervorrichtung in dem Bodybereich zu verbessern und um weiterhin die Vorrichtungseigenschaften in der Driftzone zu verbessern, kann ein Mustern der Gateelektrode und der Feldplatte unter Verwendung einer geeigneten Ätzmaske vorgenommen werden, um so eine verschiedene Breite der ersten und zweiten Kämme vorzusehen.
  • Wie weiter unten näher erläutert werden wird, kann dies durch Bilden eines Satzes von Gatetrenches 212, die eine kleinere Teilung haben, und durch Bilden eines Satzes von Feldplattentrenches 252, die eine größere Teilung haben, vorgenommen werden. Gemäß einem Ausführungsbeispiel können die Gatetrenches 212 und die Feldplattentrenches 252 voneinander getrennt sein. Gemäß einem weiteren Ausführungsbeispiel können die Gatetrenches 212 und die Feldplattentrenches 252 miteinander verbunden bzw. verschmolzen werden, um so einen einzigen Trench zu bilden, der eine unterschiedliche bzw. verschiedene Breite hat.
  • Die in den 1A bis 1D dargestellten integrierten Schaltungen führen laterale Leistungstransistoren aus. Sie können in Gleichstrom/Gleichstrom- oder Wechselstrom/Gleichstrom-Konvertern verwendet werden, da sie in einfacher Weise integriert werden können. Weiterhin können sie hohe Stromdichten erreichen, so dass sie für kleine Leistungen und Spannungen zwischen 10 V und einigen hundert Volt verwendet werden können. Wie weiter unten in Einzelheiten erläutert werden wird, hat das Gatedielektrikum eine Dicke, die an verschiedenen Positionen bzw. Stellen der Gateelektrode 210 verschieden ist bzw. schwankt.
  • 2 veranschaulicht eine Schnittdarstellung der Gateelektrode zwischen dem Sourcebereich 201 und der Driftzone 260. Wenn sich ändernde Potentiale an die Gateelektrode 210 angelegt sind, kann die Gate-Drain-Kapazität Cgd reduziert werden, um Schaltverluste zu vermeiden. Die Gate-Drain-Kapazität kann erhöht werden durch lokales Vergrößern der Dicke der Gatedielektrikumschicht 211 an dem Teil, der dem Drainteil 205 gegenüberliegt. Weiterhin kann die Gate-Source-Kapazität vermindert werden durch Vergrößern der Dicke der Gatedielektrikumschicht 211 an einem Teil zwischen dem Sourcebereich 201 und der Gateelektrode 210. Weiterhin kann die Gate-Body-Kapazität Cgb vermindert werden durch Vergrößern der Dicke der dielektrischen Schicht 211 an dem Bodenteil 211b der Gateelektrode. Beispielsweise kann die Dicke des Teiles 211d des Gatedielektrikums vergrößert werden. Zusätzlich oder alternativ kann die Dicke des Teiles 211s der Gatedielektrikumschicht, der dem Sourcebereich 201 gegenüberliegt, vergrößert werden. Zusätzlich oder alternativ kann die Dicke des Bodenteiles 211b der Gatedielektrikumschicht zwischen der Bodenseite der Gateelektrode 210 und dem benachbarten Halbleitermaterial vergrößert werden.
  • Gemäß einem weiteren Ausführungsbeispiel kann lediglich die Dicke des Teiles 211d der Gatedielektrikumschicht, der dem Drainbereich 205 gegenüberliegt, vergrößert werden, während die Dicke des Teiles 211s der Gatedielektrikumschicht 211, der dem Sourcebereich 201 gegenüberliegt, bei einem niedrigeren Wert entsprechend der Dicke des Teiles 211c der Gatedielektrikumschicht 211 beibehalten wird, der dem Kanalbereich gegenüberliegt. Dadurch wird das Verhältnis von Cgd/Cgs vermindert, wodurch ein durch Drain induziertes Schalten des Transistors vermieden werden kann.
  • Gemäß einem weiteren Ausführungsbeispiel kann die Dicke der Felddielektrikumschicht 251, die in 1A dargestellt ist, ebenfalls an verschiedenen Positionen bzw. Stellen der Feldelektrode variieren bzw. veränderlich sein.
  • Die 3A bis 3D zeigen Schnittdarstellungen der Gatetrenches 212 in einer Ebene, die parallel zu der Hauptoberfläche des Halbleitersubstrates ist. Wie gezeigt ist, umfasst beispielsweise in 3A die Gatedielektrikumschicht 211 einen Teil 211c benachbart zu dem Kanalbereich (nicht gezeigt). Das Gatedielektrikum 211 umfasst weiterhin einen Teil 211d benachbart zu dem Drainbereich (nicht gezeigt). Weiterhin umfasst das Gatedielektrikum 211 einen Teil 211s benachbart zu dem Sourcebereich (nicht gezeigt). Die Dicke des Teiles 211d ist größer als die Dicke des Teiles 211c. Weiterhin kann die Dicke des Teiles 211s größer sein als die Dicke des Teiles 211c. In dem in den 3A gezeigten Ausführungsbeispiel sind die Teile 211d und 211s durch Anteile einer isolierenden Füllung ausgeführt.
  • Gemäß dem Ausführungsbeispiel von 3B sind die Teile 211d und 211s durch eine Schicht ausgebildet, die die Seitenwände des Gatetrenches 212 auskleidet. Die die Seitenwand des Gatetrenches 212 auskleidende Schicht hat verschiedene Dicken, um so den Teil 211c und die Teile 211d und 211s auszubilden.
  • Gemäß dem Ausführungsbeispiel von 3C kann unter Verwendung von geeigneten Abscheidungs- bzw. Auftragungsverfahren ein glatter Übergang von dem Teil benachbart zu dem Sourcebereich oder dem Drainbereich zu dem Teil benachbart zu dem Kanalbereich ausgebildet werden.
  • 3D zeigt ein Ausführungsbeispiel, gemäß welchem die Gatedielektrikumschicht 211 einen Teil 211c benachbart zu dem Kanalbereich (nicht gezeigt) aufweist. Das Gatedielektrikum umfasst weiterhin einen Teil 211d benachbart zu dem Drainbereich (nicht gezeigt). Das Gatedielektrikum umfasst einen Teil 211s benachbart zu dem Sourcebereich (nicht gezeigt). Die Dicke des Teiles 211d ist größer als die Dicke der Teile 211c und 211s. Die Dicken der Teile 211s und 211c können angenähert gleich zueinander sein. In diesem Ausführungsbeispiel können die Teile 211d als ein Anteil einer isolierenden Füllung ausgebildet werden, und die Teile 211s und 211c können durch eine konforme Schicht ausgebildet sein.
  • Verfahren zum Bilden der Gatedielektrikumschicht mit verschiedenen Dicken werden anhand der 4A bis 9 veranschaulicht.
  • 4A veranschaulicht Elemente eines Werkstückes, das die integrierte Schaltung während eines Herstellungsprozesses umfasst. Die Schnittdarstellung von 4A ist zwischen I und I' geführt, wie dies auch in 1A gezeigt ist. Das in 4A dargestellte Werkstück umfasst einen dotierten Wannenteil 120 des zweiten Leitfähigkeitstyps und einen weiteren dotierten Bereich 130, der über dem dotierten Wannenteil 120 angeordnet ist. Der weitere dotierte Bereich 130 kann mit dem ersten Leitfähigkeitstyp dotiert sein. Ein Bodyverbindungsteil 225 ist zwischen dem dotierten Wannenteil 120 und einem Teil des Bereiches 130 angeordnet. Der Bodyverbindungsteil 225 kann mit dem zweiten Leitfähigkeitstyp bei einer höheren Dotierungskonzentration als der Wannenteil 120 dotiert sein. Ein Gatetrenches 212 ist in der Hauptoberfläche 110 des Halbleitersubstrates gebildet. Wie gezeigt ist, kann eine schräge bzw. geneigte Ionenimplantation 190 durchgeführt werden, um verschiedene Materialien zu implantieren, die die Wachstumsrate von Siliziumoxid erhöhen oder vermindern können, wenn ein thermischer Oxidationsschritt durchgeführt wird. Beispielsweise können die Teile der Trenchseitenwand 212d, die benachbart zu der Seite des Drainbereiches sind, und optional die Teile des Trenches 212, die benachbart zu einer Seite des Sourcebereiches sind, mit Fluor dotiert werden, das die Wachstumsrate von thermisch gewachsenem Siliziumoxid steigert. Weiterhin kann die Bodenseite es Trenches 212 mit Fluor implantiert werden. Weiterhin kann z.B. Stickstoff in einer Richtung implantiert werden, die senkrecht bezüglich der gezeigten Zeichenebene ist. Dadurch können die Teile der Seitenwände des Gatetrenches 212 benachbart zu dem Kanalbereich dotiert werden. Ein Dotieren mit Stickstoff reduziert die Wachstumsrate von Siliziumoxid. Danach kann ein thermischer Oxidationsschritt bei einer Temperatur von mehr als 800°C durchgeführt werden. Aufgrund der Implantation mit verschiedenen Materialien wächst das Gatedielektrikummaterial mit verschiedenen Wachstumsraten auf, was in verschiedenen Dicken der Oxidschicht resultiert.
  • 4B zeigt ein weiteres Ausführungsbeispiel für ein Bilden einer Gatedielektrikumschicht mit sich verändernden Dicken. Ausgehend von einer Struktur ähnlich zu derjenigen, die in 4A gezeigt ist, ohne die geneigte bzw. schräge Ionenimplantation, kann eine dielektrische Schicht 195, wie beispielsweise Siliziumdioxid, in den Gatetrench 212 gefüllt werden und kann mit einer Fotoresistschicht 196 bedeckt werden. Resistöffnungen 197 können in der Fotoresistschicht 196 definiert werden. Beispielsweise kann die Öffnung 197 in einer streifenähnlichen Weise gebildet werden, welche den zentralen Teil des Gatetrenches 212 vollständig offen belässt, so dass die Fotoresistschicht 196 die Endteile des Gatetrenches 212 bedeckt. Danach kann ein anisotroper Ätzschritt vorgenommen werden. Durch diesen Ätzschritt kann die Siliziumoxidschicht 195 herab zu dem Bodenteil des Gatetrenches 212 oder bis zu einer vorbestimmten Höhe entfernt werden. Beispielsweise kann dieser Ätzschritt zeitgesteuert sein, so dass ein vorbestimmter Teil der dielektrischen Schicht 195 in dem Bodenteil des Gatetrenches 212 zurückbleibt. Danach werden die verbleibenden Teile der Fotoresistschicht entfernt, gefolgt durch einen Schritt des Bildens einer Gatedielektrikumschicht, die eine kleinere Dicke als die Teile an den Endseiten des Gatetrenches 212 hat. Durch diese Verarbeitungsschritte kann beispielsweise die in 3A veranschaulichte Struktur erhalten werden. Wenn ein Teil der dielektrischen Schicht 195 in dem Trench zurückbleibt, kann die Dicke des Gatedielektrikums 211, gemessen von der Bodenseite der Gateelektrode 210, erhöht werden.
  • 4C zeigt ein weiteres Beispiel eines Verfahrens zum Herstellen einer integrierten Schaltung. Ausgehend von einer Struktur, die ähnlich zu der in 4A gezeigten Struktur ohne den schrägen bzw. geneigten Ionenimplantationsschritt ist, wird eine dicke dielektrische Schicht 195, wie beispielsweise Siliziumoxid, gebildet, um die Seitenwände des Gatetrenches 212 auszukleiden. Danach wird eine Opferschicht 198, die ein Material umfassen kann, das selektiv bezüglich der dielektrischen Schicht 195 geätzt werden kann, in den Gatetrench 212 gefüllt. Eine Fotoresistschicht 196 wird über der Hauptoberfläche 110 des Halbleitersubstrats gebildet, und Öffnungen 197 werden fotolithographisch definiert. Beispielsweise kann die Öffnung 197 eine streifenähnliche Form bzw. Gestalt haben, die sich senkrecht bezüglich der angegebenen Zeichenebene erstreckt. Gemäß einem Ausführungsbeispiel kann ausgehend von der in 4C gezeigten Struktur ein anisotroper Ätzschritt vorgenommen werden, um die unbedeckten Teile der dielektrischen Schicht 195 zu ätzen, die hinter und vor der angegebenen Zeichenebene angeordnet sind. Nach Entfernen der verbleibenden Teile der Opferschicht 198 und der Fotoresistschicht 196 kann ein Oxidationsschritt vorgenommen werden, um den Teil der Gatedielektrikumschicht zu bilden, der benachbart zu dem Kanalbereich ist.
  • Ausgehend von der in 4C gezeigten Struktur kann gemäß einem weiteren Ausführungsbeispiel die Opferschicht 198 anisotrop geätzt werden. Beispielsweise kann dieser Ätzschritt durchgeführt werden, um den Bodenteil der dielektrischen Schicht 195 oder herab bis zu einer vorbestimmten Höhe zu erreichen. Danach kann ein isotroper Ätzschritt vorgenommen werden, um die Teile der Gatedielektrikumschicht 195 zu ätzen, die benachbart zu dem Kanalbereich angeordnet sind. Während dieses Ätzschrittes wird die dielektrische Schicht an der rechten Seitenwand und an der linken Seitenwand des in 4C gezeigten Gatetrenches 212 durch den verbleibenden Teil der Opferschicht 198 geschützt. Weiterhin schützt die Fotoresistmaske 196 die Schicht 195 an deren oberen Oberfläche. Nach diesem isotropen Ätzschritt können die verbleibenden Teile der Fotoresistschicht 196 und optional die verbleibenden Teile der Opferschicht 198 entfernt werden. Danach kann ein weiterer Oxidationsschritt vorgenommen werden, um den Teil der Gatedielektrikumschicht zu bilden, der benachbart zu dem Kanalbereich ist.
  • 4D veranschaulicht ein weiteres Ausführungsbeispiel eines Verfahrens zum Herstellen der Gatedielektrikumschicht mit einer sich verändernden Dicke. Ausgehend von der Struktur, die in 4A ohne die Ionenimplantation 190 gezeigt ist, kann eine dünne Kissenoxidschicht bzw. Padoxidschicht 185 über der Oberfläche des Halbleitersubstrates gebildet werden, gefolgt von einer dünnen Siliziumnitridschicht, die eine Dicke von angenähert 20 nm hat, wie dies üblich ist. Wie klar zu verstehen ist, kann dieser Schichtstapel auch weitere Schichten, wie eine dünne Polysiliziumschicht zwischen dem Kissenoxid und der Nitridschicht, umfassen. Dennoch sollte die oberste Schicht 186 dieses Schichtstapels Siliziumnitrid umfassen. Eine Fotoresistschicht 187 wird über diesem Schichtstapel gebildet und gemustert, um Resistöffnungen 188 zu bilden. Ein Beispiel einer sich ergebenden Struktur ist in 4D gezeigt. Danach werden Ätzschritte vorgenommen, um den Schichtstapel von den Resistöffnungen 188 zu entfernen. Nach Entfernen der verbleibenden Teile der Fotoresistschicht 187 werden Teile des Halbleitersubstrates durch einen Schichtstapel bedeckt, der die Siliziumnitridschicht 185 umfasst, wohingegen andere Teile des Siliziumsubstrates freiliegende Siliziumteile umfassen. Danach wird ein thermischer Oxidationsschritt vorgenommen, um eine Siliziumoxidschicht auf den freiliegenden Teilen des Siliziumsubstrates aufzuwachsen. In einem nächsten Schritt werden die Siliziumnitridschicht 186 und die Kissenoxidschicht 185 entfernt. Dann wird ein thermischer Oxidationsschritt vorgenommen, um die Siliziumoxidschicht an denjenigen Teilen zu bilden, die die reduzierte Dicke haben. Unter Verwendung dieses Verfahrens kann beispielsweise eine Struktur gebildet werden, wie diese in 3C veranschaulicht ist.
  • Gemäß einem weiteren Ausführungsbeispiel können der Kanalbereich und der Teil des Gatedielektrikums benachbart zu dem Kanalbereich (d.h., das Gatedielektrikum, das die kleinere Dicke hat) in einer selbstjustierten bzw. selbstausgerichteten Weise gebildet werden. Das Bilden dieser Teile in einer selbstjustierten Weise soll bedeuten, dass das Verfahren des Bildens des Kanalbereiches und des Bildens des Teiles des Gatedielektrikums durch Prozesse vorgenommen werden, die durch die gleichen Einschränkungen oder Prozessbedingungen beeinflusst sind. Als ein Ergebnis kann der Kanalbereich lediglich an Teilen vorhanden sein, an denen das Gatedielektrikum, das die kleinere Dicke hat, vorhanden ist, und das Gatedielektrikum, das die kleinere Dicke hat, ist lediglich an Teilen vorhanden, an denen der Kanalbereich benachbart ist. Als ein Ergebnis können Fluktuationen bzw. Schwankungen der Gate-Drain-Kapazitäten vermieden werden, während gleichzeitig gewünschte Transistoreigenschaften durch Reduzieren einer Überlappung zwischen Gateelektrode und benachbarter Driftzone vermieden werden. Beispielsweise können der Kanalbereich und der Teil des Gatedielektrikums, das die kleinere Dicke hat, in einer selbstjustierten Weise gebildet werden, indem eine gemeinsame Maske zum Ätzen des Gatedielektrikums in dem Gatetrench und zum Durchführen der Body/Kanal-Implantation verwendet wird, die die Position bzw. Lage des Drainüberganges oder des Überganges zu der Driftzone definiert. Beispielsweise kann ein Ätzen des Gatedielektrikums durch entsprechendes Anpassen irgendeiner der oben anhand der 4A bis 4D beschriebenen Prozesse vorgenommen werden, um das Gatedielektrikum vorzusehen, das die sich verändernde Dicke hat. Als ein Ergebnis können der Drainübergang und der Teil des Gatedielektrikums, der die kleinere Dicke hat, ohne Fluktuationen bzw. Schwankungen aufgrund verschiedener lithografischer Prozesse gebildet werden.
  • 4E zeigt ein Beispiel eines Substrates 100, wenn der Kanalbereich und der Teil des Gatedielektrikums benachbart zu dem Kanalbereich in einer selbstjustierten Weise unter Verwendung einer gemeinsamen Maske gebildet werden. Gatetrenches 212 und Feldplattentrenches 252 werden in der Oberfläche eines Halbleitersubstrates 100 gebildet. Die Gatetrenches 212 können mit einem dielektrischen Material 195 gefüllt werden. Mittels der Maske 199, die aus einem geeigneten Hartmaskenmaterial hergestellt sein kann, kann ein Prozess des Bildens des Kanalbereiches vorgenommen werden. Weiterhin kann mittels der Maske 199 das isolierende Material 195 von den Gatetrenches 212 entfernt werden, gefolgt durch ein Bilden einer dünnen Gatedielektrikumschicht, die benachbart zu dem Kanalbereich und optional zu dem Sourcebereich ist. Diese Prozesse können in einer ähnlichen Weise vorgenommen werden, wie dies oben anhand von 4B beschrieben ist. Wie klar zu verstehen ist, kann irgendeiner der anderen Prozesse, die zum Bilden der Gatedielektrikumschicht mit einer sich verändernden Dicke möglich sind, in entsprechender Weise angepasst werden.
  • Die 5A bis 5I veranschaulichen ein weiteres Verfahren zum Herstellen einer integrierten Schaltung gemäß einem Ausführungsbeispiel. Das Ausführungsbeispiel der 5A bis 5I zeigt ein Beispiel, gemäß welchem eine spezifische dielektrische Schicht gebildet wird, gefolgt von einem Musterungsschritt, gefolgt von einem Schritt des Bildens einer weiteren dielektrischen Schicht und eines weiteren Wiederholens dieser Sequenz. Ausgangspunkt ist ein Halbleitersubstrat 500, das vorprozessierte Teile wie Wannenimplantationen und weitere dotierte Bereiche umfasst. Einige Trenches, wie der erste Trench 510, der zweite Trench 515, der zweite Gatetrench 520 und der zweite Feldplattentrench 530 können in der Oberfläche des Halbleitersubstrates gebildet werden. 5A zeigt eine Draufsicht des Halbleitersubstrates. 5A zeigt verschiedene Trenches. Wie klar zu verstehen ist, kann eine Vielzahl von Trenches der gleichen Art in dem einzigen Halbleitersubstrat vorhanden sein. 5A zeigt Darstellungen von verschiedenen Trenches zum Erläutern der Prinzipien des Bildens der isolierenden Schicht, die eine sich lokal verändernde Dicke hat. Beispielsweise kann der zweite Trench 515 eine kleinere Breite als der erste Trench 510 haben.
  • 5B zeigt eine Schnittdarstellung des Halbleitersubstrates, geführt in einer Ebene parallel zu der Hauptoberfläche des Halbleitersubstrates, nach Durchführen eines Prozesses des Wachsens oder Auftragens bzw. Abscheidens einer ersten dielektrischen Schicht 540. Beispielsweise kann die erste dielektrische Schicht 540 Siliziumoxid, Siliziumnitrid oder jedes andere geeignete dielektrische Material umfassen. Die Schicht 540 kann durch allgemein bekannte Auftragungs- bzw. Abscheidungsmethoden, wie thermische Oxidation oder ein CVD-Verfahren gebildet werden.
  • Danach wird eine Fotoresistschicht 545 gebildet, und ein fotolithographischer Prozess wird vorgenommen, um eine Fotomaske zu erzeugen. 5C zeigt eine Schnittdarstellung eines Beispiels einer sich ergebenden Struktur.
  • Dann kann ein anisotroper Ätzprozess durchgeführt werden, um die dielektrische Schicht von den Teilen des Halbleitersubstrates zu entfernen, die nicht mit der Fotoresistschicht 545 bedeckt sind. 5D zeigt ein Beispiel einer sich ergebenden Struktur.
  • Danach wird eine zweite dielektrische Schicht 546 gebildet. Beispielsweise kann die zweite dielektrische Schicht durch Auftragung bzw. Abscheidung oder durch thermische Oxidation gebildet werden. Gemäß einem Ausführungsbeispiel kann die zweite dielektrische Schicht 546 ein Material umfassen, das selektiv bezüglich der ersten dielektrischen Schicht geätzt werden kann. Wie in 5E gezeigt ist, kann die zweite dielektrische Schicht 546 gebildet werden, um benachbart zu dem Halbleitersubstratmaterial 500 oder um benachbart zu der ersten dielektrischen Schicht 540 zu sein. Die zweite dielektrische Schicht 546 kann aufgetragen bzw. abgeschieden oder aufgewachsen werden, bis zu einer Dicke, so dass der zweite Trench 515 vollständig bei einem Teil zwischen zwei Teilen der ersten dielektrischen Schicht 540 gefüllt ist. Danach kann eine Fotoresistschicht 545 über dem Halbleitersubstrat gebildet werden und kann gemustert werden, um eine Ätzmaske zu bilden.
  • 5F zeigt eine Schnittdarstellung einer sich ergebenden Struktur.
  • Dann kann ein anisotroper Ätzschritt vorgenommen werden, um die unbedeckten Teile der zweiten dielektrischen Schicht 546 zu entfernen. Als eine Folge bleiben die Teile der ersten dielektrischen Schicht 540 in dem ersten Trench 510 nach diesem Ätzschritt zurück. 5G zeigt eine Schnittdarstellung einer sich ergebenden Struktur.
  • Danach kann eine dritte dielektrische Schicht 547 über dem sich ergebenden Substrat gebildet werden. Beispielsweise kann die dritte dielektrische Schicht 547 das gleiche Material oder ein von der ersten oder der zweiten dielektrischen Schicht verschiedenes Material umfassen. Beispielsweise kann das Material der dritten dielektrischen Schicht identisch mit dem Material der zweiten dielektrischen Schicht sein.
  • 5H zeigt ein Beispiel einer sich ergebenden Struktur. Danach kann ein leitendes Material, wie Polysilizium oder ein Metall, in die verschiedenen bzw. einigen Trenches gefüllt werden, die in dem Halbleitersubstrat 500 gebildet sind.
  • 5I zeigt eine Schnittdarstellung einer sich ergebenden Struktur. Wie gezeigt ist, ist das leitende Material 548 von dem benachbarten Halbleitersubstrat 500 durch einen Schichtstapel von isolierenden Schichten 540, 546, 547 isoliert. Demgemäß hat die Schichtdicke eines isolierenden Materials zwischen der leitenden Schicht 548 und dem Halbleitersubstrat 500 eine Dicke, die sich in Abhängigkeit von der Lage bzw. Position des isolierenden Materials verändert.
  • Beispielsweise kann der erste Trench 510 dem Gatetrench entsprechen, der mit einem Feldplattentrench verbunden ist. Die Felddielektrikumschicht umfasst die erste dielektrische Schicht 540 und die dritte dielektrische Schicht 547, die eine größere Dicke als die dritte dielektrische Schicht 547 alleine hat. Die Gatedielektrikumschicht, die zwischen der Gateelektrode und dem Kanalbereich angeordnet ist, umfasst die dritte dielektrische Schicht 547 allein. Die Gatedielektrikumschicht, die zwischen der Gateelektrode und dem Sourcebereich angeordnet ist, umfasst die zweite dielektrische Schicht 546 und die dritte dielektrische Schicht 547.
  • Der zweite Trench 515 umfasst die leitende Schicht 548 in verschiedenen Trenchteilen, die voneinander isoliert sind. Die Dicke der dielektrischen Schicht, die zwischen der leitenden Schicht 548 und dem benachbarten Substratmaterial angeordnet ist, unterscheidet sich abhängig von der Lage bzw. Position. In dem zweiten Gatetrench 520 umfasst die Gatedielektrikumschicht benachbart zu dem Kanalbereich die dritte dielektrische Schicht 547, während die Gatedielektrikumschicht benachbart zu dem Sourcebereich oder benachbart zu dem Drainbereich die zweite dielektrische Schicht und die dritte dielektrische Schicht umfasst. In ähnlicher Weise hat die Felddielektrikumschicht eine sich verändernde Dicke abhängig von der Position bzw. Lage der Felddielektrikumschicht. Durch Bilden der zweiten dielektrischen Schicht 546 in einer Dicke, so dass ein Teil des zweiten Trenches mit der zweiten dielektrischen Schicht 546 gefüllt ist, sind die Gateelektrode und die Feldplatte voneinander isoliert.
  • 6 veranschaulicht eine Schnittdarstellung eines Halbleitersubstrates 600, das einen ersten Trench 630, einen zweiten Trench 635 und einen dritten Trench 640 aufweist. Ein Schichtstapel, der eine erste dielektrische Schicht 605, eine zweite dielektrische Schicht 615 und eine dritte dielektrische Schicht 625 aufweist, ist über dem Halbleitersubstrat 600 gebildet. Eine erste Ätzstoppschicht 610 ist zwischen der ersten dielektrischen Schicht 605 und der zweiten dielektrischen Schicht 615 angeordnet. Eine zweite Ätzstoppschicht 620 ist zwischen der zweiten dielektrischen Schicht 615 und der dritten dielektrischen Schicht 625 angeordnet. Unter Verwendung verschiedener Fotomasken zum Mustern eines Fotoresistmaterials können Ätzschritte so durchgeführt werden, dass eine dielektrische Schicht bis zur nächsten Ätzstoppschicht geätzt wird. Durch Anwenden geeigneter Fotomasken können Gebiete mit verschiedenen Oxiddicken definiert werden. Dieses Ausführungsbeispiel führt ein Verfahren aus, gemäß welchem zuerst ein Schichtstapel, der die erste, die zweite und die dritte dielektrische Schicht, jeweils getrennt durch Ätzstoppschichten, umfasst, über dem Halbleitersubstrat abgeschieden bzw. aufgetragen wird. Danach werden einige Fotomasken erzeugt und geeignete Ätzprozesse durchgeführt.
  • 7 veranschaulicht ein Verfahren zum Herstellen einer integrierten Schaltung, das ein Bilden eines Transistors in einem Halbleitersubstrat umfasst. Wie dargestellt ist, umfasst ein Bilden des Transistors ein Bilden eines Sourcebereiches (S40), ein Bilden eines Drainbereiches (S40), ein Bilden eines Kanalbereiches (S10), ein Bilden einer Driftzone (S15), ein Bilden einer Gateelektrode (S20) benachbart zu dem Kanalbereich und ein Bilden eines Gatedielektrikums (S30) benachbart zu der Gateelektrode, wobei sich die Gateelektrode in einer ersten Richtung parallel zu der Hauptoberfläche erstreckt, die Gateelektrode benachbart zu wenigstens zwei Seiten des Kanalbereiches angeordnet ist und der Kanalbereich und die Driftzone längs der ersten Richtung zwischen dem Sourcebereich und dem Drainbereich gelegen sind. Das Gatedielektrikum ist so gebildet, dass es eine Dicke hat, die sich an verschiedenen Stellen bzw. Positionen der Gateelektrode verändert.
  • 8 veranschaulicht weiterhin das Verfahren zum Herstellen einer integrierten Schaltung, das ein Bilden eines gemusterten dielektrischen Materials gemäß dem Ausführungsbeispiel umfasst, das oben anhand der 5A bis 5I erläutert wurde. Das Verfahren umfasst ein Bilden einer ersten dielektrischen Schicht (S110) über einem Träger, ein Erzeugen einer ersten Fotomaske (S120), ein Ätzen der ersten dielektrischen Schicht (S130), ein Bilden einer weiteren dielektrischen Schicht (S140), ein Mustern einer weiteren Fotomaske (S150), ein Ätzen der weiteren dielektrischen Schicht (S160). Abhängig von dem zu bildenden gemusterten dielektrischen Material können die Prozesse S140, S150, S160 wiederholt werden. Gemäß einem Ausführungsbeispiel können die Schichten über einem Halbleitersubstrat gebildet werden, das Trenches umfasst, die in die Hauptoberfläche des Halbleitersubstrates geätzt sind. Die Breite der Trenches und die Dicke der dielektrischen Schichten können so eingestellt werden, dass die dielektrische Schicht einen Trench füllen oder eine konforme Schicht sein kann.
  • 9 veranschaulicht weiterhin das Verfahren zum Herstellen einer integrierten Schaltung, die ein gemustertes dielektrisches Material gemäß dem Ausführungsbeispiel umfasst, das oben anhand von 6 erläutert wurde. Das Verfahren umfasst ein Bilden einer dielektrischen Schicht über einem Träger (S210), ein Bilden einer ersten Ätzstoppschicht über der dielektrischen Schicht (S220), ein Bilden einer weiteren dielektrischen Schicht (S240) und ein Bilden einer weiteren Ätzstoppschicht (S250). Die Prozesse S240 und S250 können wiederholt werden, so dass eine dielektrische Schicht die oberste Schicht bildet. Das Verfahren umfasst weiterhin ein Erzeugen einer Fotomaske (S260) und ein Ätzen zu der obersten Ätzstoppschicht (S270). Die Prozesse S260 und S270 können wiederholt werden, um ein gewünschtes gemustertes dielektrisches Material zu bilden.

Claims (21)

  1. Integrierte Schaltung (1), umfassend einen Transistor (200) in einem Halbleitersubstrat (100), das eine Hauptoberfläche (110) hat, wobei der Transistor (200) umfasst: einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220), eine Driftzone (260), eine Gateelektrode (210), ein Gatedielektrikum (211) benachbart zu der Gateelektrode (210) , eine benachbart zur Driftzone (260) angeordnete Feldplatte (250), und ein Felddielektrikum (251) benachbart zur Feldplatte (250) , wobei die Gateelektrode (210) benachbart zu wenigstens zwei Seiten des Kanalbereiches (220) angeordnet ist, der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung parallel zu der Hauptoberfläche (110) zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind und das Gatedielektrikum (211) eine Dicke hat, die sich an verschiedenen Positionen oder Stellen der Gateelektrode (210) verändert, und die Feldplatte (250) von der Gateelektrode (210) elektrisch getrennt ist.
  2. Integrierte Schaltung (1) nach Anspruch 1, bei der die Dicke des Gatedielektrikums (211) an einem Teil der Gateelektrode (210) benachbart zu der Driftzone (260) dicker ist als an einem Teil benachbart zu dem Kanalbereich (220).
  3. Integrierte Schaltung (1) nach Anspruch 1 oder 2, bei der die Dicke des Gatedielektrikums (211) an einem Teil der Gateelektrode (210) benachbart zu dem Sourcebereich (201) dicker ist als an einem Teil benachbart zu dem Kanalbereich (220).
  4. Integrierte Schaltung (1) nach einem der Ansprüche 1 bis 3, bei der die Dicke des Gatedielektrikums (211) an einer Bodenseite der Gateelektrode (210) dicker ist als an einem Teil benachbart zu dem Kanalbereich (220).
  5. Integrierte Schaltung (1) nach einem der Ansprüche 1 bis 4, bei der die Dicke des Gatedielektrikums (211), gemessen von einer Bodenseite der Gateelektrode (210) senkrecht bezüglich der Hauptoberfläche (110) des Halbleitersubstrats (100), größer ist als an einem Teil benachbart zu dem Kanalbereich (220) .
  6. Integrierte Schaltung (1) nach einem der Ansprüche 1 bis 5, bei der die Gateelektrode (210) in Gatetrenches (212) angeordnet ist, die in der Hauptoberfläche (110) des Halbleitersubstrates (100) ausgebildet sind.
  7. Integrierte Schaltung (1) nach einem der Ansprüche 1 bis 6, bei der der Kanalbereich (220) eine Gestalt eines Kammes hat, der sich in der ersten Richtung erstreckt.
  8. Integrierte Schaltung (1) nach Anspruch 6 oder 7, bei der die Feldplatte in Feldplattentrenches (252) angeordnet ist.
  9. Integrierte Schaltung (1) nach Anspruch 8, bei der die Feldplattentrenches (252) von den Gatetrenches (212) getrennt sind.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung, bei dem ein Transistor (200) in einem Halbleitersubstrat (100) mit einer Hauptoberfläche (110) gebildet wird, wobei das Bilden des Transistors (200) umfasst: Bilden eines Sourcebereiches (201), Bilden eines Drainbereiches (205), Bilden eines Kanalbereiches (220), Bilden einer Driftzone (260), Bilden einer Gateelektrode (210) benachbart zu dem Kanalbereich (220) Bilden eines Gatedielektrikums (211) benachbart zu der Gateelektrode (210), die benachbart zu wenigstens zwei Seiten des Kanalbereiches (220) angeordnet ist, Bilden einer Feldplatte (250) benachbart zur Driftzone (260), und Bilden eines Felddielektrikums benachbart zur Feldplatte (250), wobei der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung parallel zu der Hauptoberfläche (110) zwischen dem Sourcebereich (201) und dem Drainbereich (205) vorgesehen sind, wobei das Gatedielektrikum (211) so gebildet wird, dass es eine Dicke aufweist, die sich an verschiedenen Positionen oder Stellen der Gateelektrode (210) verändert, und die Feldplatte (250) von der Gateelektrode (210) elektrisch getrennt ist.
  11. Verfahren nach Anspruch 10, bei dem das Bilden der Gateelektrode (210) ein Bilden eines Gatetrenches (212) in der Hauptoberfläche (110) des Halbleitersubstrates (100) umfasst.
  12. Verfahren nach Anspruch 11, bei dem das Bilden des Gatedielektrikums (211) ein Implantieren von Ionen in spezifische Bereiche einer Zwischenfläche zwischen dem Gatetrench (212) und dem Halbleitersubstrat (100) umfasst.
  13. Verfahren nach einem der Ansprüche 10 bis 12, bei dem das Bilden des Gatedielektrikums (211) weiterhin einen thermischen Oxidationsprozess umfasst.
  14. Verfahren nach einem der Ansprüche 11 bis 13, weiterhin umfassend: Füllen eines dielektrischen Materials (195) in den Trench (212) , Bedecken eines Teiles des dielektrischen Materials (195) mit einer Fotomaske (196), Entfernen eines unbedeckten Teiles des dielektrischen Materials (195), so dass ein Teil einer Trenchseitenwand unbedeckt ist, und Bilden einer dielektrischen Schicht, um benachbart zu der Trenchseitenwand angeordnet zu sein.
  15. Verfahren nach einem der Ansprüche 11 bis 13, weiterhin umfassend: Bilden einer Deckschicht über einem Teil einer Trenchseitenwand, Durchführen eines thermischen Oxidationsschrittes, um eine Oxidschicht auf einem unbedeckten Teil der Trenchseitenwand zu bilden, und Entfernen der Deckschicht.
  16. Verfahren nach Anspruch 15, bei dem die Deckschicht Siliziumnitrid umfasst.
  17. Verfahren nach einem der Ansprüche 11 bis 13, bei dem das Bilden des Gatedielektrikums (211) weiterhin umfasst: Bilden einer dielektrischen Schicht (195), um Seitenwände des Gatetrenches (212) zu bedecken, Füllen eines Opfermaterials (198) in verbleibende Teile des Gatetrenches (212), um eine Opferfüllung zu bilden, Bilden einer Fotomaske (196) über dem Gatetrench (212), Entfernen von unbedeckten Teilen der dielektrischen Schicht, um Teile einer Gatetrenchseitenwand abzudecken, und Bilden einer dielektrischen Schicht auf unbedeckten Teilen der Gatetrenchseitenwand.
  18. Verfahren nach einem der Ansprüche 10 bis 17, bei dem das Bilden des Gatedielektrikums (211) umfasst: Bilden eines Schichtstapels, der dielektrische Schichten (605, 615, 625) und Ätzstoppschichten (610, 620) zwischen den dielektrischen Schichten (605, 615, 625) umfasst, und Ätzen von Teilen der dielektrischen Schichten (605, 615, 625) selektiv bezüglich der Ätzstoppschichten (610, 620).
  19. Verfahren nach einem der Ansprüche 10 bis 18, bei dem der Kanalbereich (220) und der Teil des Gatedielektrikums (211) benachbart zu dem Kanalbereich (220) in einer selbstjustierten Weise gebildet werden.
  20. Verfahren nach einem der Ansprüche 11 bis 19, bei dem das Bilden der Feldplatte (250) ein Bilden eines Feldplattentrenches (252) in der Hauptoberfläche (110) des Halbleitersubstrats (100) umfasst.
  21. Verfahren nach Anspruch 20, bei dem der Feldplattentrench von dem Gatetrench (212) getrennt ausgebildet wird.
DE102014113946.1A 2013-10-02 2014-09-26 Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung Active DE102014113946B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/043,971 US9306058B2 (en) 2013-10-02 2013-10-02 Integrated circuit and method of manufacturing an integrated circuit
US14/043,971 2013-10-02

Publications (2)

Publication Number Publication Date
DE102014113946A1 DE102014113946A1 (de) 2015-04-16
DE102014113946B4 true DE102014113946B4 (de) 2021-11-18

Family

ID=52738149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014113946.1A Active DE102014113946B4 (de) 2013-10-02 2014-09-26 Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Country Status (3)

Country Link
US (2) US9306058B2 (de)
CN (1) CN104518010B (de)
DE (1) DE102014113946B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287404B2 (en) 2013-10-02 2016-03-15 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US9401399B2 (en) 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
DE102014114184B4 (de) * 2014-09-30 2018-07-05 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
JP2016162788A (ja) 2015-02-27 2016-09-05 ソニー株式会社 撮像素子、撮像装置、並びに、製造装置および方法
DE102016104317B4 (de) 2015-04-14 2024-07-04 Infineon Technologies Ag Halbleitervorrichtung mit transistor einschliesslich eines bodykontaktteiles und herstellungsverfahren für die halbleitervorrichtung
DE102015109538B3 (de) * 2015-06-15 2016-12-08 Infineon Technologies Ag Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
US10020395B2 (en) 2015-09-14 2018-07-10 Globalfoundries Inc. Semiconductor device with gate inside U-shaped channel and methods of making such a device
US9711644B2 (en) * 2015-09-14 2017-07-18 Globalfoundries Inc. Methods of making source/drain regions positioned inside U-shaped semiconductor material using source/drain placeholder structures
DE102016113393A1 (de) * 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
FR3078792B1 (fr) * 2018-03-07 2020-03-27 Stmicroelectronics (Rousset) Sas Circuit integre muni de leurres contre l'ingenierie inverse et procede de fabrication correspondant
US20200176452A1 (en) * 2018-12-04 2020-06-04 Nanya Technology Corporation Memory device and method of forming the same
US11257941B2 (en) * 2020-01-28 2022-02-22 Infineon Technologies Austria Ag High electron mobility transistor with doped semiconductor region in gate structure
WO2022096908A1 (ja) * 2020-11-09 2022-05-12 日産自動車株式会社 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045599A1 (en) 2000-05-20 2001-11-29 Hueting Raymond J.E. Semiconductor device
US20060237781A1 (en) 2005-04-26 2006-10-26 Marchant Bruce D Structure and method for forming trench gate FETs with reduced gate to drain charge
US20090114968A1 (en) 2007-11-06 2009-05-07 Jer-Chyi Wang Recessed-gate transistor device having a dielectric layer with multi thicknesses and method of making the same
US20100176421A1 (en) 2007-07-20 2010-07-15 Imec Damascene contacts on iii-v cmos devices

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
JP3405681B2 (ja) 1997-07-31 2003-05-12 株式会社東芝 半導体装置
DE19818300C1 (de) 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
JP3971062B2 (ja) 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
JP3356162B2 (ja) 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP3534084B2 (ja) 2001-04-18 2004-06-07 株式会社デンソー 半導体装置およびその製造方法
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
JP2003203930A (ja) * 2002-01-08 2003-07-18 Nec Compound Semiconductor Devices Ltd ショットキーゲート電界効果型トランジスタ
US6589845B1 (en) 2002-07-16 2003-07-08 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor
DE10313712B4 (de) 2003-03-27 2008-04-03 Infineon Technologies Ag Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
EP1670902A4 (de) * 2003-09-08 2008-05-07 Univ Texas Verfahren und zusammensetzung zur verbesserung der embryoentwicklung in vitro durch ergänzen des kulturmediums mit prostaglandin oder einem prostaglandinanalogen
US7714384B2 (en) 2003-09-15 2010-05-11 Seliskar John J Castellated gate MOSFET device capable of fully-depleted operation
US7279744B2 (en) 2003-11-14 2007-10-09 Agere Systems Inc. Control of hot carrier injection in a metal-oxide semiconductor device
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7126166B2 (en) 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7132333B2 (en) 2004-09-10 2006-11-07 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
DE102004031385B4 (de) 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
DE102004047772B4 (de) 2004-09-30 2018-12-13 Infineon Technologies Ag Lateraler Halbleitertransistor
DE102004056772B4 (de) 2004-11-24 2007-01-11 Infineon Technologies Austria Ag Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
DE102006053145B4 (de) 2005-11-14 2014-07-10 Denso Corporation Halbleitervorrichtung mit Trennungsbereich
JP4304198B2 (ja) 2006-09-15 2009-07-29 株式会社東芝 半導体装置
JP2008124346A (ja) * 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子
US7964913B2 (en) 2007-01-09 2011-06-21 Maxpower Semiconductor, Inc. Power MOS transistor incorporating fixed charges that balance the charge in the drift region
JP2008227474A (ja) 2007-02-13 2008-09-25 Toshiba Corp 半導体装置
JP5383009B2 (ja) 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
US7622354B2 (en) 2007-08-31 2009-11-24 Qimonda Ag Integrated circuit and method of manufacturing an integrated circuit
US20090108343A1 (en) 2007-10-31 2009-04-30 Gennadiy Nemtsev Semiconductor component and method of manufacture
WO2009102684A2 (en) 2008-02-14 2009-08-20 Maxpower Semiconductor Inc. Semiconductor device structures and related processes
US7888732B2 (en) 2008-04-11 2011-02-15 Texas Instruments Incorporated Lateral drain-extended MOSFET having channel along sidewall of drain extension dielectric
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
JP5385679B2 (ja) 2008-05-16 2014-01-08 旭化成エレクトロニクス株式会社 横方向半導体デバイスおよびその製造方法
CN101419981A (zh) 2008-12-04 2009-04-29 电子科技大学 一种槽栅soi ligbt器件
US7884394B2 (en) * 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
JP2011009595A (ja) 2009-06-29 2011-01-13 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8115253B2 (en) 2009-09-10 2012-02-14 United Microelectronics Corp. Ultra high voltage MOS transistor device
US8178922B2 (en) 2010-01-14 2012-05-15 Force Mos Technology Co., Ltd. Trench MOSFET with ultra high cell density and manufacture thereof
CN102157493B (zh) 2010-02-11 2013-07-24 上海华虹Nec电子有限公司 金属塞及其制造方法
JP5488691B2 (ja) 2010-03-09 2014-05-14 富士電機株式会社 半導体装置
JP5580150B2 (ja) 2010-09-09 2014-08-27 株式会社東芝 半導体装置
US20120068222A1 (en) 2010-09-21 2012-03-22 Kabushiki Kaisha Toshiba Semiconductor Device and Method for Manufacturing the Same
US8536648B2 (en) 2011-02-03 2013-09-17 Infineon Technologies Ag Drain extended field effect transistors and methods of formation thereof
US9941403B2 (en) 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9006811B2 (en) 2012-12-03 2015-04-14 Infineon Technologies Austria Ag Semiconductor device including a fin and a drain extension region and manufacturing method
US9799762B2 (en) 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US8847311B2 (en) 2012-12-31 2014-09-30 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045599A1 (en) 2000-05-20 2001-11-29 Hueting Raymond J.E. Semiconductor device
US20060237781A1 (en) 2005-04-26 2006-10-26 Marchant Bruce D Structure and method for forming trench gate FETs with reduced gate to drain charge
US20100176421A1 (en) 2007-07-20 2010-07-15 Imec Damascene contacts on iii-v cmos devices
US20090114968A1 (en) 2007-11-06 2009-05-07 Jer-Chyi Wang Recessed-gate transistor device having a dielectric layer with multi thicknesses and method of making the same

Also Published As

Publication number Publication date
CN104518010B (zh) 2018-05-22
US9306058B2 (en) 2016-04-05
CN104518010A (zh) 2015-04-15
US10355087B2 (en) 2019-07-16
US20160190256A1 (en) 2016-06-30
US20150091088A1 (en) 2015-04-02
DE102014113946A1 (de) 2015-04-16

Similar Documents

Publication Publication Date Title
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014119603B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE102014114836B4 (de) Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren
DE102014117558B4 (de) Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
DE102017107327B4 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative