DE102013113286B4 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102013113286B4
DE102013113286B4 DE102013113286.3A DE102013113286A DE102013113286B4 DE 102013113286 B4 DE102013113286 B4 DE 102013113286B4 DE 102013113286 A DE102013113286 A DE 102013113286A DE 102013113286 B4 DE102013113286 B4 DE 102013113286B4
Authority
DE
Germany
Prior art keywords
region
source
forming
contact
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013113286.3A
Other languages
English (en)
Other versions
DE102013113286A1 (de
Inventor
Andreas Meiser
Till Schlösser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013113286A1 publication Critical patent/DE102013113286A1/de
Application granted granted Critical
Publication of DE102013113286B4 publication Critical patent/DE102013113286B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung umfassend einen Transistor, der in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110) ausgebildet ist und umfasst:einen Sourcebereich (201),einen Drainbereich (205),einen Kanalbereich (220),eine Driftzone (260) undeine Gateelektrode (210) benachbart zu dem Kanalbereich (220), wobei die Gateelektrode (210) gestaltet ist, um eine Leitfähigkeit eines in dem Kanalbereich (220) gebildeten Kanals zu steuern, und in Gatetrenches (212) angeordnet ist, wobeider Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind, wobei die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist und der Kanalbereich (220) eine Gestalt mehrerer Grate hat, die sich längs der ersten Richtung erstrecken, unddie Driftzone (260) einen Superübergang-Schichtstapel (300) aufweist,wobei der Transistor ferner einen Sourcekontakt (202), der mit dem Sourcebereich (201) in Kontakt steht, sowie einen Drainkontakt (206), der mit dem Drainbereich (205) in Kontakt steht, umfasst, wobei sich der Sourcekontakt (202) zu der ersten Hauptoberfläche (110) erstreckt und der Drainkontakt (206) sich zu einer zweiten Hauptoberfläche (115) erstreckt, die entgegengesetzt zu der ersten Hauptoberfläche (110) ist, und wobei der Drainbereich (205) an einem Bereich der ersten Hauptoberfläche (110) isoliert ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • HINTERGRUND
  • MOS-Leistungstransistoren oder DMOS-Leistungsvorrichtungen, die gewöhnlich in Kraftfahrzeug- oder Automobil- und industriellen Elektroniken verwendet werden, sollen einen niedrigen Einschaltwiderstand (Ron) haben, wenn sie eingeschaltet sind bzw. werden. In einem Ausschaltzustand sollten sie eine hohe Durchbruchspannungseigenschaft besitzen und hohe Source-Drain-Spannungen aushalten. Beispielsweise sollte ein MOS-Leistungstransistor eine Drain-Source-Spannung Vds von einigen zehn bis einigen hundert Volt aushalten, wenn sie ausgeschaltet sind bzw. werden. Als ein weiteres Beispiel leiten MOS-Leistungstransistoren einen sehr großen Strom, der bis zu einigen hundert Ampere bei einer Gate-Source-Spannung von etwa 2 bis 20 V bei einem niedrigen Spannungsabfall Vds betragen kann.
  • Gemäß allgemein verwendeten Technologien werden Lateral-MOS-Transistoren verwendet, die einen Drain-Ausdehnungs- bzw. Erstreckungsbereich umfassen oder die auf dem sogenannten Resurf-Konzept beruhen. Gemäß dem Resurf-Konzept werden in einem Aus-Zustand Ladungsträger durch einen dotierten Teil entfernt, der unterhalb des Driftbereiches gelegen ist. Alternativ kann der dotierte Teil als eine Elektrode ausgeführt sein, die über dem Driftbereich angeordnet und von dem Driftbereich isoliert ist. Um weiterhin den Rdson und die parasitären Kapazitäten zu reduzieren, wird nach neuen Konzepten zum Ausführen eines Transistors gesucht.
  • Weitere Leistungstransistoren sind beispielsweise aus den Druckschriften WO 2011/107 832 A1 , US 2004/0 065 934 A1 , DE 198 18 300 C1 , DE 103 25 748 A1 und US 6 452 231 B1 bekannt.
  • Ist daher Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung sowie ein Verfahren zum Herstellen einer Halbleitervorrichtung anzugeben, welche jeweils den obigen Anforderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch eine Halbleitervorrichtung bzw. ein Verfahren nach den jeweiligen unabhängigen Patentansprüchen gelöst.
  • Figurenliste
    • 1A zeigt eine Schnittdarstellung eines Beispiels einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
    • 1B zeigt eine Schnittdarstellung der in 1A dargestellten Halbleitervorrichtung parallel zu einer ersten Hauptoberfläche eines Halbleitersubstrats.
    • 1C zeigt eine Schnittdarstellung der Halbleitervorrichtung gemäß einem Ausführungsbeispiel längs einer Richtung senkrecht zu der Richtung, entlang der die Schnittdarstellung von 1A dargestellt ist.
    • Die 2A bis 2J zeigen Schnittdarstellungen eines Halbleitersubstrats, während Verarbeitungsmethoden eines Herstellungsverfahrens durchgeführt werden.
    • 3 zeigt schematisch ein Flussdiagramm, das Schritte zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel veranschaulicht.
    • Die 4A und 4B zeigen Schnittdarstellungen einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele dargestellt sind, in denen die Erfindung ausgeführt werden kann. In diesem Zusammenhang wird eine Richtungsterminologie, wie „Oberseite“, „Boden“, „vorne“, „hinten“, „Vorderseite“, „Rückseite“ usw. hinsichtlich der Ausrichtung der Figuren verwendet, die gerade beschrieben sind. Da Komponenten von Ausführungsbeispielen der Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie für Zwecke der Darstellung benutzt und ist in keiner Weise begrenzend.
  • Elemente der im Folgenden beschriebenen Ausführungsbeispiele können mit Elementen von verschiedenen Ausführungsbeispielen kombiniert werden.
  • Die Begriffe „Wafer“, „Substrat“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, die durch eine auf Halbleiter beruhende Unterlage gelagert sind, und andere Halbleiterstrukturen umfassen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter kann ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß Ausführungsbeispielen der vorliegenden Anmeldung ist im Allgemeinen Siliziumcarbid (SiC) oder Galliumnitrid (GaN) ein weiteres Beispiel des Halbleiter-Substratmaterials.
  • Die Begriffe „lateral“ und „horizontal“, wie diese in dieser Beschreibung verwendet sind, sollen eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder eines Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Die bzw. eines Chips sein.
  • Der Begriff „vertikal“, wie dieser in dieser Beschreibung verwendet ist, soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder des Halbleiterkörpers angeordnet ist.
  • Die Figuren und die Beschreibung veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines „n“-Dotierungsbereiches, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration als ein „n“-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration müssen nicht notwendigerweise die gleiche absolute Dotierungskonzentration haben. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleiche oder verschiedene absolute Dotierungskonzentrationen aufweisen. In den Figuren und der Beschreibung sind für ein besseres Verständnis oft die dotierten Teile als „p-“ oder „n-" dotiert bezeichnet. Es ist klar zu verstehen, dass diese Bezeichnung keinesfalls als begrenzend aufgefasst werden soll. Der Dotierungstyp kann beliebig sein, solange die beschriebene Funktionalität erreicht ist. Weiterhin können in allen Ausführungsbeispielen die Dotierungstypen umgekehrt werden.
  • Die in dieser Beschreibung verwendeten Begriffe „gekoppelt“ und/oder „elektrisch gekoppelt“ sollen nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen, vielmehr können dazwischenliegende Elemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorhanden sein. Der Begriff „elektrisch verbunden“ soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen bezeichnen.
  • Im Allgemeinen kann zum Mustern von Materialschichten ein fotolithographisches Verfahren verwendet werden, in welchem ein geeignetes Fotoresistmaterial vorgesehen ist. Das Fotoresistmaterial wird fotolithographisch unter Verwendung einer geeigneten Fotomaske gemustert. Die gemusterte Fotoresistschicht kann als eine Maske während nachfolgenden Verarbeitungsschritten verwendet werden. Beispielsweise kann, wie es üblich ist, eine Hartmaskenschicht oder eine Schicht, die aus einem geeigneten Material hergestellt ist, wie beispielsweise Siliziumnitrid, Polysilizium oder Kohlenstoff, über der zu musternden Materialschicht vorgesehen werden. Die Hartmaskenschicht wird fotolithographisch mittels beispielsweise eines Ätzprozesses gemustert. Unter Verwendung der gemusterten Hartmaskenschicht als eine Ätzmaske wird die Materialschicht gemustert.
  • Die hier verwendeten Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein der festgestellten Elemente oder Merkmale anzeigen, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen.
  • 1A zeigt eine Schnittdarstellung der Halbleitervorrichtung gemäß einem Ausführungsbeispiel, und 1B ist eine verschiedene Schnittdarstellung der in 1A dargestellten Halbleitervorrichtung. Die Schnittdarstellung von 1A ist zwischen I und I', wie dies in 1B gezeigt ist, aufgenommen. Die Richtung zwischen I und I' entspricht der ersten Richtung, wie diese in der vorliegenden Beschreibung verwendet wird. Die Schnittdarstellung von 1B ist parallel zu einer ersten Hauptoberfläche 110 kurz unterhalb der ersten Hauptoberfläche 110 genommen, um eine Unterschicht 310 zu teilen.
  • Die in 1A gezeigte Halbleitervorrichtung umfasst einen Sourcebereich 201, einen Drainbereich 205, einen Kanalbereich 220 und eine Driftzone 260. Der Sourcebereich 201 und der Drainbereich 205 können mit Dotierstoffen eines ersten Leitfähigkeitstyps, beispielsweise n-Typ-Dotierstoffen, dotiert sein. Der Kanalbereich 220 ist zwischen dem Sourcebereich 201 und der Driftzone 260 angeordnet. Der Kanalbereich 220 ist mit einem Dotierstoff eines zweiten Leitfähigkeitstyps dotiert, beispielsweise p-dotiert. Die Driftzone 260 kann zwischen dem Kanalbereich 220 und dem Drainbereich 205 angeordnet sein. Der Sourcebereich 201, der Kanalbereich 220, die Driftzone 260 und der Drainbereich 205 sind längs der ersten Richtung angeordnet.
  • Der Sourcebereich 201 ist mit der Sourceelektrode 202 verbunden. Der Drainbereich 205 ist mit der Drainelektrode 206 verbunden.
  • 1B zeigt eine Schnittdarstellung der Halbleitervorrichtung entlang einer Ebene parallel zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 100. Wie dargestellt ist, ist der Kanalbereich 220 durch die Gateelektrode 210 unterteilt.
  • Die in den 1A und 1B gezeigte Anordnung führt eine Halbleitervorrichtung 1 aus, die einen Transistor 200 aufweist, der in einem Halbleitersubstrat 100 gebildet ist, das eine erste Hauptoberfläche 110 hat. Der Transistor 200 ist als ein sogenannter FinFET ausgeführt, in welchem der Kanalbereich 220 die Gestalt eines Kammes oder eines Grates hat, der sich längs der ersten Richtung erstreckt. Der Transistor 200 umfasst weiterhin eine Driftzone 260 mit einem Superübergang-Schichtstapel 300. Der Superübergang-Schichtstapel 300 umfasst eine Sequenz bzw. Folge von dotierten einkristallinen Halbleiterunterschichten 310, 320, die eine entgegengesetzte Polarität haben. Beispielsweise kann eine p-dotierte Unterschicht 310 von einer n-dotierten Unterschicht 320 und umgekehrt gefolgt sein. Beispielsweise kann der Superübergang-Schichtstapel 300 wenigstens zwei p-dotierte Unterschichten 310 oder wenigstens zwei n-dotierte Unterschichten 320 umfassen. Die Dotierungskonzentration der Source- und Drainbereiche 201, 205 kann höher sein als eine Dotierungskonzentration der die Driftzone 260 bildenden Unterschichten 320.
  • In sogenannten Kompensationsvorrichtungen, die einen Superübergang-Schichtstapel aufweisen, kann im Fall einer an die Transistoren angelegten Aus-Spannung ein Stromfluss wirksam blockiert werden, da Ladungsträger von benachbarten Unterschichten, deren jede einen verschiedenen Dotierungstyp hat, einander kompensieren. Als eine Folge sind benachbarte p- und n-dotierte Bereiche veranlasst, in einem Aus-Zustand vollständig zu verarmen. Demgemäß kann, um ähnliche Durchbruchkennlinien wie eine herkömmliche Vorrichtung zu erhalten, die Dotierungskonzentration der dotierten Schichten erhöht werden, was in einem reduzierten spezifischen Widerstand in einem Ein-Zustand resultiert. In einem Superübergang-Schichtstapel kann die Dicke von jeder der Unterschichten so gewählt werden, dass im Fall einer Aus-Spannung die Unterschichten vollständig verarmt sein können.
  • Gemäß einem Ausführungsbeispiel erstrecken sich die Unterschichten 310, 320 in der ersten Richtung. Beispielsweise können die Unterschichten 310, 320 in einer Stapelrichtung gestapelt sein, die senkrecht zu der ersten Hauptoberfläche 110 ist. Alternativ können die Unterschichten 310, 320 in einer Stapelrichtung gestapelt sein, die parallel zu der ersten Hauptoberfläche 110 ist. Beispielsweise kann der Superübergang-Schichtstapel 300 eine Dicke von wenigstens 1 µm haben.
  • Wie durch Strichlinien in 1A angezeigt ist, sind in einer Ebene vor und hinter der angegebenen Zeichenebene Gatetrenches bzw. -gräben 212 benachbart zu dem Kanalbereich 220 angeordnet. Die Gatetrenches 212 erstrecken sich von der ersten Hauptoberfläche 110 in einer Tiefenrichtung des Substrats 100. Als eine Folge hat der Kanalbereich 220 die Gestalt eines Kammes bzw. eines Grates. Weiterhin kann die Gateelektrode 210 benachbart zu Seitenwänden 220b des Kammes und benachbart zu der Oberseite 220a des Kammes angeordnet sein. Die Gateelektrode 210 ist von dem Kanalbereich 220 mittels eines isolierenden Gatedielektrikummaterials 211, wie beispielsweise Siliziumoxid, isoliert. Wenn eine geeignete Spannung an die Gateelektrode 210 angelegt wird, wird die Leitfähigkeit eines Kanales, der in dem Kanalbereich 220 gebildet ist, durch die Gatespannung gesteuert. Durch Steuern der Leitfähigkeit eines in dem Kanalbereich 220 gebildeten Kanals kann der Stromfluss von dem Sourcebereich 201 über den in dem Kanalbereich 220 gebildeten Kanal und die Driftzone 260 zu dem Drainbereich 205 gesteuert werden. Wenn eine Spannung entsprechend einem Aus-Zustand an die Gateelektrode 210 angelegt ist, wird kein leitender Kanal an der Grenze zwischen dem Kanalbereich 220 und dem isolierenden Gatedielektrikummaterial 211 gebildet, so dass kein Strom fließt. Weiterhin sind die Unterschichten des Superübergang-Schichtstapels 300 vollkommen verarmt, so dass ein Stromfluss verhindert ist und die Vorrichtung eine hohe Spannungssperreigenschaft hat.
  • Wie weiterhin in 1A gezeigt ist, kann die Halbleitervorrichtung eine Feldplatte 250 aufweisen, die benachbart zu der Driftzone 260 angeordnet ist. Die Feldplatte 250 ist von der Driftzone 260 mittels einer isolierenden Felddielektrikumschicht 251, wie beispielsweise eines Feldoxids, isoliert. Die Feldplatte 250 kann von der Gateelektrode 210 isoliert sein. Anstelle der Feldplatte kann eine Anschluss-Unterschicht mit einer geeigneten Schichtdicke auf der Oberseite des Superübergang-Schichtstapels 300 gelegen sein. Die Dicke der Anschluss-Unterschicht kann so gewählt sein, dass eine geeignete Kompensation von Ladungsträgern eintritt. Beispielsweise kann diese Anschluss-Unterschicht eine Dicke haben, die etwa die Hälfte der Dicke der anderen Schichten des Superübergang-Schichtstapels 300 beträgt.
  • Wie speziell in 1A veranschaulicht ist, erstreckt sich der Sourcebereich 201 von der Hauptoberfläche 110 in einer Tiefenrichtung des Substrats 100, d.h. senkrecht bezüglich der Hauptoberfläche 110. Der Kanalbereich 220 und die Driftzone 260 sind längs einer ersten Richtung, die parallel zu der ersten Hauptoberfläche 110 ist, zwischen dem Sourcebereich 201 und dem Drainbereich 205 angeordnet. Der Drainbereich 205 erstreckt sich in gleicher Weise von der ersten Hauptoberfläche 110 in einer Tiefenrichtung des Substrats 100.
  • 1A zeigt außerdem einen Bodyverbindungsimplantationsbereich 225, der unterhalb des Bodybereichs 220 und unterhalb eines Teiles der Driftzone 260 angeordnet ist. Der Bodyverbindungsimplantationsbereich 225 verbindet den Kanalbereich 220 mit dem Sourcekontakt, um parasitäre Bipolareffekte zu unterdrücken, die aufgrund einer Stoßionisation verursacht sein können, wenn der Transistor 200 in einen Aus-Zustand gesetzt wird. Darüber hinaus erstreckt sich der Bodyverbindungsimplantationsbereich 225 unterhalb der Driftzone 260, so dass in einem Aus-Zustand des Transistors 200 die Driftzone 260 leichter verarmt werden kann.
  • 1C veranschaulicht eine Schnittdarstellung des Substrats 100, die zwischen II und II' in 1B aufgenommen ist. Die Richtung zwischen II und II' ist senkrecht zu der ersten Richtung. Wie in 1C gezeigt ist, hat der Kanalbereich 220 die Gestalt eines Kammes bzw. eines Grates bzw. einer Rippe, wobei der Kamm eine Breite d1 und eine Tiefe oder Höhe t1 aufweist. Beispielsweise kann der Kamm eine Oberseite 220a und zwei Seitenwände 220b aufweisen. Die Seitenwände 220b können sich senkrecht oder unter einem Winkel von mehr als 75° bezüglich der ersten Hauptoberfläche 110 erstrecken. Die Gateelektrode 210 kann benachbart zu wenigstens zwei Seiten des Kammes angeordnet sein.
  • Unterhalb jedem der Kämme ist der tiefe Bodyverbindungsimplantationsbereich 225 angeordnet. Eine Gatedielektrikumschicht 211 ist zwischen der Gateelektrode 210 und dem Kanalbereich 220 vorgesehen.
  • Gemäß einem Ausführungsbeispiel beträgt die Breite d1 des Kanalbereichs 220: d1 ≤ x ld, wobei d1 eine Länge einer Verarmungszone bezeichnet, die an der Zwischenfläche zwischen der Gateelektrode 210 und dem Kanalbereich 220 gebildet ist. Beispielsweise kann die Breite der Verarmungszone wie folgt bestimmt werden: I d = 4 ε s k T ln ( N A / n i ) q 2 N A
    Figure DE102013113286B4_0001
    wobei εs die Dielektrizitätskonstante des Halbleitermaterials bezeichnet (11,9 * ε0 für Silizium), k die Boltzmann-Konstante angibt (1,38066 * 10-23 J/K), T die Temperatur bezeichnet, In der natürliche Logarithmus ist, NA die Fremdstoffkonzentration des Halbleiterkörpers angibt, ni die intrinsische Trägerkonzentration bedeutet (1,45 * 1010 für Silizium bei 27°C) und q die Elementarladung ist (1,6 * 10-19 C).
  • Im Allgemeinen wird in einem Transistor angenommen, dass die Länge der Verarmungszone bei einer Gatespannung entsprechend der Schwellenspannung der maximalen Breite der Verarmungszone entspricht. Beispielsweise kann die Breite der Trenches bzw. Gräben 20 - 130 nm sein, beispielsweise 40 - 120 nm längs der ersten Hauptoberfläche 110 des Halbleitersubstrats 100.
  • Darüber hinaus kann das Verhältnis einer Länge zu einer Breite die folgende Beziehung erfüllen: s1/d1 > 2,0. Gemäß weiteren Ausführungsbeispielen gilt s1/d1 > 2,5, wobei s1 die Länge des Kammes gemessen längs der ersten Richtung ist, wie dies in 1B veranschaulicht ist.
  • Gemäß dem Ausführungsbeispiel, in welchem für die Breite gilt d1 ≤ 2 x 1d, ist der Transistor 200 ein sogenannter „vollständig verarmter“ Transistor, in welchem der Kanalbereich 220 vollständig verarmt ist, wenn die Gateelektrode 210 auf ein Ein-Potential gesetzt ist. In einem derartigen Transistor kann eine optimale Unterschwellenspannung erzielt werden, und Kurzkanaleffekte können wirksam unterdrückt werden, was in verbesserten Eigenschaften bzw. Kennlinien der Vorrichtung resultiert.
  • Wie weiter anhand der 1A diskutiert wurde, erstrecken sich die Source- und Drainbereiche 201, 205 in der Tiefenrichtung des Substrats 100. Indem die Tiefe der Source- und Drainbereiche 201, 205 geeignet eingestellt wird, können demgemäß die elektrischen Eigenschaften der Transistoren 200 gemäß den Anforderungen eingestellt werden. Aufgrund des speziellen zusätzlichen Merkmales, dass sich die Gateelektrode 210 in der Tiefenrichtung benachbart zu dem Kanalbereich 220 erstreckt, ist es möglich, die Leitfähigkeitstyp des Kanals, der in dem Kanalbereich 220 gebildet ist, mittels der Gateelektrode 210 längs der vollen Tiefe t1 des Kanalbereichs 220 zu steuern. Daher bestimmt die Tiefe des Sourcebereichs 201 und des Drainbereichs 205 die wirksame Breite des Transistors 200. Durch Einstellen der Tiefe des Source- und des Drainbereiches 201, 205 können die Breite und folglich die Eigenschaften der Vorrichtung bestimmt werden. Beispielsweise kann die Tiefe der Source- und der Drainbereiche 201, 205 größer als 1 µm sein. Allgemein wird, wenn ein Betrieb in einem Ein-Zustand vorliegt, eine leitende Inversionsschicht in dem Kanalbereich 220 benachbart zu der Gatedielektrikumschicht gebildet. Gemäß einem Ausführungsbeispiel erstreckt sich die Inversionsschicht längs wenigstens einer der beiden Seitenwände 220b, und ein Strom fließt hauptsächlich parallel zu der ersten Hauptoberfläche 110. Wie in 1C veranschaulicht ist, kann die Gateelektrode an wenigstens zwei Seiten des Kammes angeordnet sein. Gemäß einem weiteren Ausführungsbeispiel kann die Gateelektrode 210 längs der beiden vertikalen Seiten des Kammes angeordnet sein, während keine Gateelektrode 210 benachbart zu dem horizontalen Teil des Kammes vorhanden ist. Gemäß einem weiteren Ausführungsbeispiel können die Gatetrenches 212 lediglich mit einem isolierenden Material gefüllt sein.
  • Die in 1 gezeigte Halbleitervorrichtung kann außerdem Kontakte aufweisen, die sich zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 erstrecken.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung einen Transistor 200, der in einem Halbleitersubstrat 100 gebildet ist, das eine erste Hauptoberfläche 110 aufweist, wobei der Transistor 200 einen Sourcebereich 201, einen Drainbereich 205, einen Kanalbereich 220, eine Driftzone 260 und eine Gateelektrode 210 aufweist, die benachbart zu dem Kanalbereich 220 gelegen ist, wobei die Gateelektrode 210 gestaltet ist, um eine Leitfähigkeitstyp eines in dem Kanalbereich 220 gebildeten Kanals zu steuern. Der Kanalbereich 220 und die Driftzone 260 sind längs einer ersten Richtung zwischen dem Sourcebereich 201 und dem Drainbereich 205 angeordnet, wobei die erste Richtung parallel zu der ersten Hauptoberfläche 110 ist, die Driftzone 260 einen Superübergang-Schichtstapel 300 aufweist, der n-dotierte und p-dotierte Schichten umfasst, die in einer Stapelrichtung in einer abwechselnden Weise gestapelt sind. Die Stapelrichtung ist senkrecht bezüglich der ersten Hauptoberfläche 110. Wenigstens ein Bereich aus dem Sourcebereich 201 und dem Drainbereich 205 erstreckt sich bis zu einer Tiefe, so dass eine Bodengrenzfläche zwischen dem Sourcebereich 201 oder dem Drainbereich 205 und dem Substrat 100 unterhalb einer Bodenzwischenfläche zwischen dem n-dotierten und p-dotierten Schichten des Schichtstapels angeordnet ist.
  • In dem Zusammenhang der vorliegenden Beschreibung bezieht sich der Begriff „Bodengrenzfläche“ zwischen dem Sourcebereich 201 (oder dem Drainbereich 205) und dem „Substrat“ auf die Grenzfläche, die den größten Abstand zu der ersten Hauptoberfläche 110 des Substrats 100 hat. Beispielsweise kann diese Grenzfläche eine horizontale Grenzfläche sein, die in dem Substrat 100 vergraben ist. Der in dieser Beschreibung verwendete Begriff „Bodenzwischenfläche zwischen den n-dotierten und p-dotierten Schichten des Schichtstapels“ bezieht sich auf die Zwischenfläche zwischen den n-dotierten und p-dotierten Schichten des Schichtstapels mit einer größeren Distanz als irgendeine der anderen Zwischenflächen innerhalb des Schichtstapels. Mit anderen Worten und allgemein gesprochen, die Definition, dass wenigstens ein Bereich aus dem Sourcebereich 201 und dem Drainbereich 205 sich bis zu einer Tiefe erstreckt, so dass eine Bodengrenzfläche zwischen dem Sourcebereich 201 oder dem Drainbereich 205 und dem Substrat 100 unterhalb einer Bodenzwischenfläche zwischen den n-dotierten und p-dotierten Schichten des Schichtstapels gelegen ist, umfasst ein Ausführungsbeispiel, gemäß welchem sich wenigstens ein Bereich aus dem Sourcebereich 201 und dem Drainbereich 205 bis zu einer Tiefe erstreckt, zu der sich auch der Superübergang-Schichtstapel 300 erstreckt.
  • Im Folgenden ist ein Verfahren zum Herstellen der in 1 gezeigten Halbleitervorrichtung veranschaulicht. Ein Halbleitersubstrat 100 wird vorverarbeitet oder vorprozessiert, indem Implantationsschritte durchgeführt werden, die allgemein bekannt sind. Beispielsweise kann ein Wannenimplantationsschritt vorgenommen werden, um n- oder p-dotierte Wannenteile 120 und einen tiefen Bodyverbindungsimplantationsbereich 225 zu bilden.
  • Ein Mehrschicht-Epitaxieprozess wird durchgeführt, um einen Superübergang-Schichtstapel 300 mit einer Vielzahl von p- und n-dotierten Unterschichten 310, 320 zu bilden. Beispielsweise kann ein derartiger Schichtstapel durch einen epitaktischen Prozess für Silizium gebildet werden, in welchem n-Typ-Dotierstoffe und p-Typ-Dotierstoffe abwechselnd und nacheinander geliefert werden, um so eine Sequenz bzw. Folge von verschieden dotierten Schichten zu bilden. Gemäß einem Ausführungsbeispiel kann dies unter Verwendung einer einzigen Epitaxiekammer erreicht werden, in welcher die verschieden dotierten Schichten ohne Vakuum-Unterbrechung gebildet werden.
  • 2A zeigt ein Beispiel einer sich ergebenden Struktur. Wie gezeigt ist, umfasst der Substratteil einen n-dotierten Substratteil 130, einen p-dotierten Wannenteil 120, einen p+-dotierten Bodyverbindungsimplantationsbereich 225 und den Superübergang-Schichtstapel 300. Wie klar zu verstehen ist, sind die Definitionen der spezifischen Schichten als n-dotierte und p-dotierte Schichten lediglich ein Beispiel. Selbstverständlich können diese Leitfähigkeitstypen ausgetauscht werden. Beispielsweise kann der Schichtstapel 300 eine Höhe von wenigstens 1 µm, z.B. mehr als etwa 1,5 µm aufweisen. Die Dicke der einzelnen Unterschichten 310, 320 kann etwa 50 nm bis 2 µm, beispielsweise 100 nm bis 1 µm betragen.
  • Danach wird ein Kanalbereichstrench 312 in der Oberfläche der in 2A gezeigten Struktur gebildet. Der Kanalbereichstrench 312 kann so gebildet werden, dass er sich senkrecht bezüglich der Zeichenebene der Zeichnung erstreckt. Der Kanalbereichstrench 312 kann gebildet werden, indem zunächst eine Hartmaskenschicht (Stapel) gebildet wird. Dann wird der Kanalbereichstrench 312 fotolithographisch in der Hartmaskenschicht (Stapel) 330 definiert. Danach wird ein Ätzen vorgenommen, um den Kanalbereichstrench 312 zu ätzen.
  • 2B zeigt ein Beispiel einer sich ergebenden Struktur. Der Kanalbereichstrench 312 erstreckt sich zu dem tiefen Bodyverbindungsimplantationsbereich 225. Danach wird das Material 340 zum Bilden des Kanalbereiches 220 in den Kanalbereichstrench 312 gefüllt. Beispielsweise kann dies durch ein selektives epitaktisches Verfahren vorgenommen werden, um entweder dotiertes Halbleitermaterial oder undotiertes Halbleitermaterial aufzuwachsen. Wenn das aufgewachsene Material undotiertes epitaktisches Material ist, kann ein Kanaldotieren durch Implantation vorgenommen werden, um so ein n- oder p-dotiertes Halbleitermaterial vorzusehen. Alternativ kann ein selektives epitaktisches Verfahren zum Aufwachsen von p-dotiertem Halbleitermaterial durchgeführt werden. Optional kann ein CMP-Schritt (chemisch-mechanisches Polieren) vorgenommen werden, um vorstehende Halbleiterteile zu entfernen.
  • 2C zeigt ein Beispiel der sich ergebenden Struktur. Wie dargestellt ist, wird der Kanalbereichstrench 312 nunmehr mit einer epitaktischen Schicht 340 gefüllt. Danach werden Gatetrenches 212 gebildet, um die epitaktische Schicht 340 in einzelne Kanalbereiche 220 zu trennen. Beispielsweise können die Gatetrenches 220 fotolithographisch definiert und geätzt werden, optional mittels einer Hartmaskenschicht 330, wie dies üblich ist. Beispielsweise können die Gatetrenches 212 eine Tiefe von ungefähr 200 bis 5000 nm haben. Ein Abstand zwischen benachbarten Gatetrenches 212 kann 30 bis 300 nm betragen. Die Gatetrenches 212 werden gebildet, um sich in der ersten Richtung zu erstrecken.
  • 2D zeigt eine Schnittdarstellung, die zwischen IV-IV', wie beispielsweise in 1B veranschaulicht und auch in 2E dargestellt ist, aufgenommen ist. Wie gezeigt ist, mustern die Gatetrenches 212 die epitaktische Schicht 340, so dass sich ergebende Kanalbereiche 220 die Gestalt eines Kammes oder Grates haben, wie dies beispielsweise aus der 1C zu ersehen ist. Dann werden die Reste der Hartmaskenschicht entfernt. Danach kann, wenn eine Feldplatte zu bilden ist, eine Feldoxidschicht 251 beispielsweise durch chemische Dampfabscheidung bei niedrigem Druck (LPCVD) aufgetragen werden. Alternativ kann ein plasmaverstärktes chemisches Dampfabscheidungs-(PECVD-)Verfahren verwendet werden, um die Feldoxidschicht 251 zu bilden. Das Feldoxid kann lithographisch gemustert und geätzt werden. In dem nächsten Schritt kann ein thermischer Oxidationsprozess vorgenommen werden, um die Gatedielektrikumschicht 211 zu bilden. Beispielsweise kann die Gatedielektrikumschicht, die z.B. Siliziumoxid sein kann, eine Dicke von 5 bis 200 nm haben. Danach wird ein leitendes Material aufgetragen, um die Gateelektrode 210 und optional die Feldplatte 250 zu bilden. Die leitende Schicht kann eine Dicke von mehr als 10 nm und bis zu 2 µm aufweisen. Beispielsweise kann dotiertes Polysiliziummaterial die Gateelektrode 210 und die Feldplatte bilden. Demgemäß kann beispielsweise dotiertes Polysilizium aufgetragen werden, oder es kann undotiertes Polysilizium aufgetragen werden, woran sich ein Implantationsschritt anschließt. Beispielsweise kann das Polysilizium mit n-Typ-Dotierstoffen dotiert werden. Danach wird das leitende Material geätzt, um die Gateelektrode 210 und optional die Feldplatte 250 zu mustern. Wie oben erläutert wurde, kann anstelle einer Feldplatte 250 und der entsprechenden Feldoxidschicht 251 eine Anschluss-Unterschicht an der Oberseite des Superübergang-Schichtstapels 300 angeordnet werden. In diesem Fall wird die Anschluss-Unterschicht bereits in dem Prozessschritt gebildet, der anhand der 2A erläutert wurde.
  • 2F zeigt eine Schnittdarstellung der sich ergebenden Struktur. 2G zeigt eine schematische Draufsicht der sich ergebenden Struktur, welche darstellt, dass die Gateelektrode 210 so angeordnet ist, dass sie den Kanalbereich 220 schneidet. Wie gezeigt ist, ist die Gateelektrode 210 in den Gatetrenches 212 gebildet, um benachbart zu dem Kanalbereich 220 zu sein, der durch eine Gatedielektrikumschicht 211 isoliert ist.
  • Danach werden Kontakttrenches definiert, um Verbindungen zu den Source- und Drainbereichen 201, 205 zu liefern. Beispielsweise können die Kontakttrenches fotolithographisch definiert und geätzt werden, optional unter Verwendung einer Hartmaskenschicht. Dann kann ein schräger bzw. geneigter Implantationsschritt beispielsweise mittels n-Typ-Dotierstoffen durchgeführt werden, um den Sourcebereich 201 und den Drainbereich 205 zu bilden. Beispielsweise können sich der Sourcebereich 201 und der Drainbereich 205 in verschiedene Tiefen erstrecken. Beispielsweise können sich der Sourcebereich 201 und der Drainbereich 205 bis zu einer Tiefe von ungefähr 500 bis 5000 nm erstrecken. Beispielsweise kann sich irgendein Bereich aus dem Sourcebereich 201 und dem Drainbereich 205 bis ungefähr zur gleichen Tiefe oder weniger als die Tiefe der Gatetrenches 212 erstrecken. Der Begriff „ungefähr die gleiche Tiefe“ soll bedeuten, dass aufgrund von prozessbedingten Veränderungen die Tiefe von irgendeinem Bereich aus dem Sourcebereich 201 und dem Drainbereich 205 etwa 10 % weniger als die Tiefe der Gatetrenches 212 sein kann. Optional kann ein weiterer p+-Implantationsschritt durchgeführt werden, um die Teile, die direkt unter dem Kanalbereich 220 gelegen sind, weiter zu dotieren, so dass der p+-dotierte Bodyverbindungsimplantationsteil 225 gebildet wird. Dieser weitere p+-Implantationsschritt kann vor oder nach Definieren der Source- und Drainbereiche 201, 205 durchgeführt werden. Dann wird leitendes Material zum Bilden der Sourceelektrode 202 und der Drainelektrode 206 in die Kontakttrenches gefüllt. Beispielsweise kann das leitende Material dotiertes Polysilizium oder einen Schichtstapel umfassen, der Ti, TiN und Wolfram (W) aufweist. Das leitende Material kann rückgeätzt werden. Kontakte können gebildet werden, und weitere Prozessschritte, die für eine Transistorfertigung üblich sind, können durchgeführt werden.
  • Gemäß einem anderen Ausführungsbeispiel können der schräge Implantationsschritt und die Kontakttrenchverarbeitung bei einer späteren Verarbeitungsstufe, beispielsweise während der sogenannten MOL-(Mitte-von-Linie-)Verarbeitungsschritte vorgenommen werden.
  • Gemäß weiteren Ausführungsbeispielen können die Kontakttrenches bis zu einer tieferen Tiefe, als dies in 2 veranschaulicht ist, geätzt werden, um einen Kontakt zu der zweiten Hauptoberfläche 115 der Halbleitervorrichtung zu erzeugen.
  • 2H zeigt eine Schnittdarstellung eines Beispiels einer sich ergebenden Struktur senkrecht zu der ersten Hauptoberfläche 110 des Substrats 100, und 2J zeigt eine Schnittdarstellung parallel in Bezug auf die erste Hauptoberfläche 110 des Substrats 100.
  • 3 veranschaulicht ein Verfahren zum Herstellen einer Halbleitervorrichtung. Wie gezeigt ist, kann das Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden eines Transistors in einem Halbleitersubstrat, das eine erste Hauptoberfläche aufweist, umfassen, wobei das Bilden des Transistors ein Bilden eines Sourcebereiches (S40), eines Drainbereiches (S40), eines Kanalbereiches (S10), einer Driftzone (S20) und einer Gateelektrode (S30) benachbart zu dem Kanalbereich umfasst, wobei der Kanalbereich und die Driftzone so gebildet werden, dass sie längs einer ersten Richtung zwischen dem Sourcebereich und dem Drainbereich angeordnet sind, wobei die erste Richtung parallel zu der ersten Hauptoberfläche ist, wobei das Bilden des Kanalbereiches (S10) ein Bilden (S15) eines Kammes, der sich längs der ersten Richtung erstreckt, umfasst, und ein Bilden der Driftzone (S20) ein Bilden (S25) eines Superübergang-Schichtstapels aufweist.
  • Gemäß einem Ausführungsbeispiel umfasst ein Bilden des Superübergang-Schichtstapels ein epitaktisches Aufwachsen einer Sequenz bzw. Folge von verschieden dotierten Schichten. Dennoch kann, wie klar zu verstehen ist, ein Bilden des Superübergang-Schichtstapels ebenso ein Durchführen einer Ionenimplantation aufweisen, um so die verschieden dotierten Schichten zu bilden.
  • Gemäß einem Ausführungsbeispiel kann die Sequenz bzw. Folge von verschieden dotierten Schichten durch sequentielles Auswechseln bzw. Austauschen der Quelle der Dotierstoffe während des Wachstumsprozesses aufweisen. Gemäß weiteren Ausführungsbeispielen kann die Sequenz bzw. Folge von verschieden dotierten Schichten durch unterschiedliche Verfahren gebildet werden, beispielsweise mittels Ätzens von Trenches und epitaktischem Bilden von umgekehrt dotiertem Halbleitermaterial, um die Trenches zu füllen, wie dies üblich ist.
  • Die 4A und 4B veranschaulichen Ausführungsbeispiele gemäß welchen die Halbleitervorrichtung erfindungsgemäß Kontakte zu einer zweiten Hauptoberfläche 115 aufweist, die entgegengesetzt zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 ist. Gemäß dem in 4A gezeigten Ausführungsbeispiel kann sich die Sourceelektrode (Sourcekontakt) 202, die elektrisch mit dem Sourcebereich 201 gekoppelt ist, zu der ersten Hauptoberfläche 110 erstrecken, und die Drainelektrode (Drainkontakt) 206, die elektrisch mit dem Drainbereich 205 gekoppelt ist, kann sich bis zu der zweiten Hauptoberfläche 115 erstrecken, die entgegengesetzt zu der ersten Hauptoberfläche 110 ist. Die Drainelektrode 206 kann von benachbartem Substratmaterial mittels eines isolierenden Materials 207 isoliert sein. Weiterhin kann der Drainbereich 205 an der ersten Hauptoberfläche 110 mittels einer isolierenden Schicht 208 isoliert sein.
  • Gemäß dem in 4B gezeigten Ausführungsbeispiel erstreckt sich die Sourceelektrode 202, die elektrisch mit dem Sourcebereich 201 gekoppelt ist, erfindungsgemäß zu der zweiten Hauptoberfläche 115, und die Drainelektrode 206, die elektrisch mit dem Drainbereich 205 gekoppelt ist, erstreckt sich zu der ersten Hauptoberfläche. Die Sourceelektrode 202 kann von benachbartem Substratmaterial mittels eines isolierenden Materials 204 isoliert sein. Weiterhin kann der Sourcebereich 201 an der ersten Hauptoberfläche 110 mittels einer isolierenden Schicht 203 isoliert sein.
  • Gemäß diesen Ausführungsbeispielen kann beispielsweise der Kontakt zu dem Drainbereich 205 (oder dem Sourcebereich 201) zu der zweiten Hauptoberfläche 115 geführt sein, während der Drainbereich 205 (oder der Sourcebereich 201) an der ersten Hauptoberfläche 110 isoliert ist. Als eine Folge kann eine Quasi-Vertikalvorrichtung ausgeführt werden. Wie klar zu verstehen ist, können gemäß einem weiteren Ausführungsbeispiel Kontakte zu den Source- und Drainbereichen 201, 205 zu der zweiten Hauptoberfläche 115 geführt sein.
  • Wie oben erläutert wurde, beziehen sich Ausführungsbeispiele der vorliegenden Erfindung auf eine Halbleitervorrichtung, die als eine sogenannte Lateralvorrichtung ausgeführt ist, welche einen Stromfluss nahezu parallel zu der ersten Hauptoberfläche 110 des Halbleitersubstrats 100 ermöglicht. Demgemäß können beispielsweise Source- und Drainbereiche 201, 205 in einfacher Weise gebildet werden, und alle Vorrichtungskomponenten können benachbart zu der ersten Hauptoberfläche 110 des Substrats 100 prozessiert werden. Der Kanalbereich 220 hat die Gestalt eines Kammes bzw. Grates, um so eine dreidimensionale Struktur auszuführen. Die Gateelektrode 210 ist in Gatetrenches 212 angeordnet, die sich längs der gesamten Tiefe des Kanalbereiches 220 erstrecken. Demgemäß kann eine Steuerung eines leitenden Kanals, der in dem Kanalbereich 220 gebildet ist, über die gesamte Tiefe des Transistors 200 ausgeführt werden. Gemäß einem Ausführungsbeispiel, in welchem der Kanalbereich 220 die Gestalt eines Kammes oder eines Grates mit einer spezifischen Breite hat, kann der Transistor 200 vollständig verarmt sein, wenn eine Gatespannung entsprechend einem Ein-Zustand anliegt. Dadurch wird ein Transistor 200 mit verbesserten Unterschwellen-Neigungskennlinien ausgeführt. Weiterhin wird die effektive Transistorbreite erhöht, so dass das effektive Gebiet bzw. die effektive Fläche gesteigert ist, ohne den Raum, der benötigt ist, zu vergrößern.
  • Die Driftzone 260 umfasst den Superübergang-Schichtstapel 300. Demgemäß kann im Falle einer Aus-Spannung die Ladungskompensation zwischen Ladungsträgern in der Driftzone 260 effektiv ausgeführt werden. Gemäß einem Ausführungsbeispiel kann der Superübergang-Schichtstapel 300 gebildet werden durch Stapeln von n- und p-dotierten Schichten in einer Stapelrichtung, die senkrecht bezüglich der ersten Hauptoberfläche des Halbleitersubstrats 100 sein kann. Gemäß diesem Ausführungsbeispiel ist es möglich, verschieden dotierte Schichten durch einfaches Austauschen des Dotierstoffes, der während einer Epitaxie zugeführt ist, zu erzeugen. Als Konsequenz können sogar prozessbedingte Fluktuationen der Schichtdicke in einem Schichtstapel resultieren, in welchen die Schichtdicken der verschieden dotierten Schichten identisch sein können. Weiterhin ist es gemäß Ausführungsbeispielen nicht wesentlich, dass die verschieden dotierten Schichten eine identische Dicke haben. Als ein Beispiel sollte die Menge an Dotierstoffen oder Ladungen innerhalb der einzelnen Schichten angenähert identisch sein. Gemäß Ausführungsbeispielen kann eine minimale Schichtdicke von 50, 70 oder 100 nm verwendet werden, so dass die Vorrichtung auch für Anwendungen verwendet werden kann, die niedrige Gegen- bzw. Rückwärtsspannungen erfordern.
  • Weitere Ausführungsbeispiele können jegliche Unterkombination von Merkmalen, die in den Patentansprüchen angegeben sind, oder jegliche Unterkombination von Elementen, die in den oben gegebenen Beispielen beschrieben sind, umfassen.

Claims (19)

  1. Halbleitervorrichtung umfassend einen Transistor, der in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110) ausgebildet ist und umfasst: einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220), eine Driftzone (260) und eine Gateelektrode (210) benachbart zu dem Kanalbereich (220), wobei die Gateelektrode (210) gestaltet ist, um eine Leitfähigkeit eines in dem Kanalbereich (220) gebildeten Kanals zu steuern, und in Gatetrenches (212) angeordnet ist, wobei der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind, wobei die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist und der Kanalbereich (220) eine Gestalt mehrerer Grate hat, die sich längs der ersten Richtung erstrecken, und die Driftzone (260) einen Superübergang-Schichtstapel (300) aufweist, wobei der Transistor ferner einen Sourcekontakt (202), der mit dem Sourcebereich (201) in Kontakt steht, sowie einen Drainkontakt (206), der mit dem Drainbereich (205) in Kontakt steht, umfasst, wobei sich der Sourcekontakt (202) zu der ersten Hauptoberfläche (110) erstreckt und der Drainkontakt (206) sich zu einer zweiten Hauptoberfläche (115) erstreckt, die entgegengesetzt zu der ersten Hauptoberfläche (110) ist, und wobei der Drainbereich (205) an einem Bereich der ersten Hauptoberfläche (110) isoliert ist.
  2. Halbleitervorrichtung umfassend einen Transistor, der in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110) ausgebildet ist und umfasst: einen Sourcebereich (201), einen Drainbereich (205), einen Kanalbereich (220), eine Driftzone (260) und eine Gateelektrode (210) benachbart zu dem Kanalbereich (220), wobei die Gateelektrode (210) gestaltet ist, um eine Leitfähigkeit eines in dem Kanalbereich (220) gebildeten Kanals zu steuern, und in Gatetrenches (212) angeordnet ist, wobei der Kanalbereich (220) und die Driftzone (260) längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet sind, wobei die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist und der Kanalbereich (220) eine Gestalt mehrerer Grate hat, die sich längs der ersten Richtung erstrecken, und die Driftzone (260) einen Superübergang-Schichtstapel (300) aufweist, wobei der Transistor ferner einen Sourcekontakt (202), der mit dem Sourcebereich (201) in Kontakt steht, sowie einen Drainkontakt (206), der mit dem Drainbereich (205) in Kontakt steht, umfasst, wobei sich der Drainkontakt (206) zu der ersten Hauptoberfläche (110) erstreckt und sich der Sourcekontakt zu einer zweiten Hauptoberfläche (115), die entgegengesetzt zu der ersten Hauptoberfläche ist, erstreckt, und wobei der Sourcebereich (201) an einem Bereich der ersten Hauptoberfläche (110) isoliert ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die Gateelektrode (210) an wenigstens zwei Seiten der jeweiligen Grate angeordnet ist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der die jeweiligen Grate eine Oberseite (220a) und zwei Seitenwände (220b) aufweisen.
  5. Halbleitervorrichtung nach Anspruch 4, bei der eine leitende Inversionsschicht längs wenigstens einer der Seitenwände (220a, 220b) gebildet ist, wenn die Vorrichtung in einem Ein-Zustand betrieben ist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, weiterhin umfassend eine Feldplatte (250), die benachbart zu dem Superübergang-Schichtstapel (300) angeordnet ist.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der eine Breite der jeweiligen Grate des Kanalbereiches (220) die folgende Beziehung erfüllt: d1 ≤ 2 x 1d, wobei 1d eine Länge einer Verarmungszone bezeichnet, die an einer Zwischenfläche zwischen dem Kanalbereich (220) und einem Gatedielektrikum (211) gebildet ist, wobei das Gatedielektrikum (211) zwischen dem Kanalbereich (220) und der Gateelektrode (210) vorgesehen ist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der der Superübergang-Schichtstapel (300) n-dotierte und p-dotierte Schichten aufweist, die in einer Stapelrichtung in einer abwechselnden Weise gestapelt sind, wobei die Stapelrichtung senkrecht bezüglich der ersten Hauptoberfläche (110) ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der der Superübergang-Schichtstapel (300) n-dotierte Schichten und p-dotierte Schichten aufweist, die in einer Stapelrichtung in einer abwechselnden Weise angeordnet sind, wobei sich die Stapelrichtung in einer Richtung parallel zu der ersten Hauptoberfläche (110) und senkrecht bezüglich einer Tiefenrichtung erstreckt.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der die Länge s1 der jeweiligen Grate, gemessen längs der ersten Richtung, und eine Breite d1 der jeweiligen Grate, gemessen senkrecht bezüglich der ersten Richtung, die folgende Beziehung erfüllt: s1/d1 > 2,0.
  11. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der die Source- und Drainbereiche (201, 205) innerhalb des Halbleitersubstrats (100) angeordnet sind und sich ungefähr bis zu einer Tiefe erstrecken, in welcher sich die Gateelektrode (210) von der ersten Hauptoberfläche (110) in einer Tiefenrichtung des Halbleitersubstrats (100) erstreckt.
  12. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der wenigstens ein Bereich aus dem Sourcebereich (201) und dem Drainbereich (205) sich bis zu einer Tiefe erstreckt, die mehr als 1 µm ist.
  13. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei der der Superübergang-Schichtstapel (300) wenigstens zwei n-dotierte oder wenigstens zwei p-dotierte Schichten aufweist.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend ein Bilden eines Transistors in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110), wobei das Bilden des Transistors aufweist: Bilden eines Sourcebereiches (201), eines Drainbereiches (205), eines Kanalbereiches (220), einer Driftzone (260) und einer Gateelektrode (210) in Gatetrenches (212) benachbart zu dem Kanalbereich (220), wobei der Kanalbereich (220) und die Driftzone (260) gebildet werden, um längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet zu sein, wobei die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist, wobei das Bilden des Kanalbereiches (220) ein Bilden mehrerer Grate umfasst, die sich längs der ersten Richtung erstrecken, und das Bilden der Driftzone (260) ein Bilden eines Superübergang-Schichtstapels (300) umfasst, wobei das Verfahren ferner das Ausbilden eines Sourcekontakts (202), der mit dem Sourcebereich (201) in Kontakt steht, sowie eines Drainkontakts (206), der mit dem Drainbereich (205) in Kontakt steht, umfasst, wobei sich der Sourcekontakt (202) zu der ersten Hauptoberfläche (110) erstreckt und der Drainkontakt (206) sich zu einer zweiten Hauptoberfläche (115) erstreckt, die entgegengesetzt zu der ersten Hauptoberfläche (110) ist, und wobei der Drainbereich (205) an einem Bereich der ersten Hauptoberfläche (110) isoliert ist.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend ein Bilden eines Transistors in einem Halbleitersubstrat (100) mit einer ersten Hauptoberfläche (110), wobei das Bilden des Transistors aufweist: Bilden eines Sourcebereiches (201), eines Drainbereiches (205), eines Kanalbereiches (220), einer Driftzone (260) und einer Gateelektrode (210) in Gatetrenches (212) benachbart zu dem Kanalbereich (220), wobei der Kanalbereich (220) und die Driftzone (260) gebildet werden, um längs einer ersten Richtung zwischen dem Sourcebereich (201) und dem Drainbereich (205) angeordnet zu sein, wobei die erste Richtung parallel zu der ersten Hauptoberfläche (110) ist, wobei das Bilden des Kanalbereiches (220) ein Bilden mehrerer Grate umfasst, die sich längs der ersten Richtung erstrecken, und das Bilden der Driftzone (260) ein Bilden eines Superübergang-Schichtstapels (300) umfasst, wobei das Verfahren ferner das Ausbilden eines Sourcekontakts (202), der mit dem Sourcebereich (201) in Kontakt steht, sowie eines Drainkontakts (206), der mit dem Drainbereich (205) in Kontakt steht, umfasst, wobei sich der Drainkontakt (206) zu der ersten Hauptoberfläche (110) erstreckt und sich der Sourcekontakt zu einer zweiten Hauptoberfläche (115), die entgegengesetzt zu der ersten Hauptoberfläche ist, erstreckt, und wobei der Sourcebereich (201) an einem Bereich der ersten Hauptoberfläche (110) isoliert ist.
  16. Verfahren nach Anspruch 14 oder 15, bei dem das Bilden des Superübergang-Schichtstapels (300) ein epitaktisches Wachsen einer Folge von verschieden dotierten Schichten umfasst.
  17. Verfahren nach Anspruch 16, bei dem das Wachsen der Folge von verschieden dotierten Schichten durch sequentielles Auswechseln der Quelle von Dotierstoffen ausgeführt wird, welche während eines Wachstumsprozesses des Wachsens der verschieden dotierten Schichten zugeführt sind.
  18. Verfahren nach einem der Ansprüche 14 bis 17, bei dem das Bilden des Kanalbereiches (220) nach Bilden des Superübergang-Schichtstapels (300) durchgeführt wird, und bei dem das Bilden des Kanalbereiches (220) einen epitaktischen Wachstumsprozess umfasst.
  19. Verfahren nach einem der Ansprüche 14 bis 18, bei dem das Bilden der Grate und das Bilden der Gateelektrode (210) durch ein Verfahren durchgeführt wird, das ein Bilden der Gatetrenches (212) in dem Kanalbereich (220) und ein Bilden einer leitenden Schicht, um benachbarte Trenches zu füllen, umfasst.
DE102013113286.3A 2012-12-03 2013-11-29 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102013113286B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/692,397 2012-12-03
US13/692,397 US8860136B2 (en) 2012-12-03 2012-12-03 Semiconductor device and method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
DE102013113286A1 DE102013113286A1 (de) 2014-06-05
DE102013113286B4 true DE102013113286B4 (de) 2023-04-06

Family

ID=50726166

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013113286.3A Active DE102013113286B4 (de) 2012-12-03 2013-11-29 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US8860136B2 (de)
CN (1) CN103855222B (de)
DE (1) DE102013113286B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015105632B4 (de) 2015-04-14 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit einem transistor
DE102015105679B4 (de) * 2015-04-14 2017-11-30 Infineon Technologies Ag Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102015116611B4 (de) 2015-09-30 2021-10-21 Infineon Technologies Austria Ag Transistorbauelement
DE102015119771A1 (de) 2015-11-16 2017-05-18 Infineon Technologies Ag Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102016101679B4 (de) * 2016-01-29 2019-03-28 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem lateralen Transistor
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
US10505000B2 (en) * 2017-08-02 2019-12-10 Semiconductor Components Industries, Llc Electronic device including a transistor structure having different semiconductor base materials
US11227921B2 (en) * 2019-11-22 2022-01-18 Nxp Usa, Inc. Laterally-diffused metal-oxide semiconductor transistor and method therefor
EP3916761A1 (de) * 2020-05-27 2021-12-01 Infineon Technologies Austria AG Verfahren zur herstellung einer superjunction-vorrichtung
TWI806183B (zh) * 2021-10-07 2023-06-21 瑞昱半導體股份有限公司 具有不連續通道區的鰭式電晶體
CN115084273B (zh) * 2022-08-22 2022-11-22 睿力集成电路有限公司 一种半导体结构及存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19818300C1 (de) 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
US6452231B1 (en) 1997-07-31 2002-09-17 Kabushiki Kaisha Toshiba Semiconductor device
US20040065934A1 (en) 2002-08-27 2004-04-08 International Rectifier Corp. Bidirectional shallow trench superjunction device with resurf region
DE10325748A1 (de) 2003-06-06 2005-01-05 Infineon Technologies Ag Junction-Feldeffekttransistor
WO2011107832A1 (en) 2010-03-04 2011-09-09 X-Fab Semiconductor Foundries Ag Manufacturing of a semiconductor device and corresponding semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19841754A1 (de) * 1998-09-11 2000-03-30 Siemens Ag Schalttransistor mit reduzierten Schaltverlusten
US6589845B1 (en) * 2002-07-16 2003-07-08 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor
US7714384B2 (en) * 2003-09-15 2010-05-11 Seliskar John J Castellated gate MOSFET device capable of fully-depleted operation
US7126166B2 (en) * 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance
US7132333B2 (en) 2004-09-10 2006-11-07 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
DE102004031385B4 (de) 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
CN101138077A (zh) * 2005-02-07 2008-03-05 Nxp股份有限公司 横向半导体装置的制造
JP4690206B2 (ja) * 2006-01-19 2011-06-01 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法
JP5096739B2 (ja) * 2006-12-28 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7622354B2 (en) * 2007-08-31 2009-11-24 Qimonda Ag Integrated circuit and method of manufacturing an integrated circuit
US8575695B2 (en) * 2009-11-30 2013-11-05 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-drain breakdown and built-in avalanche clamp diode
US8816476B2 (en) * 2011-04-27 2014-08-26 Alpha & Omega Semiconductor Corporation Through silicon via processing techniques for lateral double-diffused MOSFETS

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452231B1 (en) 1997-07-31 2002-09-17 Kabushiki Kaisha Toshiba Semiconductor device
DE19818300C1 (de) 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
US20040065934A1 (en) 2002-08-27 2004-04-08 International Rectifier Corp. Bidirectional shallow trench superjunction device with resurf region
DE10325748A1 (de) 2003-06-06 2005-01-05 Infineon Technologies Ag Junction-Feldeffekttransistor
WO2011107832A1 (en) 2010-03-04 2011-09-09 X-Fab Semiconductor Foundries Ag Manufacturing of a semiconductor device and corresponding semiconductor device

Also Published As

Publication number Publication date
CN103855222A (zh) 2014-06-11
CN103855222B (zh) 2017-07-11
US20140151758A1 (en) 2014-06-05
DE102013113286A1 (de) 2014-06-05
US8860136B2 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102015106683B4 (de) Halbleitervorrichtung mit einem feldeffekttransistor und verfahren zum herstellen der halbleitervorrichtung
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102020108652A1 (de) Feldplatte und isolationsstruktur für hochspannungsbauelement
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102014115321A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102014117558B4 (de) Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative