DE19818300C1 - Lateraler Hochvolt-Seitenwandtransistor - Google Patents
Lateraler Hochvolt-SeitenwandtransistorInfo
- Publication number
- DE19818300C1 DE19818300C1 DE19818300A DE19818300A DE19818300C1 DE 19818300 C1 DE19818300 C1 DE 19818300C1 DE 19818300 A DE19818300 A DE 19818300A DE 19818300 A DE19818300 A DE 19818300A DE 19818300 C1 DE19818300 C1 DE 19818300C1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- lateral high
- type
- transistor according
- semiconductor layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft einen lateralen Hochvolt-Seitenwand
transistor. Es gibt bereits laterale Hochvolttransistören,
bei denen die Drain-Driftstrecke aus einem n-leitenden Be
reich besteht, in den ein oder mehrere p-leitende Gebiete
eingebettet sind (vgl. beispielsweise DE 43 09 764 C2).
Es ist Aufgabe der vorliegenden Erfindung, einen lateralen
Hochvolt-Seitenwandtransistor zu schaffen, der sich bei guter
Leitfähigkeit durch eine hohe Spannungsfestigkeit auszeichnet
und mit einfachen Mitteln herstellbar ist.
Zur Lösung dieser Aufgabe ist erfindungsgemäß ein lateraler
Hochvolt-Seitenwandtransistor vorgesehen, bei dem einander
abwechselnde Halbleiterschichten des einen und des anderen
Leitungstyps auf einem schwach dotierten Halbleitersubstrat
des anderen Leitungstyps vorgesehen sind, bei dem weiterhin
ein Sourcebereich des einen Leitungstyps und ein Drainbereich
des einen Leitungstyps sich jeweils durch die Halbleiter
schichten hindurch bis zu dem Halbleitersubstrat erstrecken,
bei dem eine Gateelektrode aus einem mit einer Gateisolier
schicht versehenen und leitendem Material gefüllten Gate-
Trench (bzw. -Graben) sich ebenfalls durch die Halbleiter
schichten hindurch bis zum Halbleiterkörper erstreckt und an
grenzend an den Sourcebereich in Richtung auf den Drainbe
reich angeordnet ist, und bei dem schließlich wenigstens auf
einer Seite von Sourcebereich und Gate-Trench ein Halbleiter
bereich des anderen Leitungstyps vorgesehen ist, der sich bis
zum Halbleitersubstrat und unter dem Sourcebereich sowie
teilweise unter die Gateelektrode erstreckt.
Je mehr Paare der Halbleiterschichten mit abwechselndem Lei
tungstyp vorgesehen sind, um so besser wird die Leitfähigkeit
dieses Seitenwandtransistors.
Bei dem einen Leitungstyp handelt es sich in bevorzugter Wei
se um den n-Leitungstyp, so daß der andere Leitungstyp durch
den p-Leitungstyp gegeben ist und das Halbleitersubstrat also
p--dotiert ist.
Bei der Herstellung des erfindungsgemäßen lateralen Hochvolt-
Seitenwandtransistors werden zunächst auf ein beispielsweise
p--dotiertes Halbleitersubstrat ganzflächig Halbleiterschich
ten mit abwechselnd entgegengesetztem Leitungstyp aufge
bracht. Dies kann in bevorzugter Weise durch mehrere epitak
tische Abscheidungen und anschließende Ionenimplantationen
geschehen. Jedoch ist es auch möglich, mit Hilfe der SOI-
Technik (SOI = Silizium auf Isolator) als Halbleitersubstrat
eine oxidierte Siliziumscheibe heranzuziehen, auf die dann
mit Hilfe der Direkt-Wafer-Bond-Technik die einander im Lei
tungstyp abwechselnden Halbleiterschichten aufgetragen wer
den. Gegebenenfalls kann hierfür auch die sogenannte Smart
Cut Technik mit anschließender epitaktischer Abscheidung an
gewandt werden, bei der dünne Schichten von einer ersten
Halbleiterscheibe durch Direkt-Bonden auf eine zweite Halb
leiterscheibe übertragen werden.
Die Flächendichte der n-Dotierung, beispielsweise Phosphor,
und der p-Dotierung, beispielsweise Bor, in den Halbleiter
schichten soll bei Verwendung von Silizium als Halbleiterma
terial etwa 1012 cm-2 nicht überschreiten, also nicht über der
"Durchbruchskonzentration" liegen. Wird Siliziumcarbid (SiC)
als Halbleitermaterial verwendet, so ist eine Flächendichte
der n-Dotierung bzw. der p-Dotierung in den Halbleiterschich
ten von etwa 1013 cm-2 anzustreben, welche aber nicht über
schritten werden sollte.
Es wird also zunächst eine Struktur hergestellt, bei der auf
einem schwach p--dotierten Halbleiterkörper nacheinander n-
dotierte und p-dotierte Halbleiterschichten aufgetragen sind,
die eine Flächendichte der Dotierungen in der Größenordnung
von 1012 cm-2 für Silizium und 1013 cm-2 für Siliziumcarbid
nicht überschreiten.
In die so hergestellten Strukturen werden Trenche (Gräben)
für die Source- und Drainbereiche sowie für den "Body"-Be
reich eingebracht. Aus den Wänden der Trenche für Sourcebe
reich und Drainbereich wird sodann in das umgebende Halblei
termaterial ein n-Dotierungsstoff, beispielsweise Phosphor
oder Arsen, eindiffundiert. In ähnlicher Weise wird aus den
Wänden des Body-Trenchs p-Dotierungsstoff, also beispielswei
se Bor, zur Diffusion in das umgebende Halbleitermaterial ge
bracht. Nach dieser Diffusion können die jeweiligen Trenche
für Source, Drain und Body mit dotiertem polykristallinem Si
lizium aufgefüllt werden, um so Zuleitungen zu den einzelnen
Ebenen der Halbleiterschichten zu bilden. Diese Zuleitungen
können voneinander durch eine Isolierschicht aus beispiels
weise Siliziumdioxid getrennt werden. Gegebenenfalls ist es
auch möglich, das polykristalline Silizium noch mit einem
leitfähigen Material zu verstärken.
Nach der in der obigen Weise vorgenommenen Herstellung des
Sourcebereiches, des Drainbereiches und des p-leitenden Halb
leiterbereiches durch Diffusion aus den jeweiligen Trenchen
werden die Gate-Trenches eingebracht und mit einer Isolier
schicht aus beispielsweise Siliziumdioxid belegt. Sodann wer
den die Gate-Trenches mit n+-leitendem polykristallinem Sili
zium aufgefüllt.
Damit sind die n-leitenden Halbleiterschichten entlang der
Driftstrecke durch Sourcebereich und Drainbereich kontak
tiert, also über die jeweiligen Trenche für die Sourceelek
trode und die Gateelektrode angeschlossen. In ähnlicher Weise
sind die p-leitenden Halbleiterschichten der Driftstrecke
durch den p-leitenden Halbleiterbereich bzw. den Body-Trench
angeschlossen.
Durch die oben angegebene Lage von Sourcebereich und p-lei
tendem Halbleiterbereich wird erreicht, daß die Sourceberei
che durch den p-leitenden Halbleiterbereich unterbrochen sind
und eine Kanalzone entsteht, in der der Strom an der Trench
wand des Gate-Trenches entlang bei positiver Gate-Source-
Spannung fließen kann.
Der erfindungsgemäße laterale Hochvolt-Seitenwandtransistor
kann gegebenenfalls auch mit einer Feldplatte ausgerüstet
werden, die stetig oder stufenweise in Richtung von Source zu
Drain einen steigenden Abstand zu den Halbleiterschichten hat
und in einer Isolierschicht eingebettet ist, die beispiels
weise aus Siliziumdioxid oder Siliziumnitrid besteht.
Der Drainbereich ist zweckmäßigerweise im Abstand der Drift
strecke von dem Sourcebereich umschlossen. Dies gilt nicht
für eine Ausführung des lateralen Hochvolt-Seitenwandtran
sistors in der bereits erwähnten SOI-Technik. Hier sind Sour
cebereich und Drainbereich vorzugsweise parallel zueinander
angeordnet. Die Trenche sind dann bis zum Isolieroxid durch
den gesamten epitaktischen Bereich hindurch geätzt.
Bei Verwendung einer Feldplatte sollte in der Driftstrecke
die n-Dotierung überwiegen, so daß vorzugsweise zusätzlich zu
jeweiligen Paaren von Halbleiterschichten mit einander ab
wechselndem Leitungstyp noch eine weitere n-leitende Schicht
mit einer Flächendotierung im Bereich von 1012 cm-2 ohne zuge
hörige p-leitende Schicht vorhanden ist.
Obwohl oben davon ausgegangen wurde, daß der eine Leitungstyp
der n-Leitungstyp und der andere Leitungstyp der p-Leitungs
typ ist, können gegebenenfalls auch die umgekehrten Leitungs
typen vorgesehen werden.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung mit dem Ausgangsmate
rial zur Herstellung des erfindungsgemäßen
lateralen Hochvolt-Seitenwandtransistors,
Fig. 2 eine Schnittdarstellung des fertigen latera
len Hochvolt-Seitenwandtransistors, und
Fig. 3 einen Schnitt b-b durch Fig. 2, die ihrer
seits einen Schnitt a-a von Fig. 2 darstellt,
wobei Fig. 3 einen anderen Maßstab als Fig. 2
hat.
Obwohl die Fig. 1 und 2 Schnittdarstellungen zeigen, sind
hier zur besseren Übersichtlichkeit nicht alle geschnittenen
Flächen schraffiert dargestellt.
Fig. 1 zeigt ein p--leitendes Halbleitersubstrat 1 aus Sili
zium, auf dem eine niedrig dotierte epitaktische Zone 2 auf
gebracht ist. In diese epitaktische Zone 2 sind p-dotierte
Schichten 3 und n-dotierte Schichten 4 eingebracht, so daß im
vorliegenden Ausführungsbeispiel insgesamt drei Schichtpaare
5 vorliegen.
Außerdem ist auf der Oberfläche des p--leitenden Halbleiter
substrates 1 noch eine zusätzliche n-leitende Schicht 4 vor
handen.
Die einzelnen Schichten 3, 4 werden in bevorzugter Weise
durch mehrere epitaktische Abscheidungen und Ionenimplanta
tionen hergestellt. Dabei diffundiert der Dotierstoff aus den
implantierten Schichten 3, 4 auch in die Bereiche der angren
zenden niedrig dotierten Epizone 2, so daß insgesamt auf dem
p--dotierten Halbleitersubstrat 1 eine Schichtenfolge von
sich abwechselnden n-leitenden Schichten und p-leitenden
Schichten vorliegt, in welcher die n-Dotierung überwiegt, da
insgesamt zu den Schichtpaaren 5 noch die zusätzliche n-lei
tende Schicht auf der Oberfläche des p--leitenden Halbleiter
substrates 1 vorhanden ist.
Die Flächendichte der Dotierung in den n-leitenden Schichten
4 und in den p-leitenden Schichten 3 liegt unterhalb der
Durchbruchkonzentration, also bei etwa 1012 cm-2 für Silizium
(und bei 1013 cm-2 für Siliziumcarbid).
In das in Fig. 1 gezeigte Ausgangsmaterial werden sodann ein
Trench 6 für einen Drainbereich, Trenche 7 für Sourcebereiche
und Trenche 8 für Body-Bereiche eingebracht (vgl. insbesonde
re Fig. 3). Aus den Trenchwänden heraus werden sodann der
Drainbereich 9 und die Sourcebereiche 10 mit n-leitendem Do
tierstoff, beispielsweise Phosphor, eindiffundiert. Ebenso
wird aus den Body-Trenchen 8 p-leitender Dotierstoff eindif
fundiert, so daß p-leitende Halbleiterbereiche 11 entstehen.
Nach diesen Diffusionen des n-Dotierstoffes für den Drainbe
reich 9 bzw. die Sourcebereiche 10 und des p-leitenden Do
tierstoffes für die Halbleiterbereiche 11 erfolgt die Her
stellung des Gate-Trenches, dessen Wand mit Isolierstoff 12
aus beispielsweise Siliziumdioxid und/oder Siliziumnitrid be
legt wird.
Die Trenche 6, 7 und 8 für den Drainbereich 9 bzw. die Sour
cebereiche 10 bzw. den Halbleiterbereich 11 werden beispiels
weise mit dotiertem polykristallinem Silizium oder mit Metal
lisierungen 13 gefüllt, die den Drainbereich 9 an eine Drain
elektrode D und den Sourcebereich 10 an eine Sourceelektrode
S anschließen. Der Gate-Trench wird mit n+-leitendem polykri
stallinem Silizium 14 gefüllt, das ebenfalls an eine Metalli
sierung 13 für eine Gateelektrode G angeschlossen ist.
Damit sind die n-leitenden Schichten 4 in der Driftstrecke
durch die Sourceelektrode S über die Sourcebereiche 10 kon
taktiert, und die p-leitenden Schichten 3 sind über die Halb
leiterbereiche 11 bzw. deren in die Trenche 8 eingebrachten
Metallisierung (in den Figuren nicht gezeigt) kontaktiert.
Die Halbleiterbereiche 8 mit der p-Dotierung sind dabei zwi
schen den Sourcebereichen 10 so gestaltet, daß deren n-Dotie
rung im Gatebereich unterbrochen ist und eine Kanalzone ent
steht, in der Strom an der Trenchwand des Gate-Trenches ent
lang bei positiver Gate-Source-Spannung fließen kann.
Der erfindungsgemäße laterale Hochvolt-Seitenwandtransistor
kann noch mit einer Feldplatte 15 ausgerüstet werden, die so
angeordnet ist, daß deren Abstand von den Schichten 3, 4 bei
Annäherung an die Drainelektrode D immer größer wird. Diese
Feldplatte 15 ist in eine Isolierschicht 16 aus Siliziumdi
oxid eingebettet. Die Feldplatte 15 kann dabei in Richtung
auf Drain stetig (wie in Fig. 2 gezeigt) oder auch stufenwei
se ansteigen. Zweckmäßigerweise ist die Drainelektrode D von
Source umschlossen. Wird eine solche Feldplatte 15 vorgese
hen, sollte die n-Dotierung in der Driftstrecke überwiegen,
weshalb - wie eingangs erläutert wurde - eine zusätzliche n-
leitende Schicht 4 auf der Oberfläche des Halbleitersub
strates 1 in Ergänzung zu den Paaren 5 vorgesehen ist.
1
Halbleitersubstrat
2
Epizone
3
p-leitende Halbleiterschicht
4
n-leitende Halbleiterschicht
5
Schichtpaar
6
Drain-Trench
7
Source-Trenche
8
Body-Trenche
9
Drainbereich
10
Sourcebereich
11
Halbleiterbereich
12
Gate-Isolierschicht
13
Metallisierungen
14
n+
-leitendes polykristallines Silizium
15
Feldplatte
16
Isolierschicht
DDrain
GGate
SSource
DDrain
GGate
SSource
Claims (11)
1. Lateraler Hochvolt-Seitenwandtransistor, bei dem einander
abwechselnde Halbleiterschichten (4, 3) des einen und des
anderen Leitungstyps auf einem schwach dotierten Halblei
tersubstrat (1) des anderen Leitungstyps vorgesehen sind,
bei dem weiterhin ein Sourcebereich (10) des einen Lei
tungstyps und ein Drainbereich (9) des einen Leitungstyps
sich jeweils durch die Halbleiterschichten (4, 3) hin
durch bis zu dem Halbleitersubstrat (1) erstrecken, bei
dem eine Gateelektrode (G) aus einem mit einer Isolier
schicht (12) versehenen und leitendem Material (14) ge
füllten Gate-Trench sich ebenfalls durch die Halbleiter
schichten (4, 3) hindurch bis zum Halbleiterkörper (1)
erstreckt und angrenzend an den Sourcebereich (10) in
Richtung auf den Drainbereich (9) angeordnet ist, und bei
dem wenigstens auf einer Seite von Sourcebereich (10) und
Gate-Trench ein Halbleiterbereich (11) des anderen Lei
tungstyps vorgesehen ist, der sich bis zum Halbleiter
substrat (1) und unter den Sourcebereich (10) sowie teil
weise unter die Gate-Isolierschicht (12) erstreckt.
2. Lateraler Hochvolt-Seitenwandtransistor nach Anspruch 1,
dadurch gekennzeichnet,
daß der eine Typ der n-Leitungstyp und der andere Lei
tungstyp der p-Leitungstyp ist.
3. Lateraler Hochvolt-Seitenwandtransistor nach Anspruch 1
oder 2,
dadurch gekennzeichnet,
daß die Flächendotierung der Halbleiterschichten (4, 3)
kleiner als 1012 cm-2 ist.
4. Lateraler Hochvolt-Seitenwandtransistor nach einem der
Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß der Sourcebereich (10) und der Drainbereich (9) sowie
der Halbleiterbereich (11) des anderen Leitungstyps durch
Diffusion aus jeweiligen Trenchwänden erzeugt sind.
5. Lateraler Hochvolt-Seitenwandtransistor nach einem der
Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die Sourcebereiche (10) durch die Halbleiterbereiche
(11) des anderen Leitungstyps voneinander getrennt sind.
6. Lateraler Hochvolt-Seitenwandtransistor nach einem der
Ansprüche 1 bis 5,
gekennzeichnet durch
eine Feldplatte (15) mit in Richtung auf den Drainbereich
(9) steigendem Abstand von den Halbleiterschichten (4,
3).
7. Lateraler Hochvolt-Seitenwandtransistor nach den Ansprü
chen 2 und 6,
dadurch gekennzeichnet,
daß in den Halbleiterschichten (4, 3) die n-Dotierung
überwiegt.
8. Lateraler Hochvolt-Seitenwandtransistor nach einem der
Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß die Halbleiterschichten (4, 3) durch Epitaxie und Io
nenimplantation hergestellt sind.
9. Lateraler Hochvolt-Seitenwandtransistor nach einem der
Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß die Halbleiterschichten durch Wafer-Bonden mittels
einer oxidierten Silizium-Scheibe hergestellt sind.
10. Lateraler Hochvolt-Seitenwandtransistor nach Anspruch 8,
dadurch gekennzeichnet,
dadurch gekennzeichnet, daß der Drainbereich (9) von dem
Sourcebereich (10) umschlossen ist.
11. Lateraler Hochvolt-Seitenwandtransistor nach Anspruch 9,
dadurch gekennzeichnet,
daß der Drainbereich (9) und der Sourcebereich (10) im
wesentlichen parallel zueinander angeordnet sind.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19818300A DE19818300C1 (de) | 1998-04-23 | 1998-04-23 | Lateraler Hochvolt-Seitenwandtransistor |
PCT/DE1999/000703 WO1999056321A1 (de) | 1998-04-23 | 1999-03-15 | Lateraler hochvolt-seitenwandtransistor |
JP2000546398A JP2002513211A (ja) | 1998-04-23 | 1999-03-15 | 横形高電圧側壁トランジスタ |
EP99916792A EP1074052A1 (de) | 1998-04-23 | 1999-03-15 | Lateraler hochvolt-seitenwandtransistor |
US09/694,435 US6507071B1 (en) | 1998-04-23 | 2000-10-23 | Lateral high-voltage sidewall transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19818300A DE19818300C1 (de) | 1998-04-23 | 1998-04-23 | Lateraler Hochvolt-Seitenwandtransistor |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19818300C1 true DE19818300C1 (de) | 1999-07-22 |
Family
ID=7865648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19818300A Expired - Fee Related DE19818300C1 (de) | 1998-04-23 | 1998-04-23 | Lateraler Hochvolt-Seitenwandtransistor |
Country Status (5)
Country | Link |
---|---|
US (1) | US6507071B1 (de) |
EP (1) | EP1074052A1 (de) |
JP (1) | JP2002513211A (de) |
DE (1) | DE19818300C1 (de) |
WO (1) | WO1999056321A1 (de) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000035020A1 (de) * | 1998-12-07 | 2000-06-15 | Infineon Technologies Ag | Laterales hochvolt-halbleiterbaulement mit reduziertem spezifischem einschaltwiderstand |
EP1229591A1 (de) * | 1999-10-27 | 2002-08-07 | The Kansai Electric Power Co., Inc. | Halbleiteranordnung |
DE10325748A1 (de) * | 2003-06-06 | 2005-01-05 | Infineon Technologies Ag | Junction-Feldeffekttransistor |
DE102005003127B3 (de) * | 2005-01-21 | 2006-06-14 | Infineon Technologies Ag | Laterales Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zur Herstellung desselben |
DE102004052643B4 (de) * | 2004-10-29 | 2016-06-16 | Infineon Technologies Ag | Verfahren zur Herstellung eines lateralen Trenchtransistors |
US9660055B2 (en) | 2013-10-02 | 2017-05-23 | Infineon Technologies Austria Ag | Method of manufacturing a semiconductor device with lateral FET cells and field plates |
US9799762B2 (en) | 2012-12-03 | 2017-10-24 | Infineon Technologies Ag | Semiconductor device and method of manufacturing a semiconductor device |
US9893178B2 (en) | 2013-10-15 | 2018-02-13 | Infineon Technologies Ag | Semiconductor device having a channel separation trench |
US10355087B2 (en) | 2013-10-02 | 2019-07-16 | Infineon Technologies Ag | Semiconductor device including a transistor with a gate dielectric having a variable thickness |
DE102013113286B4 (de) | 2012-12-03 | 2023-04-06 | Infineon Technologies Ag | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
DE102016104317B4 (de) | 2015-04-14 | 2024-07-04 | Infineon Technologies Ag | Halbleitervorrichtung mit transistor einschliesslich eines bodykontaktteiles und herstellungsverfahren für die halbleitervorrichtung |
DE102013113343B4 (de) | 2012-12-03 | 2024-10-02 | Infineon Technologies Austria Ag | Halbleitervorrichtung, integrierte schaltung, verfahren zur herstellung einer halbleitervorrichtung |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4653704B2 (ja) * | 1999-05-21 | 2011-03-16 | 関西電力株式会社 | 半導体装置 |
DE10012610C2 (de) * | 2000-03-15 | 2003-06-18 | Infineon Technologies Ag | Vertikales Hochvolt-Halbleiterbauelement |
US6509220B2 (en) * | 2000-11-27 | 2003-01-21 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor |
US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
US7221011B2 (en) * | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
DE10231966A1 (de) * | 2002-07-15 | 2004-02-12 | Infineon Technologies Ag | Feldeffekttransistor, zugehörige Verwendung und zugehöriges Herstellungsverfahren |
US7126166B2 (en) * | 2004-03-11 | 2006-10-24 | Semiconductor Components Industries, L.L.C. | High voltage lateral FET structure with improved on resistance performance |
US7804150B2 (en) * | 2006-06-29 | 2010-09-28 | Fairchild Semiconductor Corporation | Lateral trench gate FET with direct source-drain current path |
WO2015008550A1 (ja) | 2013-07-19 | 2015-01-22 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
JP7528664B2 (ja) * | 2020-09-15 | 2024-08-06 | 住友電気工業株式会社 | 半導体装置 |
CN114639607B (zh) * | 2022-03-16 | 2023-05-26 | 江苏东海半导体股份有限公司 | Mos器件的形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4622569A (en) * | 1984-06-08 | 1986-11-11 | Eaton Corporation | Lateral bidirectional power FET with notched multi-channel stacking and with dual gate reference terminal means |
US5828101A (en) * | 1995-03-30 | 1998-10-27 | Kabushiki Kaisha Toshiba | Three-terminal semiconductor device and related semiconductor devices |
US6097063A (en) * | 1996-01-22 | 2000-08-01 | Fuji Electric Co., Ltd. | Semiconductor device having a plurality of parallel drift regions |
DE19604043C2 (de) * | 1996-02-05 | 2001-11-29 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
KR100200485B1 (ko) * | 1996-08-08 | 1999-06-15 | 윤종용 | 모스 트랜지스터 및 그 제조방법 |
-
1998
- 1998-04-23 DE DE19818300A patent/DE19818300C1/de not_active Expired - Fee Related
-
1999
- 1999-03-15 JP JP2000546398A patent/JP2002513211A/ja active Pending
- 1999-03-15 WO PCT/DE1999/000703 patent/WO1999056321A1/de not_active Application Discontinuation
- 1999-03-15 EP EP99916792A patent/EP1074052A1/de not_active Withdrawn
-
2000
- 2000-10-23 US US09/694,435 patent/US6507071B1/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000035020A1 (de) * | 1998-12-07 | 2000-06-15 | Infineon Technologies Ag | Laterales hochvolt-halbleiterbaulement mit reduziertem spezifischem einschaltwiderstand |
US7470960B1 (en) * | 1999-10-27 | 2008-12-30 | Kansai Electric Power Company, Inc | High-voltage power semiconductor device with body regions of alternating conductivity and decreasing thickness |
EP1858085A2 (de) * | 1999-10-27 | 2007-11-21 | The Kansai Electric Power Co., Inc. | Halbleiterbauelement |
EP1229591A1 (de) * | 1999-10-27 | 2002-08-07 | The Kansai Electric Power Co., Inc. | Halbleiteranordnung |
EP1229591A4 (de) * | 1999-10-27 | 2007-01-03 | Kansai Electric Power Co | Halbleiteranordnung |
EP1858085A3 (de) * | 1999-10-27 | 2008-01-23 | The Kansai Electric Power Co., Inc. | Halbleiterbauelement |
DE10325748B4 (de) * | 2003-06-06 | 2008-10-02 | Infineon Technologies Ag | Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone |
DE10325748A1 (de) * | 2003-06-06 | 2005-01-05 | Infineon Technologies Ag | Junction-Feldeffekttransistor |
DE102004052643B4 (de) * | 2004-10-29 | 2016-06-16 | Infineon Technologies Ag | Verfahren zur Herstellung eines lateralen Trenchtransistors |
DE102005003127B3 (de) * | 2005-01-21 | 2006-06-14 | Infineon Technologies Ag | Laterales Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zur Herstellung desselben |
US9799762B2 (en) | 2012-12-03 | 2017-10-24 | Infineon Technologies Ag | Semiconductor device and method of manufacturing a semiconductor device |
DE102013113284B4 (de) | 2012-12-03 | 2023-03-30 | Infineon Technologies Ag | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
DE102013113286B4 (de) | 2012-12-03 | 2023-04-06 | Infineon Technologies Ag | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
DE102013113343B4 (de) | 2012-12-03 | 2024-10-02 | Infineon Technologies Austria Ag | Halbleitervorrichtung, integrierte schaltung, verfahren zur herstellung einer halbleitervorrichtung |
US9660055B2 (en) | 2013-10-02 | 2017-05-23 | Infineon Technologies Austria Ag | Method of manufacturing a semiconductor device with lateral FET cells and field plates |
US10355087B2 (en) | 2013-10-02 | 2019-07-16 | Infineon Technologies Ag | Semiconductor device including a transistor with a gate dielectric having a variable thickness |
US9893178B2 (en) | 2013-10-15 | 2018-02-13 | Infineon Technologies Ag | Semiconductor device having a channel separation trench |
DE102016104317B4 (de) | 2015-04-14 | 2024-07-04 | Infineon Technologies Ag | Halbleitervorrichtung mit transistor einschliesslich eines bodykontaktteiles und herstellungsverfahren für die halbleitervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
EP1074052A1 (de) | 2001-02-07 |
JP2002513211A (ja) | 2002-05-08 |
WO1999056321A1 (de) | 1999-11-04 |
US6507071B1 (en) | 2003-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19818300C1 (de) | Lateraler Hochvolt-Seitenwandtransistor | |
DE112016003510B4 (de) | HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG | |
DE112016003509B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE10161129B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102013114842B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE19839970C2 (de) | Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung | |
DE102013022570B4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
DE10216633B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung | |
DE19848828C2 (de) | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit | |
DE19702102B4 (de) | Halbleitervorrichtung | |
EP1408554B1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE102005038998B4 (de) | Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung | |
DE10297177B4 (de) | Verfahren zur Herstellung eines Graben-FETs mit selbstausgerichteter Source und selbstausgerichtetem Kontakt | |
DE19949364B4 (de) | Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung | |
DE102008023474A1 (de) | Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung | |
DE112005001434B4 (de) | MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode | |
DE19535140A1 (de) | Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung | |
DE102005018378A1 (de) | Halbleitervorrichtung der Bauart mit dielektrischer Isolierung | |
DE112018003459T5 (de) | Halbleitervorrichtung und verfahren zum herstellen derselben | |
DE102011080351A1 (de) | Halbleitereinrichtung mit einer lateralen Diode | |
DE10026924A1 (de) | Kompensationsbauelement | |
DE10229146A1 (de) | Laterales Superjunction-Halbleiterbauteil | |
DE10234996B4 (de) | Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode | |
DE102007004320A1 (de) | Halbleiterbauelement mit vertikalen Strukturen von hohem Aspektverhältnis und Verfahren zur Herstellung einer kapazitiven Struktur in einem Halbleiterkörper | |
DE112017002379T5 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE Effective date: 20111107 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |