DE10325748B4 - Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone - Google Patents

Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone Download PDF

Info

Publication number
DE10325748B4
DE10325748B4 DE10325748A DE10325748A DE10325748B4 DE 10325748 B4 DE10325748 B4 DE 10325748B4 DE 10325748 A DE10325748 A DE 10325748A DE 10325748 A DE10325748 A DE 10325748A DE 10325748 B4 DE10325748 B4 DE 10325748B4
Authority
DE
Germany
Prior art keywords
jfet
conductivity type
zone
drift zone
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10325748A
Other languages
English (en)
Other versions
DE10325748A1 (de
Inventor
Armin Willmeroth
Jenö Tihanyi
Gerald Deboy
Ilia Zverev
Frank Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10325748A priority Critical patent/DE10325748B4/de
Publication of DE10325748A1 publication Critical patent/DE10325748A1/de
Application granted granted Critical
Publication of DE10325748B4 publication Critical patent/DE10325748B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

JFET mit einem Halbleiterkörper (1), in welchem eine Driftzone (3; 19) des einen Leitungstyps zwischen zwei Elektroden (S/D1, S/D2; S, D) ausgebildet ist, und mit einer Steuerelektrode (G, G1, G2), die von der Driftzone (3; 19) durch einen pn-Übergang elektrisch getrennt ist, wobei wenigstens ein an die Steuerelektrode (G) angrenzendes Gebiet (22; 4–7, 8, 9) des anderen Leitungstyps sich zusammen mit der Driftzone (3; 19) und im Wesentlichen parallel zu dieser im Halbleiterkörper (1) im Wesentlichen in einem Bereich zwischen den beiden Elektroden (S/D1, S/D2; S, D) erstreckt, in einer Kompensationsstruktur säulenförmig (vgl. 8, 9) gestaltet ist und hochdotierte Bereiche (4 bis 7) des anderen Leitungstyps aufweist, dadurch gekennzeichnet, dass die Driftzone (3, 19) mit einer schwächer als diese dotierten Feldstoppzone (10) des einen Leitungstyps versehen ist.

Description

  • Die Erfindung betrifft einen Sperrschicht-Feldeffekttransistor (JFET) nach dem Oberbegriff des Patentanspruches 1.
  • Aus der DE 19818 300 C1 ist ein lateraler Hochvolt-Seitenwandtransistor bekannt, bei dem einander abwechselnde Halbleiterschichten des einen und anderen Leitungstyps auf einem schwach dotierten Halbleitersubstrat des anderen Leitungstyps vorgesehen sind. Ein Sourcebereich des einen Leitungstyps und ein Drainbereich des einen Leitungstyps erstrecken sich jeweils durch die Halbleiterschichten hindurch bis zu dem Halbleitersubstrat. Gleiches gilt auch für ein Gate aus einem mit einer Gate-Isolierschicht versehenen und mit leitendem Material gefüllten Gate-Trench, der sich ebenfalls durch die Halbleiterschichten hindurch bis zu dem Halbleiterkörper erstreckt und angrenzend an den Sourcebereich in Richtung auf den Drainbereich zu angeordnet ist.
  • Weiterhin ist aus der DE 43 09 764 C2 ein lateraler Hochvolttransistor bekannt, bei dem die Drain-Driftzone aus einem n-leitenden Bereich besteht, in den ein oder mehrere p-leitende Gebiete eingebettet sind.
  • Aus der US 6,097,063 A ist die Ausbildung einer lateralen Driftzone aus einem Stapel von Schichten mit abwechselndem Leitungstyp bekannt, und die US 6,111,289 A beschreibt ein Halbleiterbauelement, bei dem ein Löcherstrom und ein Elektronenstrom antiparallel zueinander in einer jeweiligen Driftzone zwischen Source- und Drainzonen geführt sind.
  • In US 4,633,281 A ist ein Leistungs-JFET beschrieben, bei dem eine Steuerelektrode an p-leitende Gebiete angeschlossen ist, welche sich in einem Bereich zwischen zwei Elektroden in einem Halbleiterkörper parallel zu einer n-leitenden Driftzone erstrecken. In die Driftzone sind p-leitende Gebiete eingebaut, die zur "Feldformung" dienen und nicht zur Ladungskompensation vorgesehen sind.
  • Weiterhin beschreibt die US 5,581,100 A einen Trench-MOSFET, bei dem eine Isolierschicht um eine Gateelektrode vorgesehen ist, und in der US 2003/0057479 A1 ist ein MOSFET im Zusammenhang mit einem JFET beschrieben, wobei dem MOSFET in dessen Driftzone eine Kompensationsstruktur zugeordnet ist.
  • Aus der US 6,365,919 B1 ist ein SiC-JFET bekannt, in dessen Driftstrecke p- bzw. n-dotierte Schichten eingelagert sind. Die Gateelektrode befindet sich in einem Trench und ist von einer Isolierschicht umgeben.
  • In der US 2002/0027237 A1 ist ein MOSFET in Vertikalstruktur mit Kompensationsgebieten in einer Driftstrecke beschrieben und aus der US 6,313,482 B1 ein SiC-Leistungshalbleiterbauelement bekannt, bei dem Schottky-Kontakte und Ohmsche Kontakte auf Gebieten unterschiedlichen Leitungstyps vorgesehen sind. Als Anwendungen werden unter anderem JFETs erwähnt.
  • Schließlich ist aus der nachveröffentlichten DE 103 17 383 A1 mit älterem Zeitrang ein JFET mit einem Halbleiterkörper bekannt, in welchem eine Driftzone des einen Leitungstyps zwischen zwei Elektroden ausgebildet ist, und mit einer Steuerelektrode, die von der Driftzone 1 durch einen pn-Übergang elektrisch getrennt ist. Ein an die Steuerelektrode angrenzendes Gebiet des anderen Leitungstyps erstreckt sich zusammen mit der Driftzone und im Wesentlichen parallel zu dieser im Halbleiterkörper im Wesentlichen in einem Bereich zwischen den beiden Elektroden, wobei dieses angrenzende Gebiet des anderen Leitungstyps in einer Kompesationsstruktur säulenförmig gestaltet ist und hochdotierte Bereiche des anderen Leitungstyps aufweist.
  • Laterale Halbleiterbauelemente haben gegenüber vertikalen Halbleiterbauelementen den Vorteil, dass bei ihnen alle Anschlüsse bzw. Elektroden auf einer Oberflächenseite eines Halbleiterkörpers liegen. Außerdem kann bei günstigem Layout der Randbereich eingespart werden, so dass der gesamte Bereich des Halbleiterkörpers für den Stromfluss ausgenutzt werden kann und insoweit keine Totflächen die Chipkosten bei der Fertigung erhöhen.
  • JFETs lassen sich bekanntlich vielseitig einsetzen, wie beispielsweise als bidirektionale stromleitende und bidirektional sperrende Hochvoltschalter in Schaltnetzteilen.
  • Es ist Aufgabe der vorliegenden Erfindung, einen lateralen JFET anzugeben, der als bidirektionaler Hochvoltschalter verwendet werden kann.
  • Diese Aufgabe wird bei einem JFET der eingangs genannten Art erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • In der folgenden Beschreibung und beim erfindungsgemäßen JFET können die jeweils angegebenen Leitungstypen grundsätzlich auch umgekehrt sein. Das heißt, der p-Leitungstyp kann durch den n-Leitungstyp ersetzt werden und umgekehrt. Außerdem können als Halbleitermaterial für den Halbleiterkörper neben Silizium auch andere geeignete Materialmaterialien, wie beispielsweise Siliziumcarbid, Verbindungshalbleiter, wie insbesondere Galliumnitrid usw. eingesetzt werden.
  • Der erfindungsgemäße JFET zeichnet sich durch eine Lateralstruktur aus und weist beispielsweise eine durchgehende n-leitende Driftzone auf. Diese n-leitende Driftzone kann durch lateral angeordnete p-leitende Gebiete mit einem negativen Gatespannungspotential abgeschaltet werden.
  • Die Driftzone selbst kann als streifenförmiges Kompensationsgebiet mit n-leitenden Gebieten und p-leitenden Gebieten ausgelegt werden. Dabei sollte sichergestellt sein, dass bei Anlegung einer Spannung die Raumladungszone die einander gegenüberliegenden p-leitenden Gebiete der Steuerelektroden nicht erreicht, da sonst ein "Punch-Through" (PT; Durchbruch) auftritt.
  • Der erfindungsgemäße JFET wird vorzugsweise auf einem n-leitenden Halbleiterkörper aufgebaut. Der Einsatz eines p-leitenden Halbleiterkörpers ist weniger geeignet, da durch den Wechsel des jeweiligen Referenzpotentials bei Wechsel der Sperrrichtung kein hinreichend negatives Potential vorliegt.
  • Weiterhin zeichnet sich der erfindungsgemäße JFET dadurch aus, dass er mit einer lateralen Kompensationsstruktur versehen ist, bei welcher beispielsweise in einem n-leitenden Halbleiterkörper p-leitende Streifen in mehreren Schichten eingebracht sind, die jeweils an das Sourcepotential angeschlossen sind. Es findet dabei in jeder Ebene dieser Schichten eine Ladungskompensation zwischen dem p-Leitungstyp und dem n-Leitungstyp statt. Die Schichten können dabei beispielsweise durch maskierte Bor-Implantation und eine ganzflächige oder gegebenenfalls maskierte Phosphor- oder Arsen-Implantation für den p-Leitungstyp bzw. n-Leitungstyp eingebracht werden. Durch die Anordnung dieser mehreren Schichten mit p-Leitfähigkeit und n-Leitfähigkeit in einzelnen Streifen kann der Widerstandswert zwischen Source und Drain erheblich abgesenkt werden.
  • Der erfindungsgemäße JFET kann große Ausgangsspannungen in der Größenordnung von einigen 100 V liefern und ist zur Hochfrequenzverstärkung im Gigahertzbereich einsetzbar. Wird eine solche Verwendung gewünscht, dann sollte er mit einer Driftzone ausgestattet sein, die die Ladungsträger mit ihrer Grenzgeschwindigkeit durchlaufen können. Diese Grenzgeschwindigkeit und die Durchbruchfeldstärke sollen dabei hoch sein, um eine möglichst kurze Driftzone mit kleiner Laufzeit zu erreichen. In letzterem Fall sind geeignete Halbleitermaterialien für den Halbleiterkörper insbesondere Siliziumcarbid und Galliumnitrid.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 eine schematische Draufsicht auf ein erstes Beispiel eines JFETs, das für das Verständnis der Erfindung nützlich ist,
  • 2 einen Schnitt AA' durch den JFET von 1,
  • 3 eine Draufsicht auf ein erstes Ausführungsbeispiel der Erfindung,
  • 4 einen Schnitt A1A1' durch den JFET von 3,
  • 5 eine Draufsicht auf den JFET nach dem ersten Ausführungsbeispiel der Erfindung zur Erläuterung eines Randabschlusses,
  • 6 den Verlauf des elektrischen Feldes in einem reinen n-leitenden Gebiet der Driftzone längs eines Schnittes BB' im Beispiel des JFETs der 1 und 2,
  • 7 den Verlauf des elektrischen Feldes in der mit Kompensationsgebieten versehenen Driftzone längs einer Linie B1B1' bei dem JFET des ersten Ausführungsbeispiels nach 3 und 4,
  • 8 eine schematische Draufsicht auf einen lateralen Hochvolt-JFET nach einer ersten Variante eines zweiten Beispiels, das für das Verständnis der Erfindung nützlich ist,
  • 9 eine schematische Draufsicht auf einen lateralen Hochvolt-JFET nach einer zweiten Variante des zweiten Beispiels,
  • 10 einen Längsschnitt durch den JFET gemäß der ersten und zweiten Variante des zweiten Beispiels,
  • 11 eine schematische Schrägsicht des Hochvolt-JFETs nach der ersten Variante des zweiten Beispiels,
  • 12 einen schematischen Querschnitt durch den lateralen Hochvolt-JFET nach der ersten und zweiten Variante des zweiten Beispiels,
  • 13 einen schematischen Querschnitt durch den lateralen Hochvolt-JFET nach der ersten und zweiten Variante des zweiten Beispiels, wobei hier eine längere Diffusionszeit angewandt wurde,
  • 14 eine schematische Draufsicht auf einen lateralen Hochvolt-JFET nach einer dritten Variante des zweiten Beispiels,
  • 15 eine schematische Draufsicht auf einen lateralen Hochvolt-JFET nach einer vierten Variante des zweiten Beispiels,
  • 16 eine schematische perspektivische Darstellung auf einen Kaskaden-JFET nach einer ersten Variante eines dritten Beispiels, das für das Verständnis der Erfindung nützlich ist, und
  • 17 eine schematische Schnittdarstellung eines JFETs mit floatenden Schichten nach einer zweiten Variante des dritten Beispiels.
  • In den Figuren werden einander entsprechende Teile jeweils mit den gleichen Bezugszeichen versehen und nicht gesondert erläutert.
  • Die 1 und 2 zeigen eine erste unidirektionale Variante eines ersten Beispiels eines JFETs mit einem Halbleiterkörper 1 aus einem p–-leitenden Siliziumsubstrat 2' und einer darauf aufgebrachten n-leitenden epitaktischen Siliziumschicht 3, in welche sourceseitig p+-leitende Gebiete 4, 6 und drainseitig ein n+-leitendes Gebiet 27 eingebracht sind. Im Bereich zwischen den Gebieten 4 und 27 einerseits sowie zwischen den Gebieten 6 und 27 andererseits sind angrenzend an die Gebiete 4 und 6 und im Abstand vom Gebiet 27 p-leitende Gebiete 8 und 9 vorhanden.
  • Die Gebiete 4 und 6 sind mit Gateelektroden G versehen. Außerdem ist auf der Schicht 3 eine Sourceelektrode S angebracht, und eine Drainelektrode D ist auf dem Gebiet 27 vorgesehen. Der Bereich der Schicht 3 unmittelbar unterhalb der Elektrode S ist höher dotiert als die Schicht 3, das heißt, es liegt hier eine n+-Dotierung vor. Hierdurch wird die Kontaktgabe verbessert.
  • In der Driftzone (oder auch Driftstrecke genannt) in der n-leitenden Schicht 3 sorgen die Gebiete für eine Ladungsträger-Kompensation. Selbstverständlich sind auch andere Gestaltungen für die Gebiete 8, 9 als die in 1 gezeigte Form möglich. Das heißt, es können ein, zwei (wie dargestellt) oder auch mehr streifenförmige oder anders gestaltete Gebiete vorhanden sein. Diese Gebiete 8, 9 können durch eine n–-leitende Feldstoppzone 10 unterbrochen werden, wie dies in Draufsicht in 3 und in einem Schnitt A1A1' von 3 in 4 für eine bidirektionale Variante des ersten Ausführungsbeispiels der Erfindung gezeigt ist. Diese bidirektionale Variante weist Source/Drainelektroden S/D1, S/D2 und Gateelektroden G1, G2 auf. Die Gateelektroden G2 liegen dabei über p+-leitenden Gebieten 5, 7, die zu den Gebieten 4, 6 symmetrisch sind.
  • Bei einem JFET mit einer reinen, n-leitenden Driftzone, also bei einem JFET ohne die Gebiete 8, 9, und bei einem JFET mit den p-leitenden Gebieten 8, 9 in der n-leitenden Driftzone, muss sichergestellt werden, dass bei negativem Gatespannungspotential beispielsweise an den Gateelektroden G die Raumladungszone mit ihrem Rand 11 die gegenüberliegenden p+-leitenden Gebiete 5, 7 nicht erreicht, da sonst PT (PT = Punch Through bzw. Durchgriff) auftritt. Die Feldverteilung ist daher bei einer reinen n-leitenden Driftzone dreiecksförmig, wie dies in 6 gezeigt ist, in welcher der Verlauf des elektrischen Feldes E für die Strecke BB' zwischen dem p+-leitenden Gebiet 4 und dem n+-leitenden Gebiet 27 dargestellt ist. Damit liegt hier eine Feldverteilung wie bei einem NPT-IGBT ohne Feldstopp vor (NPT = Non-PT; IGBT = Bipolartransistor mit isoliertem Gate).
  • Ist eine Kompensationsstruktur vorhanden, das heißt liegen die Gebiete 8, 9 und die Feldstoppzone 10 vor, dann kann durch eine entsprechende Dotierung in den Gebieten 8, 9 sowie in der Schicht 3 zunächst für eine p-Lastigkeit, dann einen Ausgleich und schließlich eine n-Lastigkeit gesorgt werden, wie dies schematisch in 7 für einen Schnitt B1B1' in 4 gezeigt ist. Im Einzelnen sind in 7 ein p-lastiger Verlauf 12, ein neutraler Verlauf 13 und ein n-lastiger Verlauf 14 des elektrischen Feldes E für den Bereich zwischen der Source/Drain-Elektrode S/D1 in der Driftzone bis einschließlich der Feldstoppzone 10 dargestellt.
  • In einem konkreten Beispiel kann so auf einen p-lastigen Verlauf ein neutraler Verlauf und dann ein n-lastiger Verlauf folgen. Von Vorteil ist aber eine symmetrische Gestaltung der Gebiete 8, 9 bzw. der Schicht 3. Mit anderen Worten, längs des Stromflusses folgt beispielsweise auf eine p-lastige Zone (oder eine neutrale Zone) eine n-lastige Zone, an die sich wieder eine p-lastige Zone (oder eine neutrale Zone) anschließt. Hierbei muss das elektrische Feld bei maximaler Sperrspannung zuverlässig im n-lastigen Bereich auf Null reduziert werden, da ansonsten wiederum PT Auftritt.
  • Der erfindungsgemäße Lateral-JFET ist, wie aus der 4 zu ersehen ist, vorzugsweise auf dem n–-leitenden Substrat 2 aufgebaut. Der Einsatz eines p-leitenden Substrats ist für die bidirektionale Struktur weniger geeignet, wird aber für die unidirektionale Variante bevorzugt, wie dies bereits eingangs erläutert wurde.
  • Liegen die Elektroden S/D1 und G1 auf 0 V, während die Elektrode S/D2 auf positivem Potential ist und die Elektrode G2 mit der Elektrode S/D2 kurzgeschlossen ist, dann ist der JFET in Vorwärtsrichtung leitfähig. Wird die Elektrode G1 bezüglich der Elektrode S/D1 auf negative Spannung gelegt, dann sperrt der JFET in Vorwärtsrichtung. Wird die Elektrode G1 mit der Elektrode S/D1 kurzgeschlossen und werden beide Elektroden G1 und S/D1 auf positives Potential bezüglich der Elektrode S/D2 gelegt, so sperrt der JFET, wenn die Elektrode G2 in Bezug auf die Elektrode S/D2 auf negativem Potential ist; befindet sich dagegen die Elektrode G2 auf gleichem Potential wie die Elektrode S/D2, so leitet der JFET in Rückwärtsrichtung.
  • Bei dem erfindungsgemäßen JFET des ersten Ausführungsbeispiels der 3 und 4 können sich so alternierend die Elektroden S/D1 und G1, also die "linke Seite" und die Elektroden S/D2 und G2, also die "rechte Seite", auf positivem Potential befinden. Daher sollte dieser JFET mit einem Randabschluss umgeben sein, der in der Lage ist, symmetrisch in beide Richtungen zu sperren. Außerdem sollte der Randabschluss auch parallel zum Stromfluss in "Längsrichtung" des JFETs zwischen den Elektroden S/D1 und S/D2 Sperrspannung aufnehmen können. Ein solcher Randabschluss lässt sich beispielsweise durch eine quasi intrinsische Umgebung erreichen, in welcher in enger Abfolge alternierend p-leitende Bereiche 15 in einem n-leitenden Bereich 16 vorgesehen sind. Der Bereich 16 kann beispielsweise durch das Substrat 2 gebildet werden.
  • Der JFET des ersten Ausführungsbeispiels lässt sich beispielsweise durch mehrere übereinander geschichtete Ebenen, also beispielsweise die epitaktische Schicht 3 auf dem Substrat 2, aufbauen, um so die Chipfläche gut ausnutzen zu können. Auch sind mehr als zwei epitaktische Schichten oder gestaffelte Implantationsenergien denkbar, um die einzelnen Gebiete mit P-Lastigkeit und N-Lastigkeit herzustellen.
  • Die 8 bis 15 zeigen ein zweites Beispiel eines lateralen Hochvolt-JFET in vier verschiedenen Varianten.
  • Zwischen einer n+-leitenden Sourcezone 17 und einer n+-leitenden Drainzone 18 befindet sich ein n-leitendes Gebiet 19 als Driftzone, in das, angrenzend an gegebenenfalls von einer Gateisolierschicht 20 (vgl. 10 und 11) umgebenen Gateelektroden 21 aus polykristallinem Silizium p-leitende Kompensationsgebiete 22 eingebracht sind. Die Gateisolierschicht 20 (Gateoxid) kann also weggelassen werden, wie dies in den 8 und 9 gezeigt ist und in 10 angedeutet ist. Es liegt dann eine bipolar steuernde Elektrode in Form der Gateelektrode 21 vor. Diese steuert beim Einschalten einen kapazitiven Verschiebestrom. Der JFET ist damit bipolar gesteuert.
  • Die Kompensationsgebiete 22 können in ihrer Ausdehnung von der Sourcezone 17 zur Drainzone 18 stufenförmig abnehmen, wie dies in einer ersten Variante in 8 gezeigt ist, oder aber auch eine kontinuierlich abnehmende Breite haben, wie dies für eine zweite Variante aus der 9 hervorgeht. In beiden Varianten ist die Schichtdicke dieser Kompensationsgebiete 22 entsprechend dem Schnittbild von 10 ungefähr gleich. 10 zeigt zusätzlich noch ein p-leitendes Siliziumsubstrat 23, das sich vorzugsweise auf Sourcepotential befindet, und eine Isolierschicht 24, die sich oberhalb der Driftzone bzw. des n-leitenden Gebietes 19 erstreckt. Die Gateelektrode 21 ist in einen Trench 25 eingebracht. Für die Isolierschicht 20 (falls vorhanden) und die Isolierschicht 24 können Siliziumdioxid und/oder Siliziumnitrid oder ein sonstiges geeignetes Isoliermaterial verwendet werden.
  • 11 zeigt in einer perspektivischen Schrägdarstellung die erste Variante des lateralen Hochvolt-JFETs nach diesem zweiten Beispiel. Die Isolierschicht 20 kann bei bipolarer Steuerung weggelassen werden.
  • Wie nun aus den 12 und 13 hervorgeht, in denen jeweils ein Querschnitt durch den JFET nach dem zweiten Beispiel gezeigt ist, können die einzelnen Kompensationsgebiete 22 in den verschiedenen Ebenen getrennt voneinander sein oder aber auch bei längerer Diffusionszeit zusammenhängen, so dass säulenförmige Gebiete 22' entstehen.
  • Der JFET nach diesem zweiten Beispiel lässt sich beispielsweise durch Abscheidung von undotierten epitaktischen Schichten auf dem p-leitenden Substrat 23 und maskierter Bor-Implantation sowie ganzflächiger oder maskierter Phosphor- oder Arsen-Implantation für die Gebiete 19, 22 erzeugen, wobei die Implantationen entsprechend der Anzahl der Ebenen n-mal wiederholt werden. Es können sich dann die üblichen Transistorprozessschritte, wie Dickoxidabscheidung, Trenchätzung, Gateoxidabscheidung, Abscheidung von polykristallinem Silizium usw. anschließen.
  • Bei dem JFET dieses zweiten Beispiels findet eine Ladungskompensation in jeder Ebene statt, so dass bei Anordnung mehrerer Schichten übereinander eine erhebliche Absenkung des elektrischen Widerstandswertes erreicht wird. Bei diesem Beispiel fließt ein Elektronenstrom, falls die mit der Isolierschicht 20 versehene Gateelektrode 21 auf ein positives Potential geschaltet ist, wegen der Akkumulation der Elektronen an Wänden des Trenches 25 auch in die Tiefe. Auf der Seite der Drainzone 18 kann dies beispielsweise durch eine tiefgreifende Erstreckung dieser Zone oder auch eine (nicht gezeigte) n-dotierte polykristalline Siliziumfüllung erreicht werden.
  • Durch die Ausbildung des Gateanschlusses als ein MOS-Gate mit der durch die Gate-Isolierschicht 20 umgebenen Gateelektrode 21 aus polykristallinem Silizium ergibt sich der Nachteil, dass die Kompensationsgebiete 22 floaten. Werden aber diese Kompensationsgebiete 22 so weit ausdiffundiert, dass sie vertikal zusammenhängende "Wände" bilden, also die Kompensationsgebiete 22' entstehen (vgl. 13), so können diese Gebiete 22' an das p-leitende Siliziumsubstrat 23 angeschlossen und beim Einschalten des JFETs über den Sourceanschluss an der Sourcezone 17 entladen werden. Die Variante von 13 stellt also eine besonders vorteilhafte Realisierungsmöglichkeit für das zweite Beispiel des JFETs dar.
  • Die Isolierschicht 20 wird insbesondere dann vorgesehen, wenn die Kompensationsgebiete 22 nicht floaten.
  • Hängen die Kompensationsgebiete 22 vertikal nicht zusammen, wie dies in der Variante von 12 gezeigt ist, so hat dies aber den Vorteil, dass dann ein Anschluss zwischen der Sourcezone 17 und der Driftzone auch in den Ebenen zwischen den Kompensationsgebieten 22 erfolgen kann. In diesem Fall können die Gate-Trenche 25 deutlich größer sein als die Breite der Kompensationsgebiete 22, Wie dies in einer dritten Variante des zweiten Beispiels in 14 gezeigt ist. Auch bei sehr schmalen Kompensationsgebieten 22 brauchen hier die Trenche 25 nicht zu schmal zu werden.
  • Werden die Trenche 25 sehr schmal ausgeführt, dann kann ein Anschluss der Kompensationsgebiete 22 über die schmale Lücke zwischen den Trenches 25 erfolgen, so dass die Kompensationsgebiete 22 an die Sourcezone 17 angrenzen, wie dies in einer vierten Variante des zweiten Beispiels in 15 gezeigt ist. Der n-leitende Kanal, der sich dann entlang dieser Lücken ausbilden kann, erhöht die Kanalweite und ist so von besonderem Vorteil.
  • Der JFET des zweiten Beispiels sollte so ausgeführt sein, dass sein Drainanschluss innenliegend ist und vollständig vom aktiven Transistorgebiet umgeben wird. Der Sourceanschluss liegt dann außen und befindet sich auf gleichem Potential wie die Sägekante und die Rückseite des Chips.
  • Die 16 und 17 zeigen noch zwei verschiedene Varianten eines dritten Beispiels des JFETs. Bei diesem dritten Beispiel, das einen Kaskaden-JFET zeigt, ist auf einem semiisolierenden Halbleiterkörper 1 aus beispielsweise Siliziumcarbid (SiC) der JFET mit einer n+-leitenden Sourcezone 17, einem n-leitenden Gebiet 19 und einer n+-leitenden Drainzone 18 vorgesehen. Die Sourcezone 17 ist an eine Sourceelektrode S angeschlossen, die vorzugsweise auf Erdpotential liegen kann. An der Drainzone 18 befindet sich eine Drainelektrode D. In das n-leitende Gebiet 19 sind p-leitende Kompensationsgebiete 22 in verschiedenen Ebenen eingebettet. Diese p-leitenden Gebiete 22 sind über Trenches 25 miteinander verbunden, die mit p+-leitendem Halbleitermaterial gefüllt sind. Die Trenche 25 können zusätzlich zu diesem p+-leitendem Halbleitermaterial auch noch eine "Metallseele" haben.
  • Eine Gateelektrode G ist ebenfalls an p-leitende Gategebiete 26 angeschlossen, die wie die Kompensationsgebiete 22 über mit leitendem Halbleitermaterial gefüllte Trenches 25 miteinander verbunden sind. Das Halbleitermaterial der Trenches 25 ist das gleiche wie das Halbleitermaterial des Gebietes 19, also insbesondere Siliziumcarbid.
  • Die Sourcezone 17 und die Drainzone 18 werden vorzugsweise als Trenches hergestellt und mit n+-dotiertem Halbleitermaterial, also insbesondere Siliziumcarbid, gefüllt.
  • An der Gateelektrode G liegt vorzugsweise eine negative Gatespannung.
  • Schließlich kann noch ein Hilfsgate HG vorgesehen werden, das auf Erdpotential (0 V) liegt und mit den Kompensationsgebieten 22 über die Trenches 25 verbunden ist. Der Abstand zwischen den Gebieten 26 des Hilfsgates HG und den Kompensationsgebieten legt die Größe von PT fest.
  • 17 zeigt eine weitere Variante des dritten Beispiels, bei der floatende p-leitende Kompensationsgebiete 22 in die n–-leitende Driftzone 19 eingebettet sind, welche zusätzlich noch n-leitende Schichten 27' aufweist. Die Kompensationsgebiete 22 sind hier also nicht an das Hilfsgate HG angeschlossen.
  • Die Schichten der Gebiete 22 und 27' können beispielsweise durch Ionenimplantation erzeugt werden. Die Gesamtmenge der n-Dotierungen und p-Dotierungen in den Gebieten 19, 22 und 27' sollten ungefähr gleich sein.
  • Anstelle von Siliziumcarbid kann gegebenenfalls auch Galliumnitrid als Halbleitermaterial gewählt werden.
  • Es sei darauf hingewiesen, dass einzelne Merkmale der obigen Beispiele und deren Varianten in beliebiger Weise miteinander kombiniert werden können. So kann beispielsweise das Halbleitermaterial des dritten Beispiels, also Siliziumcarbid oder Galliumnitrid, ohne weiteres auch beim ersten oder zweiten Beispiel und beim ersten Ausführungsbeispiel verwendet werden.

Claims (11)

  1. JFET mit einem Halbleiterkörper (1), in welchem eine Driftzone (3; 19) des einen Leitungstyps zwischen zwei Elektroden (S/D1, S/D2; S, D) ausgebildet ist, und mit einer Steuerelektrode (G, G1, G2), die von der Driftzone (3; 19) durch einen pn-Übergang elektrisch getrennt ist, wobei wenigstens ein an die Steuerelektrode (G) angrenzendes Gebiet (22; 4–7, 8, 9) des anderen Leitungstyps sich zusammen mit der Driftzone (3; 19) und im Wesentlichen parallel zu dieser im Halbleiterkörper (1) im Wesentlichen in einem Bereich zwischen den beiden Elektroden (S/D1, S/D2; S, D) erstreckt, in einer Kompensationsstruktur säulenförmig (vgl. 8, 9) gestaltet ist und hochdotierte Bereiche (4 bis 7) des anderen Leitungstyps aufweist, dadurch gekennzeichnet, dass die Driftzone (3, 19) mit einer schwächer als diese dotierten Feldstoppzone (10) des einen Leitungstyps versehen ist.
  2. JFET nach Anspruch 1, dadurch gekennzeichnet, dass der JFET in Lateralstruktur aufgebaut ist und sich das wenigstens eine Gebiet (22; 4–7) des anderen Leitungstyps im Wesentlichen lateral im Halbleiterkörper (1) erstreckt.
  3. JFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Driftzone (3, 19) auf einem schwach dotierten Halbleitersubstrat (2, 2') des einen (2) oder anderen (2') Leitungstyps angeordnet ist.
  4. JFET nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen Randabschluss aus alternierend angeordneten Bereichen (15, 16) des einen und des anderen Leitungstyps.
  5. JFET nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Driftzone (3) symmetrisch aufgebaut ist.
  6. JFET nach Anspruch 5, dadurch gekennzeichnet, dass in der Driftzone (3) n-lastige und p-lastige und/oder neutrale Bereiche vorhanden sind.
  7. JFET nach Anspruch 6, dadurch gekennzeichnet, dass die Gebiete (22) des anderen Leitungstyps in mehreren Ebenen angeordnet sind.
  8. JFET nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das wenigstens eine Gebiet (22) des anderen Leitungstyps an Sourcepotential angeschlossen ist.
  9. JFET nach Anspruch 8, dadurch gekennzeichnet, dass das wenigstens eine Gebiet (22) des anderen Leitungstyps an eine Sourcezone (17) angrenzt.
  10. JFET nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Gebiete (22) des anderen Leitungstyps über Trenchfüllungen miteinander verbunden sind.
  11. JFET nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der Halbleiterkörper (1) aus Siliziumcarbid oder Galliumnitrid besteht.
DE10325748A 2003-06-06 2003-06-06 Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone Expired - Fee Related DE10325748B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10325748A DE10325748B4 (de) 2003-06-06 2003-06-06 Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10325748A DE10325748B4 (de) 2003-06-06 2003-06-06 Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone

Publications (2)

Publication Number Publication Date
DE10325748A1 DE10325748A1 (de) 2005-01-05
DE10325748B4 true DE10325748B4 (de) 2008-10-02

Family

ID=33494867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10325748A Expired - Fee Related DE10325748B4 (de) 2003-06-06 2003-06-06 Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone

Country Status (1)

Country Link
DE (1) DE10325748B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860136B2 (en) 2012-12-03 2014-10-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
JP7074320B2 (ja) * 2017-11-16 2022-05-24 国立大学法人京都大学 ＳｉＣ接合型電界効果トランジスタ及びＳｉＣ相補型接合型電界効果トランジスタ
US11837658B1 (en) * 2022-06-21 2023-12-05 K. Eklund Innovation Semiconductor device comprising a lateral super junction field effect transistor

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633281A (en) * 1984-06-08 1986-12-30 Eaton Corporation Dual stack power JFET with buried field shaping depletion regions
US5581100A (en) * 1994-08-30 1996-12-03 International Rectifier Corporation Trench depletion MOSFET
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
DE19818300C1 (de) * 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
JP2000150912A (ja) * 1998-11-05 2000-05-30 Hitachi Ltd 静電誘導トランジスタ
US6097063A (en) * 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
US6111289A (en) * 1999-02-05 2000-08-29 Fuji Electric Company Ltd. Semiconductor device
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US20020027237A1 (en) * 2000-09-05 2002-03-07 Fuji Electric Co., Ltd.. Semiconductor device
US6365919B1 (en) * 1998-09-02 2002-04-02 Infineon Technologies Ag Silicon carbide junction field effect transistor
US20030057479A1 (en) * 2000-03-15 2003-03-27 Dirk Ahlers Vertical high-voltage semiconductor component
DE10317383A1 (de) * 2003-04-15 2004-11-11 Infineon Technologies Ag Junction-Feldeffekttransistor
EP1487024A1 (de) * 2002-03-15 2004-12-15 Sumitomo Electric Industries, Ltd. Lateral-sperrschichtsfeldeffekttransistor und verfahren zu seiner herstellung

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633281A (en) * 1984-06-08 1986-12-30 Eaton Corporation Dual stack power JFET with buried field shaping depletion regions
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5581100A (en) * 1994-08-30 1996-12-03 International Rectifier Corporation Trench depletion MOSFET
US6097063A (en) * 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
DE19818300C1 (de) * 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
US6365919B1 (en) * 1998-09-02 2002-04-02 Infineon Technologies Ag Silicon carbide junction field effect transistor
JP2000150912A (ja) * 1998-11-05 2000-05-30 Hitachi Ltd 静電誘導トランジスタ
US6111289A (en) * 1999-02-05 2000-08-29 Fuji Electric Company Ltd. Semiconductor device
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US20030057479A1 (en) * 2000-03-15 2003-03-27 Dirk Ahlers Vertical high-voltage semiconductor component
US20020027237A1 (en) * 2000-09-05 2002-03-07 Fuji Electric Co., Ltd.. Semiconductor device
EP1487024A1 (de) * 2002-03-15 2004-12-15 Sumitomo Electric Industries, Ltd. Lateral-sperrschichtsfeldeffekttransistor und verfahren zu seiner herstellung
DE10317383A1 (de) * 2003-04-15 2004-11-11 Infineon Technologies Ag Junction-Feldeffekttransistor

Also Published As

Publication number Publication date
DE10325748A1 (de) 2005-01-05

Similar Documents

Publication Publication Date Title
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102012204420B4 (de) Halbleitervorrichtung
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102005059534B4 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102004029435B4 (de) Feldplattentrenchtransistor
EP0939446A1 (de) Durch Feldeffekt steuerbares Leistungshalbleiterbauelement
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE19702102A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE10303335A1 (de) Halbleiterbauteil
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
EP0913000A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102004054286A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
WO2021037637A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
EP1245050A1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement
DE10325748B4 (de) Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone
DE102007044209A1 (de) Kompensationsbauelement mit versetzt angeordneten Kompensationszonen
DE102018103836B4 (de) Siliziumcarbid-Halbleiterbauelement und Verfahren zur Herstellung eines Siliziumcarbid-Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee