DE112014000679T5 - Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung - Google Patents

Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE112014000679T5
DE112014000679T5 DE112014000679.3T DE112014000679T DE112014000679T5 DE 112014000679 T5 DE112014000679 T5 DE 112014000679T5 DE 112014000679 T DE112014000679 T DE 112014000679T DE 112014000679 T5 DE112014000679 T5 DE 112014000679T5
Authority
DE
Germany
Prior art keywords
trench
silicon carbide
conductivity type
base region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014000679.3T
Other languages
English (en)
Other versions
DE112014000679B4 (de
Inventor
Yasuhiro Kagawa
Rina Tanaka
Yutaka Fukui
Naruhisa Miura
Yuji Abe
Masayuki Imaizumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014000679T5 publication Critical patent/DE112014000679T5/de
Application granted granted Critical
Publication of DE112014000679B4 publication Critical patent/DE112014000679B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Isolierschichtsiliciumcarbidhalbleiterbauteil bereitzustellen, das in der Lage ist, ein elektrisches Feld einer Gate-Isolierbeschichtung abzubauen und eine Zunahme bei einem Einschaltwiderstand zu unterbinden, und ein Verfahren zu dessen Herstellung bereitzustellen. Das Isolierschichtsiliciumcarbidhalbleiterbauteil weist auf: eine Driftschicht 2a eines ersten Leitfähigkeitstyps auf einem Siliciumcarbidsubstrat 1 eines 4H-Typs mit einer {0001}-Ebene als Hauptfläche, die einen Versatzwinkel von mehr als 0° hat; eine erste Basiszone 3 eines zweiten Leitfähigkeitstyps auf einer Flächenseite der Driftschicht 2a; eine Source-Zone des ersten Leitfähigkeitstyps; einen Graben 5; eine Gate-Isolierbeschichtung 6 auf der Grabenseitenwand; eine Diffusionsschutzschicht 13 des zweiten Leitfähigkeitstyps, die in der Driftschicht 2a vorgesehen und dabei in Kontakt mit einem Boden des Grabens 5 ist; und eine zweite Basiszone 14 des zweiten Leitfähigkeitstyps in Kontakt mit zumindest einem einer Fläche der mehreren Flächen der Grabenseitenwand, um die erste Diffusionsschicht 13 und die erste Basiszone 3 zu verbinden. Bei der Grabenseitenwandfläche, die in Kontakt mit der zweiten Basiszone 14 ist, handelt es sich um eine Fläche mit einem Grabenversatzwinkel von mehr als 0° in einer <0001>-Richtung in Bezug auf eine zur <0001>-Richtung parallele Ebene.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Isolierschichtsiliciumcarbidhalbleiterbauteil mit einer Graben-Gate-Struktur.
  • Stand der Technik
  • Auf dem Leistungselektronikgebiet werden Halbleiterbauteile wie etwa Isolierschichtbipolartransistoren (IGBTs) und Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs) weit verbreitet als Schaltelemente verwendet, die eine Energiezufuhr zu Lasten wie etwa Motoren steuern. Isolierschichthalbleiterbauteile zur Leistungsregelung umfassen Graben-MOSFETs, in denen Gate-Elektroden in Halbleiterschichten eingebettet sind.
  • Beim herkömmlichen Graben-MOSFET wird beim Anlegen einer hohen Spannung auch ein elektrisches Feld an eine Siliciumoxidschicht angelegt, bei dem es sich um eine Gate-Isolierbeschichtung handelt. Hier wird an die Siliciumoxidschicht, die in einem Graben entlang einer Grabenform ausgebildet wird, das höchste elektrische Feld an die Siliciumoxidschicht auf einem Boden des Grabens angelegt, in dem eine Gate-Elektrode eingebettet ist. Um das elektrische Feld abzubauen, das an die Siliciumoxidschicht am Boden des Grabens angelegt wird, wurde ein Verfahren entwickelt, um eine Diffusionsschutzschicht eines p-Typs in einer Driftschicht eines n-Typs in Kontakt mit dem Boden des Grabens auszubilden (siehe z.B. Patentschrift 1).
  • Hier ist die Diffusionsschutzschicht des p-Typs elektrisch an eine erste Basiszone des p-Typs angeschlossen, in der eine Kanalzone mit einer zweiten Basiszone des p-Typs ausgebildet ist, die in Kontakt mit einer Grabenseitenwand steht und in der Driftschicht des n-Typs ausgebildet ist, wodurch ein Potential festgelegt wird. Eine Grabenseitenwandfläche, auf der die zweite Basiszone ausgebildet ist, befindet sich in einer Zone des p-Typs, so dass MOS-Charakteristika schlechter werden. Mit anderen Worten funktioniert die Grabenseitenwandfläche, auf der die zweite Basiszone ausgebildet ist, kaum als Kanal, wodurch eine Dichte des Kanals im Graben-MOSFET reduziert und ein Einschaltwiderstand des Graben-MOSFETs erhöht wird.
  • Dokument aus dem Stand der Technik
  • Patentdokument
    • Patentschrift 1: japanische Patentanmeldung mit der Offenlegungsnummer 2004-311716
  • Zusammenfassung der Erfindung
  • Probleme, die durch die Erfindung gelöst werden sollen
  • Ein Graben-MOSFET, der Siliciumcarbid, nämlich SiC enthält, ist von der Qualität her einer MOS-Grenzfläche zu einem Graben-MOSFET, der Silicium enthält, unterlegen, so dass der Kanalwiderstand stark für den Einschaltwiderstand verantwortlich ist. Somit hat der Graben-MOSFET, der Siliciumcarbid enthält, insofern ein Problem, als die von der Abnahme der Dichte des Kanals herrührende Zunahme des Einschaltwiderstands im Vergleich mit Silicium extrem größer ist. Deshalb ist es wünschenswert, die Zunahme des Einschaltwiderstands möglichst zu verhindern, wenn die zweite Basiszone in dem Siliciumcarbid enthaltenden Graben-MOSFET ausgebildet wird.
  • Die vorliegende Erfindung wurde angesichts der oben erwähnten Probleme gemacht, und eine Aufgabe von ihr besteht darin, ein Isolierschichtsiliciumcarbidhalbleiterbauteil bereitzustellen, das in der Lage ist, ein elektrisches Feld, das beim Anlegen einer hohen Spannung an eine Gate-Isolierbeschichtung angelegt wird, abzubauen und eine Zunahme beim Einschaltwiderstand zu unterbinden, und ein Verfahren zu dessen Herstellung bereitzustellen.
  • Mittel zum Lösen der Probleme
  • Ein Isolierschichtsiliciumcarbidhalbleiterbauteil nach der vorliegenden Erfindung umfasst eine Diffusionsschutzschicht in Kontakt mit einem Boden eines Grabens und eine zweite Basiszone, welche die Diffusionsschutzschicht und eine erste Basiszone verbindet. Die zweite Basiszone ist in Kontakt mit einer Grabenseitenwandfläche ausgebildet, die einen Grabenversatzwinkel von mehr als 0° in einer <0001>-Richtung in Bezug auf eine zur <0001>-Richtung parallele Ebene hat.
  • Wirkungen der Erfindung
  • Beim Isolierschichtsiliciumcarbidhalbleiterbauteil in der vorliegenden Erfindung ist die Diffusionsschutzschicht am Boden des Grabens vorgesehen, was ein elektrisches Feld einer Gate-Isolierbeschichtung am Boden des Grabens abbauen kann, und die zweite Basiszone zum Festlegen eines Potentials der Diffusionsschutzschicht ist auf der Grabenseitenwandfläche ausgebildet, die MOS-Charakteristika hat, die denjenigen der zur <0001>-Richtung parallelen Ebene unterlegen sind, und die den Grabenversatzwinkel von mehr als 0° in der <0001>-Richtung in Bezug auf die zur <0001>-Richtung parallele Ebene unter Grabenseitenwandflächen hat, was einen Anstieg des Einschaltwiderstands unterbinden kann.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Draufsicht, die einen Teil eines Graben-MOSFET nach einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 2 ist eine Querschnittsansicht des Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung.
  • 3 ist ein schematisches Schaubild, das Verhältnisse von Winkeln zwischen einer Hauptfläche eines Siliciumcarbidsubstrats und einer Grabenseitenwand im Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 4 ist eine Querschnittsansicht, um ein Verfahren zum Herstellen des Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung bis zur Ausbildung einer Source-Zone zu beschreiben.
  • 5 ist eine Querschnittsansicht, um das Verfahren zum Herstellen des Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung bis zur Ausbildung einer zweiten Basiszone zu beschreiben.
  • 6 ist eine Draufsicht, um das Verfahren zum Herstellen des Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung zu beschreiben.
  • 7 ist eine Querschnittsansicht, um die Ausbildung einer Ätzmaske für den Graben im Verfahren zum Herstellen des Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung zu beschreiben.
  • 8 ist eine Querschnittsansicht, um das Verfahren zum Herstellen des Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung bis zur Ausbildung der Ätzmaske für den Graben zu beschreiben.
  • 9 ist eine Querschnittsansicht, um das Verfahren zum Herstellen des Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung bis zur Ausbildung des Grabens zu beschreiben.
  • 10 ist eine Querschnittsansicht, um das Verfahren zum Herstellen des Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung bis zur Ausbildung einer Diffusionsschutzschicht zu beschreiben.
  • 11 ist eine Querschnittsansicht, um das Verfahren zum Herstellen des Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung bis zur Ausbildung einer Gate-Isolierbeschichtung zu beschreiben.
  • 12 ist eine Querschnittsansicht, um das Verfahren zum Herstellen des Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung bis zur Ausbildung einer Kontaktöffnung zu beschreiben.
  • 13 ist eine Querschnittsansicht, um das Verfahren zum Herstellen des Graben-MOSFET nach der ersten Ausführungsform der vorliegenden Erfindung bis zur Ausbildung zur Fertigstellung zu beschreiben.
  • 14 ist ein schematisches Schaubild, das Verhältnisse von Winkeln zwischen einer Hauptfläche eines Siliciumcarbidsubstrats und einer Grabenseitenwand eines Graben-MOSFET nach einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 15 ist eine Draufsicht, die einen Teil eines Graben-MOSFET nach einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • 16 ist eine Querschnittsansicht, um einen Weg, durch den Elektronen in einem Einschaltzustand des Graben-MOSFET nach der dritten Ausführungsform der vorliegenden Erfindung fließen, zu beschreiben.
  • 17 ist eine Querschnittsansicht, um die Ausbildung einer Diffusionsschutzschicht in einem Verfahren zum Herstellen eines Graben-MOSFET nach einer vierten Ausführungsform der vorliegenden Erfindung zu beschreiben.
  • 18 ist eine Querschnittsansicht, um die Ausbildung einer zweiten Basiszone in dem Verfahren zum Herstellen des Graben-MOSFET nach der vierten Ausführungsform der vorliegenden Erfindung zu beschreiben.
  • 19 ist eine Querschnittsansicht, um die Ausbildung einer zweiten Basiszone in einem Verfahren zum Herstellen eines Graben-MOSFET nach einer fünften Ausführungsform der vorliegenden Erfindung zu beschreiben.
  • 20 ist eine Querschnittsansicht, um einen Weg, durch den Elektronen in einem Einschaltzustand des Graben-MOSFET nach der fünften Ausführungsform der vorliegenden Erfindung fließen, zu beschreiben.
  • 21 ist eine Draufsicht, die einen Teil eines Graben-MOSFET nach einer sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • 22 ist eine Querschnittsansicht, die den Graben-MOSFET nach der sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • 23 zeigt Kennlinien eines Drain-Stroms in Bezug auf eine Gate-Spannung, um Wirkungen des Graben-MOSFET nach der sechsten Ausführungsform der vorliegenden Erfindung zu beschreiben.
  • Beschreibung der Ausführungsformen
  • Erste Ausführungsform
  • Zuerst wird ein Aufbau eines Isolierschichtsiliciumcarbidhalbleiterbauteils in einer ersten Ausführungsform der vorliegenden Erfindung beschrieben. 1 ist eine Draufsicht, die einen Teil des Graben-MOSFET nach der ersten Ausführungsform zeigt. In 1 sind eine Source-Elektrode, eine Zwischenschichtisolierbeschichtung und eine Kontaktöffnung, die obere Abschnitte von Zellen abdecken, weggelassen, um einen Aufbau der Zellen das Graben-MOSFET leicht sichtbar zu machen. 2 ist eine Querschnittsansicht des Graben-MOSFET nach der ersten Ausführungsform. In dieser Ausführungsform wird der Siliciumcarbid enthaltende Graben-MOSFET als das Isolierschichtsiliciumcarbidhalbleiterbauteil beschrieben.
  • In 1 umfasst eine Zelle 20, die in einem durch eine gepunktete Linie umgebenen Bereich gezeigt ist, neun Zellen, die in einem Gittermuster angeordnet sind. Eine A-A-Querschnittsansicht, die durch eine abwechselnd lang und kurz gestrichelte Linie in 1 gezeigt ist, entspricht 2(a), und eine B-B-Querschnittsansicht, die durch eine doppelt gestrichelte Kettenlinie in 1 gezeigt ist, entspricht 2(b). Bei einer Aus-Richtung 21 eines in 1 gezeigten Siliciumcarbidsubstrats 1 handelt es sich um eine <11-20>-Richtung in dieser Ausführungsform, und 2(a) zeigt einen Abschnitt von Grabenseitenwänden 24 parallel zur Aus-Richtung 21. Darüber hinaus sind Grabenseitenwände, die senkrecht zur Aus-Richtung 21 sind, eine Aus-stromaufwärtige Grabenseitenwand 22 und eine Aus-stromabwärtige Grabenseitenwand 23, die in 2(b) gezeigt sind.
  • Ein Aufbau der einen Zelle 20 des Graben-MOSFET nach dieser Ausführungsform wird mit Bezug auf 1 und 2 beschrieben. Eine erste Basiszone 3 eines zweiten Leitfähigkeitstyps ist in einer Epitaxialschicht 2 ausgebildet, die aus Siliciumcarbid eines ersten Leitfähigkeitstyps besteht und auf einer Hauptfläche des Siliciumcarbidsubstrats 1 des ersten Leitfähigkeitstyps aufgewachsen ist. Von der Epitaxialschicht 2 des ersten Leitfähigkeitstyps ist ein Bereich, in dem die erste Basiszone 3 des zweiten Leitfähigkeitstyps nicht ausgebildet ist, eine Driftschicht 2a.
  • Außerdem ist in dieser Ausführungsform der erste Leitfähigkeitstyps der n-Typ und der zweite Leitfähigkeitstyp der p-Typ.
  • Hier ist ein Polytyp des Siliciumcarbidsubstrats 1 des n-Typs 4H. Mit anderen Worten wird 4H-SiC (Siliciumcarbid des 4H-Typs) des n-Typs (ersten Leitfähigkeitstyps) für das Siliciumcarbidsubstrat 1 verwendet.
  • Ferner ist die Hauptfläche des verwendeten Siliciumcarbidsubstrats 1 eine (0001)-Ebene oder eine (0001)-Ebene mit einem Versatzwinkel θ1 von mehr als 0° in Bezug auf die Aus-Richtung 21. Mit anderen Worten wird davon ausgegangen, dass das Siliciumcarbidsubstrat 1 ein Aus-Substrat mit einer Si-Ebene oder ein Aus-Substrat mit einer C-Ebene ist. In dieser Ausführungsform erfolgt die Beschreibung als Beispiel unter der Annahme, dass die Aus-Richtung 21 die <11-20>-Richtung ist, der Versatzwinkel θ1 4° beträgt und die Hauptfläche des Siliciumcarbidsubstrats 1 die (0001)-Ebene mit dem Versatzwinkel von 4° in Bezug auf die <11-20>-Richtung ist.
  • Eine Source-Zone 4 des ersten Leitfähigkeitstyps (n-Typs) ist in der ersten Basiszone 3 ausgebildet, die sich auf einer Flächenseite der Driftschicht 2a befindet. Ein Graben 5, in dem eine Gate-Elektrode 7 eingebettet ist, ist in der Epitaxialschicht 2 so ausgebildet, dass er die Source-Zone 4 und die erste Basiszone 3 durchdringt. Mit anderen Worten erreicht ein Boden des Grabens 5 die Driftschicht 2a unter der ersten Basiszone 3. Eine Gate-Isolierbeschichtung 6, die eine Siliciumoxidschicht ist, ist an einer Innenwand des Grabens 5 entlang der Form des Grabens 5 vorgesehen. Darüber hinaus ist die Gate-Elektrode 6 durch die Gate-Isolierbeschichtung 6 hindurch in den Graben 5 eingebettet, wobei die Innenwand des Grabens 5 deren Inneres umgibt.
  • Eine Diffusionsschutzschicht 13 des zweiten Leitfähigkeitstyps (p-Typs) ist in einem Bereich der Driftschicht 2a in Kontakt mit dem Boden des Grabens 5 ausgebildet. Die Diffusionsschutzschicht 13 beschleunigt eine Verarmung der Zone des n-Typs (ersten Leitfähigkeitstyps) in der Driftschicht 2 in einem Ausschaltzustand des Graben-MOSFET und baut auch eine Konzentration eines elektrischen Felds am Boden des Grabens 5 ab, um das elektrische Feld zu reduzieren, das an die Gate-Isolierbeschichtung 6 angelegt wird, wodurch ein Durchbruch in der Gate-Isolierbeschichtung 6 verhindert wird.
  • Eine Zwischenschichtisolierbeschichtung 8 ist auf der Oberfläche der Epitaxialschicht 2, die Gate-Elektrode 7 bedeckend ausgebildet. Eine Kontaktöffnung 81, die die Source-Zone 4 und die erste Basiszone 3 erreicht, ist in der Zwischenschichtisolierbeschichtung 8 ausgebildet. Die Kontaktöffnung 81 entspricht einem in 2 durch eine gepunktete Linie umgebenen Bereich. Eine Source-Elektrode 9, die sich auf der Zwischenschichtisolierbeschichtung 8 befindet, ist die Kontaktöffnung 81 füllend ausgebildet und an die Source-Zone 4 und die erste Basiszone 3 angeschlossen. Außerdem sind, wie vorstehend bereits erwähnt, die Zwischenschichtisolierbeschichtung 8, die Source-Elektrode 9 und die Kontaktöffnung 81 auf der Epitaxialschicht 2 in 1 weggelassen, so das 1 die Kontaktöffnung 81 nicht zeigt, aber die Kontaktöffnung 81, deren Abschnitt in 2 gezeigt ist, in Draufsicht ein rechteckiger Raum ist.
  • Eine Drain-Elektrode 10 ist auf der Rückseite des Siliciumcarbidsubstrats 1 ausgebildet.
  • Wie in 1 gezeigt, ist die Gate-Elektrode 7 in Draufsicht im Gittermuster angeordnet. Die Diffusionsschutzschicht 13 erstreckt sich im Gittermuster in der Driftschicht 2a am Boden des Grabens 5, in dem die Gate-Elektrode 7 eingebettet ist (nicht gezeigt), ähnlich der Gate-Elektrode 7. Die Zellen 20, die sich in einer aktiven Zone des Graben-MOSFET befinden, haben Abschnitte (Zellen 20), die durch die Gate-Elektrode 7 definiert sind, und jeder von diesen wirkt als Graben-MOSFET.
  • Mit anderen Worten besteht der Graben-MOSFET aus der aktiven Zone, in der die Zellen 20 angeordnet sind, und einem Abschlussbereich außer der aktiven Zone, und in dieser Ausführungsform sind alle Gräben 5 in der aktiven Zone mit der Diffusionsschutzschicht 13 versehen. Also sind die Gräben 5 in allen Zellen 20 in der aktiven Zone mit der Diffusionsschutzschicht 13 versehen.
  • In dieser Ausführungsform ist der Graben 5 in der Zelle 20 ausgebildet, und eine zweite Basiszone 14 des p-Typs (zweiten Leitfähigkeitstyps) ist in Kontakt mit mindestens einer Fläche von vier Flächen, bei denen es sich um eine Grabenseitenwand handelt, ausgebildet, um die erste Basiszone 3 und die Diffusionsschutzschicht 13 elektrisch zu verbinden, wie in 2(b) gezeigt ist. Die Grabenseitenwandfläche, die mit der zweiten Basiszone 14 in Kontakt ist, entspricht einer Seite von vier Seiten der in 1 vierseitigen Zelle 20, in der die Gate-Isolierbeschichtung 6 ausgebildet ist, und entspricht der Aus-stromaufwärtigen Grabenseitenwand 22.
  • Auch ist es in 2(a) und 2(b) klar, dass die zweite Basiszone 14 auf der Grabenseitenwandfläche auf der rechten Seite des Grabens 5 in 2(b) ausgebildet ist. Von den zur Aus-Richtung 21 der Zelle 20 senkrechten Flächen ist die Aus-stromaufwärtige Grabenseitenwand 22 mit der zweiten Basiszone 14 versehen.
  • In 2(b) in dieser Ausführungsform ist von den zur Aus-Richtung senkrechten Grabenseitenwandflächen die zweite Basiszone 14 auf der Aus-stromaufwärtigen Grabenseitenwand 22 ausgebildet, und sie kann auf der Aus-stromabwärtigen Grabenseitenwand 23 ausgebildet sein. Mit anderen Worten besteht die Grabenseitenwand in dieser Ausführungsform aus den zur Aus-Richtung parallelen Grabenseitenwänden 24, der Aus-stromaufwärtigen Grabenseitenwand 22 und der Aus-stromabwärtigen Grabenseitenwand 23, und die zweite Basiszone 14 sollte nicht in Kontakt mit den zur Aus-Richtung parallelen Grabenseitenwänden 24 ausgebildet sein. Die Grabenseitenwandfläche, auf der die zweite Basiszone 14 ausgebildet ist, ist in dieser Ausführungsform in einem charakteristischen Teilbereich ausgebildet, was nachstehend im Detail beschrieben wird.
  • In 2(b) steht die zweite Basiszone 14 in Kontakt mit der Aus-stromaufwärtigen Grabenseitenwand 22 des Grabens 5, und die zweite Basiszone 14 des p-Typs (zweiten Leitfähigkeitstyps) ist im Inneren der Driftschicht 2a in Kontakt mit der Unterseite der ersten Basiszone 3, der Diffusionsschutzschicht 13 und der Aus-stromaufwärtigen Grabenseitenwand 22 vorgesehen, so dass die zweite Basiszone 14 die Struktur hat, die die Diffusionsschutzschicht 13 des p-Typs (zweiten Leitfähigkeitstyps) und die erste Basiszone 3 des p-Typs (zweiten Leitfähigkeitstyps) elektrisch verbindet.
  • Die erste Basiszone 3 ist an die Source-Elektrode 9 in der Oberfläche der Epitaxialschicht 2 angeschlossen, und die Diffusionsschutzschicht 13 des p-Typs (zweiten Leitfähigkeitstyps), die sich auf den Böden der Gräben 5 aller Zellen 20 in der aktiven Zone befindet, ist über die zweite Basiszone 14 des p-Typs (zweiten Leitfähigkeitstyps) und die erste Basiszone 3 des p-Typs (zweiten Leitfähigkeitstyps) elektrisch an die Source-Elektrode 9 angeschlossen. Somit ist die Diffusionsschutzschicht 13 nicht in einem elektrisch schwebenden Zustand (potentialfreien Zustand), so dass das Potential stabil ist. Außerdem ist die zweite Basiszone 14 durch die Gate-Isolierbeschichtung 6 von der Gate-Elektrode 7 isoliert.
  • In dieser Ausführungsform ist die Diffusionsschutzschicht 13 auf den Böden der Gräben 5 aller Zellen 20 in der aktiven Zone vorgesehen. Dies kann ein elektrisches Feld abbauen, das an die Gate-Isolierbeschichtung 6 auf den Böden aller Gräben 5 angelegt wird, die sich in der aktiven Zone des Graben-MOSFET befinden, und kann einen dielektrischen Durchbruch in der Gate-Isolierbeschichtung 6 beim Anlegen einer hohen Spannung unterbinden.
  • Hier kann Siliciumcarbid, bei dem es sich um einen Breitbandlückenhalbleiter handelt, hohe Spannungskennlinien im Vergleich mit Silicium erzielen. Wenn eine Spannung in dem Maße, dass eine elektrische Feldstärke an einem pn-Übergang zwischen der ersten Basiszone 3 des p-Typs und der Driftschicht 2a des n-Typs einen Lawinendurchbruch verursacht, an den Siliciumcarbid enthaltenden Graben-MOSFET angelegt wird, ist die elektrische Feldstärke der Gate-Isolierbeschichtung 6 dieselbe wie die elektrische Feldstärke des dielektrischen Durchbruchs der Siliciumoxidschicht.
  • Wenn die Diffusionsschutzschicht 13 in allen Zellen 20 in der aktiven Zone, und zwar auf den Böden aller Gräben 5 in dem Siliciumcarbid enthaltenden Graben-MOSFET ausgebildet ist, kann somit die elektrische Feldstärke, die an die Gate-Isolierbeschichtung 6 auf den Böden der Gräben 5 angelegt wird, ausreichend abgebaut werden. Mit anderen Worten kann in dem Siliciumcarbid enthaltenden Graben-MOSFET, der erforderlich ist, um insbesondere unter hoher Spannung zu arbeiten, der dielektrische Durchbruch daran gehindert werden, in der Gate-Isolierbeschichtung 6 auf den Böden der Gräben 5 aufzutreten, auf denen die Diffusionsschutzschicht 13 nicht ausgebildet ist.
  • Jedoch kann, selbst wenn die Diffusionsschutzschicht 13 nur auf den Böden der Gräben 5 eines Teils der Zellen 20 in der aktiven Zone ausgebildet ist, die Wirkung, in gewissem Maße die elektrische Feldstärke abzubauen, die auf die Gate-Isolierbeschichtung 6 auf den Böden der Gräben 5 angelegt wird, erzielt werden, und die Wirkungen in dieser Ausführungsform können auch erzielt werden.
  • Beispielsweise genügt es für den Graben-MOSFET, der nicht bei einer sehr hohen Durchbruchspannung wie etwa mehreren hundert Volt bis 1 kV zu arbeiten braucht, dass die Entlastung der Gate-Isolierbeschichtung 6 von der elektrischen Feldstärke in gewissem Maße erzielt wird. In diesem Fall ist die Anzahl von Zellen 20, in denen die Diffusionsschutzschicht 13 und die zweite Basiszone 14 ausgebildet sind, in der aktiven Zone reduziert, so dass eine Zunahme des Einschaltwiderstands stärker unterbunden werden kann.
  • Es wäre anzumerken, dass die zweite Basiszone 14 immer in der Zelle 20 ausgebildet ist, in der die Diffusionsschutzschicht 13 vorgesehen ist.
  • Entsprechend der Auslegung in dieser Ausführungsform ist die zweite Basiszone 14 in zumindest jeder der Zellen 20 vorgesehen, wodurch die elektrische Verbindung zwischen der Diffusionsschutzschicht 13 und der Source-Elektrode 9 ermöglicht wird.
  • In einem Fall, dass die Diffusionsschutzschicht 13 auf den Böden der Gräben 5 aller Zellen 20 in der aktiven Zone wie in dieser Ausführungsform vorgesehen ist, ist die zweite Basiszone 14 in Kontakt mit einem Teil einer Fläche der Seitenwände der Gräben 5 aller der Zellen 20 in der aktiven Zone ausgebildet. Mit anderen Worten sind in dieser Ausführungsform die Diffusionsschutzschicht 13 und die zweite Basiszone 14 für jeden der Gräben 5 in der aktiven Zone vorgesehen.
  • Als Nächstes werden Funktionsabläufe des Siliciumcarbid enthaltenden Graben-MOSFET kurz beschrieben. Wenn eine positive Spannung von über oder gleich einer Schwellenspannung an die Gate-Elektrode 7 angelegt wird, entsteht eine Inversionskanalschicht in einer Seitenfläche (Kanalzone) der Gate-Elektrode 7 der ersten Basiszone 3. Diese Inversionskanalschicht ist ein Weg, über den Elektronen als Träger von der Source-Zone 4 zur Driftschicht 2a fließen. Die Elektronen, die durch die Inversionskanalschicht von der Source-Zone 4 zur Driftschicht 2a fließen, folgen einem elektrischen Feld, das durch die positive Spannung der Drain-Elektrode 10 erzeugt wird, und erreichen die Drain-Elektrode 10 durch das Siliciumcarbidsubstrat 1. Auf diese Weise kann der Graben-MOSFET bewirken, dass ein Einschaltzustandsstrom von der Drain-Elektrode 10 zur Source-Elektrode 9 fließt. Dieser Zustand ist ein Einschaltzustand des MOSFET.
  • Hier haben die Kanalzonen in den Grabenseitenwandflächen, mit Ausnahme der Aus-stromaufwärtigen Grabenseitenwand 22, auf der die zweite Basiszone 14 ausgebildet ist, einen Abstand vom Boden der ersten Basiszone 3 zum Boden der Source-Zone 4 als eine Kanallänge. Die Aus-stromaufwärtige Grabenseitenwand 22, auf der die zweite Basiszone 14 ausgebildet ist, umfasst die zweite Basiszone 14, die nahe am Boden des Grabens 5 ausgebildet ist, und hat einen Abstand vom Boden der zweiten Basiszone 14 zum Boden der Source-Zone 4 als eine Kanallänge. Die Kanallänge ist somit länger als die der anderen Grabenseitenwandflächen, wodurch sich die Inversionskanalschicht nicht ausreichend bilden kann, die nicht als der Weg wirkt, durch den die Elektronen fließen, oder ein Widerstand (Kanalwiderstand) in der Kanalzone größer ist als derjenige der anderen Grabenseitenwandflächen, auch wenn sich die Inversionskanalschicht bildet. Mit anderen Worten erhöht das Ausbilden der zweiten Basiszone 14 den Kanalwiderstand, wodurch der Widerstand (Einschaltwiderstand) im Einschaltzustand des Graben-MOSFET erhöht wird.
  • Andererseits entsteht, wenn eine Spannung, die niedriger oder gleich einer Schwellenspannung ist, an die Gate-Elektrode 7 angelegt wird, die Inversionskanalschicht in der Kanalzone nicht, wodurch kein Strom zwischen der Drain-Elektrode 10 und der Source-Elektrode 9 fließt. Dieser Zustand ist ein Ausschaltzustand des Graben-MOSFET. Im Ausschaltzustand liegt eine extrem höhere Drain-Spannung an als im Einschaltzustand.
  • Hier wird, wenn der Graben-MOSFET aus dem Einschaltzustand in den Ausschaltzustand ausgeschaltet wird, die Spannung der Drain-Elektrode 10 beispielsweise von mehreren V auf mehrere hundert V abrupt erhöht, und damit fließt ein Verschiebungsstrom durch eine parasitäre Kapazität zwischen der Diffusionsschutzschicht 13 des zweiten Leitfähigkeitstyps und einer Zone des ersten Leitfähigkeitstyps in der Driftschicht 2a in die Diffusionsschutzschicht 13. Dabei findet ein Spannungsabfall in einer Widerstandskomponente zwischen der Diffusionsschutzschicht 13 und der ersten Basiszone 3 statt. Mit anderen Worten findet der Spannungsabfall um den Graben 5 herum statt, wodurch das elektrische Feld an die Gate-Isolierbeschichtung 6 angelegt wird. Wenn dieses zunimmt, tritt der dielektrische Durchbruch in der Gate-Isolierbeschichtung 6 auf. Der Betrag des Verschiebungsstroms ist durch eine Fläche der Diffusionsschutzschicht 13 und eine Fluktuation (dV/dt) der Zeit (t) der Drain-Spannung (V) bestimmt.
  • Um den vom Verschiebungsstrom herrührenden Durchbruch in der Gate-Isolierbeschichtung 6 zu verhindern, ist es wirksam, den Weg zu verkürzen, durch den der Strom in der Diffusionsschutzschicht 13 fließt, und einen Widerstandswert zwischen der Diffusionsschutzschicht 13 und der ersten Basiszone 3 zu senken.
  • In dieser Ausführungsform ist die Diffusionsschutzschicht 13 des p-Typs (zweiten Leitfähigkeitstyps), die sich auf den Böden der Gräben 5 aller Zellen 20 in der aktiven Zone befindet, über die zweite Basiszone 14 des p-Typs (zweiten Leitfähigkeitstyps) und die erste Basiszone 3 des p-Typs (zweiten Leitfähigkeitstyps) elektrisch an die Source-Elektrode 9 angeschlossen. Somit kann der Verschiebungsstrom, wenn er auftritt, von der Diffusionsschutzschicht 13 über die zweite Basiszone 14 und die erste Basiszone 3 zur Source-Elektrode 9 fließen.
  • Entsprechend dieser Ausführungsform kann die Diffusionsschutzschicht 13 elektrisch an die Source-Elektrode 9 in zumindest jeder der Zellen 20 angeschlossen sein. Dies kann den Abstand zwischen der Diffusionsschutzschicht 13 und der ersten Basiszone 3 verkürzen und eine große Anzahl an Verbindungswegen zwischen der Diffusionsschutzschicht 13 und der Source-Elektrode 9 sicherstellen. Mit anderen Worten kann die Strecke des Wegs, durch den der Verschiebungsstrom über die Diffusionsschutzschicht 13 zur Source-Elektrode 9 fließt, verkürzt werden, so dass der Spannungsabfall um den Graben 5 herum unterbunden und das an die Gate-Isolierbeschichtung 6 angelegte elektrische Feld reduziert werden kann. Deshalb kann der vom Verschiebungsstrom herrührende Durchbruch in der Gate-Isolierbeschichtung 6 verhindert und der Graben-MOSFET erzielt werden, der eine hohe Zuverlässigkeit hat.
  • Zudem ist die zweite Basiszone 14 für jede der Zellen 20 im Gittermuster vorgesehen, so dass der Stromweg in der Diffusionsschutzschicht 13 bei einer Verkleinerung einer Zellengröße (Zellenteilung) des durch die Gate-Elektrode 7 definierten Abschnitts verkürzt wird, wodurch größere Wirkungen erzielt werden. Deshalb kann entsprechend dieser Ausführungsform der Graben-MOSFET sowohl die hohe Zuverlässigkeit als auch eine große Kapazität erzielen, indem die Zellteilung verkleinert wird.
  • Hier wird die Grabenseitenwandfläche beschrieben, auf der die zweite Basiszone 14 als Charakteristikum dieser Ausführungsform ausgebildet ist. Der Siliciumcarbid enthaltende Graben-MOSFET hat entsprechend einer Ebenenrichtung einer Grabenseitenwandfläche, in der die Kanalzone ausgebildet ist, unterschiedliche MOS-Charakteristika. Mit anderen Worten unterscheidet sich der Kanalwiderstand je nachdem, in welcher Ebenenrichtung die Kanalzone ausgebildet ist. Somit ist ein Verhältnis zwischen der Hauptfläche des Siliciumcarbidsubstrats 1 und der Grabenseitenwandfläche, auf der die zweite Basiszone 14 ausgebildet, wichtig.
  • In der in 2 gezeigten Querschnittsansicht der Zelle 20 ist die Seitenwand des Grabens 5 erkennbar in einem Winkel von 90° in Bezug auf die Oberfläche der Epitaxialschicht 2 ausgebildet. Mit anderen Worten ist die Seitenwand des Grabens 5 in einem Winkel von 90° in Bezug auf die Hauptfläche des Siliciumcarbidsubstrats 1 ausgebildet.
  • Dabei sind Verhältnisse von Winkeln zwischen den zur Aus-Richtung 21 des Siliciumcarbidsubstrats 1 parallelen Grabenseitenwänden 24 und dem Siliciumcarbidsubstrat 1 schematisch in 3(a) gezeigt, wobei die Grabenseitenwände 24 im A-A-Querschnitt in 1 gezeigt sind. Hier ist die Aus-Richtung 21 eine Richtung senkrecht zur Querschnittsansicht in 3(a), so dass die zur Aus-Richtung parallelen Grabenseitenwände 24 senkrecht zur (0001)-Ebene oder eine (1-100)-Ebene oder eine (-1100)-Ebene sind, die parallel zur <11-20>-Richtung ist.
  • Hier ist eine Ebene, in der die (0001)-Ebene um 90° in einer <1-100>-Richtung gekippt ist, die (1-100)-Ebene, und eine Ebene, in der die (000-1)-Ebene um 90° in der <1-100>-Richtung gekippt ist, die (-1100)-Ebene. Eine {1100}-Ebene stellt die (1-100)-Ebene oder die (-1100)-Ebene dar. Die (1-100)-Ebene und die (0001)-Ebene sind dafür bekannt, dieselben MOS-Charakteristika zu haben
  • Andererseits sind Verhältnisse zwischen den zur Aus-Richtung 21 senkrechten Grabenseitenwänden 24 und dem Siliciumcarbidsubstrat 1 schematisch in 3(b) gezeigt, wobei die Grabenseitenwände im B-B-Querschnitt in 1 gezeigt sind. In 3(b) ist die Hauptfläche des Siliciumcarbidsubstrats 1 eine Ebene mit einem Versatzwinkel von 4° in der Aus-Richtung 21 in Bezug auf die (0001)-Ebene. Somit ist die Aus-stromaufwärtige Grabenseitenwand 22 eine Ebene, in der die (0001)-Ebene um 86° in der <11-20>-Richtung gekippt ist, und ist eine um 4° versetzte (11-20)-Ebene, in der die (11-20)-Ebene um 4° in einer <0001>-Richtung gekippt ist. Darüber hinaus ist die Aus-stromabwärtige Grabenseitenwand 23 eine Ebene, in der die (000-1)-Ebene um 86° in der <11-20>-Richtung gekippt ist, und ist eine (-1-120)-Ebene, in der eine (-1-120)-Ebene um 4° in der <0001>Richtung gekippt ist.
  • Hier ist die (11-20)-Ebene eine Ebene, in der die (0001)-Ebene um 90° in der <11-20>-Richtung gekippt ist, und die (-1-120)-Ebene ist eine Ebene, in der die (000-1)-Ebene um 90° in der <11-20>-Richtung gekippt ist. Eine {11-20}-Ebene stellt die (11-20)-Ebene oder die (-1-120)-Ebene dar.
  • In dieser Hinsicht stellt eine {0001}-Ebene die (0001)-Ebene oder die (000-1)-Ebene dar.
  • Es ist bekannt, dass das Siliciumcarbid enthaltende MOS-Bauteil in einem Fall ausreichende MOS-Charakteristikal hat, in dem eine Inversionskanalschicht an irgendwelchen zur <0001>-Richtung parallelen Ebenen entsteht. Die MOS-Charakteristika stellen hier Charakteristika dar, dass ein Kanalwiderstand niedrig und eine Schwellenspannung gesenkt ist.
  • Die Zellen 20 haben das Gittermuster in dieser Ausführungsform, so dass sich die MOS-Charakteristika verbessern, wenn die Grabenseitenwand auf einer {1-100}-Ebene oder der zur <0001>-Richtung parallelen {11-20}-Ebene ausgebildet wird.
  • Wenn die Inversionskanalschicht auf einer Ebene mit einem Grabenversatzwinkel θ2 (θ2 > 0°) in der <0001>-Richtung in Bezug auf die zur<0001>-Richtung parallelen Ebene in dem Siliciumcarbid enthaltenden MOS-Bauteil ausgebildet ist, sind die MOS-Charakteristika denjenigen der zur <0001>-Richtung parallelen Ebene unterlegen.
  • Wenn der vom Grabenversatzwinkel θ2 größer ist, haben die MOS-Charakteristika für gewöhnlich eine größere Verschlechterung.
  • In dieser Ausführungsform umfassen die vier Grabenseitenwandflächen der Zelle 20 im Graben-MOSFET die (1-100)-Ebene, die (1-1100)-Ebene, die um 4° versetzte (11-20)-Ebene, die um den Grabenversatzwinkel von 4° in der <0001>-Richtung gekippt ist, und die um 4° versetzte (-1-120)-Ebene gegenüber der um 4° versetzte (11-20)-Ebene.
  • Deshalb ist es wünschenswert, dass die zweite Basiszone 14 so ausgebildet wird, dass sie in Kontakt mit der Aus-stromabwärtigen Grabenseitenwand 23 oder der Ausstromaufwärtigen Grabenseitenwand 22 ist, bei der es sich um die Ebene handelt, die um 4° aus der {11-20}-Ebene gekippt ist. Die zweite Basiszone 14, die zu einem deutlichen Anstieg des Kanalwiderstands führt, ist an der Grabenseitenwandfläche ausgebildet, die von Anfang an den hohen Kanalwiderstand hat, wodurch die Zunahme des Einschaltwiderstands des Graben-MOSFET auf ein Minimum gesenkt werden kann.
  • In 2(b) ist in dieser Ausführungsform die zweite Basiszone auf der Ausstromaufwärtigen Grabenseitenwand 22 vorgesehen, bei der es sich um die um 4° versetzte (11-20)-Ebene handelt, aber die zweite Basiszone 14 kann auch auf der Aus-stromabwärtigen Grabenseitenwand 23 vorgesehen sein, bei der es sich um die um 4° versetzte (-1-120)-Ebene handelt.
  • Mit anderen Worten ist von den Grabenseitenwand mit den vier Flächen, die zweite Basiszone 14 vorzugsweise auf der Ebene mit einem Grabenversatzwinkel θ2 (θ2 > 0°) in der <0001>-Richtung in Bezug auf die zur <0001>-Richtung parallele Ebene ausgebildet.
  • Bei der wie vorstehend beschriebenen Auslegung ist die zweite Basiszone 14 auf irgendwelchen der Grabenseitenwände 24 gebildet, bei denen es sich um die {1-100}-Ebenen mit den guten MOS-Charakteristika handelt und die parallel zur Aus-Richtung sind, wobei die Aus-stromaufwärtigen Grabenseitenwand 22 die um 4° versetzte (11-20)-Ebene mit den leicht verschlechterten MOS-Charakteristika und die Aus-stromabwärtige Grabenseitenwand 23 die um 4° versetzte (-1-120)-Ebene mit den leicht verschlechterten MOS-Charakteristika ist.
  • Nach der Auslegung dieser Ausführungsform ist von den vier Flächen der Grabenseitenwand die zweite Basiszone 14 nicht auf der Fläche mit den guten MOS-Charakteristika ausgebildet, so dass ein von der zweiten Basiszone 14 herrührender Anstieg des Einschaltwiderstands auf ein Minimum gesenkt werden kann.
  • Darüber hinaus wirkt die Grabenseitenwandfläche, auf der die zweite Basiszone 14 ausgebildet ist, kaum als Kanalzone, so dass die Charakteristika der Inversionskanalschicht durch die Charakteristika der anderen drei Flächen bestimmt werden, auf denen die zweite Basiszone 14 nicht ausgebildet ist. Zwei der drei Flächen, in denen die Inversionskanalschicht gebildet ist, dienen als die Grabenseitenwände 24, die dieselben Charakteristika haben und parallel zur Aus-Richtung sind, so dass von einer Ebenenrichtung herrührende Schwankungen in einer Gate-Schwellenspannung und einem Drain-Strom unterbunden werden können und ein Unterschied der Kanalcharakteristika im Einschaltzustand zwischen den Flächen, in denen die Inversionskanalschicht in jeder der Zellen 20 gebildet ist, reduziert werden kann. Deshalb kann eine Konzentration eines Stroms in einer spezifischen Grabenseitenwandfläche unterbunden werden.
  • Nachstehend wird ein Verfahren zum Herstellen des in 1 und 2 gezeigten Graben-MOSFET beschrieben. 4 bis 13 sind Schrittschaubilder. 4 bis 13 umfassen jeweils Querschnittsansichten von Bereichen, die jeweils dem A-A-Schnitt und dem B-B-Schnitt in 1 entsprechen.
  • In 4 wird zuerst die Epitaxialschicht 2 auf dem Siliciumcarbidsubstrat 1 ausgebildet. Hier wird das Siliciumcarbidsubstrat 1 geringen Widerstands des n-Typs (ersten Leitfähigkeitstyps) mit dem Polytyp 4H vorbereitet, und die Epitaxialschicht 2 des n-Typs (ersten Leitfähigkeitstyps) wird auf dem Siliciumcarbidsubstrat 1 durch ein chemisches Aufdampfungs-(CVD)-Verfahren epitaxial aufgezogen. Die Epitaxialschicht 2 hat eine Fremdstoffkonzentration des n-Typs (ersten Leitfähigkeitstyps) von 1 × 1015 cm–3 bis 1 × 1017 cm–3 und eine Dicke von 5 bis 50 µm.
  • Als Nächstes wird ein vorbestimmtes Dotiermittel in die Oberfläche der Epitaxialschicht 2 ionenimplantiert, um dadurch die erste Basiszone 3 des p-Typs (zweiten Leitfähigkeitstyps) und die Source-Zone 4 des n-Typs (ersten Leitfähigkeitstyps) zu bilden. Hier wird die erste Basiszone 3 des p-Typs (zweiten Leitfähigkeitstyps) durch Ionenimplantieren von Aluminium (Al) gebildet, bei dem es sich um Fremdstoffe des p-Typs (zweiten Leitfähigkeitstyps) handelt. Eine Tiefe der Al-Ionenimplantierung beträgt ungefähr 0,5 bis 3 µm in einem Bereich, der die Dicke der Epitaxialschicht 2 nicht überschreitet. Eine Fremdstoffkonzentration an implantiertem Al ist höher als die Fremdstoffkonzentration des n-Typs (ersten Leitfähigkeitstyps) in der Epitaxialschicht 2. Dabei ist der Bereich der Epitaxialschicht 2 in einer Tiefe, die tiefer ist als die Tiefe der Al-Implantierung, die Driftschicht 2a. Mit anderen Worten dient der Bereich der Epitaxialschicht 2, in dem die erste Basiszone 3 des p-Typs (zweiten Leitfähigkeitstyps) nicht ausgebildet ist, als die Driftschicht 2a.
  • Zusätzlich kann die erste Basiszone 3 durch epitaxiales Wachstum gebildet werden. Auch in diesem Fall hat die erste Basiszone 3 dieselbe Fremdstoffkonzentration und Dicke wie diejenigen, die durch Ionenimplantierung gebildet sind.
  • Die Source-Zone 4 des n-Typs (ersten Leitfähigkeitstyps) wird durch Ionenimplantieren von Stickstoff (N), bei dem es sich um die Fremdstoffe des n-Typs (ersten Leitfähigkeitstyps) handelt, in die Oberfläche der ersten Basiszone 3 gebildet. Die Source-Zone 4 wird in dem wie in 1 gezeigten Gittermuster entsprechend einem Layout der Gate-Elektrode 7 (des Grabens 5) ausgebildet, die (der) anschließend ausgebildet wird. Deshalb ist, wenn die Gate-Elektrode 7 ausgebildet wird, die Source-Zone 4 auf beiden Seiten der Gate-Elektrode 7 angeordnet. eine Tiefe der N-Ionenimplantierung ist weniger tief als die Dicke der ersten Basiszone 3. Eine Fremdstoffkonzentration an implantiertem N ist höher als eine Fremdstoffkonzentration des p-Typs (zweiten Leitfähigkeitstyps) in der ersten Basiszone 3 und liegt in einem Bereich von 1 × 1018 cm–3 bis 1 × 1021 cm–3.
  • Als Nächstes wird in 5 Al, bei dem es sich um die Fremdstoffe des p-Typs (zweiten Leitfähigkeitstyps) handelt, durch eine erste Implantierungsmaske 16 hindurch in die Oberfläche der Epitaxialschicht 2 ionenimplantiert, um dadurch die zweite Basiszone 14 des p-Typs (zweiten Leitfähigkeitstyps) zu bilden. Die zweite Basiszone 14 wird auf einer Oberfläche der vier Oberflächen der Grabenseitenwand ausgebildet, die anschließend in der Zelle 20 ausgebildet wird.
  • 6 ist eine Draufsicht, um das Verfahren zum Herstellen des Graben-MOSFET nach dieser Ausführungsform zu beschreiben. In dieser Ausführungsform wird, wie in 6 gezeigt, ein Bereich, in dem die Aus-stromaufwärtige Grabenseitenwand 22 der Zelle 20 ausgebildet wird, der Ionenimplantierung unterzogen, um dadurch die zweite Basiszone 14 zu bilden.
  • Die zweite Basiszone 14 wird, wie in 6 gezeigt, so ausgebildet, dass sie sich über die Aus-stromaufwärtige Grabenseitenwand 22 erstreckt, auf der die zweite Basiszone 14 entsprechend dem Layout des Grabens 5 ausgebildet ist, der anschließend ausgebildet wird, und die zweite Basiszone 14 wird in dem Gittermuster entsprechend den Positionen der Zellen 20 ausgebildet. Darüber hinaus wird die zweite Basiszone 14 so ausgebildet, dass sie eine Breite von 0,3 µm oder mehr ausgehend von der Aus-stromaufwärtigen Grabenseitenwand 22, auf der die zweite Basiszone 14 ausgebildet ist, zum Inneren der Zelle 20 hat.
  • Im Folgenden wird ein Verhältnis zwischen der Fremdstoffkonzentration an zum Ausbilden der zweiten Basiszone 14 implantiertem Al und der Tiefe der zweiten Basiszone 14 und deren Wirkungen angegeben. Die zweite Basiszone 14 hat die Fremdstoffkonzentration des p-Typs (zweiten Leitfähigkeitstyps), die höher ist als die Fremdstoffkonzentration des p-Typs (zweiten Leitfähigkeitstyps) in der ersten Basiszone 3, und höher ist als die Fremdstoffkonzentration des p-Typs (zweiten Leitfähigkeitstyps) in der Diffusionsschutzschicht 13. In diesem Fall wird die zweite Basiszone 14 vollständig verarmt, bevor der Diffusionsschutzschicht 13 beim Anlegen einer hohen Spannung im Ausschaltzustand des Graben-MOSFET einen Lawinendurchbruch bewirkt, wodurch verhindert werden kann, dass die Verbindung zwischen der Diffusionsschutzschicht 13 und der ersten Basiszone 3 verloren geht.
  • Darüber hinaus kann die hohe Fremdstoffkonzentration des p-Typs (zweiten Leitfähigkeitstyps) der zweiten Basiszone 14 einen Widerstand der zweiten Basiszone 14 senken, und somit lässt sich mühelos eine Wirkung erzielen, den vom Verschiebungsstrom beim Ausschalten des Graben-MOSFET herrührenden dielektrischen Durchbruch in der Gate-Isolierbeschichtung 6 zu verhindern. Allerdings muss in einem Fall, in dem die zweite Basiszone 14 die hohe Fremdstoffkonzentration hat, eine von einem Lawinendurchbruch herrührende Abnahme einer Stehspannung des Graben-MOSFET, der noch vor der Diffusionsschicht 13 von der zweiten Basiszone 14 bewirkt wird, verhindert werden, indem der Boden der zweiten Basiszone 14 in Bezug auf die Oberfläche der Epitaxialschicht 2 weniger tief ausgebildet wird als der Boden der Diffusionsschutzschicht 13.
  • Deshalb ist es wünschenswert, dass die zweite Basiszone 14 die Fremdstoffkonzentration hat, die höher ist als die Fremdstoffkonzentration in der ersten Basiszone und vorzugsweise höher ist als die Fremdstoffkonzentration in der Diffusionsschutzschicht 13, und es ist wünschenswert, dass die zweite Basiszone 14 die Tiefe hat, die tiefer als die oder gleich der Tiefe des Grabens 5 und weniger tief als die oder gleich der Tiefe der Diffusionsschutzschicht 13 ist.
  • Dann wird, wie in 7 gezeigt, eine Ätzmaske mit einer Dicke von ungefähr 1 bis 2 µm auf der Oberfläche der Epitaxialschicht 2 abgelegt und eine aus einem Fotolackmaterial bestehende Fotolackmaske 12 darauf ausgebildet. Die Fotolackmaske 12 wird durch eine Fotolithografietechnologie in einem Muster ausgebildet, in dem es sich bei einem Bereich zum Ausbilden des Grabens 5 um eine Öffnung handelt. Die Gräben 5 haben das Gittermuster, und deshalb hat die Fotolackmaske 12 ein zum Gittermuster umgekehrtes Matrixmuster.
  • Dann wird in 8 die Ätzmaske durch eine reaktiven Ionenätz-(RIE)-Prozess strukturiert, bei dem die Fotolackmaske 12 als Maske dient. Mit anderen Worten wird das Muster der Fotolackmaske 12 auf eine Siliciumoxidschicht 11 übertragen. Die Siliciumoxidschicht 11, die strukturiert wurde, ist eine Maske für einen nächsten Ätzschritt zum Ausbilden des Grabens 5.
  • Als Nächstes wird in 9 der Graben 5, der die Source-Zone 4 und die erste Basiszone 3 durchdringt, in der Epitaxialschicht 2 durch RIE ausgebildet, bei dem die strukturierte Ätzmaske als Maske dient. Der Graben 5 hat eine Tiefe von ungefähr 0,5 bis 3 µm, die tiefer als die oder gleich der Tiefe der ersten Basiszone 3 und weniger tief als die oder gleich der Tiefe der zweiten Basiszone 14 ist.
  • Vom Graben 5 sind die Grabenseitenwandflächen, die parallel zur Aus-Richtung 21 sind, bei der es sich um die in 9(a) gezeigte <11-20>-Richtung handelt, die zur Aus-Richtung parallelen Grabenseitenwände 24, und die Aus-stromaufwärtige Grabenseitenwandfläche der Grabenseitenwandflächen, die senkrecht zur Aus-Richtung 21 sind, bei der es sich um die in 9(b) gezeigte <11-20>-Richtung handelt, ist die Aus-stromaufwärtige Grabenseitenwand 22, und die Aus-stromabwärtige Grabenseitenwandfläche von dieser ist die Aus-stromabwärtige Grabenseitenwand 23.
  • Anschließend wird in 10 eine zweite Implantierungsmaske 15 mit dem Muster (ähnlich demjenigen der Fotolackmaske 12) ausgebildet, in dem der Teil des Grabens 5 eine Öffnung ist, und die Diffusionsschutzschicht 13 des p-Typs (zweiten Leitfähigkeitstyps) wird auf dem Boden des Grabens 5 durch eine Ionenimplantierung ausgebildet, bei der die zweite Implantierungsmaske 15 als Maske dient. Hier wird Al als Fremdstoffe des p-Typs (zweiten Leitfähigkeitstyps) verwendet. Um an die zweite Basiszone 14 angeschlossen zu werden, wird die Diffusionsschutzschicht 13 in einer Tiefe in Kontakt mit der Unterseite der zweiten Basiszone 14 implantiert. Zusätzlich kann die Ätzmaske, die beim Ausbilden des Grabens 5 strukturiert und als Maske zum Ätzen verwendet wird, so wie sie ist anstelle der zweiten Implantierungsmaske 15 verwendet werden. In diesem Fall wird die als die Maske zum Ätzen verwendete Ätzmaske gemeinhin als die Implantierungsmaske verwendet, was vereinfachte Herstellungsschritte und gesenkte Kosten ermöglicht. Es wäre anzumerken, dass in einem Fall, in dem die Siliciumoxidschicht 11 anstelle der zweite Implantierungsmaske 15 verwendet wird, die Dicke der Ätzmaske und Bedingungen des Ätzens zum Ausbilden des Grabens 5 nach Ausbildung des Grabens 5 angepasst werden müssen, um die Siliciumoxidschicht 11 mit der Dicke in gewissem Maße zu belassen.
  • Nachdem die zweite Implantierungsmaske 15 in 10 entfernt wurde, erfolgt unter Verwendung einer Wärmebehandlungsvorrichtung ein Tempern, das N und Al aktiviert, die in den vorstehend erwähnten Schritten ionenimplantiert wurden. Das Tempern erfolgt in einer Inertgasatmosphäre, wie etwa Argon-(Ar)-Gas, unter Bedingungen von 1300 bis 1900°C und 30 Sekunden bis einer Stunde.
  • Dann wird in 11, nachdem die Gate-Isolierbeschichtung 6 vollständig in der Epitaxialschicht 2 einschließlich dem Inneren des Grabens 5 ausgebildet wurde, Polysilicium, das die Gate-Elektrode 7 sein wird, durch ein Niederdruck-CVD-Verfahren abgeschieden, und indem sie strukturiert oder zurückgeätzt werden, werden die Gate-Isolierbeschichtung 6 und die Gate-Elektrode 7 im Inneren des Grabens 5 ausgebildet. Eine Siliciumoxidschicht, welche die Gate-Isolierbeschichtung 6 sein soll, kann durch ein an der Epitaxialschicht 2 durchgeführtes thermisches Oxidationsverfahren ausgebildet werden, oder kann durch ein Abscheidungsverfahren auf der Epitaxialschicht 2 und im Inneren des Grabens 5 ausgebildet werden.
  • Anschließend wird in 12 die Zwischenschichtisolierbeschichtung 8 vollständig auf der Oberfläche der Epitaxialschicht 2 durch das Niederdruck-CVD-Verfahren ausgebildet, und die Zwischenschichtisolierbeschichtung 8 wird nach Abdecken der Gate-Elektrode 7 strukturiert, um dadurch die Kontaktöffnung 81 zu bilden, die bis zur Source-Zone 4 und der ersten Basiszone 3 reicht. In 12 entspricht ein durch eine Strichlinie umgebener Bereich der Kontaktöffnung 81.
  • Zuletzt wird in 13 ein Elektrodenmaterial wie etwa eine Al-Legierung auf der Epitaxialschicht 2 abgeschieden, um dadurch die Source-Elektrode 9 auf der Zwischenschichtisolierbeschichtung 8 und in der Kontaktöffnung 81 auszubilden. Darüber hinaus wird ein Elektrodenmaterial wie etwa eine Al-Legierung auf der Unterseite des Siliciumcarbidsubstrats 1 angeordnet, um die Drain-Elektrode 10 zu bilden, und somit wird der Graben-MOSFET mit dem in 2 gezeigten Aufbau erhalten.
  • In dem Siliciumcarbid enthaltenden Graben-MOSFET, der anhand dieser Ausführungsform hergestellt ist, ist die zweite Basiszone 14 nicht in der Ebenenrichtung der Oberfläche mit den besten MOS-Charakteristika der Grabenseitenwandflächen ausgebildet, so dass der von der zweiten Basiszone 14 herrührende Anstieg des Einschaltwiderstands auf ein Minimum gesenkt werden kann. Mit anderen Worten wirkt im Graben-MOSFET nach dieser Ausführungsform die Seitenwand mit dem Grabenversatzwinkel θ2 von 0°, der den Kanalwiderstand senkt, als Kanal und erhält den gesenkten Kanalwiderstand aufrecht, so dass der von der zweiten Basiszone 14 herrührende Anstieg des Einschaltwiderstands wirksam unterbunden werden kann.
  • Darüber hinaus ist nach dieser Ausführungsform die zweite Basiszone 14 für jede der Zellen 20 vorgesehen, wodurch die elektrische Verbindung zwischen der Diffusionsschutzschicht 13 und der Source-Elektrode 9 in jeder der Zellen 20 ermöglicht wird. Dies kann den Abstand zwischen der Diffusionsschutzschicht 13 und der ersten Basiszone 3 verkürzen und eine große Anzahl an Verbindungswegen zwischen der Diffusionsschutzschicht 13 und der Source-Elektrode 9 sicherstellen. Somit kann der vom Verschiebungsstrom beim Ausschalten herrührende dielektrische Durchbruch in der Gate-Isolierbeschichtung 6 unterbunden werden.
  • Darüber hinaus ist die Diffusionsschutzschicht 13 auf den Böden der Gräben 5 aller Zellen 20 in der aktiven Zone unter Verwendung dieser Ausführungsform vorgesehen. Dies kann ein elektrisches Feld in der Gate-Isolierbeschichtung 6 auf den Böden aller Gräben 5 in der aktiven Zone abbauen und kann den dielektrischen Durchbruch in der Gate-Isolierbeschichtung 6 beim Anlegen hoher Spannung unterbinden.
  • Diese Ausführungsform liefert die Beschreibung über den Graben-MOSFET mit dem Aufbau, in dem die Epitaxialschicht 2 und das Siliciumcarbidsubstrat 1 vom selben ersten Leitfähigkeitstyp sind, aber diese Ausführungsform lässt sich auch auf einen Graben-IGBT mit einem Aufbau anwenden, in dem die Epitaxialschicht 2 und das Siliciumcarbidsubstrat 1 von unterschiedliche Leitfähigkeitstypen sind. Beispielsweise ist die in 1 gezeigte Epitaxialschicht 2 so ausgelegt, dass sie vom ersten Leitfähigkeitstyp ist, bei dem es sich um den n-Typ handelt, während das in 1 gezeigte Siliciumcarbidsubstrat 1 vom zweiten Leitfähigkeitstyp ist, bei dem es sich um den p-Typ handelt, was als Auslegung des Graben-IGBT dient. In diesem Fall entsprechen die Source-Zone 4 bzw. die Source-Elektrode 9 im Graben-MOSFET einer Emitter-Zone bzw. einer Emitter-Elektrode im Graben-IGBT, und die Drain-Elektrode 10 entspricht einer Kollektorelektrode.
  • Darüber hinaus ist in dieser Ausführungsform der erste Leitfähigkeitstyp der n-Typ und der zweite Leitfähigkeitstyp ist der p-Typ, aber der erste Leitfähigkeitstyp kann auch der p-Typ und der zweite Leitfähigkeitstyp der n-Typ sein.
  • In dieser Ausführungsform wird die Ebene mit dem Versatzwinkel in Bezug auf die (0001)-Ebene als Hauptfläche des Siliciumcarbidsubstrats 1 verwendet, es kann aber auch die Ebene mit dem Versatzwinkel in Bezug auf die (000-1)-Ebene als die Hauptfläche des Siliciumcarbidsubstrats 1 verwendet werden. Mit anderen Worten kann die Ebene mit dem Versatzwinkel in Bezug auf die {0001}-Ebene als die Hauptfläche des Siliciumcarbidsubstrats 1 verwendet werden. Die {0001}-Ebene stellt die (0001)-Ebene und die (000-1)-Ebene dar.
  • In dieser Ausführungsform beträgt der Versatzwinkel 4°, aber es genügt, dass der Versatzwinkel mehr als 0° beträgt. Der Grund dafür ist, dass, wenn die {0001}-Ebene den Versatzwinkel von mehr als 0° hat, jede der Ebenenrichtungen der Grabenseitenwand den Grabenversatzwinkel θ2 in der <0001>-Richtung in Bezug auf die zur <0001>-Richtung parallele Ebene hat.
  • In dieser Ausführungsform wird die Epitaxialschicht 2 direkt auf der Oberfläche des Siliciumcarbidsubstrats 1 aufgezogen, kann aber auch durch eine Pufferschicht aufgezogen werden.
  • In dieser Ausführungsform werden die zwei Flächen der Grabenseitenwand in der zur Aus-Richtung 21 parallelen Richtung ausgebildet, und die zweite Basiszone 14 wird nicht auf den zur Aus-Richtung parallelen Grabenseitenwänden 24 ausgebildet. So ist es wünschenswert, dass zumindest eine Fläche der Grabenseitenwandflächen parallel zur Aus-Richtung 21 ist. Die zur Aus-Richtung 21 parallele Ebene hat immer den Versatzwinkel θ2 von 0°, so dass die Kanalzone in der Ebene ausgebildet werden kann, welche die ausreichenden MOS-Charakteristika hat und zur <0001>-Richtung parallel ist.
  • In dieser Ausführungsform ist die Gate-Elektrode 7 in den Zellen 20 im Gittermuster angeordnet, aber selbst wenn die Zellen anders angeordnet sind, lassen sich die Wirkungen der vorliegenden Erfindung erzielen, solange die Grabenseitenwand mehrere Flächen aufweist.
  • Mit anderen Worten wird, selbst wenn die Zellen 20 nicht das Gittermuster haben, eine Fläche mit dem Versatzwinkel in Bezug auf die {0001}-Ebene als die Hauptfläche des Siliciumcarbidsubstrats 1 verwendet, wodurch bewirkt wird, dass mindestens eine Fläche der mehreren Flächen der Grabenseitenwand eine Fläche mit dem Grabenversatzwinkel θ2 in Bezug auf die zur <0001>-Richtung parallele Ebene ist. Diese Fläche hat die MOS-Charakteristika, die denjenigen der zur <0001>-Richtung parallelen Ebene unterlegen sind, und somit werden die Wirkungen dieser Ausführungsform erzielt, wenn die zweite Basiszone 14 auf der Grabenseitenwandfläche in der Ebenenrichtung mit dem Grabenversatzwinkel θ2 in Bezug auf die zur <0001>-Richtung parallele Ebene ausgebildet wird.
  • Darüber hinaus ist in der ersten Ausführungsform die Aus-Richtung 21 des Siliciumcarbidsubstrats 1 die <11-20>-Richtung, kann aber auch irgendeine der zur {0001}-Ebene parallelen Richtungen wie etwa die <1-100>-Richtung sein.
  • Zweite Ausführungsform
  • 14 ist ein schematisches Schaubild, das Verhältnisse von Winkeln zwischen einer Hauptfläche eines Siliciumcarbidsubstrats 1 und Grabenseitenwänden in einem Isolierschichtsiliciumcarbidhalbleiterbauteil mit einer Graben-Gate-Struktur nach einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. Die zweite Ausführungsform zeichnet sich dadurch aus, dass eine zweite Basiszone 14 auf einer Fläche mit dem größten Grabenversatzwinkel θ2 in einem Fall ausgebildet wird, in dem sich beispielsweise die Grabenseitenwand nach unten verjüngt. Mit Ausnahme dessen ist sie der ersten Ausführungsform ähnlich. Nach dieser Ausführungsform wird in einem Fall, in dem sich die Grabenversatzwinkel θ2 entsprechend einer Ebenenrichtung der Grabenseitenwand unterscheiden, wie etwa in dem Fall, in dem sich die Grabenseitenwand nach unten verjüngt, die zweite Basiszone 14 auf einer Fläche mit dem größten Grabenversatzwinkel θ2, und zwar einer Fläche mit dem größten Kanalwiderstand ausgebildet, um einen Graben-MOSFET zu bilden, der in der Lage ist, einen Anstieg des Einschaltwiderstands auf ein Minimum zu senken.
  • 14 ist ein Schaubild, das 3 in der ersten Ausführungsform entspricht und schematisch die Verhältnisse der Winkel zwischen der Hauptfläche des Siliciumcarbidsubstrats 1 und den Grabenseitenwandflächen in einem Fall zeigt, in dem die Grabenseitenwand einen Verjüngungswinkel θ4 in der zweiten Ausführungsform hat. Wie in 14 gezeigt ist, verjüngt sich in der zweiten Ausführungsform die Grabenseitenwand so, dass eine Breite des Grabens von unten nach oben zunimmt.
  • 14(a) ist ein Schaubild, das schematisch zeigt, dass die Grabenseitenwände, die in 3(a) parallel zur Aus-Richtung sind, Verjüngungswinkel θ4 haben.
  • 14(b) ist ein Schaubild, das schematisch zeigt, dass die Grabenseitenwände 24, die in 3(b) senkrecht zur Aus-Richtung sind, Verjüngungswinkel θ4 haben.
  • Wie im Herstellungsverfahren in der ersten Ausführungsform beschrieben ist, können, wenn der Graben 5 durch Ätzen ausgebildet wird, manche Prozesse eine Verjüngung mit einem Verjüngungswinkel θ4 von einigen wenigem Grad bewirken, selbst wenn der Sollwinkel 90° in Bezug auf die Epitaxialschicht 2 beträgt. Wie in 14 gezeigt ist, treten in dieser Ausführungsform die Verjüngungswinkel θ4 in den Flächen mit den Winkeln von 90° in Bezug auf die Epitaxialschicht 2 auf.
  • Die in 14(a) zur Aus-Richtung parallelen Grabenseitenwände 24 haben {1-100}-Ebenen mit Grabenversatzwinkeln θ2, die gleich den Verjüngungswinkeln θ4 sind, die durch die Verjüngungswinkel θ4 bereitgestellt werden.
  • Die Aus-stromaufwärtige Grabenseitenwand 22 in 14(b) hat die (0001)-Ebene mit einem Grabenversatzwinkel θ2 mit Graden von (86° – θ4), der durch den Verjüngungswinkel θ4 bereitgestellt ist. Darüber hinaus hat die Aus-stromabwärtige Grabenseitenwand 23 die (000-1)-Ebene mit einem Grabenversatzwinkel θ2 mit Graden von (86° + θ4), der durch den Verjüngungswinkel θ4 bereitgestellt ist.
  • Mit anderen Worten hat die Aus-stromaufwärtige Grabenseitenwand 22 die (11-20)-Ebene, die um (4° + θ4) in der <0001>-Richtung gekippt ist, so dass ein Grabenversatzwinkel θ2 (4° + θ4) beträgt. Die Aus-stromabwärtige Grabenseitenwand 23 hat die (-1-120)-Ebene, die um (4° – θ4) in der <0001>-Richtung gekippt ist, so dass ein vom Grabenversatzwinkel θ2 (4° – θ4) beträgt.
  • In dem Fall, in dem die Grabenseitenwand die Verjüngungswinkel θ4 hat, sind die Ebenenrichtungen der Grabenseitenwand die {1-100}-Ebenen mit den Grabenversatzwinkeln θ2, die gleich den Verjüngungswinkeln θ4 sind, und die {11-20}-Ebenen mit den Grabenversatzwinkeln θ2, die gleich (4° ± θ4) sind.
  • Hier hat die Aus-stromaufwärtige Grabenseitenwand 22, die den größten Grabenversatzwinkel θ2 hat und die {-1-120}-Ebene mit (4° + θ4)-Versatz ist, die schlechteste MOS-Charakteristik. Somit wird in dieser Ausführungsform die zweite Basiszone 14 vorzugsweise auf der Aus-stromaufwärtigen Grabenseitenwand 22 vorgesehen.
  • Mit anderen Worten wird, wenn die mehreren Flächen der Grabenseitenwand die Ebenenrichtungen mit den verschiedenen Grabenversatzwinkeln θ2 durch Verjüngungen oder dergleichen aufweisen, die zweite Basiszone 14 auf der Fläche mit dem größten Grabenversatzwinkel θ4 vorgesehen.
  • In dieser Ausführungsform wird in dem Fall, in dem die mehreren Flächen der Grabenseitenwand aufgrund der verschiedenen Grabenversatzwinkel θ2 unterschiedliche MOS-Charakteristika haben, die zweite Basiszone 14 auf der Fläche mit den schlechtesten MOS-Charakteristika ausgebildet, wodurch der Anstieg des Einschaltwiderstands des Graben-MOSFET auf ein Minimum gesenkt werden kann.
  • Diese Ausführungsform liefert die Beschreibungen zum sich verjüngenden Graben 5, und es erübrigt sich, zu erwähnen, dass diese Ausführungsform in ähnlicher Weise auch in einem Fall umgesetzt werden kann, in dem die Grabenseitenwand mehrere Flächen mit unterschiedlichen MOS-Charakteristika hat, die von verschiedenen Grabenversatzwinkeln θ2 herrühren, die sich aus einer Struktur der Zelle 20 und der Aus-Richtung 21, mit Ausnahme der Verjüngung ergeben.
  • Außerdem liefert die zweite Ausführungsform der vorliegenden Erfindung die Beschreibungen über die Unterschiede zwischen dieser Ausführungsform und der ersten Ausführungsform der vorliegenden Erfindung und lässt die Beschreibungen über dieselben oder entsprechenden Abschnitte weg.
  • Dritte Ausführungsform
  • 15 ist eine von oben gesehene Draufsicht eines Teils eines Isolierschichtsiliciumcarbidhalbleiterbauteils mit einer Graben-Gate-Struktur nach einer dritten Ausführungsform der vorliegenden Erfindung. 15 der dritten Ausführungsform ist eine Abwandlung von 6 der ersten Ausführungsform und modifiziert einen Bereich, in dem die zweite Basiszone 14 in 6 ausgebildet ist. Mit Ausnahme dessen ist sie der ersten Ausführungsform ähnlich. In dieser Ausführungsform kann ein an die Gate-Isolierbeschichtung 6 angelegtes elektrisches Feld noch mehr abgebaut werden.
  • Eine zweite Basiszone 14 in 15 ist im Vergleich zu der in 6 gezeigten zweiten Basiszone 14 entlang einer Seitenwandfläche der Aus-stromaufwärtigen Grabenseitenwand 22 verkürzt und erstreckt sich zur Innenseite der Zelle 20.
  • Auf diese Weise kann eine sich von der zweiten Basiszone 14 erstreckende Verarmungsschicht das elektrische Feld abbauen, das an die Gate-Isolierbeschichtung 6 der Seitenwandflächen angelegt wird, auf denen die zweite Basiszone 14 nicht ausgebildet ist.
  • Wie in 15 gezeigt ist, ist die zweite Basiszone 14 auf der Aus-stromaufwärtigen Grabenseitenwand 22 ausgebildet, und die zweite Basiszone 14 erstreckt sich zur Innenseite der Zelle 20, was die Wirkung zum Abbauen des an die Gate-Isolierbeschichtung 6 angelegten elektrischen Felds durch die Verarmungsschicht erhöht, die sich von der zweiten Basiszone 14 in einem Ausschaltzustand des Graben-MOSFET erstreckt, wobei die Gate-Isolierbeschichtung 6 auf der Aus-stromabwärtigen Grabenseitenwand 23 und den zur Aus-Richtung parallelen Grabenseitenwänden 24 ausgebildet ist. Diese Wirkung ergibt sich dadurch, dass sich die zweite Basiszone 14 der Aus-stromabwärtigen Grabenseitenwand 23 nähert und eine Zunahme in dem Bereich der Grabenseitenwände 24 nahe an der zweiten Basiszone stattfindet, wobei die Grabenseitenwände 24 parallel zur Aus-Richtung sind.
  • Hier ist ein in 15 gezeigter Abstand von der zweiten Basiszone 14 zu der zur Aus-Richtung parallelen Grabenseitenwand 24 ein erster Abstand 25, und ein Abstand von der zweite Basiszone 13 zur Aus-stromabwärtigen Grabenseitenwand 23 ist ein zweiter Abstand 26.
  • Eine A-A-Querschnittsansicht in 15 ist 16(a) und eine B-B-Querschnittsansicht in 15 ist 16(b). 16(b) zeigt, dass die Kanalzone nicht in der Aus-stromaufwärtigen Grabenseitenwand 22 ausgebildet ist, auf der die zweite Basiszone 14 ausgebildet ist. In den Querschnittsansichten in 16 fließen, wenn sich der Graben-MOSFET in einem Einschaltzustand befindet, Elektronen, die in die Driftschicht 2a implantiert sind, von der Kanalzone zur Drain-Elektrode 10 und breiten sich dabei horizontal in der Driftschicht 2a aus. Wie in 16 gezeigt ist, ist ein Winkel, in dem sich die Elektronen in Bezug auf eine vertikale Richtung (Richtung von oben nach unten) eines Flusses von der Kanalzone zur Drain-Elektrode 10 ausbreiten, ein Ausbreitungswinkel θ3. Beispielsweise beträgt in einem Fall, in dem eine erste Fremdstoffkonzentration in der Driftschicht 2a fast festliegt, der Ausbreitungswinkel θ3 40 bis 50 Grad. Wenn die Elektronen durch die Driftschicht 2a fließen, ist ein Weg 19, den die Elektronen durchfließen, ein in 16 gezeigter Bereich. Wenn die zweite Basiszone 14 in dem Weg 19 liegt, den die Elektronen mit dem Ausbreitungswinkel θ3 durchfließen, behindert die zweite Basiszone 14 den Fluss der Elektronen, und ein effektives Volumen wird kleiner, in dem die Elektronen fließen, was zu dem Anstieg des Einschaltwiderstands führt.
  • Hier ist ein Abstand vom Boden der ersten Basiszone 3 zum Boden der zweiten Basiszone 14 ein dritter Abstand 27.
  • Der erste Abstand 25 in 15 und 16(b) beträgt vorzugsweise mehr als oder ist gleich (dritter Abstand 27) × (tan θ3). In einem Fall, in dem der erste Abstand kleiner ist als (dritter Abstand 27) × (tan θ3), ist die zweite Basiszone 14 so ausgebildet, dass sie den Weg 19 behindert, den die Elektronen durchfließen, wodurch der Einschaltwiderstand erhöht wird.
  • Eine übermäßige Zunahme des ersten Abstands 25 erhöht einen Widerstand der zweiten Basiszone 14, was insofern zu einem Problem führt, als ein Einfluss eines von einem Verschiebungsstrom herrührenden Spannungsabfalls leicht die Gate-Isolierbeschichtung 6 durchbricht. Deshalb wird, wenn der erste Abstand 25 gleich (dritter Abstand 27) × (tan θ3) ist, der Anstieg des Einschaltwiderstands verhindert, wodurch die größte Wirkung erzielt wird, die Zuverlässigkeit der Gate-Isolierbeschichtung 6 zu erhöhen.
  • Darüber hinaus beträgt der zweite Abstand 26 in 15 und 16(b) vorzugsweise mehr als oder ist gleich (dritter Abstand 27) × (tan θ3). In einem Fall, in dem der zweite Abstand 26 kleiner als oder gleich (dritter Abstand 27) × (tan θ3) ist, ist die zweite Basiszone 14 so ausgebildet, dass sie den Weg 19 behindert, den die Elektronen durchfließen, wodurch der Einschaltwiderstand erhöht wird.
  • Eine übermäßige Zunahme des zweiten Abstands 26 erhöht jedoch einen Widerstand der zweiten Basiszone 14, was insofern zu einem Problem führt, als ein Einfluss eines von einem Verschiebungsstrom herrührender Spannungsabfalls leicht die Gate-Isolierbeschichtung 6 durchbricht. Deshalb wird, wenn der zweite Abstand 26 gleich (dritter Abstand 27) × (tan θ3) ist, der Anstieg des Einschaltwiderstands verhindert, wodurch die größte Wirkung erzielt wird, die Zuverlässigkeit der Gate-Isolierbeschichtung 6 zu erhöhen.
  • Zusätzlich liefert die dritte Ausführungsform der vorliegenden Erfindung Beschreibungen über Unterschiede zwischen dieser Ausführungsform und der ersten Ausführungsform oder zweiten Ausführungsform der vorliegenden Erfindung und lässt die Beschreibungen über dieselben oder entsprechende Abschnitte weg.
  • Vierte Ausführungsform
  • 17 und 18 sind Querschnittsansichten, die einen Teil eines Verfahrens zum Herstellen eines Isolierschichtsiliciumcarbidhalbleiterbauteils mit einer Graben-Gate-Struktur nach einer vierten Ausführungsform der vorliegenden Erfindung zeigen. Die vierte Ausführungsform zeichnet sich dadurch aus, dass die zweite Basiszone 14 durch eine schräge Ionenimplantation ausgebildet wird. Mit Ausnahme dessen ist sie der ersten bis dritten Ausführungsform ähnlich. Unter Verwendung dieser Ausführungsform können Herstellungskosten eines Graben-MOSFET gesenkt werden.
  • 17 und 18 zeigen Abschnitte des Teils des Verfahrens zum Herstellen des Graben-MOSFET in der vierten Ausführungsform. 17 ist ein Schaubild, um den Prozess zum Ausbilden der in 10 in der ersten Ausführungsform beschriebenen Diffusionsschutzschicht 13 des zweiten Leitfähigkeitstyps (p-Typs) durch die Ionenimplantierung zu beschreiben. Zusätzlich wird die Implantierung der zweiten Basiszone 14 in 5 in der ersten Ausführungsform in dieser Ausführungsform nicht durchgeführt. Nachdem die Diffusionsschutzschicht 13 in 17 ausgebildet wurde, wird Al unter Verwendung derselben Implantierungsmaske 16 in 18 schräg ionenimplantiert, um dadurch die zweite Basiszone 14 des p-Typs auf der Aus-stromaufwärtigen Grabenseitenwand 22 auszubilden.
  • Wie in 18 gezeigt ist, erfolgt die schräge Ionenimplantierung mit einem Winkel θion in Bezug auf die <11-20>-Richtung, bei der es sich um die Aus-Richtung 21 handelt. Auf diese Weise wird Al nicht in die zur Aus-Richtung parallelen Grabenseitenwände 24 implantiert, die in 18(a) gezeigt sind, und Al wird nur in die Aus-stromaufwärtige Grabenseitenwand 22 implantiert, die in 18(b) gezeigt ist. In 18(b) wird Al nur in die Aus-stromaufwärtige Grabenseitenwand 22 implantiert, aber die schräge Implantierung kann auch so erfolgen, dass Al nur in die Aus-stromabwärtige Grabenseitenwand 23 implantiert wird.
  • Hier handelt es sich bei dem Winkel θion der Ionenimplantierung um einen Winkel zwischen der zur Oberfläche der Epitaxialschicht 2 senkrechten Richtung und der Richtung der Ionenimplantierung. Der Winkel θion der Ionenimplantierung beträgt 0°, was der ersten Ausführungsform entspricht. Der Winkel θion der Ionenimplantierung kleiner als oder gleich einem Winkel unter der Bedingung ist, dass tan θion = (Öffnungsbreite des Grabens 5)/(Dicke der Implantierungsmaske 15 + Tiefe des Grabens 5) ist, wodurch die zweite Basiszone 14 des p-Typs auf der Aus-stromaufwärtigen Grabenseitenwand 22 ausgebildet werden kann.
  • Fällt er aus diesem Bereich, wird Al nicht in die Diffusionsschicht 13 implantiert, und somit wird die zweite Basiszone 14 nicht mit der Diffusionsschutzschicht 13 verbunden.
  • Dieselbe Implantierungsmaske wie zum Ausbilden der Diffusionsschicht 13 kann dazu verwendet werden, die Implantierung der zweiten Basiszone 14 unter Verwendung dieser Ausführungsform durchzuführen, was reduzierte Herstellungsschritte für die Implantierungsmaske und einen Wegfall des Prozesses ermöglicht. Ferner ist eine zweimalige Strukturierungsausrichtung zum Herstellen der Implantierungsmaske nicht nötig, so dass auf die Strukturierungsausrichtung hin kein Problem einer Verschiebung auftritt.
  • Diese Ausführungsform schafft die Notwendigkeit ab, eine Hochenergieimplantation zum Ausbilden der zweiten Basiszone 14 durchzuführen. Mit anderen Worten erfolgt die Implantierung in die Aus-stromaufwärtige Grabenseitenwand 22 von der Grabenseitenwandfläche her, und somit kann die Implantierungstiefe weniger tief sein als diejenige in der ersten Ausführungsform, was eine verkürzte Implantierungszeit und auch eine reduzierte Schichtdicke der Implantierungsmaske ermöglicht, was den Prozess vereinfacht.
  • Zusätzlich liefert die vierte Ausführungsform der vorliegenden Erfindung Beschreibungen über Unterschiede zwischen dieser Ausführungsform und der ersten bis dritten Ausführungsform der vorliegenden Erfindung und lässt die Beschreibungen über dieselben oder entsprechende Abschnitte weg.
  • Fünfte Ausführungsform
  • 19 ist eine Querschnittsansicht, die einen Teil eines Verfahrens zum Herstellen eines Isolierschichtsiliciumcarbidhalbleiterbauteils mit einer Graben-Gate-Struktur nach einer fünften Ausführungsform der vorliegenden Erfindung zeigt. Die fünfte Ausführungsform zeichnet sich dadurch aus, dass eine schräge Ionenimplantation durchgeführt wird, wenn die zweite Basiszone 14 in der ersten bis dritten Ausführungsform ausgebildet wird. Mit Ausnahme dessen ist sie der ersten bis dritten Ausführungsform ähnlich. Ein Graben-MOSFET, bei dem der Einschaltwiderstand geringer und die Zuverlässigkeit der Gate-Isolierbeschichtung 6 höher ist, kann unter Verwendung dieser Ausführungsform erzielt werden.
  • Beim Graben-MOSFET in der fünften Ausführungsform wird die schräge Ionenimplantierung in Bezug auf die Aus-Richtung 21, bei der es sich um die <11-20>-Richtung handelt, wie in 19 gezeigt, beim Implantieren der in 5 in der ersten Ausführungsform beschriebenen zweiten Basiszone 14 schräg durchgeführt. Zusätzlich entspricht 19(a) der A-A-Querschnittsansicht in 15, und 19(b) entspricht der B-B-Querschnittsansicht in 15.
  • 20 zeigt eine Querschnittsansicht des Graben-MOSFET in einem Einschaltzustand, wobei der Graben-MOSFET unter Verwendung dieser Ausführungsform hergestellt ist.
  • Es ist klar, dass es diese Ausführungsform schwieriger macht, den Weg 19 zu behindern, den die Elektronen durchfließen. In dieser Ausführungsform wird die zweite Basiszone 14 auf der Aus-stromaufwärtigen Grabenseitenwand 22 ausgebildet, und eine Seite der zweiten Basiszone 14 ist in dieselbe Richtung wie der Weg 19 geneigt, den die Elektronen durchfließen, wobei die Seite der Aus-stromaufwärtigen Grabenseitenwand 22 entgegengesetzt ist.
  • Deshalb kann nach dieser Ausführungsform die zweite Basiszone 14 näher an die Aus-stromabwärtige Grabenseitenwand 23 in der Zelle 20 an der Flächenseite der zweiten Basiszone 14 herangebracht werden, wodurch ein Anstieg des Einschaltwiderstands unterbunden werden kann, während das elektrische Feld in der Gate-Isolierbeschichtung 6 weiter abgebaut werden kann.
  • Zusätzlich liefert die fünfte Ausführungsform der vorliegenden Erfindung Beschreibungen über Unterschiede zwischen dieser Ausführungsform und der ersten bis dritten Ausführungsform der vorliegenden Erfindung und lässt die Beschreibungen über dieselben oder entsprechende Abschnitte weg.
  • Sechste Ausführungsform
  • 21 ist eine Draufsicht, die einen Teil eines Isolierschichtsiliciumcarbidhalbleiterbauteils mit einer Graben-Gate-Struktur nach einer sechsten Ausführungsform der vorliegenden Erfindung zeigt. Die sechste Ausführungsform zeichnet sich dadurch aus, dass eine zweite Basiszone 14 an einer Stelle eines Endes in einer Draufsicht auf eine Grabenseitenwandfläche mit einem Grabenversatzwinkel von mehr als 0° vorgesehen ist. Mit Ausnahme dessen ist sie der ersten bis fünften Ausführungsform ähnlich. Unter Verwendung dieser Ausführungsform kann der Graben-MOSFET erzielt werden, der eine kleine Fehlfunktion hat.
  • Die in 21 gezeigte zweite Basiszone 14 unterscheidet sich dadurch von der in 6 in der ersten Ausführungsform gezeigten zweiten Basiszone 14, dass die zweite Basiszone 14 in 21 an dem Ende der Aus-stromaufwärtigen Grabenseitenwand 22 vorgesehen ist, das einer Ecke der Zelle 20 entspricht. Es geht aus der Draufsicht in 21 klar hervor, dass eine Ecke des Grabens 5 dem Ende jeder der Grabenseitenwände entspricht. Mit anderen Worten ist in 21 die zweite Basiszone 14 an einer Stelle an einer Kreuzung der Gräben 5 vorgesehen, bei der es sich um einen Kontakt zwischen den benachbarten Zellen handelt. Außerdem ist die zweite Basiszone 14 in dieser so vorgesehen, dass sie sich über die benachbarten Zellen erstreckt.
  • 22 zeigt eine Querschnittsansicht des Isolierschichtsiliciumcarbidhalbleiterbauteils nach der sechsten Ausführungsform der vorliegenden Erfindung. 22(a) entspricht einer C-C-Querschnittsansicht in 21, und 22(b) entspricht einer D-D-Querschnittsansicht in 21.
  • 23 zeigt Kennlinien eines Drain-Stroms in Bezug auf eine Gate-Spannung, um Wirkungen des Isolierschichtsiliciumcarbidhalbleiterbauteils mit der Graben-Gate-Struktur nach der sechsten Ausführungsform zu beschreiben. In 23 ist eine Kennlinie in einem Fall, in dem diese Ausführungsform verwendet wird, durch eine durchgezogene Linie gezeigt, und eine Kennlinie einer herkömmlichen Weise, ohne diese Ausführungsform zu verwenden, ist durch eine gestrichelte Linie gezeigt. Beim Anlegen einer Gate-Spannung konzentriert sich ein elektrisches Feld an der Stelle, bei der es sich um die Ecke des Grabens 5 in einer Draufsicht handelt, so dass sich eine Inversionskanalschicht mit einer niedrigeren Gate-Spannung im Grabenseitenwandabschnitt der Ecke im Vergleich zu den Grabenseitenwandabschnitten mit Ausnahme der Ecke bildet und ein Einschaltzustandsstrom mit einer niedrigeren Gate-Spannung im Vergleich zu den Abschnitten mit Ausnahme der Ecke fließt. Mit anderen Worten unterscheidet sich, selbst wenn dieselbe Gate-Spannung angelegt wird, ein im Wesentlichen angelegtes Gate-Spannungsfeld zwischen dem Ende der Grabenseitenwand und den Anschnitten mit Ausnahme von deren Ende. Auf diese Weise tritt als Ergebnis, den Einschaltzustandsstrom mit der niedrigen Gate-Spannung durch das Ende der Grabenseitenwand durchzulassen, ein Sprung (eine Spitze) in einem Anstiegsteil eines Drain-Stroms als die durch die gestrichelte Linie in 23 gezeigte Kennlinie auf. Je größer die Spitze ist, umso wahrscheinlicher wird eine Fehlfunktion verursacht, was nicht vorzuziehen ist.
  • In dieser Ausführungsform ist die zweite Basiszone 14 am Ende der Aus-stromaufwärtigen Grabenseitenwand 22 ausgebildet, durch die der Einschaltzustandsstrom früh zu fließen beginnt, wodurch der Durchfluss des Einschaltzustandsstroms durch den Bereich, in dem die zweite Basiszone 14 ausgebildet ist, unterbunden werden kann und ein Auftreten der Spitze des Drain-Stroms, die die Ursache einer Fehlfunktion ist, unterbunden werden kann.
  • Wenn die zweite Basiszone 14 wie in dieser Ausführungsform am Ende der Aus-stromaufwärtigen Grabenseitenwand 22 ausgebildet ist, hat die zweite Basiszone 14 die Dicke in der Aus-Richtung 21 wie in der Draufsicht in 21, was möglicherweise zur Bildung der zweiten Basiszone 14 an den Enden der zur Aus-Richtung parallelen Grabenseitenwände 24 führt. Als Ergebnis ist in der Querschnittsansicht in 22(a) die zweite Basiszone 14 auf den zur Aus-Richtung parallelen Grabenseitenwänden 24 gebildet.
  • Die zur Aus-Richtung parallelen Grabenseitenwände 24 haben die Ebenenrichtung, die für die Kanalcharakteristika ausreicht, und somit ist es nicht wünschenswert, dass die Kanalzone durch Ausbilden der zweiten Basiszone 14 verkleinert wird. Deshalb ist die Dicke der zweiten Basiszone 14 in der Aus-Richtung 21 vorzugsweise dünn, so dass die zweite Basiszone 14 so klein wie möglich auf den zur Aus-Richtung 21 parallelen Grabenseitenwänden 24 ausgebildet ist.
  • Wenn beispielsweise, wie in 14 gezeigt, der Graben 5 die Verjüngungswinkel θ4 hat, ist die zweite Basiszone 14 auch auf den Grabenseitenwänden 24 gebildet, die die Grabenversatzwinkel θ2 haben, die gleich den Verjüngungswinkeln θ4 und parallel zur Aus-Richtung sind. Auch in diesem Fall ist die zweite Basiszone 14, die am Ende der Aus-stromaufwärtigen Grabenseitenwand 22 mit dem größten Grabenversatzwinkel θ2 ausgebildet ist, größer hergestellt als die zweite Basiszone 14, die auf den zur Aus-Richtung parallelen Grabenseitenwänden 24 ausgebildet ist. In diesem Fall ist die zweite Basiszone 14 nicht auf der Aus-stromabwärtigen Grabenseitenwand 23 mit dem kleinsten Grabenversatzwinkel θ2 ausgebildet, was den Anstieg des Einschaltwiderstands auch stärker unterbinden kann.
  • In dieser Ausführungsform wird die Wirkung erzielt, den Anstieg des Einschaltwiderstands durch die zweite Basiszone 14 zu unterbinden, während eine Fehlfunktion unterbunden werden kann.
  • Ferner wird auch bei einem Ausschaltbetrieb des Graben-MOSFET der größte Teil des elektrischen Felds an die Ecke der Zelle 20 angelegt. Indem diese Ausführungsform verwendet wird, wird ein elektrisches Feld in der Seitenwand des Grabens 5 an einer Stelle abgebaut, die der Ecke der Zelle 20 entspricht, an der die zweite Basiszone 14 vorgesehen ist, wodurch auch die Wirkung erzielt wird, die Zuverlässigkeit der Gate-Isolierbeschichtung 6 weiter zu verbessern.
  • Zusätzlich liefert die sechste Ausführungsform der vorliegenden Erfindung Beschreibungen über Unterschiede zwischen dieser Ausführungsform und der ersten bis fünften Ausführungsform der vorliegenden Erfindung und lässt die Beschreibungen über dieselben oder entsprechende Abschnitte weg.
  • Beschreibung der Bezugszeichen
    • 1 Siliciumcarbidsubstrat; 2 Epitaxialschicht; 2a Driftschicht; 3 erste Basiszone; 4 Source-Zone; 5 Graben; 6 Gate-Isolierschicht; 7 Gate-Elektrode; 8 Zwischenschichtisolierbeschichtung; 9 Source-Elektrode; 10 Drain-Elektrode; 11 Ätzmaske; 12 Fotolackmaske; 13 Diffusionsschutzschicht; 14 zweite Basiszone; 15 zweite Implantierungsmaske; 16 erste Implantatierungsmaske; 20 Zelle; 21 Aus-Richtung; 22 Aus-stromaufwärtige Grabenseitenwand; 23 Aus-stromabwärtige Grabenseitenwand; 24 zur Aus-Richtung parallele Grabenseitenwand; 25 erster Abstand; 26 zweiter Abstand; 27 dritter Abstand; 81 Kontaktöffnung.

Claims (15)

  1. Isolierschichtsiliciumcarbidhalbleiterbauteil, Folgendes aufweisend: ein Siliciumcarbidsubstrat eines 4H-Typs mit einer {0001}-Ebene als Hauptfläche, die einen Versatzwinkel von mehr als 0° hat, eine Driftschicht eines ersten Leitfähigkeitstyps, die auf dem Siliciumcarbidsubstrat vorgesehen ist; eine erste Basiszone eines zweiten Leitfähigkeitstyps, die sich auf einer Flächenseite der Driftschicht befindet; eine Source-Zone des ersten Leitfähigkeitstyps, die sich in der ersten Basiszone befindet; einen Graben, der die erste Basiszone und die Source-Zone durchdringt und eine Grabenseitenwand hat, die aus mehreren Flächen besteht; eine Gate-Isolierbeschichtung, die auf der Grabenseitenwand im Graben ausgebildet ist; eine Gate-Elektrode, die durch die Gate-Isolierbeschichtung hindurch im Graben eingebettet ist; eine Diffusionsschutzschicht des zweiten Leitfähigkeitstyps, die in der Driftschicht vorgesehen und dabei in Kontakt mit einem Boden des Grabens ist; und eine zweite Basiszone des zweiten Leitfähigkeitstyps, die in der Driftschicht vorgesehen und dabei in Kontakt mit einem Teil der Diffusionsschutzschicht, einem Teil der ersten Basiszone und mindestens einem Teil einer Fläche der mehreren Flächen der Grabenseitenwand ist, wobei die eine Fläche der Grabenseitenwand, die mit der zweiten Basiszone in Kontakt ist, eine Fläche mit einem Grabenversatzwinkel von mehr als 0° in einer <0001>-Richtung in Bezug auf eine zur <0001>-Richtung parallele Ebene ist.
  2. Isolierschichtsiliciumcarbidhalbleiterbauteil nach Anspruch 1, wobei die eine Fläche der Grabenseitenwand, die mit der zweiten Basiszone in Kontakt ist, eine Fläche mit einem Grabenversatzwinkel ist, der der größte von denjenigen der mehreren Flächen der Grabenseitenwand ist.
  3. Isolierschichtsiliciumcarbidhalbleiterbauteil nach Anspruch 1 oder 2, wobei die zweite Basiszone und die Diffusionsschutzschicht für jeden aller Gräben in einer aktiven Zone vorgesehen sind.
  4. Isolierschichtsiliciumcarbidhalbleiterbauteil nach einem der Ansprüche 1 bis 3, wobei es sich bei einem Abstand zwischen der zweiten Basiszone und einer Grabenseitenwandfläche, auf der die zweite Basiszone nicht ausgebildet ist, um einen Abstand handelt, der größer als ein oder gleich einem Abstand ist, der durch eine mathematische Formel ausgedrückt ist (dritter Abstand) × tanθ3 worin dritter Abstand einen Tiefenunterschied zwischen der ersten Basiszone und der zweiten Basiszone darstellt, und θ3 einen Ausbreitungswinkel darstellt, mit dem sich Elektronen in der <0001>-Richtung aus der <0001>-Richtung in Siliciumcarbid ausbreiten.
  5. Isolierschichtsiliciumcarbidhalbleiterbauteil nach einem der Ansprüche 1 bis 3, wobei die aktive Zone aus einer Gruppe von Gittermuster- oder Hexagonalzellen besteht.
  6. Isolierschichtsiliciumcarbidhalbleiterbauteil nach einem der Ansprüche 1 bis 5, Folgendes aufweisend. eine Source-Elektrode auf einem Teil einer Fläche der Source-Zone und der ersten Basiszone; und eine Drain-Elektrode auf einer Rückseite des Siliciumcarbidsubstrats.
  7. Isolierschichtsiliciumcarbidhalbleiterbauteil nach einem der Ansprüche 1 bis 6, wobei der erste Leitfähigkeitstyp ein n-Typ ist, und der zweite Leitfähigkeitstyp ein p-Typ ist.
  8. Isolierschichtsiliciumcarbidhalbleiterbauteil nach einem der Ansprüche 1 bis 7, wobei es sich bei dem Isolierschichtsiliciumcarbidhalbleiterbauteil um einen Graben-MOSFET oder einen Graben-IGBT handelt.
  9. Isolierschichtsiliciumcarbidhalbleiterbauteil, Folgendes aufweisend: ein Siliciumcarbidsubstrat eines 4H-Typs mit einer {0001}-Ebene als Hauptfläche, die einen Versatzwinkel von mehr als 0° hat, eine Driftschicht eines ersten Leitfähigkeitstyps, die auf dem Siliciumcarbidsubstrat vorgesehen ist; eine erste Basiszone eines zweiten Leitfähigkeitstyps, die sich auf einer Flächenseite der Driftschicht befindet; eine Source-Zone des ersten Leitfähigkeitstyps, die sich in der ersten Basiszone befindet; einen Graben, der die erste Basiszone und die Source-Zone durchdringt und eine Grabenseitenwand hat, die aus mehreren Flächen besteht; eine Gate-Isolierbeschichtung, die auf der Grabenseitenwand im Graben ausgebildet ist; eine Gate-Elektrode, die durch die Gate-Isolierbeschichtung hindurch im Graben eingebettet ist; eine Diffusionsschutzschicht des zweiten Leitfähigkeitstyps, die in der Driftschicht vorgesehen und dabei in Kontakt mit einem Boden des Grabens ist; und eine zweite Basiszone des zweiten Leitfähigkeitstyps, die in der Driftschicht vorgesehen und dabei in Kontakt mit einem Teil der Diffusionsschutzschicht, einem Teil der ersten Basiszone und einem Ende einer Fläche der mehreren Flächen der Grabenseitenwand ist, wobei die eine Fläche der Grabenseitenwand, die mit der zweiten Basiszone in Kontakt ist, eine Fläche mit einem Grabenversatzwinkel von mehr als 0° in einer <0001>-Richtung in Bezug auf eine zur <0001>-Richtung parallele Ebene ist.
  10. Isolierschichtsiliciumcarbidhalbleiterbauteil nach Anspruch 9, wobei die eine Fläche der Grabenseitenwand, die mit der zweiten Basiszone in Kontakt ist, eine Fläche mit einem Grabenversatzwinkel ist, der der größte von denjenigen der mehreren Flächen der Grabenseitenwand ist.
  11. Isolierschichtsiliciumcarbidhalbleiterbauteil nach Anspruch 9 oder 10, wobei die zweite Basiszone und die Diffusionsschutzschicht für jeden aller Gräben in einer aktiven Zone vorgesehen sind.
  12. Verfahren zum Herstellen eines Isolierschichtsiliciumcarbidhalbleiterbauteils, Folgendes umfassend: Aufziehen einer als Driftschicht des ersten Leitfähigkeitstyps dienenden Epitaxialschicht eines ersten Leitfähigkeitstyps auf einem Siliciumcarbidsubstrat eines 4H-Typs mit einer {0001}-Ebene als Hauptfläche, die einen Versatzwinkel von mehr als 0° hat; Ausbilden einer ersten Basiszone eines zweiten Leitfähigkeitstyps in einem Oberflächenschichtabschnitt der Epitaxialschicht; Ausbilden einer Source-Zone des ersten Leitfähigkeitstyps in einem Oberflächenschichtabschnitt der ersten Basiszone; Ausbilden eines die erste Basiszone und die Source-Zone durchdringenden Grabens durch Ätzen; Ausbilden einer Diffusionsschutzschicht des zweiten Leitfähigkeitstyps in der Driftschicht in Kontakt mit einem Boden des Grabens; Ausbilden einer zweiten Basiszone des zweiten Leitfähigkeitstyps in der Driftschicht in Kontakt mit einem Teil der Diffusionsschutzschicht, einem Teil der ersten Basiszone und einer Fläche von mehreren Flächen der Grabenseitenwand, wobei die eine Fläche einen Grabenversatzwinkel von mehr als 0° in einer <0001>-Richtung in Bezug auf eine zur <0001>-Richtung parallele Ebene hat; Ausbilden einer Gate-Isolierbeschichtung auf einer Grabenseitenwand in dem Graben; und Einbetten einer Gate-Elektrode in den Graben durch die Gate-Isolierbeschichtung hindurch.
  13. Verfahren zum Herstellen eines Isolierschichtsiliciumcarbidhalbleiterbauteils nach Anspruch 12, wobei eine Ätzmaske, die beim Ausbilden des Grabens durch Ätzen verwendet wird, als zweite Implantierungsmaske verwendet wird, die beim Ausbilden einer Diffusionsschutzschicht verwendet wird.
  14. Verfahren zum Herstellen eines Isolierschichtsiliciumcarbidhalbleiterbauteils nach Anspruch 12 oder 13, wobei die zweite Implantierungsmaske, die beim Ausbilden einer Diffusionsschutzschicht verwendet wird, als erste Implantierungsmaske verwendet wird, die beim Ausbilden einer zweiten Basiszone verwendet wird, um die zweite Basiszone durch eine schräge Ionenimplantation auszubilden.
  15. Verfahren zum Herstellen eines Isolierschichtsiliciumcarbidhalbleiterbauteils nach Anspruch 12 oder 13, wobei die zweite Basiszone durch eine schräge Ionenimplantation beim Ausbilden einer zweiten Basiszone ausgebildet wird.
DE112014000679.3T 2013-02-05 2014-02-04 Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung Active DE112014000679B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013020666 2013-02-05
JP2013-020666 2013-02-05
PCT/JP2014/000569 WO2014122919A1 (ja) 2013-02-05 2014-02-04 絶縁ゲート型炭化珪素半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE112014000679T5 true DE112014000679T5 (de) 2015-10-29
DE112014000679B4 DE112014000679B4 (de) 2019-01-17

Family

ID=51299519

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014000679.3T Active DE112014000679B4 (de) 2013-02-05 2014-02-04 Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (2) US9741797B2 (de)
JP (5) JP6177812B2 (de)
CN (2) CN109755321B (de)
DE (1) DE112014000679B4 (de)
WO (1) WO2014122919A1 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6335089B2 (ja) * 2014-10-03 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6715567B2 (ja) * 2014-12-16 2020-07-01 富士電機株式会社 半導体装置
WO2017064887A1 (ja) * 2015-10-16 2017-04-20 三菱電機株式会社 半導体装置
DE102015118315A1 (de) * 2015-10-27 2017-04-27 Infineon Technologies Ag Halbleitervorrichtung mit Tiefdiffusionsregion
DE102015118550B4 (de) * 2015-10-29 2018-10-11 Infineon Technologies Austria Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP6696499B2 (ja) * 2015-11-24 2020-05-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN108292680B (zh) * 2015-12-03 2021-01-22 三菱电机株式会社 碳化硅半导体装置
GB2548126B (en) * 2016-03-09 2021-03-17 Dynex Semiconductor Ltd A SiC trench transistor
MY193292A (en) * 2016-05-30 2022-10-03 Nissan Motor Semiconductor device
US10516017B2 (en) * 2016-07-19 2019-12-24 Mitsubishi Electric Corporation Semiconductor device, and manufacturing method for same
JP2018060943A (ja) * 2016-10-06 2018-04-12 トヨタ自動車株式会社 スイッチング素子
JP6654543B2 (ja) * 2016-10-14 2020-02-26 トヨタ自動車株式会社 半導体装置の製造方法
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
JP6811118B2 (ja) * 2017-02-27 2021-01-13 株式会社豊田中央研究所 Ｍｏｓｆｅｔ
DE102017108738B4 (de) * 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
US10283358B2 (en) * 2017-05-18 2019-05-07 Hrl Laboratories, Llc Lateral GaN PN junction diode enabled by sidewall regrowth
JP7081087B2 (ja) * 2017-06-02 2022-06-07 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
WO2018225600A1 (ja) 2017-06-06 2018-12-13 三菱電機株式会社 半導体装置および電力変換装置
AT520468B1 (de) * 2017-10-09 2021-02-15 Weirather Maschb Und Zerspanungstechnik Gmbh Einrichtung zum generativen Fertigen eines Bauteils aus einem pulverförmigen Ausgangsstoff
JP6896593B2 (ja) * 2017-11-22 2021-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN108183131A (zh) * 2017-12-05 2018-06-19 中国电子科技集团公司第五十五研究所 一种集成sbd结构的单侧mos型器件制备方法
JP7151076B2 (ja) 2017-12-11 2022-10-12 富士電機株式会社 絶縁ゲート型半導体装置
JP7331914B2 (ja) * 2017-12-11 2023-08-23 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
WO2019155783A1 (ja) * 2018-02-06 2019-08-15 住友電気工業株式会社 炭化珪素半導体装置
JP7076222B2 (ja) * 2018-02-21 2022-05-27 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
DE112018007354T5 (de) * 2018-03-28 2020-12-03 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
JP7259215B2 (ja) 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP7210182B2 (ja) * 2018-07-26 2023-01-23 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7127445B2 (ja) * 2018-09-11 2022-08-30 富士電機株式会社 半導体装置
US11069770B2 (en) * 2018-10-01 2021-07-20 Ipower Semiconductor Carrier injection control fast recovery diode structures
US10892237B2 (en) 2018-12-14 2021-01-12 General Electric Company Methods of fabricating high voltage semiconductor devices having improved electric field suppression
US11538769B2 (en) 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression
CN111370486A (zh) * 2018-12-25 2020-07-03 深圳比亚迪微电子有限公司 沟槽型mos场效应晶体管及方法、电子设备
JP6957536B2 (ja) * 2019-01-04 2021-11-02 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
WO2020145109A1 (ja) * 2019-01-08 2020-07-16 三菱電機株式会社 半導体装置及び電力変換装置
CN110212020A (zh) * 2019-05-29 2019-09-06 西安电子科技大学 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法
JP7278913B2 (ja) 2019-09-13 2023-05-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7292175B2 (ja) * 2019-10-16 2023-06-16 株式会社東芝 半導体装置
CN110828547A (zh) * 2019-10-22 2020-02-21 深圳基本半导体有限公司 一种沟槽型功率开关器件及其制作方法
JP7451981B2 (ja) * 2019-12-10 2024-03-19 富士電機株式会社 半導体装置
JP7458217B2 (ja) 2020-03-19 2024-03-29 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
EP3930006A1 (de) * 2020-06-24 2021-12-29 Infineon Technologies AG Halbleiterbauelement mit trench-gate-struktur und eingelassener abschirmungsregion und verfahren zur herstellung
US11355630B2 (en) 2020-09-11 2022-06-07 Wolfspeed, Inc. Trench bottom shielding methods and approaches for trenched semiconductor device structures
CN116313787A (zh) * 2021-12-21 2023-06-23 华润微电子（重庆）有限公司 带有超结结构的绝缘栅双极型晶体管及其制备方法
DE102023003690A1 (de) 2022-04-29 2024-01-18 Infineon Technologies Ag Halbleitervorrichtung mit breiter bandlücke

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
JP2007129259A (ja) * 1996-08-01 2007-05-24 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
EP0893830A1 (de) 1996-12-11 1999-01-27 The Kansai Electric Power Co., Inc. Halbleiteranordnung mit isoliertem gate
GB2321337B (en) * 1997-01-21 2001-11-07 Plessey Semiconductors Ltd Improvements in or relating to semiconductor devices
JP4738562B2 (ja) * 2000-03-15 2011-08-03 三菱電機株式会社 半導体装置の製造方法
JP3811624B2 (ja) * 2001-04-27 2006-08-23 松下電器産業株式会社 半導体装置
JP3964819B2 (ja) 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP4292964B2 (ja) * 2003-08-08 2009-07-08 三菱電機株式会社 縦型半導体装置
US7279743B2 (en) 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
GB0403934D0 (en) 2004-02-21 2004-03-24 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and the manufacture thereof
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
JP2005333068A (ja) * 2004-05-21 2005-12-02 Toshiba Corp 半導体装置
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4046140B1 (ja) * 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
JP5369464B2 (ja) * 2008-03-24 2013-12-18 富士電機株式会社 炭化珪素ｍｏｓ型半導体装置
JP5417760B2 (ja) * 2008-08-01 2014-02-19 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US7989885B2 (en) 2009-02-26 2011-08-02 Infineon Technologies Austria Ag Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same
TWI396240B (zh) * 2009-05-08 2013-05-11 Anpec Electronics Corp 製造功率半導體元件的方法
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
JPWO2011092808A1 (ja) * 2010-01-27 2013-05-30 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5557581B2 (ja) * 2010-04-08 2014-07-23 株式会社日立製作所 半導体装置および電力変換装置
DE112011104322T5 (de) * 2010-12-10 2013-10-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP5728992B2 (ja) * 2011-02-11 2015-06-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN102148163B (zh) * 2011-03-04 2012-08-15 电子科技大学 超结结构和超结半导体器件的制造方法
JP5558392B2 (ja) * 2011-03-10 2014-07-23 株式会社東芝 半導体装置とその製造方法
JP2012209422A (ja) * 2011-03-30 2012-10-25 Sumitomo Electric Ind Ltd Ｉｇｂｔ
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
JP5817204B2 (ja) 2011-04-28 2015-11-18 トヨタ自動車株式会社 炭化珪素半導体装置
JP5673393B2 (ja) * 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
JP5776610B2 (ja) 2012-04-03 2015-09-09 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN104969357A (zh) 2015-10-07
JP6654221B2 (ja) 2020-02-26
DE112014000679B4 (de) 2019-01-17
US20170309711A1 (en) 2017-10-26
JP7241848B2 (ja) 2023-03-17
JP6400778B2 (ja) 2018-10-03
JP2018182335A (ja) 2018-11-15
JP2020038995A (ja) 2020-03-12
JP6177812B2 (ja) 2017-08-09
US10510843B2 (en) 2019-12-17
JPWO2014122919A1 (ja) 2017-01-26
US20150357415A1 (en) 2015-12-10
CN109755321B (zh) 2022-02-18
CN104969357B (zh) 2019-02-01
CN109755321A (zh) 2019-05-14
JP7105752B2 (ja) 2022-07-25
WO2014122919A1 (ja) 2014-08-14
JP2017135424A (ja) 2017-08-03
JP2022010335A (ja) 2022-01-14
US9741797B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102012204420B4 (de) Halbleitervorrichtung
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE112012004043B4 (de) Halbleitereinrichtung
DE112009005299B4 (de) Halbleitervorrichtung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE112017000079T5 (de) Halbleitervorrichtung
EP1029358A1 (de) Hochspannungsfeste randstruktur für halbleiterbauelemente
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
EP1114466A1 (de) Hochspannungs-halbleiterbauelement
DE112014004583T5 (de) Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE102006055131A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112015004492T5 (de) Halbleitervorrichtung
DE102004041198A1 (de) Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode
EP0913000A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
EP3437138A1 (de) Vertikaler sic-mosfet

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final