JPWO2011092808A1 - 炭化ケイ素半導体装置およびその製造方法 - Google Patents

炭化ケイ素半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2011092808A1
JPWO2011092808A1 JP2011522717A JP2011522717A JPWO2011092808A1 JP WO2011092808 A1 JPWO2011092808 A1 JP WO2011092808A1 JP 2011522717 A JP2011522717 A JP 2011522717A JP 2011522717 A JP2011522717 A JP 2011522717A JP WO2011092808 A1 JPWO2011092808 A1 JP WO2011092808A1
Authority
JP
Japan
Prior art keywords
groove
side wall
silicon carbide
semiconductor layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011522717A
Other languages
English (en)
Inventor
美紗子 穂永
美紗子 穂永
原田　真
真 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2011092808A1 publication Critical patent/JPWO2011092808A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面からなる側壁（１９）を備えた溝（２０）を表面（１２ａ）に有する炭化ケイ素からなる半導体層（１２）と、溝（２０）の側壁（１９）に接触するように形成された絶縁膜（１３）とを備え、溝（２０）の側壁（１９）と絶縁膜（１３）との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であって、溝（２０）の側壁（１９）内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する炭化ケイ素半導体装置（１）とその製造方法である。

Description

本発明は、炭化ケイ素半導体装置およびその製造方法に関し、特に、優れた電気的特性を示す炭化ケイ素半導体装置およびその製造方法に関する。
従来から、炭化ケイ素（ＳｉＣ）を用いた炭化ケイ素半導体装置が知られており、その一例が、たとえば、国際公開ＷＯ０１／０１８８７２号パンフレット（以下、「特許文献１」という。）に記載されている。特許文献１には、面方位がほぼ{０３−３８}であり４Ｈ型ポリタイプのＳｉＣ基板を用いて形成された炭化ケイ素半導体装置としてのＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）が記載されている。特許文献１に記載されたＭＯＳＦＥＴにおいては、ゲート酸化膜をドライ酸化により形成しており、高いチャネル移動度（約１００ｃｍ2／Ｖｓ）を実現できるとされている。
国際公開ＷＯ０１／０１８８７２号パンフレット
ＳｉＣを用いた炭化ケイ素半導体装置の優れた電気的特性を安定して発揮させるためには、高いチャネル移動度を再現性良く実現することが求められる。
しかしながら、本発明者らが検討した結果、特許文献１に記載されたＭＯＳＦＥＴにおいてもチャネル移動度が十分に高くならない場合があることを見い出した。
上記の事情に鑑みて、本発明の目的は、高いチャネル移動度を再現性良く実現することができる炭化ケイ素半導体装置およびその製造方法を提供することにある。
本発明は、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面からなる側壁を備えた溝を表面に有する炭化ケイ素からなる半導体層と、溝の側壁に接触するように形成された絶縁膜とを備え、溝の側壁と絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であって、溝の側壁内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する炭化ケイ素半導体装置である。
また、本発明は、第１導電型の炭化ケイ素からなる基板と、基板上に形成され、基板よりも低濃度の第１導電型不純物を含み、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面からなる側壁を備えた溝を表面に有する第１導電型の炭化ケイ素からなる半導体層と、溝の側壁に形成された第２導電型不純物拡散層と、半導体層の表面内に形成された第１導電型不純物拡散層と、溝の側壁に接触するように形成された絶縁膜と、半導体層の表面の絶縁膜の形成部分以外の領域の少なくとも一部に接触するように形成されたソース電極と、絶縁膜上に形成されたゲート電極と、基板の半導体層の形成側と反対側の表面に形成されたドレイン電極とを備え、溝の側壁と絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であって、溝の側壁内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する炭化ケイ素半導体装置である。
ここで、本発明の炭化ケイ素半導体装置においては、ソース電極の表面がストライプ状であることが好ましい。
また、本発明の炭化ケイ素半導体装置においては、ソース電極の表面がハニカム状であることが好ましい。
また、本発明の炭化ケイ素半導体装置においては、溝の側壁は、{０３−３８}面に対して±５°の範囲内で傾いている結晶面からなることが好ましい。
さらに、本発明は、炭化ケイ素からなる半導体層の表面に{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面からなる側壁を有する溝を形成する工程と、溝の側壁内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向が形成されるように溝の側壁に接触する絶縁膜を形成する工程と、溝の側壁と絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上となるように窒素濃度を調整する工程とを含む炭化ケイ素半導体装置の製造方法である。
ここで、本発明の炭化ケイ素半導体装置の製造方法においては、半導体層に含まれる欠陥の方位に基づいて溝の側壁内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を形成することが好ましい。
また、本発明の炭化ケイ素半導体装置の製造方法において、窒素濃度を調整する工程は、絶縁膜が形成された半導体層を、窒素を含有するガスの雰囲気中で熱処理する工程を含むことが好ましい。
また、本発明の炭化ケイ素半導体装置の製造方法において、窒素濃度を調整する工程は、熱処理後の半導体層を不活性ガスの雰囲気中で熱処理する工程を含むことが好ましい。
本発明によれば、高いチャネル移動度を再現性良く実現することができる炭化ケイ素半導体装置およびその製造方法を提供することができる。
本発明の炭化ケイ素半導体装置の一例である縦型トレンチゲートＭＯＳＦＥＴの一例の模式的な断面図である。 図１に示す炭化ケイ素半導体装置をゲート電極側から見た模式的な平面図である。 本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。 本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。 本発明における半導体層の表面の一例を図解する模式的な平面図である。 本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。 本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。 本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。 本発明における溝の側壁の一例を図解する模式的な平面図である。 本発明における溝の側壁の結晶面の一例を図解する模式的な斜視図である。 本発明における溝の側壁の結晶面の好ましい一例を図解する模式的な断面図である。 本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。 本発明の炭化ケイ素半導体装置の製造方法の一例の製造工程の一部を図解する模式的な断面図である。 本発明の炭化ケイ素半導体装置の他の一例をゲート電極側から見た模式的な平面図である。 本発明の炭化ケイ素半導体装置の一例における溝の側壁と絶縁膜との界面近傍における窒素濃度の分布の一例を示す図である。 本発明の炭化ケイ素半導体装置の一例における溝の側壁内における＜−２１１０＞方向に対する角度（°）とチャネル移動度（相対値）との関係の一例を示す図である。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
また、結晶面および方向を表わす場合に、本来であれば所要の数字の上にバーを付した表現をするべきであるが、表現手段に制約があるため、本発明においては、所要の数字の上にバーを付す表現の代わりに、所要の数字の前に「−」を付して表現するものとする。また、本発明において、個別方位は［］で、集合方位は＜＞で、個別面は（）で、集合面は｛｝でそれぞれ表わすものとする。
図１に、本発明の炭化ケイ素半導体装置の一例である縦型トレンチゲートＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の一例の模式的な断面図を示す。
図１に示す炭化ケイ素半導体装置１は、たとえばｎ型でポリタイプが４Ｈ−ＳｉＣの炭化ケイ素からなる基板１１と、基板１１の表面１１ａ上に形成されたｎ型の炭化ケイ素からなる半導体層１２と、半導体層１２の表面１２ａ内に形成された溝２０と、半導体層１２の表面１２ａ内に形成されたｐ型領域である第２導電型不純物拡散層１４と、第２導電型不純物拡散層１４の表面内（半導体層１２の表面１２ａ内でもある）に形成されたｎ型領域である第１導電型不純物拡散層１５と、半導体層１２の表面１２ａの一部に溝２０の側壁１９に接するようにして形成された絶縁膜１３と、半導体層１２の表面１２ａの絶縁膜１３の形成領域以外の領域に形成されたソース電極１６と、絶縁膜１３の表面上に形成されたゲート電極１７と、基板１１の裏面に形成されたドレイン電極１８とを備えている。
ここで、半導体層１２が形成される基板１１の表面１１ａとしては、たとえば{２−１−１０}面からなる結晶面を用いることができる。
また、半導体層１２としては、たとえば、基板１１よりもｎ型不純物濃度の低いｎ型の炭化ケイ素からなる層などを用いることができる。
また、半導体層１２の表面１２ａに形成された溝２０の側壁１９は、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面から構成されている。
また、絶縁膜１３としては、たとえば、ドライ酸化（熱酸化）などによって形成した酸化膜などを用いることができる。なお、絶縁膜１３は１層の構造のものに限られず、２層以上の構造のものから構成されていてもよい。
また、第２導電型不純物拡散層１４としては、たとえば、半導体層１２の表面１２ａ内に第２導電型不純物としてのｐ型不純物を拡散させることによって形成したｐ型領域などを用いることができる。ここで、第２導電型不純物としてのｐ型不純物としては、たとえばアルミニウム、ボロンなどを用いることができる。また、第２導電型不純物拡散層１４の表面内における第１導電型不純物拡散層１５の形成領域以外の領域の少なくとも一部に第２導電型不純物拡散層１４よりも高濃度の第２導電型不純物としてのｐ型不純物を含むｐ+型領域が形成されていてもよい。
また、第１導電型不純物拡散層１５としては、たとえば、半導体層１２の表面１２ａ内に第１導電型不純物としてのｎ型不純物を拡散させることによって形成したｎ型領域などを用いることができる。また、第１導電型不純物拡散層１５のｎ型不純物濃度は、半導体層１２のｎ型不純物濃度よりも高くすることができる。ここで、第１導電型不純物としてのｎ型不純物としては、たとえば窒素、リンなどを用いることができる。
また、ソース電極１６、ゲート電極１７およびドレイン電極１８はそれぞれ、たとえば、従来から公知の金属などを用いることができる。
また、図１に示す炭化ケイ素半導体装置１においては、溝２０の側壁１９と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値は１×１０21ｃｍ-3以上となっている。ここで、溝２０の側壁１９と絶縁膜１３との界面から１０ｎｍ以内の領域とは、溝２０の側壁１９と絶縁膜１３との界面からその界面に対して垂直に溝２０の側壁１９側に１０ｎｍだけ進向した領域と、溝２０の側壁１９と絶縁膜１３との界面からその界面に対して垂直に絶縁膜１３側に１０ｎｍだけ進向した領域とを足し合わせた領域である。
図２に、図１に示す炭化ケイ素半導体装置１をゲート電極１７側から見た模式的な平面図を示す。ここで、ソース電極１６の表面およびゲート電極１７の表面はそれぞれ＜−２１１０＞方向にストライプ状に伸びるようにして形成されている。また、＜−２１１０＞方向に垂直な方向である＜０３−３８＞方向に沿って、ソース電極１６とゲート電極１７とが交互に配列されており、２つのソース電極１６の間に１つのゲート電極１７が配置されている。また、ソース電極１６とゲート電極１７との間の間隙から絶縁膜１３の表面が露出している。このように、ソース電極１６の表面がストライプ状である場合には、後述するように溝２０の側壁１９（{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面）内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を形成しやすい傾向にある。なお、本発明において、チャネル方向とは、溝２０の側壁１９内においてキャリアが移動する方向を意味する。
ここで、上記構成の炭化ケイ素半導体装置１のチャネル方向は、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面から構成されている溝２０の側壁１９内において＜−２１１０＞方向に直交する方向±１０°の範囲内に含まれるように形成される。
以下、上記構成の炭化ケイ素半導体装置１の製造方法の一例について説明する。まず、図３の模式的断面図に示すように、たとえば{２−１−１０}面の結晶面からなる表面１１ａを有する炭化ケイ素（４Ｈ−ＳｉＣ）からなる基板１１を準備する。
次に、図４の模式的断面図に示すように、基板１１の表面１１ａ上に半導体層１２を形成する。
ここで、半導体層１２は、たとえば、基板１１の表面１１ａ上に、基板１１よりも低濃度のｎ型不純物を有するｎ型の炭化ケイ素からなる半導体層１２をエピタキシャル成長させることなどにより形成することができる。上記のエピタキシャル成長により半導体層１２を形成した場合には、基板１１の表面１１ａの結晶面を半導体層１２の表面１２ａに引き継がせることができるため、たとえば基板１１の表面１１ａが{２−１−１０}面の結晶面からなる場合には、半導体層１２の表面１２ａも、たとえば図５の模式的平面図に示すような{２−１−１０}面の結晶面とすることができる。
次に、図６の模式的断面図に示すように、半導体層１２の表面１２ａ内に第２導電型不純物拡散層１４を形成する。この例においては、第２導電型不純物拡散層１４は、＜−２１１０＞方向に伸びるストライプ状に形成されるが、この形状に限定されるものではない。
ここで、第２導電型不純物拡散層１４は、たとえば、半導体層１２の表面１２ａ内の第２導電型不純物拡散層１４の形成領域以外の領域にイオン注入防止マスクを設置した後に、第２導電型不純物としてのｐ型不純物のイオンを半導体層１２の表面１２ａにイオン注入することなどにより形成することができる。なお、イオン注入防止マスクとしては、たとえば、フォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜などを用いることができる。
次に、図７の模式的断面図に示すように、上記のように形成された第２導電型不純物拡散層１４の表面内に第１導電型不純物拡散層１５を形成する。この例においては、第１導電型不純物拡散層１５も、＜−２１１０＞方向に伸びるストライプ状に形成されるが、この形状に限定されるものではない。
ここで、第１導電型不純物拡散層１５は、たとえば、半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の形成領域以外の領域にイオン注入防止マスクを設置した後に、第１導電型不純物としてのｎ型不純物のイオンを半導体層１２の表面１２ａにイオン注入することなどにより形成することができる。なお、イオン注入防止マスクとしては、ここでも、たとえば、フォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜などを用いることができる。
次に、上記のように第２導電型不純物拡散層１４および第１導電型不純物拡散層１５を形成した後の半導体層１２について活性化アニール処理を行なう。これにより、上記でイオン注入された第２導電型不純物拡散層１４中の第２導電型不純物としてのｐ型不純物および第１導電型不純物拡散層１５中の第１導電型不純物としてのｎ型不純物を活性化させることができる。
ここで、活性化アニール処理は、たとえばアルゴンガスの雰囲気中で、第２導電型不純物拡散層１４および第１導電型不純物拡散層１５の形成後の半導体層１２をたとえば１７００℃程度の温度で３０分間程度加熱することなどにより行なうことができる。
次に、図８の模式的断面図に示すように、半導体層１２の表面１２ａに側壁１９を有する溝２０を形成する。溝２０は、たとえば、半導体層１２の表面１２ａの溝２０の形成領域以外の領域にエッチングマスクを設置し、その後、エッチングマスクが設置されていない半導体層１２の表面１２ａの領域をエッチングして除去することにより形成することができる。
ここで、たとえばチャネル方向を溝２０の側壁１９の伸長方向に一致させる場合には、半導体層１２に形成された欠陥を基準にして＜−２１１０＞方向に直交する方向を特定し、たとえば図９の模式的平面図に示すように、溝２０の側壁１９の伸長方向（図９の上方向）が＜−２１１０＞方向に直交する方向±１０°の範囲内に含まれるように溝２０を形成することが好ましい。
炭化ケイ素半導体装置１の製造工程においては、半導体層１２の一定の箇所に欠陥が形成されることがあるため、半導体層１２の一定の箇所に形成される欠陥の位置を基準とすることにより、たとえばチャネル方向を溝２０の側壁１９の伸長方向に一致させる場合には、溝２０の側壁１９の伸長方向が＜−２１１０＞方向に直交する方向±１０°の範囲内に含まれるように溝２０を容易に形成することができるためである。
また、溝２０の側壁１９は、たとえば図１０の模式的斜視図に示すように、{０００１}面に対して角度α°が５０°以上６５°以下の範囲内で傾いている結晶面（図１０の斜線部分）から構成される。また、溝２０の側壁１９は、たとえば図１１の模式的断面図に示すように、{０３−３８}面に対して±５°の範囲内で傾いている結晶面でもあることが好ましい。溝２０の側壁１９が{０３−３８}面に対して±５°の範囲内で傾いている結晶面である場合には、炭化ケイ素半導体装置１のチャネル移動度などの電気的特性が向上する傾向にある。また、炭化ケイ素半導体装置１のチャネル移動度などの電気的特性をさらに向上させる観点からは、溝２０の側壁１９が{０３−３８}面に対して±３°の範囲内で傾いている結晶面であることがより好ましく、溝２０の側壁１９が{０３−３８}面であることが最も好ましい。なお、{０３−３８}面に対して±５°の範囲内で傾いている結晶面および{０３−３８}面に対して±３°の範囲内で傾いている結晶面にはそれぞれ{０３−３８}面が含まれることは言うまでもない。
次に、図１２の模式的断面図に示すように、上記のように形成された溝２０の側壁１９に接するように絶縁膜１３を形成する。溝２０の側壁１９の伸長方向が＜−２１１０＞方向に直交する方向±１０°の範囲内に含まれるように伸長方向が制御された溝２０の側壁１９に接するように絶縁膜１３を形成することによって、＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を形成することができる。
ここで、絶縁膜１３としては、たとえば、ドライ酸化（熱酸化）などにより形成された酸化膜などを用いることができる。なお、ドライ酸化（熱酸化）は、たとえば酸素中で、上記のように溝２０が形成された半導体層１２の表面１２ａをたとえば１２００℃程度の温度で３０分間程度加熱することなどにより行なうことができる。
次に、上記の絶縁膜１３の形成後の半導体層１２について、窒素アニール処理を行なう。これにより、溝２０の側壁１９と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上となるように窒素濃度を調整する。
ここで、上記の窒素アニール処理は、たとえば、一酸化窒素（ＮＯ）ガスなどの窒素を含有するガスの雰囲気中で上記の絶縁膜１３の形成後の半導体層１２をたとえば１１００℃程度の温度で１２０分間程度加熱して行なうことにより、溝２０の側壁１９と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値を１×１０21ｃｍ-3以上とすることができる。
また、上記の窒素アニール処理後の半導体層１２を、たとえばアルゴンガスなどの不活性ガスの雰囲気中でさらに不活性ガスアニール処理を行なうことが好ましい。上記の窒素アニール処理後の半導体層１２について、上記の不活性ガスアニール処理を行なった場合には、炭化ケイ素半導体装置１について、高いチャネル移動度を再現性良く実現することができる傾向が大きくなる。
ここで、上記の不活性ガスアニール処理は、たとえばアルゴンガスの雰囲気中で、上記の窒素アニール処理後の半導体層１２を、たとえば１１００℃程度の温度で６０分間程度加熱することにより行なうことができる。
次に、図１３の模式的断面図に示すように、上記のように形成された絶縁膜１３の一部を除去して絶縁膜１３のパターンニングを行なう。
ここで、絶縁膜１３のパターンニングは、半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の表面の少なくとも一部が露出するように絶縁膜１３の一部を除去して行なわれる。
また、絶縁膜１３の一部の除去は、たとえば、フォトリソグラフィおよびエッチングにより絶縁膜１３の除去部分が露出するようにパターンニングされたエッチングマスクを絶縁膜１３の表面上に形成した後に、絶縁膜１３の露出部分をエッチングで除去することなどにより形成することができる。
次に、図１に示すように、絶縁膜１３の除去部分から露出した半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の表面に接するようにソース電極１６を形成する。
ここで、ソース電極１６は、たとえば、上記の絶縁膜１３のエッチング後に露出した半導体層１２の表面１２ａおよび上記のエッチングマスクの表面上にたとえばニッケルなどの金属からなる導電膜をたとえばスパッタ法などにより形成した後に上記のエッチングマスクを除去することにより形成することができる。すなわち、エッチングマスクの表面上に形成された導電膜がエッチングマスクとともに除去（リフトオフ）され、半導体層１２の表面１２ａ上に形成された導電膜のみがソース電極１６として残ることになる。
また、上記のソース電極１６の形成後の半導体層１２については、アロイ化のための熱処理を行なうことが好ましい。
ここで、アロイ化のための熱処理としては、たとえばアルゴンガスなどの不活性ガスの雰囲気中で、上記のソース電極１６の形成後の半導体層１２をたとえば９５０℃程度の温度で２分間程度加熱することにより行なうことができる。
次に、図１に示すように、絶縁膜１３の表面上にゲート電極１７を形成する。ここで、ゲート電極１７は、たとえば、絶縁膜１３の表面およびソース電極１６の表面の全面をそれぞれ覆うようにして、フォトリソグラフィおよびエッチングなどによりゲート電極１７の形成部分に開口部を有するレジストマスクを形成し、レジストマスクの表面およびレジストマスクの開口部から露出している絶縁膜１３の表面上にたとえばアルミニウムなどの金属からなる導電膜をたとえばスパッタ法などにより形成した後に上記のレジストマスクを除去することにより形成することができる。すなわち、レジストマスクの表面上に形成された導電膜がレジストマスクとともに除去（リフトオフ）され、絶縁膜１３の表面上に形成された導電膜のみがゲート電極１７として残ることになる。
次に、図１に示すように、基板１１の裏面上にドレイン電極１８を形成する。ここで、ドレイン電極１８は、たとえば、基板１１の裏面上にたとえばニッケルなどの金属からなる導電膜をたとえばスパッタ法などにより形成することができる。
以上により、図１に示す構成の炭化ケイ素半導体装置１を製造することができる。
なお、本発明の炭化ケイ素半導体装置１においては、たとえば図１４の模式的平面図に示すように、ソース電極１６の表面をハニカム状に形成し、ソース電極１６の外周を取り囲む一部の領域を除いた領域をゲート電極１７として形成することもできる。
上記のように、ソース電極１６の表面をハニカム状に形成した場合には、個々のソース電極１６の表面は六角形状に形成されることになるが、なかでも正六角形状に形成されることが好ましい。個々のソース電極１６の表面を正六角形状に形成した場合には、同一の大きさの基板１１を用いた場合でも炭化ケイ素半導体装置１の形成可能数を増加させることができるため、高いチャネル移動度を有する炭化ケイ素半導体装置１をより再現性良く、かつより高い製造効率で作製することができる傾向にある。また、この場合には、第２導電型不純物拡散層１４および第１導電型不純物拡散層１５もそれぞれ、正六角形状などの六角形状に形成することができる。
なお、図１４に示す構成のソース電極１６およびゲート電極１７を有する炭化ケイ素半導体装置１のその他の構成は上記と同様とすることができる。
上記で説明した構成の炭化ケイ素半導体装置１において、たとえば、ソース電極１６に負電圧を印加し、ゲート電極１７およびドレイン電極１８に正電圧を印加した場合には、ソース電極１６から注入されたキャリア（上記の例では電子）は、第１導電型不純物拡散層１５の表面、溝２０の側壁１９、半導体層１２の内部、基板１１の内部を通ってドレイン電極１８まで移動することになる。
なお、ソース電極１６に負電圧を印加し、ドレイン電極１８に正電圧を印加した場合でも、ゲート電極１７に正電圧を印加しない場合には、ソース電極１６から注入されたキャリア（上記の例では電子）は、溝２０の側壁１９の第２導電型不純物拡散層１４の表面内において移動が制限されることになる。
本発明の炭化ケイ素半導体装置１においては、たとえば、図１５に示すように、溝２０の側壁１９と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上となっている。したがって、本発明の炭化ケイ素半導体装置１においては、溝２０の側壁１９と絶縁膜１３との界面において絶縁膜１３をドライ酸化（熱酸化）などによって形成した場合に発生する界面準位を低減することができることから、特に絶縁膜１３の直下のチャネル（絶縁膜１３に接する溝２０の側壁１９部分）におけるキャリア移動度（チャネル移動度）を安定して向上させることができる。
なお、図１５には、上記で説明した構成の炭化ケイ素半導体装置１における溝２０の側壁１９と絶縁膜１３との界面近傍における窒素濃度の一例が示されている。ここで、図１５において、縦軸は窒素濃度（ｃｍ-3）を示し、横軸は溝２０の側壁１９と絶縁膜１３との界面からの距離（ｎｍ）を示している。また、図１５において、横軸の距離（ｎｍ）が０（ｎｍ）の箇所が溝２０の側壁１９と絶縁膜１３との界面を意味しており、横軸の距離（ｎｍ）が０（ｎｍ）の箇所から左側に進むにつれて絶縁膜１３側に進向することを意味し、横軸の距離（ｎｍ）が０（ｎｍ）の箇所から右側に進むにつれて溝２０の側壁１９側に進向することを意味している。
さらに、上記で説明した構成の炭化ケイ素半導体装置１は、溝２０の側壁１９内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有しているため、そのチャネル方向におけるキャリアの移動がスムーズになり、そのチャネル方向におけるキャリア移動度および電流特性を改善することができることから、炭化ケイ素半導体装置１のオン抵抗を低減することができる。
図１６に、上記で説明した構成の炭化ケイ素半導体装置１の溝２０の側壁１９（{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面）内における＜−２１１０＞方向に対する角度（°）とチャネル移動度（相対値）との関係の一例を示す。図１６において、縦軸はチャネル移動度（相対値）を示し、横軸は溝２０の側壁１９内における＜−２１１０＞方向に対する角度（°）を示している。なお、図１６の横軸の角度（°）は、＜−２１１０＞方向に対する傾きの方向は問わないため、たとえば、横軸の８０°は＜−２１１０＞方向に対して＋８０°傾いている方向および−８０°傾いている方向のいずれも意味している。
また、図１６の縦軸のチャネル移動度（相対値）は、溝２０の側壁１９内の＜−２１１０＞方向に直交する方向のチャネル移動度を１としたときの相対値で表わされている。また、図１６の横軸の９０°の箇所が溝２０の側壁１９内における＜−２１１０＞方向に直交する方向を示している。
図１６に示すように、溝２０の側壁１９内において＜−２１１０＞方向に対する角度が９０°の方向（＜−２１１０＞方向に直交する方向）にチャネル方向がある場合に最もチャネル移動度が高くなり、溝２０の側壁１９内における＜−２１１０＞方向に直交する方向からのずれが大きくなるにつれてチャネル移動度が低下していく傾向にあることがわかる。なお、図１６に示す傾向は、溝２０の側壁１９が{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面のいずれについても成立する。
したがって、高いチャネル移動度を実現する観点からは、チャネル方向が、溝２０の側壁１９（{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面）内の＜−２１１０＞方向に直交する方向となる場合（すなわち、＜−２１１０＞方向に直交する方向±０°の場合）が最も好ましいと考えられる。
しかしながら、図１６に示すように、溝２０の側壁１９内における＜−２１１０＞方向に対する角度が８０°以上９０°以下の方向（すなわち、＜−２１１０＞方向に直交する方向±１０°の範囲内の方向）にチャネル方向が存在する場合には、チャネル移動度（相対値）が０．９９よりも高くなるため、製造上の問題などで炭化ケイ素半導体装置１のチャネル移動度が多少ばらついた場合でも、チャネル移動度が大きく低下することは考えにくい。
したがって、溝２０の側壁１９内における＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する本発明の炭化ケイ素半導体装置１においては、高いチャネル移動度を再現性良く実現することができる。また、本発明の炭化ケイ素半導体装置１において、高いチャネル移動度を再現性良く実現するためには、溝２０の側壁１９内の＜−２１１０＞方向に直交する方向にチャネル方向を形成することが最も好ましいことは上述したとおりである。
なお、上記においては、第１導電型をｎ型とし、第２導電型をｐ型とした場合について説明したが、本発明においては、上記の炭化ケイ素半導体装置１の構成において、第１導電型をｐ型とし、第２導電型をｎ型とした構成としてもよい。
（縦型トレンチゲートＭＯＳＦＥＴの作製）
実施例の縦型トレンチゲートＭＯＳＦＥＴとしての炭化ケイ素半導体装置を以下のようにして作製した。
まず、図３に示すように、厚さが４００μｍのｎ型の炭化ケイ素結晶（４Ｈ−ＳｉＣ）からなる基板１１を用意した。ここで、基板１１は、{２−１−１０}面の結晶面からなる表面１１ａを有している。
次に、図４に示すように、基板１１の表面１１ａ上に、ｎ型不純物として窒素がドープされたｎ型の炭化ケイ素結晶からなる半導体層１２（ｎ型不純物濃度：５×１０15ｃｍ-3）をＣＶＤ（Chemical Vapor Deposition）法により１０μｍの厚さでエピタキシャル成長させた。
ここで、半導体層１２の表面１２ａは、図５に示すように、＜−２１１０＞方向と、＜−２１１０＞方向に直交する＜０３−３８＞方向とを有する{２−１−１０}面の結晶面から構成されていた。
次に、図６に示すように、半導体層１２の表面１２ａ内に第２導電型不純物拡散層１４（ｐ型不純物濃度：１×１０17ｃｍ-3）を形成した。ここで、第２導電型不純物拡散層１４は、半導体層１２の表面１２ａ内の第２導電型不純物拡散層１４の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとして、ｐ型不純物であるボロンをイオン注入することにより形成した。なお、第２導電型不純物拡散層１４は、＜−２１１０＞方向に伸びるストライプ状に形成された。
次に、図７に示すように、上記のように形成された第２導電型不純物拡散層１４の表面内に、第１導電型不純物拡散層１５（ｎ型不純物濃度：５×１０19ｃｍ-3）およびｐ+型領域（図示せず）（ｐ型不純物濃度：３×１０19ｃｍ-3）を形成した。ここで、第１導電型不純物拡散層１５は、＜−２１１０＞方向に伸びるストライプ状に形成され、ｐ+型領域は、図７に示す第１導電型不純物拡散層１５の外側に、第１導電型不純物拡散層１５に接するようにして＜−２１１０＞方向に伸びるストライプ状に形成した。
なお、第１導電型不純物拡散層１５は、半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてｎ型不純物であるリンをイオン注入することにより形成した。また、ｐ+型領域も、半導体層１２の表面１２ａ内のｐ+型領域の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてｐ型不純物であるボロンをイオン注入することにより形成した。
次に、上記のように第２導電型不純物拡散層１４、第１導電型不純物拡散層１５およびｐ+型領域が形成された半導体層１２をアルゴンガス雰囲気中で、１７００℃で３０分間加熱することにより活性化アニール処理を行なった。
次に、図８に示すように、半導体層１２の表面１２ａに側壁１９を有する溝２０を形成する。溝２０は、たとえば、半導体層１２の表面１２ａの溝２０の形成領域以外の領域にエッチングマスクを設置し、その後、半導体層１２の表面１２ａのエッチングマスクが設置されていない溝２０の形成領域を半導体層１２の表面１２ａに対して垂直にエッチングして除去することにより形成することができる。ここで、溝２０の形成は、半導体層１２に形成された欠陥を基準にして＜−２１１０＞方向に直交する方向を特定し、図９に示すように、チャネル方向を溝２０の側壁１９の伸長方向と一致させるために、溝２０の側壁１９の伸長方向が＜−２１１０＞方向に直交する方向±１０°の範囲内に含まれるようにして溝２０を形成した。その結果、溝２０の側壁１９は、{０００１}面に対して約５５°の角度で傾いている結晶面である{０３−３８}面から構成されていた。また、溝２０の側壁１９は、半導体層１２の表面１２ａ（{２−１−１０}面）に対して垂直方向に伸長していた。
次に、図１２に示すように、半導体層１２の表面１２ａを酸素中で１２００℃で３０分間加熱してドライ酸化（熱酸化）することにより、半導体層１２の表面１２ａの全面に接する絶縁膜１３を形成した。
次に、絶縁膜１３の形成後の半導体層１２を一酸化窒素（ＮＯ）ガス雰囲気中で１１００℃で１２０分間加熱することによって窒素アニール処理を行なった。
次に、上記の窒素アニール処理後の半導体層１２をアルゴンガス雰囲気中で１１００℃で６０分間加熱することによって不活性ガスアニール処理を行なった。
次に、図１３に示すように、半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の表面の一部およびｐ+型領域（図示せず）の表面が露出するように絶縁膜１３の一部を除去して絶縁膜１３のパターンニングを行なった。ここで、絶縁膜１３のパターンニングは、フォトリソグラフィおよびエッチングにより絶縁膜１３の除去部分が露出するようにパターンニングされたエッチングマスクを絶縁膜１３の表面上に形成した後に、絶縁膜１３の露出部分をエッチングで除去することにより行なった。
次に、絶縁膜１３の除去部分から露出した第１導電型不純物拡散層１５およびｐ+型領域（図示せず）の表面上に、図１４に示すような正六角形状の表面を有するニッケルからなる０．１μｍの厚さのソース電極１６を形成した。
次に、上記のソース電極１６の形成後の半導体層１２をアルゴンガス雰囲気中で９５０℃で２分間加熱することによりアロイ化のための熱処理を行なった。
次に、絶縁膜１３の表面上に、図１４に示すような表面形状を有するアルミニウムからなる１μｍの厚さのゲート電極１７を形成した。
次に、基板１１の裏面の全面にニッケルからなる０．１μｍの厚さのドレイン電極１８を形成した。
以上により、実施例の縦型トレンチゲートＭＯＳＦＥＴとしての炭化ケイ素半導体装置１を作製した。
上記のようにして作製した実施例の縦型トレンチゲートＭＯＳＦＥＴとしての炭化ケイ素半導体装置１のチャネル長（溝２０の側壁１９に露出している第１導電型不純物拡散層１５の側壁１９の伸長方向の長さ）は２μｍとされた。
また、比較として、溝２０の側壁１９の表面１２ａ内におけるチャネル方向を＜−２１１０＞方向としたこと以外は上記と同様にして比較例の縦型トレンチゲートＭＯＳＦＥＴとしての炭化ケイ素半導体装置を作製した。
（縦型トレンチゲートＭＯＳＦＥＴの評価）
上記のようにして作製した実施例と比較例の縦型トレンチゲートＭＯＳＦＥＴについて、溝２０の側壁１９と絶縁膜１３との界面近傍における窒素濃度の深さ方向での分布をＳＩＭＳ（二次イオン質量分析）により測定した。
その結果、実施例および比較例の縦型トレンチゲートＭＯＳＦＥＴのいずれにおいても、溝２０の側壁１９と絶縁膜１３との界面近傍における窒素濃度の最大値はそれぞれ１×１０21ｃｍ-3以上であった。したがって、実施例と比較例の縦型トレンチゲートＭＯＳＦＥＴについてはそれぞれ、溝２０の側壁１９と絶縁膜１３との界面から１０ｎｍ以内の領域における窒素濃度の最大値は１×１０21ｃｍ-3以上となることが確認された。
また、実施例および比較例の縦型トレンチゲートＭＯＳＦＥＴについて、チャネル移動度を評価した。チャネル移動度の評価方法としては、以下の方法を用いた。まず、ソース−ドレイン間電圧ＶＤＳ＝０．１Ｖとした状態で、ゲート電圧ＶＧを印加してソース−ドレイン間電流ＩＤＳを測定した（ゲート電圧依存性を測定した）。そして、ｇｍ＝（δＩＤＳ）／（δＶＧ）として、下記の式（１）により、チャネル移動度のゲート電圧に対する最大値を求め、その最大値をチャネル移動度として算出した。
チャネル移動度μ＝ｇｍ×（Ｌ×ｄ）／（Ｗ×ε×ＶＤＳ） …（１）
なお、上記の式（１）において、Ｌはチャネル長を示し、ｄは絶縁膜１３の厚さを示し、Ｗはチャネル幅を示し、εは絶縁膜１３の誘電率を示している。
その結果、実施例の縦型トレンチゲートＭＯＳＦＥＴのチャネル移動度は１００ｃｍ2／Ｖｓであり、比較例の縦型トレンチゲートＭＯＳＦＥＴのチャネル移動度は４０ｃｍ2／Ｖｓであった。
したがって、実施例の縦型トレンチゲートＭＯＳＦＥＴのチャネル移動度は比較例の縦型トレンチゲートＭＯＳＦＥＴのチャネル移動度の２．５倍であり、これに伴いソース−ドレイン間電流値が２．５倍となるため、オン抵抗が大幅に低減することが確認された。
よって、実施例の縦型トレンチゲートＭＯＳＦＥＴの構成によれば、製造上の問題でチャネル移動度が多少ばらついたとしても、チャネル移動度が大きく低下するとは考えられないため、高いチャネル移動度を再現性良く実現することができると考えられる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明によれば、高いチャネル移動度を再現性良く実現することができる炭化ケイ素半導体装置およびその製造方法を提供することができるため、本発明は、たとえばＳｉＣを用いた縦型トレンチゲートＭＯＳＦＥＴなどに好適に利用することができる可能性がある。
１ 炭化ケイ素半導体装置、１１ 基板、１１ａ 表面、１２ 半導体層、１２ａ 表面、１３ 絶縁膜、１４ 第２導電型不純物拡散層、１５ 第１導電型不純物拡散層、１６ ソース電極、１７ ゲート電極、１８ ドレイン電極、１９ 側壁、２０ 溝。
【０００５】
バーを付した表現をするべきであるが、表現手段に制約があるため、本発明においては、所要の数字の上にバーを付す表現の代わりに、所要の数字の前に「−」を付して表現するものとする。また、本発明において、個別方位は［］で、集合方位は＜＞で、個別面は（）で、集合面は｛｝でそれぞれ表わすものとする。
［００２０］
図１に、本発明の炭化ケイ素半導体装置の一例である縦型トレンチゲートＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の一例の模式的な断面図を示す。
［００２１］
図１に示す炭化ケイ素半導体装置１は、たとえばｎ型でポリタイプが４Ｈ−ＳｉＣの炭化ケイ素からなる基板１１と、基板１１の表面１１ａ上に形成されたｎ型の炭化ケイ素からなる半導体層１２と、半導体層１２の表面１２ａ内に形成された溝２０と、半導体層１２の表面１２ａ内に形成されたｐ型領域である第２導電型不純物拡散層１４と、第２導電型不純物拡散層１４の表面内（半導体層１２の表面１２ａ内でもある）に形成されたｎ型領域である第１導電型不純物拡散層１５と、半導体層１２の表面１２ａの一部に溝２０の側壁１９に接するようにして形成された絶縁膜１３と、半導体層１２の表面１２ａの絶縁膜１３の形成領域以外の領域に形成されたソース電極１６と、絶縁膜１３の表面上に形成されたゲート電極１７と、基板１１の裏面に形成されたドレイン電極１８とを備えている。
［００２２］
ここで、半導体層１２が形成される基板１１の表面１１ａとしては、たとえば｛０４−４−３｝面からなる結晶面を用いることができる。
［００２３］
また、半導体層１２としては、たとえば、基板１１よりもｎ型不純物濃度の低いｎ型の炭化ケイ素からなる層などを用いることができる。
［００２４］
また、半導体層１２の表面１２ａに形成された溝２０の側壁１９は、｛０００１｝面に対して５０°以上６５°以下の範囲内で傾いている結晶面から構成されている。
［００２５］
また、絶縁膜１３としては、たとえば、ドライ酸化（熱酸化）などによって形成した酸化膜などを用いることができる。なお、絶縁膜１３は１層の構
【０００７】
形成されている。また、＜−２１１０＞方向に垂直な方向である＜０３−３８＞方向に沿って、ソース電極１６とゲート電極１７とが交互に配列されており、２つのソース電極１６の間に１つのゲート電極１７が配置されている。また、ソース電極１６とゲート電極１７との間の間隙から絶縁膜１３の表面が露出している。このように、ソース電極１６の表面がストライプ状である場合には、後述するように溝２０の側壁１９（｛０００１｝面に対して５０°以上６５°以下の範囲内で傾いている結晶面）内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を形成しやすい傾向にある。なお、本発明において、チャネル方向とは、溝２０の側壁１９内においてキャリアが移動する方向を意味する。
［００３１］
ここで、上記構成の炭化ケイ素半導体装置１のチャネル方向は、｛０００１｝面に対して５０°以上６５°以下の範囲内で傾いている結晶面から構成されている溝２０の側壁１９内において＜−２１１０＞方向に直交する方向±１０°の範囲内に含まれるように形成される。
［００３２］
以下、上記構成の炭化ケイ素半導体装置１の製造方法の一例について説明する。まず、図３の模式的断面図に示すように、たとえば｛０４−４−３｝面の結晶面からなる表面１１ａを有する炭化ケイ素（４Ｈ−ＳｉＣ）からなる基板１１を準備する。
［００３３］
次に、図４の模式的断面図に示すように、基板１１の表面１１ａ上に半導体層１２を形成する。
［００３４］
ここで、半導体層１２は、たとえば、基板１１の表面１１ａ上に、基板１１よりも低濃度のｎ型不純物を有するｎ型の炭化ケイ素からなる半導体層１２をエピタキシャル成長させることなどにより形成することができる。上記のエピタキシャル成長により半導体層１２を形成した場合には、基板１１の表面１１ａの結晶面を半導体層１２の表面１２ａに引き継がせることができるため、たとえば基板１１の表面１１ａが｛０４−４−３｝面の結晶面からなる場合には、半導体層１２の表面１２ａも、たとえば図５の模式的平面図に示すような｛０４−４−３｝面の結晶面とすることができる。
【００１６】
実施例
［００７５］
（縦型トレンチゲートＭＯＳＦＥＴの作製）
実施例の縦型トレンチゲートＭＯＳＦＥＴとしての炭化ケイ素半導体装置を以下のようにして作製した。
［００７６］
まず、図３に示すように、厚さが４００μｍのｎ型の炭化ケイ素結晶（４Ｈ−ＳｉＣ）からなる基板１１を用意した。ここで、基板１１は、｛０４−４−３｝面の結晶面からなる表面１１ａを有している。
［００７７］
次に、図４に示すように、基板１１の表面１１ａ上に、ｎ型不純物として窒素がドープされたｎ型の炭化ケイ素結晶からなる半導体層１２（ｎ型不純物濃度：５×１０１５ｃｍ−３）をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により１０μｍの厚さでエピタキシャル成長させた。
［００７８］
ここで、半導体層１２の表面１２ａは、図５に示すように、＜−２１１０＞方向と、＜−２１１０＞方向に直交する＜０３−３８＞方向とを有する｛０４−４−３｝面の結晶面から構成されていた。
［００７９］
次に、図６に示すように、半導体層１２の表面１２ａ内に第２導電型不純物拡散層１４（ｐ型不純物濃度：１×１０１７ｃｍ−３）を形成した。ここで、第２導電型不純物拡散層１４は、半導体層１２の表面１２ａ内の第２導電型不純物拡散層１４の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとして、ｐ型不純物であるボロンをイオン注入することにより形成した。なお、第２導電型不純物拡散層１４は、＜−２１１０＞方向に伸びるストライプ状に形成された。
［００８０］
次に、図７に示すように、上記のように形成された第２導電型不純物拡散層１４の表面内に、第１導電型不純物拡散層１５（ｎ型不純物濃度：５×１０１９ｃｍ−３）およびｐ＋型領域（図示せず）（ｐ型不純物濃度：３×１０１９ｃｍ−３）を形成した。ここで、第１導電型不純物拡散層１５は、＜−２１１０＞方向に伸びるストライプ状に形成され、ｐ＋型領域は、図７に示す第１導電型不純物拡散層１５の外側に、第１導電型不純物拡散層１５に接するようにして
【００１７】
＜−２１１０＞方向に伸びるストライプ状に形成した。
［００８１］
なお、第１導電型不純物拡散層１５は、半導体層１２の表面１２ａ内の第１導電型不純物拡散層１５の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてｎ型不純物であるリンをイオン注入することにより形成した。また、ｐ＋型領域も、半導体層１２の表面１２ａ内のｐ＋型領域の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてｐ型不純物であるボロンをイオン注入することにより形成した。
［００８２］
次に、上記のように第２導電型不純物拡散層１４、第１導電型不純物拡散層１５およびｐ＋型領域が形成された半導体層１２をアルゴンガス雰囲気中で、１７００℃で３０分間加熱することにより活性化アニール処理を行なった。
［００８３］
次に、図８に示すように、半導体層１２の表面１２ａに側壁１９を有する溝２０を形成する。溝２０は、たとえば、半導体層１２の表面１２ａの溝２０の形成領域以外の領域にエッチングマスクを設置し、その後、半導体層１２の表面１２ａのエッチングマスクが設置されていない溝２０の形成領域を半導体層１２の表面１２ａに対して垂直にエッチングして除去することにより形成することができる。ここで、溝２０の形成は、半導体層１２に形成された欠陥を基準にして＜−２１１０＞方向に直交する方向を特定し、図９に示すように、チャネル方向を溝２０の側壁１９の伸長方向と一致させるために、溝２０の側壁１９の伸長方向が＜−２１１０＞方向に直交する方向±１０°の範囲内に含まれるようにして溝２０を形成した。その結果、溝２０の側壁１９は、｛０００１｝面に対して約５５°の角度で傾いている結晶面である｛０３−３８｝面から構成されていた。また、溝２０の側壁１９は、半導体層１２の表面１２ａ（｛０４−４−３｝面）に対して垂直方向に伸長していた。
［００８４］
次に、図１２に示すように、半導体層１２の表面１２ａを酸素中で１２０

Claims (9)

  1. {０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面からなる側壁（１９）を備えた溝（２０）を表面（１２ａ）に有する炭化ケイ素からなる半導体層（１２）と、
    前記溝（２０）の前記側壁（１９）に接触するように形成された絶縁膜（１３）とを備え、
    前記溝（２０）の前記側壁（１９）と前記絶縁膜（１３）との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であって、
    前記溝（２０）の前記側壁（１９）内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する、炭化ケイ素半導体装置（１）。
  2. 第１導電型の炭化ケイ素からなる基板（１１）と、
    前記基板（１１）上に形成され、前記基板（１１）よりも低濃度の第１導電型不純物を含み、{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面からなる側壁（１９）を備えた溝（２０）を表面（１２ａ）に有する第１導電型の炭化ケイ素からなる半導体層（１２）と、
    前記溝（２０）の前記側壁（１９）に形成された第２導電型不純物拡散層（１４）と、
    前記半導体層（１２）の表面内に形成された第１導電型不純物拡散層（１５）と、
    前記溝（２０）の前記側壁（１９）に接触するように形成された絶縁膜（１３）と、
    前記半導体層（１２）の前記表面（１２ａ）の前記絶縁膜（１３）の形成部分以外の領域の少なくとも一部に接触するように形成されたソース電極（１６）と、
    前記絶縁膜（１３）上に形成されたゲート電極（１７）と、
    前記基板（１１）の前記半導体層（１２）の形成側と反対側の表面に形成されたドレイン電極（１８）とを備え、
    前記溝（２０）の前記側壁（１９）と前記絶縁膜（１３）との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上であって、
    前記溝（２０）の前記側壁（１９）内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する、炭化ケイ素半導体装置（１）。
  3. 前記ソース電極（１６）の表面がストライプ状であることを特徴とする、請求の範囲第２項に記載の炭化ケイ素半導体装置（１）。
  4. 前記ソース電極（１６）の表面がハニカム状であることを特徴とする、請求の範囲第２項に記載の炭化ケイ素半導体装置（１）。
  5. 前記溝（２０）の前記側壁（１９）は、{０３−３８}面に対して±５°の範囲内で傾いている結晶面からなることを特徴とする、請求の範囲第１項に記載の炭化ケイ素半導体装置（１）。
  6. 炭化ケイ素からなる半導体層（１２）の表面に{０００１}面に対して５０°以上６５°以下の範囲内で傾いている結晶面からなる側壁（１９）を有する溝（２０）を形成する工程と、
    前記溝（２０）の前記側壁（１９）内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向が形成されるように前記溝（２０）の前記側壁（１９）に接触する絶縁膜（１３）を形成する工程と、
    前記溝（２０）の前記側壁（１９）と前記絶縁膜（１３）との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21ｃｍ-3以上となるように窒素濃度を調整する工程とを含む、炭化ケイ素半導体装置（１）の製造方法。
  7. 前記半導体層（１２）に含まれる欠陥の方位に基づいて前記溝（２０）の前記側壁（１９）内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を形成することを特徴とする、請求の範囲第６項に記載の炭化ケイ素半導体装置（１）の製造方法。
  8. 前記窒素濃度を調整する工程は、前記絶縁膜（１３）が形成された前記半導体層（１２）を、窒素を含有するガスの雰囲気中で熱処理する工程を含むことを特徴とする、請求の範囲第６項に記載の炭化ケイ素半導体装置（１）の製造方法。
  9. 前記窒素濃度を調整する工程は、前記熱処理後の前記半導体層（１２）を不活性ガスの雰囲気中で熱処理する工程を含むことを特徴とする、請求の範囲第８項に記載の炭化ケイ素半導体装置（１）の製造方法。
JP2011522717A 2010-01-27 2010-01-27 炭化ケイ素半導体装置およびその製造方法 Pending JPWO2011092808A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/051034 WO2011092808A1 (ja) 2010-01-27 2010-01-27 炭化ケイ素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2011092808A1 true JPWO2011092808A1 (ja) 2013-05-30

Family

ID=44318326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011522717A Pending JPWO2011092808A1 (ja) 2010-01-27 2010-01-27 炭化ケイ素半導体装置およびその製造方法

Country Status (7)

Country Link
US (2) US8450750B2 (ja)
EP (1) EP2530718B1 (ja)
JP (1) JPWO2011092808A1 (ja)
KR (1) KR20120107838A (ja)
CN (1) CN102725849B (ja)
CA (1) CA2740244A1 (ja)
WO (1) WO2011092808A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2777675A1 (en) 2010-01-19 2011-07-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
JP5867134B2 (ja) 2012-02-13 2016-02-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2013165197A (ja) * 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9318558B2 (en) * 2012-07-09 2016-04-19 Hitachi, Ltd. MOS field effect transistor
DE112014000679B4 (de) * 2013-02-05 2019-01-17 Mitsubishi Electric Corporation Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
JP6237046B2 (ja) * 2013-09-25 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015072944A (ja) * 2013-10-01 2015-04-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015156429A (ja) * 2014-02-20 2015-08-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6301795B2 (ja) * 2014-09-19 2018-03-28 株式会社東芝 半導体装置
DE102015103067B3 (de) * 2015-03-03 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter
KR102335489B1 (ko) * 2016-12-13 2021-12-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN115513297B (zh) * 2022-11-09 2023-09-22 中芯越州集成电路制造(绍兴)有限公司 碳化硅平面mosfet器件及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142722A (ja) * 1993-11-12 1995-06-02 Nippondenso Co Ltd 半導体装置
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2001144288A (ja) * 1999-11-17 2001-05-25 Denso Corp 炭化珪素半導体装置
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP2005340685A (ja) * 2004-05-31 2005-12-08 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子
JP2009158933A (ja) * 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP2009164571A (ja) * 2007-12-11 2009-07-23 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP5298691B2 (ja) * 2008-07-31 2013-09-25 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752772B2 (ja) * 1986-11-22 1995-06-05 ヤマハ株式会社 半導体装置の製法
US5736753A (en) * 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US6270573B1 (en) * 1997-08-27 2001-08-07 Matsushita Electric Industrial Co., Ltd. Silicon carbide substrate, and method for producing the substrate, and semiconductor device utilizing the substrate
CN1286805A (zh) * 1998-03-19 2001-03-07 株式会社日立制作所 碳化硅半导体开关器件
EP1187220A3 (en) * 2000-09-11 2007-10-10 Kabushiki Kaisha Toshiba MOS field effect transistor with reduced on-resistance
JP4843854B2 (ja) 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
JP2003095797A (ja) 2001-09-26 2003-04-03 Toshiba Corp 単結晶材料の製造方法及び電子装置の製造方法
US7709403B2 (en) 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP4549167B2 (ja) 2004-11-25 2010-09-22 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2006210818A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
JP5017855B2 (ja) * 2005-12-14 2012-09-05 富士電機株式会社 半導体装置の製造方法
KR101245899B1 (ko) * 2006-01-30 2013-03-20 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치의 제조 방법
JP5167593B2 (ja) 2006-03-23 2013-03-21 富士電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142722A (ja) * 1993-11-12 1995-06-02 Nippondenso Co Ltd 半導体装置
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2001144288A (ja) * 1999-11-17 2001-05-25 Denso Corp 炭化珪素半導体装置
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP2005340685A (ja) * 2004-05-31 2005-12-08 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子
JP2009158933A (ja) * 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP2009164571A (ja) * 2007-12-11 2009-07-23 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP5298691B2 (ja) * 2008-07-31 2013-09-25 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20120107838A (ko) 2012-10-04
CN102725849A (zh) 2012-10-10
US20130224941A1 (en) 2013-08-29
WO2011092808A1 (ja) 2011-08-04
EP2530718A4 (en) 2014-01-01
EP2530718B1 (en) 2019-10-23
US8450750B2 (en) 2013-05-28
CN102725849B (zh) 2015-09-09
CA2740244A1 (en) 2011-07-27
US20110297963A1 (en) 2011-12-08
EP2530718A1 (en) 2012-12-05

Similar Documents

Publication Publication Date Title
JP5298691B2 (ja) 炭化ケイ素半導体装置およびその製造方法
WO2011092808A1 (ja) 炭化ケイ素半導体装置およびその製造方法
US8421151B2 (en) Semiconductor device and process for production thereof
US8658503B2 (en) Semiconductor device and method of fabricating the same
US9362121B2 (en) Method of manufacturing a silicon carbide semiconductor device
US9450060B2 (en) Method of manufacturing a silicon carbide semiconductor device
WO2011089687A9 (ja) 炭化ケイ素半導体装置およびその製造方法
WO2012165008A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2006066439A (ja) 半導体装置およびその製造方法
WO2014046073A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
JP4842527B2 (ja) 半導体装置の製造方法
JP5817204B2 (ja) 炭化珪素半導体装置
WO2015029607A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5564781B2 (ja) 炭化ケイ素半導体装置およびその製造方法
JP5751146B2 (ja) 半導体装置およびその製造方法
JP6991476B2 (ja) 半導体装置
US20130221375A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2016004955A (ja) 炭化珪素半導体装置及びその製造方法
TW201126712A (en) Silicon carbide semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140610