DE112015004492T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112015004492T5
DE112015004492T5 DE112015004492.2T DE112015004492T DE112015004492T5 DE 112015004492 T5 DE112015004492 T5 DE 112015004492T5 DE 112015004492 T DE112015004492 T DE 112015004492T DE 112015004492 T5 DE112015004492 T5 DE 112015004492T5
Authority
DE
Germany
Prior art keywords
region
protective
trench
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015004492.2T
Other languages
English (en)
Inventor
Yasuhiro Kagawa
Katsutoshi Sugawara
Rina Tanaka
Yutaka Fukui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015004492T5 publication Critical patent/DE112015004492T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung beinhaltet einen Basisbereich (3) eines zweiten Leitfähigkeitstyps, der auf einer Driftschicht (2a) eines ersten Leitfähigkeitstyps gebildet ist, einen Sourcebereich (4) des ersten Leitfähigkeitstyps, der sich in dem Basisbereich (3) befindet, einen Graben (5), der durch den Basisbereich (3) und den Sourcebereich (4) hindurchgeht und Zellenbereiche (14) in der Draufsicht unterteilt, eine schützende Diffusionsschicht (7) des zweiten Leitfähigkeitstyps, die am Boden des Grabens (5) angeordnet ist, eine Gate-Elektrode (8), die unter Zwischenanordnung einer Gate-Isolierschicht (6) in den Graben (5) eingebettet ist, eine Source-Elektrode (10), die mit dem Sourcebereich (4) elektrisch verbunden ist, sowie einen schützenden Kontaktbereich (15), der an jeweiligen Positionen von drei oder mehr Zellenbereichen (14) angeordnet ist und die schützende Diffusionsschicht (7) und die Source-Elektrode (10) miteinander verbindet. Die schützenden Kontaktbereiche (15) sind derart angeordnet, dass ein Dreieck (18), dessen Scheitel die Zentren von drei am nähesten beieinander befindlichen schützenden Kontaktbereichen (15) sind, ein spitzwinkliges Dreieck ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen.
  • Einschlägiger Stand der Technik
  • In elektronischen Geräten werden Halbleitervorrichtungen mit isoliertem Gate, wie z. B. Bipolartransistoren mit isoliertem Gate (IGBTs) und Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), häufig als Schaltelemente zum Steuern der Leistungszuführung zu Verbrauchern, wie z. B. Motoren, verwendet. Ein Beispiel für eine solche Halbleitervorrichtung mit isoliertem Gate ist ein Graben-Gate-MOSFET, bei dem eine Gate-Elektrode in eine Halbleiterschicht eingebettet ist.
  • Beispielsweise werden parallel geschaltete MOSFET-Zellen (Zellenbereiche) bei einem typischen vertikalen MOSFET als eine Halbleitervorrichtung behandelt. Mit anderen Worten, es ist eine Halbleitervorrichtung, die einen vertikalen MOSFET beinhaltet, durch das Anordnen von MOSFET-Zellen gebildet. Typische Beispiele für die Anordnungsmuster von MOSFETs besitzen ein Zellenmuster und ein Streifenmuster. In dem Zellenmuster sind MOSFET-Zellen, die jeweils einen von einem Gate-Graben umgebenen quadratischen Sourcebereich aufweisen, in einem Gittermuster angeordnet. In dem Streifenmuster sind MOSFET-Zellen in einem Kammmuster angeordnet, indem Gate-Gräben zwischen länglichen, streifenförmigen Sourcebereichen angeordnet werden.
  • Während des Ausschaltzustands der Halbleitervorrichtung konzentriert sich ein elektrisches Feld tendenziell auf eine Isolierschicht am Boden eines Grabens in dem Graben-MOSFET, bei dem die Zuverlässigkeit der Isolierschicht gering ist. Zum Überwinden eines derartigen Problems schlägt beispielsweise das Patentdokument 1 eine Technik zur Ausdehnung einer Verarmungsschicht in einer Driftschicht eines ersten Leitfähigkeitstyps am Boden des Grabens vor, um an dem Boden des Grabens eine schützende Diffusionsschicht eines zweiten Leitfähigkeitstyps zu bilden, die ein elektrisches Feld reduzieren kann, das an die Isolierschicht am Boden des Grabens angelegt wird.
  • Wenn eine schützende Diffusionsschicht ein Floating-Potential aufweist, können elektrische Eigenschaften, wie z. B. Schalteigenschaften, instabil werden, so dass es wünschenswert ist, dass das Potential der schützenden Diffusionsschicht geerdet ist. Beispielsweise schlägt das Patentdokument 2 ein Verfahren zum Vorsehen von einer der MOSFET-Zellen als schützenden Kontaktbereich sowie zum Erden der schützenden Diffusionsschicht durch den schützenden Kontaktbereich in dem Zellenmuster vor.
  • Dokumente zum Stand der Technik
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2005-142 243 A
    • Patentdokument 2: WO 2012/077617 A1
  • Kurzbeschreibung der Erfindung
  • Mit der Erfindung zu lösendes Problem
  • Bei einem gitterförmigen Zellenmuster wird beim Ersetzen der MOSFET-Zelle durch einen schützenden Kontaktbereich für jeden der Zellenbereiche, die zur Schaffung eines Gittermusters in konstanten Intervallen angeordnet sind, die Kanaldichte geringer, da der schützende Kontaktbereich nicht als MOS-Kanal wirkt. Dies führt wiederum zu einem Anstieg des Einschaltwiderstands. Zum Vermindern eines solchen Einschaltwiderstands sind somit weniger schützende Kontaktbereiche wünschenswert.
  • Die Erfinder haben festgestellt, dass die Standhaltefähigkeit gegenüber Kurzschluss bzw. Kurzschlussfestigkeit von der Anordnung der schützenden Kontaktbereiche abhängig ist. Diese Fähigkeit wird durch eine Zeit vom Beginn des Fließens eines Kurzschlussstroms beispielsweise bei einem Kurzschluss einer Last bzw. eines Verbrauchers bis zum Durchbruch einer Halbleitervorrichtung dargestellt.
  • Wenn die Last kurzgeschlossen wird, so wird unmittelbar eine hohe Spannung an die Drain-Seite des MOSFET angelegt, und somit wird eine Spannung in umgekehrter Weise von der schützenden Diffusionsschicht des zweiten Leitfähigkeitstyps an eine Halbleiterschicht eines ersten Leitfähigkeitstyps angelegt, so dass sich eine Verarmungsschicht ausdehnt. Die Verarmungsschicht dehnt sich langsam in der Nähe der schützenden Diffusionsschicht, die entfernt von dem schützenden Kontaktbereich angeordnet ist. Der Kurzschlussstrom, der bei einem Kurzschluss von der Drain-Seite fließt, konzentriert sich in einer Region, in der sich die Verarmungsschicht wenig ausdehnt.
  • Die Erfinder haben somit festgestellt, dass um die schützende Diffusionsschicht herum, die entfernt von dem schützenden Kontaktbereich angeordnet ist, eine lokale Konzentration eines Kurzschlussstroms stattfindet und der Kurzschlussstrom einen Kurzschluss-Durchbruch verursacht, bis die Verarmungsschicht ihre vollständige Ausdehnung erreicht hat. Zur Verbesserung der Kurzschlussfestigkeit wird somit die Distanz zwischen dem schützenden Kontaktbereich und der schützenden Diffusionsschicht wünschenswerterweise klein ausgebildet. Mit anderen Worten, es gibt es eine Kompromiss- bzw. Abwägungsbeziehung zwischen der Einschränkung hinsichtlich eines Anstiegs des Einschaltwiderstands sowie der Verbesserung der Kurzschlussfestigkeit.
  • Die vorliegende Erfindung ist zum Lösen der vorstehend geschilderten Probleme erfolgt, und ihre Aufgabe besteht daher in der Schaffung einer Halbleitervorrichtung, die zum Verbessern der Kurzschlussfestigkeit bei gleichzeitiger Begrenzung eines Anstiegs des Einschaltwiderstands in der Lage ist.
  • Mittel zum Lösen des Problems
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung weist Folgendes auf: ein Substrat, eine Driftschicht eines ersten Leitfähigkeitstyps, einen Basisbereich eines zweiten Leitfähigkeitstyps, einen Sourcebereich des ersten Leitfähigkeitstyps, einen Graben, eine schützende Diffusionsschicht des zweiten Leitfähigkeitstyps, eine Gate-Isolierschicht, eine Gate-Elektrode, eine Source-Elektrode und einen schützenden Kontaktbereich. Die Driftschicht ist auf dem Substrat angeordnet. Der Basisbereich ist auf der Driftschicht gebildet. Der Sourcebereich befindet sich in dem Basisbereich.
  • Der Graben geht durch den Basisbereich und den Sourcebereich hindurch und unterteilt Zellenbereiche in der Draufsicht. Die schützende Diffusionsschicht ist am Boden des Grabens in der Driftschicht angeordnet. Die Gate-Isolierschicht ist auf einer Innenwand des Grabens gebildet. Die Gate-Elektrode ist unter Zwischenanordnung der Gate-Isolierschicht in den Graben eingebettet. Die Source-Elektrode ist mit dem Sourcebereich elektrisch verbunden.
  • Der schützende Kontaktbereich ist an jeweiligen Positionen von drei oder mehr der Zellenbereiche angeordnet und verbindet die schützende Diffusionsschicht und die Source-Elektrode miteinander. Die schützenden Kontaktbereiche sind derart angeordnet, dass es sich bei einem Dreieck, dessen Scheitel Zentren von drei am nähesten beieinander befindlichen schützenden Kontaktbereichen bilden, um ein spitzwinkliges Dreieck handelt.
  • Wirkungen der Erfindung
  • Bei der Halbleitervorrichtung gemäß der vorliegenden Erfindung ist der schützende Kontaktbereich, der die schützende Diffusionsschicht und die Source-Elektrode miteinander verbindet, derart angeordnet, dass es sich bei dem Dreieck, dessen Scheitel die Zentren von drei am nähesten beieinander angeordneten schützenden Kontaktbereichen bilden, um ein spitzwinkliges Dreieck handelt. Wenn somit die gleiche Anzahl von schützenden Kontaktbereichen vorhanden ist, kann die Distanz von dem schützenden Kontaktbereich bis zu einer am weitesten von diesem entfernten Stelle kürzer ausgebildet werden als in dem Fall, in dem die schützenden Kontaktbereiche in einem Gittermuster angeordnet sind. Dies verbessert die Kurzschlussfestigkeit bei gleichzeitiger Begrenzung eines Anstiegs des Einschaltwiderstands.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen zeigen:
  • 1 eine Draufsicht auf ein Beispiel einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine Schnittdarstellung der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden eines Sourcebereichs bei einem Verfahren zum Herstellen eines MOSFET gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 4 eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden einer Ätzmaske zum Bilden eines Grabens bei dem Verfahren zum Herstellen eines MOSFET gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 5 eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden eines Grabens bei dem Verfahren zum Herstellen eines MOSFET gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 6 eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden einer schützenden Diffusionsschicht bei dem Verfahren zum Herstellen eines MOSFET gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 7 eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden einer Gate-Elektrode bei dem Verfahren zum Herstellen eines MOSFET gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 8 eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden einer ohmschen Elektrode bei dem Verfahren zum Herstellen eines MOSFET gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 9 eine Draufsicht auf ein Vergleichsbeispiel zur Erläuterung von in einem Gittermuster angeordneten, schützenden Kontaktbereichen, bei dem das erste Ausführungsbeispiel der vorliegenden Erfindung nicht zur Anwendung kommt;
  • 10 eine Darstellung von Versuchsergebnissen zur Erläuterung einer Beziehung zwischen SCSOA, die die Kurzschlussfestigkeit angibt, und A, die ein Verhältnis der schützenden Kontaktbereiche 15 zu Zellenbereichen 14 angibt, und zwar in einem Fall, in dem kein Ausführungsbeispiel der vorliegenden Erfindung zur Anwendung kommt;
  • 11 eine Schnittdarstellung eines MOSFET zur Erläuterung eines Durchbruchmechanismus eines MOSFET bei einem Kurzschluss;
  • 12 eine Draufsicht auf eine Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 13 eine Darstellung einer Beziehung zwischen dem Kanalwiderstand Rch und der Kurzschlussfestigkeit SCSOA;
  • 14 eine Draufsicht auf eine Halbleitervorrichtung mit einem Kammmuster gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 15 eine Draufsicht auf eine Halbleitervorrichtung mit einem versetzten Muster gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 16 eine Draufsicht auf eine Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • 17 eine Draufsicht auf ein weiteres Beispiel einer Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • 18 eine Schnittdarstellung der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung; und
  • 19 eine Draufsicht auf noch ein weiteres Beispiel einer Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • Beschreibung der Ausführungsbeispiele
  • Erstes Ausführungsbeispiel
  • Als erstes wird eine Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung beschrieben. 1 zeigt eine Draufsicht zur Erläuterung der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung. Als Beispiel für die Halbleitervorrichtung ist ein Graben-Gate-MOSFET dargestellt, bei dem es sich um eine Siliciumcarbid-Halbleitervorrichtung handelt, die Siliciumcarbid (SiC) beinhaltet.
  • Das vorliegende Ausführungsbeispiel ist nicht auf die nachfolgende Beschreibung beschränkt und kann im Umfang der vorliegenden Erfindung nach Bedarf modifiziert werden. Für ein einfacheres Verständnis können die Größenverhältnisse der Elemente in den nachfolgenden Zeichnungen von den tatsächlichen Größenverhältnissen verschieden sein. Gleiches gilt auch für die Größenverhältnisse innerhalb der Zeichnungen.
  • 1 veranschaulicht einen MOSFET-Bereich, bei dem es sich um einen Teil eines aktiven Bereichs des Graben-Gate-MOSFET handelt. Der MOSFET-Bereich ist aus Zellenbereichen 14, die von gestrichelten Linien umgeben sind, sowie aus schützenden Kontaktbereichen 15 gebildet, die von abwechselnden langen und kurzen Linien umgeben sind. Bei dem Zellenbereich 14 handelt es sich um eine einzelne MOSFET-Zelle.
  • Der MOSFET-Bereich ist von einer Zwischenlagen-Isolierschicht 9 und einer Source-Elektrode 10 bedeckt. In dem Zellenbereich 14 ist ein Sourcebereich 4 mit der Source-Elektrode 10 durch eine in der Zwischenlagen-Isolierschicht 9 gebildete Kontaktöffnung 14a verbunden. In 1 sind die Zwischenlagen-Isolierschicht 9 und die Source-Elektrode 10 weggelassen worden.
  • Wie unter Bezugnahme auf 1 ersichtlich, ist der Sourcebereich 4 des ersten Leitfähigkeitstyps mit einer rechteckigen Formgebung ausgebildet. Die Zellenbereiche 14 des Zellen-Typs, bei denen jeweils der Sourcebereich 4 von einem Graben 5 umgeben ist, in den eine Gate-Elektrode 8 eingebettet ist, sind in einem Gittermuster angeordnet. Das bedeutet, der Graben 5 unterteilt den MOSFET-Bereich in der Draufsicht in eine Vielzahl von Zellenbereichen 14. Das Rechteck innerhalb des Sourcebereichs 4 ist ein Basisbereich 3 des zweiten Leitfähigkeitstyps. Auf dem Boden des Grabens 5 ist eine schützende Diffusionsschicht 7 des zweiten Leitfähigkeitstyps entlang des Grabens 5 gebildet (in 2 dargestellt).
  • Wie in 1 dargestellt, ist bei dem vorliegenden Ausführungsbeispiel das Zentrum einer aus neun Zellenbereichen 14 gebildeten Abteilung bzw. Einzelgruppe 31 durch den schützenden Kontaktbereich 15 ersetzt. Mit anderen Worten, es sind die schützenden Kontaktbereiche 15 an Positionen von einigen Zellenbereichen 14 der Vielzahl von durch den Graben 5 unterteilten Zellenbereichen 14 angeordnet. Wie unter Bezugnahme auf 1 ersichtlich, ist ein Beispiel der Einzelgruppe 31 von durch jeweils zwei Punkte unterbrochenen Linien umgeben. Genauer gesagt, es ist bei dem vorliegenden Ausführungsbeispiel die Einzelgruppe 31 aus acht Zellenbereichen 14 und einem schützenden Kontaktbereich 15 gebildet. Durch Anordnen der Einzelgruppen 31 nacheinander wird ein MOSFET-Bereich, d. h. ein aktiver Bereich, gebildet.
  • Bei dem vorliegenden Ausführungsbeispiel sind auf dem Blatt gemäß 1 die einander vertikal benachbarten schützenden Kontaktbereiche 15 in den Einzelgruppen 31 in horizontaler Richtung versetzt angeordnet. Wie unter Bezugnahme auf 1 ersichtlich, sind die einander vertikal benachbarten schützenden Kontaktbereiche 15 der Einzelgruppen 31 in horizontaler Richtung um einen Betrag von einem Zellenbereich 14 zu der Anordnung versetzt, in der die schützenden Kontaktbereiche 15 in einem Gittermuster angeordnet sind. Ferner ist eine Nut 30 in dem schützenden Kontaktbereich 15 gebildet, und die schützende Diffusionsschicht 7 ist auch auf dem Boden der Nut 30 gebildet (in 2 dargestellt).
  • 2 zeigt eine Schnittdarstellung zur Erläuterung der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel. Dabei entspricht 2 einem Schnitt entlang einer Linie AA der 1, wobei der Schnitt die Zellenbereiche 14 und die schützenden Kontaktbereiche 15 in dem MOSFET-Bereich beinhaltet.
  • Wie in 2 dargestellt, ist der MOSFET gemäß dem vorliegenden Ausführungsbeispiel unter Verwendung eines epitaxialen Substrats gebildet, das aus einem SiC-Substrat 1 mit n-Leitfähigkeit, bei der es sich um den ersten Leitfähigkeitstyp handelt, und einer Epitaxialschicht 2 (Halbleiterschicht) aus n-leitendem SiC gebildet ist, die durch Aufwachsen auf dem SiC-Substrat 1 gebildet ist.
  • In dem Oberflächenbereich der Epitaxialschicht 2 ist ein Basisbereich 3 mit p-Leitfähigkeit gebildet, bei der es sich um den zweiten Leitfähigkeitstyp handelt, und ein n-leitender Bereich in der Epitaxialschicht 2, in dem kein Basisbereich 3 gebildet ist, dient als Driftschicht 2a. Der Basisbereich 3 weist einen Leitfähigkeitstyp auf, der zu dem der Epitaxialschicht 2 entgegengesetzt ist. Der Basisbereich 3 ist an der vorderen Oberfläche der Driftschicht 2a gebildet und auch in dem Oberflächenbereich der Epitaxialschicht 2 gebildet.
  • Obwohl es sich bei dem vorliegenden Ausführungsbeispiel bei dem ersten Leitfähigkeitstyp um n-Leitfähigkeit und bei dem zweiten Leitfähigkeitstyp um p-Leitfähigkeit handelt, versteht es sich von selbst, dass diese Leitfähigkeitstypen auch umgekehrt vorliegen können.
  • Der Graben 5, in den die Gate-Elektrode 8 eingebettet wird, ist in der Epitaxialschicht 2 derart gebildet, dass er den Basisbereich 3 durchsetzt. Mit anderen Worten, es erreicht der Boden des Grabens 5 die Driftschicht 2a unter dem Basisbereich 3. An der Bodenfläche und der Seitenfläche der Gate-Elektrode 8 (der Innenwandfläche des Grabens 5) ist eine Gate-Isolierschicht 6 angeordnet. Der n-leitende Sourcebereich 4 ist innerhalb des Basisbereichs 3 derart angeordnet, dass er der Gate-Elektrode 8 benachbart ist, wobei die Gate-Isolierschicht 6 zwischen dem n-leitenden Sourcebereich 4 und der Gate-Elektrode 8 angeordnet ist.
  • Innerhalb der Driftschicht 2a sowie unter der Gate-Elektrode 8 (Graben 5) ist die p-leitende schützende Diffusionsschicht 7 gebildet, um die Verarmung der Driftschicht 2a während des Ausschaltens des MOSFET zu beschleunigen sowie die Konzentration eines elektrischen Felds am Boden des Grabens 5 abzuschwächen, um dadurch einen Durchbruch der Gate-Isolierschicht 6 zu verhindern. Obwohl die schützende Diffusionsschicht 7 wünschenswerterweise am Boden des Grabens 5 über den gesamten MOSFET-Bereich ausgebildet ist, kann auch keine schützende Diffusionsschicht 7 angeordnet sein.
  • Die Nut 30, die die gleiche Tiefe wie der Graben 5 aufweist, ist in dem schützenden Kontaktbereich 15 gebildet, und die schützende Diffusionsschicht 7 ist auch am Boden der Nut 30 gebildet. Das bedeutet, die schützende Diffusionsschicht 7 am Boden der Nut 30 ist mit der schützenden Diffusionsschicht 7 am Boden des Grabens 5 elektrisch verbunden.
  • Die Zwischenlagen-Isolierschicht 9 ist auf der Oberfläche der Epitaxialschicht 2 sowie innerhalb der Nut 30 gebildet. In der Zwischenlagen-Isolierschicht 9 sind Kontaktöffnungen gebildet, die sich durch die Zwischenlagen-Isolierschicht 9 hindurch erstrecken. An der Oberfläche der Epitaxialschicht 2 sowie am Boden der Nut 30 ist eine ohmsche Elektrode 11 mit geringem Widerstand in den Bereichen gebildet, in denen die Kontaktöffnungen vorhanden sind.
  • Die ohmsche Elektrode 11 ist ferner durch die Kontaktöffnung mit der Source-Elektrode 10 verbunden. Mit anderen Worten, es ist die auf der Zwischenlagen-Isolierschicht 9 angeordnete Source-Elektrode 10 durch die ohmsche Elektrode 11 mit dem Sourcebereich 4 und dem Basisbereich 3 elektrisch verbunden.
  • Ferner ist die Source-Elektrode 10 mit der schützenden Diffusionsschicht 7 am Boden der Nut 30 durch die am Boden der Nut 30 gebildete ohmsche Elektrode 11 elektrisch verbunden. Somit sind die schützende Diffusionsschicht 7 am Boden der Nut 30 sowie die schützende Diffusionsschicht 7 am Boden des Grabens 5 mit der Source-Elektrode 10 elektrisch verbunden. Das bedeutet, bei dem schützenden Kontaktbereich 15 handelt es sich um einen Bereich zum Verbinden der Source-Elektrode 10 und der schützenden Diffusionsschicht 7.
  • Mit anderen Worten, es sind zum elektrischen Verbinden der schützenden Diffusionsschicht 7 am Boden des Grabens 5 mit der Source-Elektrode 10 die Source-Elektrode 10 und die schützende Diffusionsschicht 7 in dem schützenden Kontaktbereich 15 miteinander verbunden. Wie unter Bezugnahme auf 2 ersichtlich, sind die Source-Elektrode 10 und die schützende Diffusionsschicht 7 durch die ohmsche Elektrode 11 in dem schützenden Kontaktbereich 15 miteinander verbunden, wobei diese direkt miteinander verbunden sein können.
  • An einer rückwärtigen Oberfläche des SiC-Substrats 1 ist eine Drain-Elektrode 12 gebildet.
  • Im Folgenden wird ein Verfahren zum Herstellen des MOSFET gemäß dem vorliegenden Ausführungsbeispiel beschrieben, das in den 1 und 2 dargestellt ist. Die 3 bis 8 zeigen Prozessabläufe des Verfahrens.
  • 3 zeigt eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden des Sourcebereichs 4 bei dem Verfahren zum Herstellen des MOSFET gemäß dem vorliegenden Ausführungsbeispiel. Als erstes wird eine Epitaxialschicht 2 (Halbleiterschicht) auf dem SiC-Substrat 1 gebildet. Im vorliegenden Fall wird ein n-leitendes SiC-Substrat 1 mit niedrigem Widerstand eines 4H-Polytyps bereitgestellt, und eine n-leitende Epitaxialschicht 2 wird durch epitaxiales Aufwachsen mittels chemischer Abscheidung aus der Dampfphase (CVD) auf dem SiC-Substrat 1 gebildet, um dadurch ein epitaxiales Substrat zu bilden. Die Epitaxialschicht 2 kann beispielsweise eine Dotierstoffkonzentration von 1 × 1014 cm–3 bis 1 × 1017 cm–3 und eine Dicke von 5 μm bis 200 μm aufweisen.
  • Anschließend wird ein vorbestimmter Dotierstoff durch Ionenimplantation in den Oberflächenbereich der Epitaxialschicht 2 eingebracht, um dadurch einen Basisbereich 3 und einen Sourcebereich 4 zu bilden. Der Basisbereich 3 wird durch Ionenimplantation von Aluminium (Al) gebildet, bei dem es sich um einen p-leitenden Dotierstoff handelt. Die Tiefe der Aluminium-Ionenimplantation beträgt etwa 0,5 μm bis 3 μm und liegt innerhalb eines Bereichs, in dem die Dicke der Epitaxialschicht 2 nicht überschritten wird.
  • Die Dotierstoffkonzentration des zu implantierenden Aluminiums wird höher vorgesehen als die Konzentration eines n-leitenden Dotierstoffs der Epitaxialschicht 2. Dabei verbleibt die Region der Epitaxialschicht 2, die sich auf einer größeren Tiefe als die Tiefe der Aluminiumimplantation befindet, als n-leitende Driftschicht 2a.
  • Der Basisbereich 3 kann durch epitaxiales Aufwachsen einer p-leitenden Schicht auf der Epitaxialschicht 2 gebildet werden. Auch in diesem Fall liegen die Dotierstoffkonzentration und die Dicke des Basisbereichs 3 innerhalb ähnlicher Bereiche wie bei der Ausführung der Ionenimplantation.
  • Der Sourcebereich 4 wird durch Ionenimplantation von Stickstoff (N), bei dem es sich um einen n-leitenden Dotierstoff handelt, in den Oberflächenbereich des Basisbereichs 3 gebildet. Der Sourcebereich 4 wird in einem Gittermuster gebildet, das der Auslegung der später zu bildenden Gate-Elektrode 8 (Graben 5) entspricht (siehe 1). Infolgedessen ist der Sourcebereich 4 auf gegenüberliegenden Seiten der Gate-Elektrode 8 angeordnet, wenn der Graben 5 gebildet wird.
  • Die Tiefe der Ionenimplantation von Stickstoff ist geringer als die Dicke des Basisbereichs 3. Die Dotierstoffkonzentration des zu implantierenden Stickstoffs ist höher vorgesehen als die p-leitende Dotierstoffkonzentration des Basisbereichs 3, die in dem Bereich von 1 × 1018 cm–3 bis 1 × 1021 cm–3 liegt. Die Reihenfolge der Ionenimplantation zum Bilden des Dotierstoffbereichs muss nicht der vorstehend beschriebenen Reihenfolge entsprechen, solange letztendlich die in 1 dargestellte Struktur erzielt wird.
  • Alternativ kann unter dem Basisbereich 3 eine n-leitende, eine Verarmung unterbindende Schicht angeordnet sein. Bei der Struktur der 2 tritt ein sogenannter Sperrschicht-Feldeffekttransistor-(JFET-)Widerstand zwischen dem Basisbereich 3 und einer schützenden Diffusionsschicht 7 auf, der einen Strompfad während der Einschaltzeit aufgrund einer Verarmungsschicht verengt, die sich sowohl von dem Basisbereich 3 als auch von der schützenden Diffusionsschicht 7 weg erstreckt. Die eine Verarmung unterbindende Schicht unterbindet, dass sich die Verarmungsschicht während der Einschaltzeit von dem Basisbereich 3 ausdehnt, so dass ein JFET-Widerstand vermindert wird. Die eine Verarmung unterbindende Schicht wird durch Ionenimplantation von Stickstoff (N) oder Phosphor (P) gebildet, bei dem es sich um einen n-leitenden Dotierstoff handelt.
  • Die eine Verarmung unterbindende Schicht ist tiefer als der Basisbereich 3, und zwar innerhalb einer Spanne, dass die Dicke der Epitaxialschicht 2 nicht überschritten wird, und besitzt wünschenswerterweise eine Dicke von etwa 0,05 μm bis 3 μm. Die Dotierstoffkonzentration des zu implantierenden Stickstoffs ist höher als die n-leitende Dotierstoffkonzentration der Epitaxialschicht 2 und beträgt wünschenswerterweise 1 × 1017 cm–3 oder mehr bis 1 × 1019 cm–3 oder weniger.
  • Die eine Verarmung unterbindende Schicht kann durch n-leitendes epitaxiales Wachstum gebildet werden. In diesem Fall besitzt die eine Verarmung unterbindende Schicht eine Dotierstoffkonzentration und eine Dicke, die in Bereichen liegen, die zu denen bei der Ausbildung durch Ionenimplantation äquivalent sind.
  • 4 zeigt eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden einer Ätzmaske 22 zum Bilden eines Grabens 5 bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel. Eine Siliciumoxidschichtmaske 21 wird auf die Oberfläche der in 3 dargestellten Epitaxialschicht 2 auf etwa 1 μm bis 2 μm aufgebracht, und auf dieser wird weiterhin eine Ätzmaske 22 aus Resistmaterial gebildet.
  • Die Ätzmaske 22 wird durch ein photolithographisches Verfahren in einem Muster mit einer Öffnung für eine Region gebildet, in der der Graben 5 gebildet werden soll. Da im vorliegenden Fall der Graben 5 eine Gitterform aufweist, besitzt die Ätzmaske 22 ein Matrixmuster, bei dem es sich um das Negativ der Gitterform handelt.
  • Die Siliciumoxidschichtmaske 21 wird dann durch einen reaktiven Ionenätzvorgang (RIE-Vorgang) unter Verwendung der Ätzmaske 22 als Maske strukturiert. Mit anderen Worten, es wird das Muster der Ätzmaske 22 auf die Siliciumoxidschichtmaske 21 übertragen. Bei der strukturierten Siliciumoxidschichtmaske 21 handelt es sich um eine Maske für einen Ätzvorgang in einem Schritt, der unter Bezugnahme auf 5 beschrieben wird.
  • 5 zeigt eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden des Grabens 5 bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel. Durch den RIE-Vorgang unter Verwendung der gemäß der Darstellung in 4 strukturierten Siliciumoxidschichtmaske 21 als Maske wird der Graben 5 gebildet, der durch den Sourcebereich 4 und den Basisbereich 3 in der Epitaxialschicht 2 hindurchgeht. Die Tiefe des Grabens 5 ist größer als oder gleich der Tiefe des Basisbereichs 3 und beträgt etwa 0,6 μm bis 6,0 μm. Zu diesem Zeitpunkt wird in ähnlicher Weise der schützende Kontaktbereich 15 geätzt, so dass hierdurch eine Nut 30 gebildet wird.
  • 6 zeigt eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden der schützenden Diffusionsschicht 7 bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel. Eine Implantationsmaske 23 mit einem ähnlichen Muster wie dem der Ätzmaske 22, bei dem es sich um das Muster mit einer Öffnung für den Graben 5 handelt, wird auf der Siliciumoxidschichtmaske 21 gebildet, und es wird eine Ionenimplantation unter Verwendung der Implantationsmaske 23 als Maske ausgeführt, um dadurch eine p-leitende schützende Diffusionsschicht 7 auf dem Boden des Grabens 5 zu bilden. Zu diesem Zeitpunkt wird gleichzeitig eine Ionenimplantation in den Boden der Nut 30 des schützenden Kontaktbereichs 15 ausgeführt, um dadurch die schützende Diffusionsschicht 7 zu bilden.
  • Zum Bilden der schützenden Diffusionsschicht 7 wird Aluminium als p-leitender Dotierstoff verwendet. Die Dotierstoffkonzentration des zu implantierenden Aluminiums liegt wünschenswerterweise in dem Bereich von 1 × 1017 cm–3 bis 1 × 1019 cm–3 und liegt in noch stärker erwünschter Weise in dem Bereich von 3 × 1017 cm–3 bis 1 × 1018 cm–3. Bei einer niedrigeren Dotierstoffkonzentration der schützenden Diffusionsschicht 7 kann eine Wirkung der Abschwächung eines elektrischen Felds der Gate-Isolierschicht 6 innerhalb des Grabens 5 nicht in ausreichender Weise erzielt werden.
  • Der Grund hierfür besteht darin, dass bei einer höheren Dotierstoffkonzentration der schützenden Diffusionsschicht 7 die sich von der schützenden Diffusionsschicht 7 ausdehnende Verarmungsschicht während der Einschaltzeit groß wird, so dass ein Pfad für den Einschaltstrom schmaler wird und der Einschaltwiderstand höher wird.
  • Die schützende Diffusionsschicht 7 in dem schützenden Kontaktbereich 15 kann eine Konzentrationsverteilung aufweisen. Der ohmsche Widerstand kann vermindert werden, indem ein Bereich mit hoher Konzentration von beispielsweise 5 × 1018 cm–3 bis 1 × 1021 cm–3 in dem Bereich vorgesehen wird, der mit der ohmschen Elektrode 11 in dem schützenden Kontaktbereich 15 in Kontakt steht. Die Schalteigenschaften können somit verbessert werden.
  • Die Siliciumoxidschichtmaske 21, die als Ätzmaske beim Bilden des Grabens 5 strukturiert worden ist, kann anstelle der Implantationsmaske 23 verwendet werden. Dies vereinfacht die Herstellungsschritte und reduziert die Herstellungskosten. Bei Verwendung der Siliciumoxidschichtmaske 21 anstelle der Implantationsmaske 23 müssen die Dicke und die Ätzbedingungen der Siliciumoxidschichtmaske 21 derart eingestellt werden, dass die Siliciumoxidschichtmaske 21 mit einer gewissen Dicke nach dem Bilden des Grabens 5 verbleibt.
  • Nach der Ionenimplantation zum Bilden der schützenden Diffusionsschicht 7 wird die Implantationsmaske 23 entfernt, und es erfolgt ein Tempern mittels einer Wärmebehandlungsvorrichtung zum Aktivieren des ionenimplantierten Dotierstoffs. Ein solches Tempern wird in einer Schutzgasatmosphäre von Argon-(Ar-)Gas oder einem beliebigen anderen Gas oder in einem Vakuum bei einer Temperatur von 1300°C bis 1900°C für eine Zeitdauer von 30 Sekunden bis 1 Stunde ausgeführt.
  • 7 zeigt eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden einer Gate-Elektrode 8 bei dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel. Eine Siliciumoxidschicht, die als Gate-Isolierschicht 6 dienen soll, wird auf der gesamten Oberfläche der Epitaxialschicht 2 einschließlich der Innenwand des Grabens 5 gebildet.
  • Die Siliciumoxidschicht, die als Gate-Isolierschicht 6 dienen soll, kann durch thermische Oxidation der Oberfläche der Epitaxialschicht 2 gebildet werden oder kann durch Abscheiden auf der Epitaxialschicht 2 gebildet werden. Bei dem Material für die Gate-Isolierschicht 6 kann es sich im Unterschied zu einer Siliciumoxidschicht auch um Aluminiumoxid (Al2O3) oder Siliciumnitrid (SiN) handeln.
  • Anschließend wird Polysilicium, das als Gate-Elektrode 8 dienen soll, durch Niedrigdruck-CVD aufgebracht. Ferner werden die Siliciumoxidschicht und das Polysilicium strukturiert oder zurückgeätzt, um dadurch die Gate-Isolierschicht 6 und die Gate-Elektrode 8 in dem Graben 5 zu bilden. Dabei wird die Gate-Elektrode 8 auch auf der Seitenfläche der Nut 30 gebildet. In dem schützenden Kontaktbereich 15 wird jedoch das Polysilicium innerhalb der Nut 30 zurückgeätzt.
  • 8 zeigt eine Schnittdarstellung zur Erläuterung der Vorgehensweise bis zum Bilden der ohmschen Elektrode 11 bei dem Verfahren zum Bilden der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel. Eine Isolierschicht, die als Zwischenlagen-Isolierschicht 9 dienen soll, wird auf der gesamten Oberfläche der Epitaxialschicht 2 durch Niedrigdruck-CVD unter Überdeckung der Gate-Elektrode 8 gebildet. Bei dem Material für die Zwischenlagen-Isolierschicht 9 kann es sich z. B. um Siliciumdioxid (SiO2), Siliciumnitrid (SiN) oder Phosphorsilikatglas (PSG) handeln.
  • Danach wird die Zwischenlagen-Isolierschicht 9 strukturiert, um Kontaktöffnungen derart bilden, dass die Kontaktöffnungen die Oberflächen des Sourcebereichs 4 und des Basisbereichs 3 in dem Zellenbereich 14 erreichen sowie die Oberfläche der schützenden Diffusionsschicht 7 in dem schützenden Kontaktbereich 15 erreichen.
  • Anschließend wird die ohmsche Elektrode 11 in den Bereichen gebildet, die an den Böden der Kontaktöffnungen freiliegen. Bei einem exemplarischen Verfahren zum Bilden der ohmschen Elektrode 11 wird eine in erster Linie Nickel enthaltende Metallschicht auf die gesamte Oberfläche der Epitaxialschicht 2 einschließlich der Kontaktöffnungen aufgebracht und durch eine Wärmebehandlung bei 600°C bis 1100°C dazu veranlasst, mit dem Siliciumcarbid zu reagieren, bei dem es sich um die Epitaxialschicht 2 handelt.
  • Anschließend wird die Metallschicht, die nicht reagiert hat und auf der Zwischenlagen-Isolierschicht 9 verblieben ist, durch Nassätzen unter Verwendung von Salpetersäure, Schwefelsäure, Salzsäure oder einer Mischung von einer dieser Säuren und einer Wasserstoffperoxidlösung entfernt. Nach dem Entfernen der auf der Zwischenlagen-Isolierschicht 9 verbliebenen Metallschicht kann wiederum eine Wärmebehandlung ausgeführt werden. In diesem Fall wird die Wärmebehandlung bei einer Temperatur ausgeführt, die höher ist als die der zuvor ausgeführten Wärmebehandlung, um dadurch einen ohmschen Kontakt mit einem niedrigen Kontaktwiderstand zu bilden.
  • Anschließend wird ein Elektrodenmaterial, wie z. B. eine Aluminiumlegierung, auf die Epitaxialschicht 2 aufgebracht, um dadurch eine Source-Elektrode 10 in der Zwischenlagen-Isolierschicht 9 und in den Kontaktöffnungen zu bilden. Schließlich wird das Elektrodenmaterial, wie z. B. eine Aluminiumlegierung, auf die rückwärtige Oberfläche des SiC-Substrats 1 aufgebracht, um dadurch die Drain-Elektrode 12 zu bilden, so dass ein MOSFET gemäß dem vorliegenden Ausführungsbeispiel mit der in den 1 und 2 veranschaulichten Konfiguration gebildet wird.
  • Bei dem MOSFET gemäß dem vorliegenden Ausführungsbeispiel weist jeder der Zellenbereiche 14, d. h. die durch die Gate-Elektrode 8 unterteilten Zellen, eine MOS-Kanal-Funktion auf und wirkt als MOSFET. Genauer gesagt, es bildet die mit der Gate-Isolierschicht 6 in Kontakt stehende Region des Basisbereichs 3 einen MOS-Kanal. Der Zellenbereich 14 wirkt somit als MOSFET-Zelle.
  • Im Gegensatz dazu weist der schützende Kontaktbereich 15, in dem die Nut 30 gebildet worden ist, keine MOS-Grenzfläche auf, und somit wird in diesem Bereich kein MOS-Kanal gebildet. Der schützende Kontaktbereich 15 verliert somit die Funktion als MOSFET-Zelle. Jedoch verhindert der schützende Kontaktbereich 15 Einbußen bei den elektrischen Eigenschaften durch Source-Erdung der schützenden Diffusionsschicht 7, so dass die schützende Diffusionsschicht 7 ein schwebendes Potential aufweist.
  • Es kann z. B. eine Verminderung der Schaltgeschwindigkeit verhindert werden, und ferner wird verhindert, dass der Schaltvorgang instabil wird. Da sich die schützende Diffusionsschicht 7 näher bei dem schützenden Kontaktbereich 15 befindet, verläuft die Verarmungsschicht beim Auftreten eines Kurzschlusses in einfacherer Weise von der schützenden Diffusionsschicht 7 in Richtung auf die Driftschicht 2a, wie dies im Folgenden beschrieben wird.
  • Zur Erläuterung der Wirkungen der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel veranschaulicht 9 ein Vergleichsbeispiel in einer Draufsicht, bei dem die schützenden Kontaktbereiche 15 in einem Gittermuster in einem Fall angeordnet sind, in dem das vorliegende Ausführungsbeispiel nicht verwendet wird. Wie unter Bezugnahme auf 9 ersichtlich, ist wie in 1 das Zentrum der Einzelgruppe 31 aus neun Zellenbereichen 14, die unter den in einem Gittermuster angeordneten Zellenbereichen 14 von einer durch jeweils zwei gestrichelte Linien unterbrochenen Linie umgeben sind, durch den schützenden Kontaktbereich 15 ersetzt.
  • Wie unter Bezugnahme auf 9 ersichtlich, sind jedoch die neun Einzelgruppen 31 in einem Gittermuster derart angeordnet, dass die schützenden Kontaktbereiche 15 in dem gesamten MOSFET-Bereich in einem Gittermuster angeordnet sind. Das bedeutet, die schützenden Kontaktbereiche 15 der einander vertikal benachbarten Einzelgruppen 31 sind ohne Versetzung in horizontaler Richtung in einem Gittermuster angeordnet. Mit anderen Worten, es sind die schützenden Kontaktbereiche 15 der einander vertikal benachbarten Einzelgruppen 31 an den Positionen der Zellenbereiche 14 in der gleichen Spalte gebildet.
  • In 9 wird von der Annahme ausgegangen, dass die schützende Diffusionsschicht 7 am Boden des Grabens 5 entlang des Musters bzw. der Struktur des Grabens 5 angeordnet ist.
  • Wie unter Bezugnahme auf 9 ersichtlich, handelt es sich bei einem Dreieck 18, dessen Scheitel die Zentren von drei am nähesten beieinander befindlichen schützenden Kontaktbereichen 15 sind, um ein rechtwinkliges Dreieck, wie dies in unterbrochener Linie dargestellt ist. Bei dem Dreieck 18 handelt es sich um ein Dreieck, dessen Scheitel sich an den Zentren von den schützenden Kontaktbereichen 15 befinden und das eine minimale Fläche aufweist.
  • Der Umkreismittelpunkt des Dreiecks 18 entspricht einem Punkt X. Das bedeutet, der am weitesten von den schützenden Kontaktbereichen 15 entfernte Punkt X fällt mit der Position des Umkreismittelpunkts des Dreiecks 18 zusammen. In 9 handelt es sich bei einem Radius eines Kreises, dessen Umfangsmittelpunkt der Punkt X ist, um eine Distanz d.
  • Bei Annahme der Breite des Zellenbereichs 14 mit Wch, des Verhältnisses der schützenden Kontaktbereiche 15 zu den Zellenbereichen 14 mit A sowie eines durch den Radius eines Umkreises des Dreiecks 18 sowie von einer Seite des Dreiecks 18 gebildeten Winkels mit θ, gemäß der Darstellung in 9, wird die Distanz d durch die nachfolgende (Gleichung 1) zum Ausdruck gebracht. d = Wch·(1/A)1/2/(2cosθ) (Gleichung 1)
  • In 9 handelt es sich bei dem Dreieck 18 um ein gleichschenkligrechtwinkliges Dreieck, und somit beträgt θ gleich π/4, und (Gleichung 1) wird ausgedrückt als (Gleichung 2). d = Wch·(1/2A)1/2 (Gleichung 2)
  • In 9 hat A den Wert 1/9, und somit wird die Distanz d mit etwa 2,12·Wch ermittelt.
  • 10 veranschaulicht eine Beziehung zwischen der Kurzschlussfestigkeit (SCSOA), die durch Experimente in dem Fall ermittelt wurde, bei dem das vorliegende Ausführungsbeispiel nicht verwendet wird, sowie A, wobei es sich um ein Verhältnis der schützenden Kontaktbereiche 15 zu den Zellenbereichen 14 handelt. Obwohl die Schnittdarstellung der Halbleitervorrichtung die in 2 dargestellte Ausbildung aufweist, sind die schützenden Kontaktbereiche 15 wie in 9 angeordnet, bei der die vorliegende Erfindung nicht zum Einsatz kommt.
  • 10 zeigt, dass SCSOA, d. h. die Kurzschlussfestigkeit, proportional zu dem Verhältnis A der schützenden Kontaktbereiche 15 zu den Zellenbereichen 14 ist. Auf diese Weise haben die Erfinder festgestellt, dass SCSOA von dem Verhältnis A der schützenden Kontaktbereiche 15 zu den Zellenbereichen 14 abhängig ist.
  • Die Erfinder haben ferner festgestellt, dass ein Durchbruch an der dem Punkt X der 9 entsprechenden Stelle als Resultat der Feststellung der Stelle aufgetreten ist, an der ein Durchbruch aufgrund eines Kurzschlussstroms aufgetreten ist. Das bedeutet, 9 veranschaulicht, dass ein MOSFET einen Durchbruch an dem von dem schützenden Kontaktbereich 15 am weitesten entfernten Punkt X hat.
  • 11 zeigt eine Ansicht zur Erläuterung eines MOSFET-Durchbruchmechanismus bei einem Kurzschluss. Wenn ein hoher Strom von der Drain-Elektrode 12 in Richtung auf die Source-Elektrode 10 fließt, dehnt sich eine Verarmungsschicht von dem p-leitenden Basisbereich 3 und der p-leitenden schützenden Diffusionsschicht 7, die mit der Source-Elektrode 10 elektrisch verbunden sind, in Richtung auf die n-leitende Driftschicht 2a aus.
  • Wenn die Verarmungsschicht ihre vollständige Ausdehnung erreicht hat, nimmt die Verarmungsschicht die gesamte Driftschicht 2a ein, und es fließt ein Kurzschlussstrom von der Drain-Elektrode 12 durch die Verarmungsschicht in Richtung auf die Source-Elektrode 10. Da die Verarmungsschicht die gesamte Driftschicht 2a einnimmt, fließt der Kurzschlussstrom bei relativ vollständiger Verteilung in der Driftschicht 2a.
  • Die Verarmungsschicht in einem Übergangszustand von dem Auftreten eines Kurzschlusses bis zur vollständigen Ausdehnung der Verarmungsschicht ist in 11 durch wechselnde lange und kurze gestrichelte Linien dargestellt. Ab dem Auftreten eines Kurzschlusses, d. h. ab einem Moment, in dem eine hohe Spannung an die Drain-Elektrode angelegt wird, beginnt die Verarmungsschicht, sich von dem p-leitenden Basisbereich 3 und der p-leitenden schützenden Diffusionsschicht 7 in Richtung auf die Driftschicht 2a auszudehnen.
  • Hierbei dehnt sich die Verarmungsschicht umso schneller aus je näher sie sich bei dem Bereich der Driftschicht 2a befindet, in dem der Basisbereich 3 oder die schützende Diffusionsschicht 7 mit der Source-Elektrode 10 verbunden ist. Ein Verschiebungsstrom fließt von dem Basisbereich 3 und der schützenden Diffusionsschicht 7 über eine Verarmungskapazität an einer pn-Grenzfläche in Richtung auf die Source-Elektrode 10.
  • Der Grund dafür besteht darin, dass der Weg, über den ein Verschiebungsstrom in dem Basisbereich 3 oder der schützenden Diffusionsschicht 7 fließt, umso kürzer ist, je näher sich der Weg bei einer Stelle befindet, an der der Basisbereich 3 oder die schützende Diffusionsschicht 7 mit der Source-Elektrode 10 verbunden ist.
  • Der p-leitende Basisbereich 3 ist mit der Source-Elektrode 10 durch die ohmsche Elektrode 11 in jedem Zellenbereich 14 verbunden, und somit dehnt sich die Verarmungsschicht nahezu gleichmäßig vollständig von dem Basisbereich 3 aus. Die schützende Diffusionsschicht 7 ist mit der Source-Elektrode 10 in dem Zellenbereich 14 nicht verbunden und ist mit der Source-Elektrode 10 durch die ohmsche Elektrode 11 in dem schützenden Kontaktbereich 15 verbunden.
  • Es gibt somit eine Verteilung bei der Geschwindigkeit, mit der sich die Verarmungsschicht von der schützenden Diffusionsschicht 7 ausdehnt, in Abhängigkeit von der Distanz von dem schützenden Kontaktbereich 15. Mit anderen Worten, die Verarmungsschicht dehnt sich in dem näher bei dem schützenden Kontaktbereich 15 befindlichen Zellenbereich 14 relativ schneller von der schützenden Diffusionsschicht 7 aus, und dehnt sich langsamer in dem von dem schützenden Kontaktbereich 15 weiter entfernten Zellenbereich 14 aus.
  • Die Verarmungsschicht dehnt sich in dem dem schützenden Kontaktbereich 15 benachbarten Zellenbereich 14 am schnellsten aus und dehnt sich umso langsamer aus, je weiter die Verarmungsschicht von dem schützenden Kontaktbereich 15 entfernt ist.
  • Wie in 11 dargestellt, besitzt somit die näher bei dem schützenden Kontaktbereich 15 befindliche Verarmungsschicht eine größere Ausdehnung, und die von dem schützenden Kontaktbereich 15 weiter entfernte Verarmungsschicht besitzt eine geringere Ausdehnung. Der Bereich, in dem sich die Verarmungsschicht am wenigsten ausdehnt, ist der am weitesten von dem schützenden Kontaktbereich 15 entfernte Zellenbereich 14.
  • Die Verarmungsschicht besitzt einen hohen Widerstand, wenn sich die Verarmungsschicht in die Driftschicht 2a ausdehnt, und aus diesem Grund wird ein Widerstand in der Region größer, in die sich die Verarmungsschicht hinein ausgedehnt hat. Mit anderen Worten, es fließt ein Strom weniger leicht in der Region, in die sich die Verarmungsschicht stark hinein ausgedehnt hat.
  • Der Kurzschlussstrom ist in 11 durch Pfeile dargestellt. Wenn eine Verteilung in der Ausdehnung der Verarmungsschicht vorhanden ist, wie in 11 dargestellt, konzentriert sich ein Kurzschlussstrom in der Region, in die sich die Verarmungsschicht weniger ausdehnt. Das bedeutet, ein Kurzschlussstrom konzentriert sich lokal in der am weitesten von dem schützenden Kontaktbereich 15 entfernten Region, und die Temperatur an dem Ort der Konzentration steigt aufgrund eines hohen Stroms lokal an.
  • Dies führt zu einer thermischen Beschädigung von einer Isolierschicht und einem Halbleiter und führt zu einem Durchbruch. Ein elektrischer Schaden aufgrund eines lokal konzentrierten hohen Stroms ist einer der Faktoren, die für einen Durchbruch verantwortlich sind.
  • Wie vorstehend beschrieben, kommt es beim Fließen eines Kurzschlussstrom bei einem MOSFET leichter zu einem Durchbruch an der am weitesten von dem schützenden Kontaktbereich 15 entfernten Stelle X. Wenn die durch die (Gleichung 1) zum Ausdruck gebrachte Distanz d kleiner ist, ist somit ein Durchbruch des MOSFET weniger wahrscheinlich, und die Zuverlässigkeit der Halbleitervorrichtung kann verbessert werden.
  • Mit anderen Worten, es kann mit sinkender Distanz d die Verteilung der Geschwindigkeit, mit der sich die Verarmungsschicht in dem aktiven Bereich ausdehnt, stärker reduziert werden. Infolgedessen kann die lokale Konzentration eines Kurzschlussstroms abgeschwächt werden, wobei dies zu einer Verbesserung bei der Kurzschlussfestigkeit führt.
  • Obwohl ein Zellenbereich in einer Einzelgruppe aus neun Zellenbereichen 14 in 9 durch den schützenden Kontaktbereich 15 ersetzt ist, kann gemäß der Darstellung in 10 die Distanz d in dem Fall kleiner gemacht werden, in dem ein Zellenbereich 14 in einer Einzelgruppe von Zellenbereichen 14 durch den schützenden Kontaktbereich 15 ersetzt wird, als in dem Fall, in dem ein Zellenbereich 14 in einer Einzelgruppe aus 25 Zellenbereichen 14 durch den schützenden Kontaktbereich 15 ersetzt wird, und ferner kann die Distanz d in dem Fall kleiner gemacht werden, in dem ein Zellenbereich 14 in einer Einzelgruppe aus vier Zellenbereichen 14 durch den schützenden Kontaktbereich 15 ersetzt wird. Der Grund hierfür ist, dass A in (Gleichung 1), d. h. das Verhältnis der schützenden Kontaktbereiche 15 zu den Zellenbereichen 14, vergrößert ist.
  • Wie vorstehend beschrieben, kann die Distanz d in dem Maß verkleinert werden, in dem das Verhältnis der Anzahl der schützenden Kontaktbereiche 15 zu der Anzahl von Zellenbereichen 14 vergrößert wird. Infolgedessen kann ein Durchbruch an dem Punkt X eingeschränkt werden, und die Kurzschlussfestigkeit kann verbessert werden, so dass die Zuverlässigkeit der Halbleitervorrichtung verbessert ist.
  • Der schützende Kontaktbereich 15 hat jedoch nicht die Funktion eines MOS-Kanals, und eine Erhöhung des Verhältnisses der schützenden Kontaktbereiche 15 zu den Zellenbereichen 14 verringert somit die MOSFET-Zellen und vermindert damit eine Kanaldichte. Dies erhöht einen Kanalwiderstand, und dadurch steigt der Einschaltwiderstand. Das bedeutet, es gibt eine Abwägungsrelation zwischen einem Anstieg des Einschaltwiderstands und einer Verbesserung der Kurzschlussfestigkeit.
  • 12 zeigt eine Draufsicht zur Erläuterung der Wirkungen der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel. 12 zeigt eine Draufsicht zur Bestimmung der Distanz d bei der Anordnung der 1, die die Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel veranschaulicht.
  • Wie in 12 dargestellt, sind die Einzelgruppen 31, in denen die zentrale Position von neun Zellenbereichen 14 jeweils durch einen schützenden Kontaktbereich 15 ersetzt ist, bei dem vorliegenden Ausführungsbeispiel der Reihe nach angeordnet, wobei jedoch die schützenden Kontaktbereiche 15 in den einander vertikal benachbarten Einzelgruppen 31 horizontal versetzt angeordnet sind.
  • Ein Dreieck 18, dessen Scheitel die Zentren von drei am nähesten beieinander angeordneten schützenden Kontaktbereichen 15 bilden, ist somit ein spitzwinkliges Dreieck. Ein Winkel θ ist somit kleiner als π/4. Der Winkel θ ist zwischen dem Radius eines Umkreises des Dreiecks 18, der den Punkt X und das Zentrum des schützenden Kontaktbereichs 15 miteinander verbindet, sowie einer Seite des Dreiecks 18 gebildet, die sich von dem Zentrum des schützenden Kontaktbereichs 15 weg erstreckt.
  • Bei dem vorliegenden Ausführungsbeispiel ist somit cosθ in (Gleichung 1) größer als im Fall der 9, und somit ist die Distanz d kleiner als im Fall der 9. Die Distanz d im Fall der 11 wird anhand der (Gleichung 1) bestimmt, wobei diese etwa 1,90·Wch beträgt. Dies bedeutet eine Reduzierung von 11% im Vergleich zu dem Fall der 9.
  • Selbst in den Fällen, in denen die Einzelgruppe 31 in ähnlicher Weise aus acht Zellenbereichen 14 und einem schützenden Kontaktbereich 15 gebildet ist, kann somit die Distanz von dem am weitesten von dem schützenden Kontaktbereich 15 entfernten Punkt X zu dem schützenden Kontaktbereich 15 im Fall der 11, in dem das vorliegende Ausführungsbeispiel verwendet wird, kleiner ausgeführt werden als im Fall der 9, die ein Vergleichsbeispiel veranschaulicht. Somit kann die lokale Konzentration eines Kurzschlussstroms abgeschwächt werden, ohne dass es zu einem Anstieg der Anzahl von schützenden Kontaktbereichen 15 kommt.
  • 13 veranschaulicht eine Relation zwischen dem Kanalwiderstand (Rch) und der Kurzschlussfestigkeit (SCSOA). In 13 ist die Relation zwischen der Kurzschlussfestigkeit und Rch in dem Fall, in dem das vorliegende Ausführungsbeispiel gemäß der Darstellung in 9 nicht verwendet wird, durch schwarze Dreiecke veranschaulicht.
  • Dabei wird Rch berechnet, indem Rch in dem Fall, in dem kein schützender Kontaktbereich 15 ausgebildet ist, mit 1,0 vorgegeben wird und ein Anstiegsbetrag von Rch von einem Reduzierungsbetrag einer Kanaldichte in dem Fall berechnet wird, in dem der schützende Kontaktbereich 15 vorgesehen ist. Bei der Kurzschlussfestigkeit (SCSOA) handelt es sich um einen experimentell ermittelten Wert.
  • Es zeigt sich, dass eine Erhöhung von Rch zu einer Erhöhung der Kurzschlussfestigkeit SCSOA führt, wie dies in 13 dargestellt ist. In 13 sind Rch und SCSOA durch die Relation in Form einer gestrichelten Linie dargestellt, wobei sie eine Abwägungsrelation zueinander aufweisen. In dem Fall, in dem die Eigenschaften in der Region oberhalb der gestrichelten Linie der 13 erzielt wurden, zeigt sich eine Verbesserung von SCSOA bei gleichzeitiger Begrenzung eines Anstiegs von Rch, wobei dies eine Verbesserung der Abwägungsrelation zeigt.
  • In 13 veranschaulichen durch einen weißen Kreis dargestellte Eigenschaften den Fall, in dem das vorliegende Ausführungsbeispiel verwendet wurde. Es zeigt sich, dass im Fall der Verwendung des vorliegenden Ausführungsbeispiels eine hohe Kurzschlussfestigkeit SCSOA bei gleichzeitiger Beschränkung eines Anstiegs von Rch im Vergleich zu dem in 13 in gestrichelter Linie dargestellten Fall erzielt wurde. Das bedeutet, das vorliegende Ausführungsbeispiel kann die Kurzschlussfestigkeit verbessern, während gleichzeitig ein Anstieg des Einschaltwiderstands begrenzt werden kann.
  • Wie vorstehend beschrieben, ist bei der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel das Dreieck 18, dessen Scheitel die Zentren von drei am nähesten beieinander befindlichen schützenden Kontaktbereichen 15 bilden, als spitzwinkliges Dreieck ausgebildet. Dies reduziert die Distanz zwischen der schützenden Diffusionsschicht 7 und dem schützenden Kontaktbereich 15, die am weitesten voneinander entfernt sind, ohne einen Anstieg bei der Kanaldichte, so dass der Effekt erzielt wird, dass gleichzeitig ein Anstieg beim Einschaltwiderstand sowie ein Durchbruch aufgrund eines Kurzschlussstrom unterbunden werden können.
  • Das bedeutet, das vorliegende Ausführungsbeispiel kann eine Abwägungsrelation zwischen Einschaltwiderstand und Kurzschlussfestigkeit verbessern, ohne dass komplizierte Herstellungsschritte erforderlich sind.
  • Obwohl die Tiefe der Nut 30 des schützenden Kontaktbereichs 15 bei dem vorliegenden Ausführungsbeispiel identisch mit der Tiefe des Grabens 5 ist, können diese Tiefen auch unterschiedlich sein. Alternativ hierzu kann auch keine Nut 30 vorhanden sein. Die ohmsche Elektrode in dem schützenden Kontaktbereich 15 kann auf der Oberfläche der Epitaxialschicht sowie auch in dem Zellenbereich 14 gebildet werden.
  • Die Dicke der schützenden Diffusionsschicht 7 in der Tiefenrichtung kann nur in dem schützenden Kontaktbereich 15 erhöht werden, so dass der Basisbereich 3 und die schützende Diffusionsschicht 7 in dem schützenden Kontaktbereich 15 miteinander verbunden sind.
  • Obwohl bei dem vorliegenden Ausführungsbeispiel ein SiC-Substrat 1 als Halbleitersubstrat verwendet wird, kann auch ein beliebiges anderes Halbleitermaterial verwendet werden, wie z. B. Si oder ein Halbleiter mit großer Bandlücke.
  • Beispiele für einen Halbleiter mit großer Bandlücke zusätzlich zu SiC beinhalten ein Material auf der Basis von Galliumnitrid und Diamant. Diese Materialien sind vielversprechende Halbleitermaterialien der nächsten Generation für die Verwendung auf technischen Gebieten, die mit Spannungen von etwa 1 kV oder höheren Spannungen arbeiten.
  • Es ist bekannt, dass der SiC beinhaltende MOSFET eine Elektronenfalle an einer MOS-Grenzfläche aufweist, die eine Größenordnungen oder mehr größer ist als die von Si. Daher ist das Verhältnis des Kanalwiderstands zu dem Einschaltwiderstand groß. Der Kanalwiderstand steigt mit sinkender Kanaldichte an, und somit ist eine Anstiegsrate des Einschaltwiderstands in SiC groß, wenn die Anzahl der schützenden Kontaktbereiche 15 erhöht wird.
  • Es ist bekannt, dass ein SiC beinhaltender MOSFET, der einen geringeren Einschaltwiderstand aufweist und einen höheren Kurzschlussstrom erzeugt als eine Si-Vorrichtung, deren Durchbruchspannung vergleichbar der eines MOSFET ist, mehr Wärme erzeugt und leichter einen Durchbruch einer Gateoxidschicht erleidet. Mit anderen Worten, es ist folgendes Problem bekannt: die Kurzschlussfestigkeit von SiC kann geringer sein als die von Si.
  • Aus dem vorstehend genannten Grund besitzt SiC eine bemerkenswerte Kompromissrelation zwischen Einschaltwiderstand und Kurzschlussfestigkeit. Bei der Anwendung des vorliegenden Ausführungsbeispiels an einer SiC aufweisenden Halbleitervorrichtung ist somit ein Effekt der Verbesserung des Kompromisses zwischen Einschaltwiderstand und Kurzschlussfestigkeit besonders bemerkenswert.
  • Obwohl bei dem vorliegenden Ausführungsbeispiel die Einzelgruppe 31 aus acht Zellenbereichen 14 und einem schützenden Kontaktbereich 15 gebildet ist, versteht es sich von selbst, dass die Einzelgruppe 31 auch eine andere geeignete Anzahl von Zellenbereichen 14 aufweisen kann. Beispielsweise kann die Einzelgruppe 31 eine Anzahl von 48 Zellenbereichen 14 und einen schützenden Kontaktbereich 15, 24 Zellenbereiche 14 und einen schützenden Kontaktbereich 15 oder drei Zellenbereiche 14 und einen schützenden Kontaktbereich 15 aufweisen.
  • Obwohl der Zellenbereich 14 bei dem vorliegenden Ausführungsbeispiel eine rechteckige Formgebung aufweist, kann er auch eine beliebige andere polygonale Formgebung, wie z. B. eine sechseckige Formgebung, aufweisen. Wenn der Zellenbereich 14 alternativ eine beliebige andere Formgebung aufweist, wie z. B. eine kreisförmige Formgebung, können die Wirkungen des vorliegenden Ausführungsbeispiels ebenfalls erzielt werden.
  • Anstatt eines Zellenmusters kann auch ein Kammmuster vorgesehen sein. 14 zeigt eine Draufsicht in einem Fall, in dem das vorliegende Ausführungsbeispiel zum Bilden der schützenden Kontaktbereiche 15 in einem MOSFET-Bereich mit einem Kammmuster bzw. einer Kammstruktur verwendet wird. Die schützenden Kontaktbereiche 15 können derart ausgebildet sein, dass sie die ein Kammmuster aufweisende MOSFET-Zelle unterteilen.
  • Das bedeutet, bei einigen der Zellenbereiche 14 kann es sich um die schützenden Kontaktbereiche 15 handeln. Auch bei dem Kammmuster sind die schützenden Kontaktbereiche 15 derart angeordnet, dass es sich bei einem Dreieck 18, dass die Zentren von drei am nähesten beieinander befindlichen schützenden Kontaktbereichen 15 miteinander verbindet, um ein spitzwinkliges Dreieck handelt.
  • Bei der Anordnung der 14 beträgt bei Annahme der Breite des kammförmigen Streifens mit Wch eine Distanz d 1,93·Wch.
  • Wünschenswerterweise ist wenigstens ein schützender Kontaktbereich 15 in jedem Streifen in dem in 14 dargestellten Kammmuster angeordnet. Dadurch soll verhindert werden, dass ein Schaltvorgang aufgrund der Erzeugung der schützenden Diffusionsschicht 7, die ein schwebendes Potential aufweist, instabil wird.
  • Die Zellenbereiche 14 können in einem versetzten Muster angeordnet sein. 15 zeigt eine Draufsicht in dem Fall, in dem das vorliegende Ausführungsbeispiel zum Bilden der schützenden Kontaktbereiche 15 in einem MOSFET-Bereich mit einem versetzten Muster verwendet wird. In diesem Fall handelt es sich bei einem Dreieck 18, das die Zentren von drei am nähesten beieinander befindlichen schützenden Kontaktbereichen miteinander verbindet, um ein regelmäßiges Dreieck, wobei eine Distanz d minimiert werden kann, und zwar auf 1,88·Wch.
  • Wie vorstehend beschrieben, können selbst bei der bei dem vorliegenden Ausführungsbeispiel nicht beschriebenen Anordnung die Wirkungen des vorliegenden Ausführungsbeispiels erzielt werden, wenn es sich bei einem Dreieck 18, das die Zentren von drei am nähesten beieinander befindlichen schützenden Kontaktbereichen miteinander verbindet, um ein spitzwinkliges Dreieck handelt.
  • Das vorliegende Ausführungsbeispiel ist auch bei IGBTs anwendbar. Durch das Ersetzen des SiC-Substrats 1 durch ein p-leitendes Substrat bei der in 2 veranschaulichten Struktur erhält man einen IGBT. In diesem Fall entsprechen der Sourcebereich 4 und die Source-Elektrode 10 des MOSFET einem Emitterbereich bzw. einer Emitter-Elektrode des IGBT, und die Drain-Elektrode 12 des MOSFET entspricht einer Kollektor-Elektrode des IGBT.
  • Zweites Ausführungsbeispiel
  • 16 und 17 zeigen Draufsichten auf eine Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel. Die Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel zeichnet sich dadurch aus, das von den schützenden Kontaktbereichen 15 entfernt gelegene Kanalbereiche deaktiviert sind. Das zweite Ausführungsbeispiel ist dem ersten Ausführungsbeispiel sonst recht ähnlich. Das vorliegende Ausführungsbeispiel erzielt die Wirkung einer Verbesserung der Kurzschlussfestigkeit.
  • Wenn unter Bezugnahme auf 16 und 17 Kreise 24 jeweils um den schützenden Kontaktbereich 15 gezogen werden, kann es sich bei Deaktivierungskanälen 25, die nicht zum Wirken als MOS-Kanäle veranlasst werden, um Kanäle handeln, die sich außerhalb der Kreise 24 befinden.
  • In diesem Fall ist der Radius des Kreises 24 das Einfache oder mehr bis zu dem Dreifachen oder weniger, wünschenswerterweise das Zweifache oder weniger der Breite Wch des Zellenbereichs 14. Der Grund hierfür besteht darin, dass ein Einschaltwiderstand aufgrund eines Anstiegs bei dem Verhältnis der deaktivierten Kanäle zunimmt, wenn der Radius kleiner ist als das Einfache der Breite Wch, und die Wirkung einer Verbesserung der Kurzschlussfestigkeit nicht in ausreichender Weise erzielt werden kann, wenn der Radius größer ist als das Dreifache der Breite Wch.
  • Beispielsweise beträgt der Radius des in 16 dargestellten Kreises 24 das Zweifache von Wch, und der Radius eines in 17 dargestellten Kreises 24 beträgt das 2,5-fache von Wch. Das Verhältnis von zu deaktivierenden Kanälen ist reduziert, um den Radius des Kreises 24 zu reduzieren, und somit wird ein Verhältnis 1/A, in dem die schützenden Kontaktbereichen 25 angeordnet sind, wünschenswerterweise erhöht.
  • Wenn ein MOSFET-Bereich in einem Streifenmuster angeordnet ist, kann der Radius des Kreises 24 in Bezug auf die Distanz zwischen den kurzen Seiten bestimmt werden, bei der es sich um die Breite Wch eines Streifens handelt.
  • 18 zeigt eine Schnittdarstellung der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel. Dabei zeigt 18 eine Schnittdarstellung entlang einer Linie BB der 17.
  • Wie unter Bezugnahme auf 18 ersichtlich, ist kein Sourcebereich 4 in der Region des Deaktivierungskanals 25 gebildet. Das bedeutet, in dem Deaktivierungskanal 25 liegen alle Seitenflächen des Grabens 5 dem Basisbereich 3 über die Gate-Isolierschicht 6 gegenüber. Wenn kein Sourcebereich 4 in dem Deaktivierungskanal 25 gebildet ist, dann wird das Bilden eines MOS-Kanals in dem Deaktivierungskanal 25 während der Einschaltzeit verhindert sowie ferner ein Wirken des Deaktivierungskanals 25 als MOS-Kanal verhindert.
  • Bei einem Kurzschluss konzentriert sich ein Kurzschlussstrom in einer von dem schützenden Kontaktbereich 15 entfernten Region, wie dies unter Bezugnahme auf 11 bei dem ersten Ausführungsbeispiel beschrieben ist. Der konzentrierte Kurzschlussstrom fließt durch den Zellenbereich 14 der von dem schützenden Kontaktbereich 15 entfernten Region in die Source-Elektrode 10.
  • Das Bilden von jeglichem MOS-Kanal bei einem Kurzschluss verursacht das Fließen eines hohen Stroms aufgrund eines geringen Widerstands eines Kanalbereichs, wobei dies zu einem Durchbruch der Gate-Isolierschicht 6 führt. Wenn kein MOS-Kanal in dem Kanalbereich gebildet ist, weist der Kanalbereich einen hohen Widerstand auf, wobei hierdurch die Wirkung erzielt wird, dass die Konzentration des Stroms abgeschwächt wird. Das bedeutet, in der Region des Deaktivierungskanals 25 kommt es aufgrund eines Drain-Source-Kanalwiderstands, der höher ist als im übrigen Bereich, weniger leicht zu einem Stromfluss.
  • Mit anderen Worten, es erhöht das vorliegende Ausführungsbeispiel den Widerstand eines Kanals, da der Kanalbereich von dem schützenden Kontaktbereich 15 entfernt angeordnet ist und die Verarmungsschicht eine geringe Ausdehnung aufweist. Dadurch wird die Wirkung erzielt, dass die Konzentration eines Kurzschlussstroms abgeschwächt wird.
  • Wie vorstehend beschrieben, erzielt das vorliegende Ausführungsbeispiel die Wirkungen, dass ein Kanalwiderstand in der Region erhöht wird, in der sich ein Kurzschlussstrom aufgrund der sich langsam ausdehnenden Verarmungsschicht leicht konzentriert, und dass die Konzentration eines Kurzschlussstroms abgeschwächt wird, so dass die Kurzschlussfestigkeit verbessert wird.
  • Da der Deaktivierungskanal 25 nicht als MOS-Kanal wirkt, steigt der Kanalwiderstand an. Es wird jedoch nur der Kanal in der Region deaktiviert, in der sich ein Kurzschluss konzentriert, so dass ein Kanal in einer ungewollten Region nicht deaktiviert wird. Dies verbessert die Kurzschlussfestigkeit bei gleichzeitiger Minimierung des Anstiegs beim Kanalwiderstand.
  • Bei der Anordnung, bei der ein schützender Kontaktbereich für 15 Zellenbereiche 14 ausgebildet ist, wie dies in 16 dargestellt ist, beträgt dann, wenn die Kanäle in derjenigen Region deaktiviert sind, die nicht in einer Region mit einer Distanz vom Doppelten der Distanz zwischen Zellen Wch von dem schützenden Kontaktbereich 15 enthalten ist, das Verhältnis der Deaktivierungskanäle 25 etwa 21% im Fall der 16 und etwa 3% im Fall der 17. Wie vorstehend beschrieben, kann die Kurzschlussfestigkeit stark verbessert werden, während gleichzeitig ein Anstieg des Einschaltwiderstands unterbunden wird.
  • Obwohl der Effekt der Verbesserung der Kurzschlussfestigkeit bei der Kombination des vorliegenden Ausführungsbeispiels mit dem ersten Ausführungsbeispiel gemäß der Darstellung in 16 in noch zufriedenstellenderer Weise erzielt werden kann, können die Wirkungen des vorliegenden Ausführungsbeispiels auch bei der in 17 dargestellten Anordnung erzielt werden.
  • 19 zeigt eine Draufsicht auf ein weiteres Beispiel für die Anordnung der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel. Der Radius eines in 19 dargestellten Kreises 24 beträgt das Doppelte der Breite Wch. Während die Zellen in 16 in einem versetzten Muster angeordnet sind, sind die Zellen in 19 in einem Gittermuster angeordnet. In 19 sind die schützenden Kontaktbereiche 15 ebenfalls in einem Gittermuster angeordnet. In 19 hat das Verhältnis der Deaktivierungskanäle 25 einen Wert von 23%.
  • Es versteht sich von selbst, dass jegliches andere Verfahren als das Verfahren, das kein Bilden des Sourcebereichs 4 beinhaltet, zum Bilden der Deaktivierungskanäle 25 verwendet werden kann. Beispielsweise wird ein p-leitender Dotierstoff mit hoher Konzentration in die Region des Deaktivierungskanals 25 eingebracht. Das bedeutet, der Basisbereich 3 in dem Deaktivierungskanal 25 besitzt eine höhere Dotierstoffkonzentration als die Dotierstoffkonzentration des Basisbereichs 3 in dem nicht deaktivierten Zellenbereich 14. In diesem Fall ist der Deaktivierungskanal 25 beständig gegen eine Umkehr auf n-leitend während der Einschaltzeit, und er wirkt weniger leicht als MOS-Kanal. Mit anderen Worten, es ist der Kanalwiderstand in der relevanten Region erhöht.
  • Wenn in der vorstehend beschriebenen Weise der Deaktivierungskanal 25 nicht vollständig als MOS-Kanal wirkt, können die Wirkungen des vorliegenden Ausführungsbeispiels auch erzielt werden, solange der Deaktivierungskanal 25 einen höheren Kanalwiderstand als der übrige Kanalbereich aufweist.
  • Bei einem weiteren Ausführungsbeispiel kann beispielsweise die Kanallänge des Deaktivierungskanals 25 größer sein als die eines beliebigen anderen Bereichs. Der Kanalwiderstand in dem Deaktivierungskanal 25 steigt an, da die Kanallänge größer ist, und somit können die Wirkungen des vorliegenden Ausführungsbeispiels erzielt werden.
  • Bei dem vorliegenden Ausführungsbeispiel handelt es sich bei der Region des Zellenbereichs 14, in der sich ein Kurzschlussstrom konzentriert, um den Deaktivierungskanal 25. Bei dem ersten Ausführungsbeispiel wird in dem dem schützenden Kontaktbereich 15 benachbarten Zellenbereich 14 die Gate-Elektrode 8 auf der Kontaktfläche mit dem schützenden Kontaktbereich 15 schmaler. Dies führt zu einem Risiko dahingehend, dass eine Verzögerung aufgrund eines Bruchs in einem Gate oder eines Anstiegs des Gatewiderstands zusammen mit einem Anstieg in dem Verhältnis, in dem die schützenden Kontaktbereiche 15 angeordnet sind, auftreten kann.
  • Bei dem vorliegenden Ausführungsbeispiel kommt es zu keiner Verengung der Gateelektrode 8, so dass die Kurzschlussfestigkeit verbessert ist und gleichzeitig eine Herstellungsausbeute aufrechterhalten wird, die nicht durch ein fehlerhaftes Gate beeinträchtigt wird.
  • Das zweite Ausführungsbeispiel der vorliegenden Erfindung ist unter Bezugnahme auf die Unterschiede gegenüber dem ersten Ausführungsbeispiel der vorliegenden Erfindung beschrieben worden, wobei auf die erneute Beschreibung von gleichen oder entsprechenden Beschreibungselementen verzichtet worden ist.
  • Bezugszeichenliste
    • 1
    SiC-Substrat
    2
    Epitaxialschicht
    2a
    Driftschicht
    3
    Basisbereich
    4
    Sourcebereich
    5
    Graben
    6
    Gate-Isolierschicht
    7
    schützende Diffusionsschicht
    8
    Gate-Elektrode
    9
    Zwischenlagen-Isolierschicht
    10
    Source-Elektrode
    11
    ohmsche Elektrode
    12
    Drain-Elektrode
    14
    Zellenbereich
    15
    schützender Kontaktbereich
    18
    Dreieck
    21
    Siliciumoxidschichtmaske
    22
    Ätzmaske
    23
    Implantationsmaske
    24
    Kreis
    25
    Deaktivierungskanal
    30
    Nut
    31
    Einzelgruppe

Claims (12)

  1. Halbleitervorrichtung, die Folgendes aufweist: ein Substrat; eine auf dem Substrat angeordnete Driftschicht eines ersten Leitfähigkeitstyps; einen auf der Driftschicht gebildeten Basisbereich eines zweiten Leitfähigkeitstyps; einen in dem Basisbereich angeordneten Sourcebereich des ersten Leitfähigkeitstyps; einen Graben, der durch den Basisbereich und den Sourcebereich hindurchgeht und in der Draufsicht Zellenbereiche unterteilt; eine schützende Diffusionsschicht des zweiten Leitfähigkeitstyps, die am Boden des Grabens in der Driftschicht angeordnet ist; eine Gate-Isolierschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die unter Zwischenanordnung der Gate-Isolierschicht in den Graben eingebettet ist; eine Source-Elektrode, die mit dem Sourcebereich elektrisch verbunden ist; und einen schützenden Kontaktbereich, der an jeweiligen Positionen von drei oder mehr der Zellenbereiche angeordnet ist und die schützende Diffusionsschicht und die Source-Elektrode miteinander verbindet, wobei die schützenden Kontaktbereiche derart angeordnet sind, dass ein Dreieck, dessen Scheitel Zentren von drei am nähesten beieinander befindlichen schützenden Kontaktbereichen bilden, ein spitzwinkliges Dreieck ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Graben derart ausgebildet ist, dass die Zellenbereiche in einem Gittermuster angeordnet sind.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der Graben derart ausgebildet ist, dass die Zellenbereiche in einem versetzten Muster angeordnet sind.
  4. Halbleitervorrichtung nach Anspruch 1, wobei der Graben derart ausgebildet ist, dass die Zellenbereiche in einem Kammmuster angeordnet sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die schützende Diffusionsschicht einen Dotierstoff des zweiten Leitfähigkeitstyps innerhalb eines Konzentrationsbereichs von 3 × 1017 cm–3 oder mehr bis 1018 cm–3 oder weniger aufweist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der schützende Kontaktbereich eine Nut mit einer Tiefe bis zum Erreichen der schützenden Diffusionsschicht aufweist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der schützende Kontaktbereich die schützende Diffusionsschicht und die Source-Elektrode durch eine ohmsche Elektrode miteinander verbindet, und wobei in dem schützenden Kontaktbereich die schützende Diffusionsschicht eine Region mit hoher Konzentration mit einer Dotierstoffkonzentration des zweiten Leitfähigkeitstyps von 5 × 1018 cm–3 oder mehr bis 1 × 1021 cm–3 oder weniger in einer mit der ohmschen Elektrode in Kontakt befindlichen Fläche aufweist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Zellenbereiche außerhalb eines Kreises, dessen Zentrum der schützende Kontaktbereich ist und der einen Radius von dem Einfachen oder mehr bis dem Dreifachen oder weniger einer Breite von jedem der Zellenbereiche aufweist, einen Deaktivierungskanal mit einem größeren Kanalwiderstand als einem Kanalwiderstand in dem Kreis aufweisen.
  9. Halbleitervorrichtung nach Anspruch 8, wobei in dem Deaktivierungskanal alle Seitenflächen des Grabens dem Wannenbereich unter Zwischenanordnung der Gate-Isolierschicht zwischen dem Graben und den Zellenbereichen gegenüberliegen.
  10. Halbleitervorrichtung, die Folgendes aufweist: ein Substrat; eine auf dem Substrat angeordnete Driftschicht eines ersten Leitfähigkeitstyps; einen auf der Driftschicht gebildeten Basisbereich eines zweiten Leitfähigkeitstyps; einen in dem Basisbereich angeordneten Sourcebereich des ersten Leitfähigkeitstyps; einen Graben, der durch den Basisbereich und den Sourcebereich hindurchgeht und in der Draufsicht einen Zellenbereich in eine Vielzahl von Bereichen unterteilt; eine schützende Diffusionsschicht des zweiten Leitfähigkeitstyps, die am Boden des Grabens in der Driftschicht angeordnet ist; eine Gate-Isolierschicht, die auf einer Innenwand des Grabens gebildet ist; eine Gate-Elektrode, die unter Zwischenanordnung der Gate-Isolierschicht in den Graben eingebettet ist; eine Source-Elektrode, die mit dem Sourcebereich elektrisch verbunden ist; und einen schützenden Kontaktbereich, der an jeweiligen Positionen von drei oder mehr der Zellenbereiche angeordnet ist und die schützende Diffusionsschicht und die Source-Elektrode miteinander verbindet, wobei der Zellenbereich außerhalb eines Kreises, dessen Zentrum der schützende Kontaktbereich ist und der einen Radius von dem Einfachen oder mehr bis dem Dreifachen oder weniger einer Breite des Zellenbereichs aufweist, einen Deaktivierungskanal mit einem höheren Kanalwiderstand als einem Kanalwiderstand in dem Kreis aufweist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei das Substrat einen Halbleiter mit großer Bandlücke aufweist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei das Substrat Siliciumcarbid aufweist.
DE112015004492.2T 2014-09-30 2015-09-16 Halbleitervorrichtung Pending DE112015004492T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-199781 2014-09-30
JP2014199781 2014-09-30
PCT/JP2015/076318 WO2016052203A1 (ja) 2014-09-30 2015-09-16 半導体装置

Publications (1)

Publication Number Publication Date
DE112015004492T5 true DE112015004492T5 (de) 2017-06-29

Family

ID=55630245

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015004492.2T Pending DE112015004492T5 (de) 2014-09-30 2015-09-16 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10312233B2 (de)
JP (1) JP6038391B2 (de)
CN (1) CN106796955B (de)
DE (1) DE112015004492T5 (de)
WO (1) WO2016052203A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104581B4 (de) 2017-03-24 2021-11-04 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181617A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
JP2019096631A (ja) * 2016-04-07 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置
JP6237845B1 (ja) 2016-08-24 2017-11-29 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP6830627B2 (ja) * 2016-12-22 2021-02-17 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
CN108417621A (zh) 2017-02-10 2018-08-17 中芯国际集成电路制造(上海)有限公司 绝缘栅双极型晶体管及其形成方法
JP7259215B2 (ja) * 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
US10580878B1 (en) 2018-08-20 2020-03-03 Infineon Technologies Ag SiC device with buried doped region
DE112019006587T5 (de) * 2019-01-08 2021-12-23 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandlereinheit
DE102019128394A1 (de) * 2019-10-21 2021-04-22 Infineon Technologies Ag Halbleiter-die, halbleitervorrichtung und igbt-modul
DE102021214430A1 (de) * 2021-12-15 2023-06-15 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Power-FinFETs mittels Lithographiemasken und Power-FinFET
DE102021214431A1 (de) * 2021-12-15 2023-06-15 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Power-FinFETs mittels selbsjustierter Maske und Power-FinFET
CN114613849B (zh) * 2022-05-10 2022-08-12 深圳市威兆半导体股份有限公司 一种改善短路特性的碳化硅mos器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP4500530B2 (ja) 2003-11-05 2010-07-14 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
WO2007034547A1 (ja) 2005-09-21 2007-03-29 Shindengen Electric Manufacturing Co., Ltd. トレンチゲートパワーｍｏｓｆｅｔ及びその製造方法
JP2009076540A (ja) 2007-09-19 2009-04-09 Nec Electronics Corp 半導体装置
JP5353190B2 (ja) 2008-11-04 2013-11-27 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JPWO2010119789A1 (ja) 2009-04-13 2012-10-22 ローム株式会社 半導体装置および半導体装置の製造方法
CN103262248B (zh) * 2010-12-10 2016-07-13 三菱电机株式会社 半导体装置及其制造方法
CN103493208B (zh) * 2011-04-19 2017-03-22 日产自动车株式会社 半导体装置及其制造方法
JP2013055177A (ja) 2011-09-02 2013-03-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013219293A (ja) 2012-04-12 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104581B4 (de) 2017-03-24 2021-11-04 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren

Also Published As

Publication number Publication date
US20170271323A1 (en) 2017-09-21
JP6038391B2 (ja) 2016-12-07
WO2016052203A1 (ja) 2016-04-07
CN106796955A (zh) 2017-05-31
CN106796955B (zh) 2020-05-26
US10312233B2 (en) 2019-06-04
JPWO2016052203A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
DE112015004492T5 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102007001643B4 (de) Halbleitervorrichtung
DE112015004515B4 (de) Halbleitervorrichtungen
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE102007023885B4 (de) Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112016004718B4 (de) Halbleitereinheit
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112011101254T5 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112008003787T5 (de) Halbleitervorrichtung
DE112010005626T5 (de) Halbleitervorrichtung
DE102014201521A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE112014003489T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112013006303T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication