JP2013219293A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2013219293A
JP2013219293A JP2012090727A JP2012090727A JP2013219293A JP 2013219293 A JP2013219293 A JP 2013219293A JP 2012090727 A JP2012090727 A JP 2012090727A JP 2012090727 A JP2012090727 A JP 2012090727A JP 2013219293 A JP2013219293 A JP 2013219293A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
cells
carbide semiconductor
relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012090727A
Other languages
English (en)
Inventor
Takeyoshi Masuda
健良 増田
Keiji Wada
圭司 和田
Toru Hiyoshi
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012090727A priority Critical patent/JP2013219293A/ja
Priority to PCT/JP2013/055361 priority patent/WO2013153870A1/ja
Priority to CN201380010427.3A priority patent/CN104126229A/zh
Priority to US13/785,801 priority patent/US20130270576A1/en
Publication of JP2013219293A publication Critical patent/JP2013219293A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】耐圧を高めつつ電流狭窄を抑制する
【解決手段】炭化珪素半導体装置５１Ｈは、単位セルＵＣが周期的に配列されることによって構成された平面レイアウトを有する。単位セルＵＣは有効セルＡＣおよび無効セルＰＣを含む。有効セルＡＣの各々はスイッチング可能なチャネル面を有する。無効セルＰＣは有効セルＡＣ中の電界を緩和するためのものである。無効セルＰＣのうち互いに隣り合うものの間には有効セルＡＣの少なくとも１つが配置されている。
【選択図】図１

Description

この発明は、炭化珪素半導体装置に関する。
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの炭化珪素半導体装置の耐圧をより高めるための構造が検討されている。特開２００８−２７０６８１号公報（特許文献１）によれば、活性領域の周辺を囲む耐圧構造部を有するＭＯＳＦＥＴが開示されている。特開２００９−１９４０６５号公報（特許文献２）によれば、ｎ-ドリフト層に達するトレンチを有するＭＯＳＦＥＴが開示されている。このトレンチの側面にはｐ型ディープ層が設けられている。
特開２００８−２７０６８１号公報 特開２００９−１９４０６５号公報
特開２００８−２７０６８１号公報によれば、耐圧構造部による電界緩和が活性領域の外周部においてのみ行われる。このため耐圧の向上が不十分となりやすい。特開２００９−１９４０６５号公報によれば、電界緩和のためのｐ型ディープ層がトレンチの各々に設けられる。この結果、電流狭窄が顕著となる。
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、耐圧を高めつつ電流狭窄を抑制するすることができる炭化珪素半導体装置を提供することである。
本発明の一の局面に従う炭化珪素半導体装置は、単位セルが周期的に配列されることによって構成された平面レイアウトを有するものである。炭化珪素半導体装置は複数の有効セルおよび複数の無効セルを有する。複数の有効セルは複数の単位セルに含まれる。複数の有効セルの各々はスイッチング可能なチャネル面を有する。複数の無効セルは複数の単位セルに含まれる。複数の無効セルは複数の有効セル中の電界を緩和するためのものである。複数の無効セルのうち互いに隣り合うものの間には複数の有効セルの少なくとも１つが配置されている。
上記一の局面に従う炭化珪素半導体装置によれば、複数の無効セルのうち互いに隣り合うものの間には複数の有効セルの少なくとも１つが配置されている。これにより、無効セルが直接隣り合うことに起因した顕著な電流狭窄を避けることができる。
上記一の局面に従う炭化珪素半導体装置において好ましくは、複数の無効セルは複数の単位セルにおいて周期的に配置されている。
これにより、無効セルによる電界緩和を有効セルに対してより均等に作用させることができる。よって耐圧をより高めることができる。
上記一の局面に従う炭化珪素半導体装置において好ましくは、複数の有効セルの各々はソース電極を有する。
これにより、各々の有効セルへソース電極からキャリアを供給することができる。
本発明の他の局面に従う炭化珪素半導体装置は、単位セルが周期的に配列されることによって構成された平面レイアウトを有するものである。炭化珪素半導体装置は複数の有効セルおよび無効領域を有する。複数の有効セルは複数の単位セルに含まれる。複数の有効セルは、複数の格子点が設けられるように周期的に配列されている。複数の有効セルの各々はスイッチング可能なチャネル面を有する。複数の格子点は複数の通常格子点と複数の緩和格子点とを含む。複数の緩和格子点のうち互いに隣り合うものの間には複数の通常格子点の少なくとも１つが配置されている。無効領域は複数の有効セル中の電界を緩和するためのものである。無効領域は複数の緩和格子点の各々に配置されている。
上記他の局面に従う炭化珪素半導体装置によれば、複数の緩和格子点のうち互いに隣り合うものの間には複数の通常格子点の少なくとも１つが配置されている。これにより、緩和格子点が直接隣り合うことに起因した顕著な電流狭窄を避けることができる。
上記他の局面に従う炭化珪素半導体装置において好ましくは、複数の緩和格子点は複数の格子点において周期的に配置されている。
これにより、緩和格子点による電界緩和を有効セルに対してより均等に作用させることができる。よって耐圧をより高めることができる。
本発明のさらに他の局面に従う炭化珪素半導体装置は、単位セルが周期的に配列されることによって構成された平面レイアウトを有するものである。炭化珪素半導体装置は複数の有効セルおよび無効領域を有する。複数の有効セルは、複数の単位セルに含まれ、周期的に配列されている。複数の有効セルの各々はスイッチング可能なチャネル面を有する。複数の有効セルの各々は複数の辺によって囲まれた外縁を有する。複数の有効セルは複数の辺を複数の境界として互いに接している。複数の境界は複数の通常境界と複数の緩和境界とを有する。複数の緩和境界のうち互いに隣り合うものの間には複数の通常境界の少なくとも１つが配置されている。無効領域は複数の有効セル中の電界を緩和するためのものである。無効領域は複数の緩和境界の各々に配置されている。
これにより、複数の緩和境界のうち互いに隣り合うものの間には複数の通常境界の少なくとも１つが配置されている。これにより、緩和境界が直接隣り合うことに起因した顕著な電流狭窄を避けることができる。
上記さらに他の局面に従う炭化珪素半導体装置において好ましくは、複数の緩和境界は複数の境界において周期的に配置されている。
これにより、緩和境界による電界緩和を有効セルに対してより均等に作用させることができる。よって耐圧をより高めることができる。
上述した各局面に従う炭化珪素半導体装置は好ましくはトレンチゲート型である。
これにより、単位セルの面積を小さくすることができる。よって炭化珪素半導体装置をより小さくすることができる。
上述した各局面に従う炭化珪素半導体装置は好ましくは、基板と、ゲート絶縁膜と、ゲート電極とを有する。基板は、ポリタイプ４Ｈの六方晶の結晶構造を有する炭化珪素から作られている。基板には、面方位｛０−３３−８｝を有する第１の面を含む表面が設けられている。表面はチャネル面を含む。ゲート絶縁膜は基板の表面上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。
これにより、チャネル面に面方位｛０−３３−８｝を有する第１の面が含まれる。よってチャネル抵抗が抑制されるので、オン抵抗を抑制することができる。
また好ましくは表面は第１の面を微視的に含む。表面はさらに、面方位｛０−１１−１｝を有する第２の面を微視的に含む。
これにより、チャネル抵抗がより抑制され得る。よってオン抵抗をより抑制することができる。
また好ましくは基板の第１および第２の面は、面方位｛０−１１−２｝を有する複合面を構成している。
これにより、チャネル抵抗がより抑制され得る。よってオン抵抗をより抑制することができる。
また好ましくは基板の表面は｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有する。
これにより、よりチャネル抵抗が抑制され得る。よってオン抵抗をより抑制することができる。
上記のように本発明によれば、耐圧を高めつつ電流狭窄を抑制するすることができる。
本発明の実施の形態１における炭化珪素半導体装置の平面レイアウトを概略的に示す部分平面図である。 図１の線ＩＩ−ＩＩに沿う概略部分断面図であり、本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図２の炭化珪素基板の形状を概略的に示す斜視図である。 図３の斜視図におけるｐ型の面にハッチングを付した図である。 図２の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図２の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 図２の炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 図２の炭化珪素半導体装置の製造方法の第４工程を概略的に示す部分断面図である。 図２の炭化珪素半導体装置の製造方法の第５工程を概略的に示す部分断面図である。 図２の炭化珪素半導体装置の製造方法の６第工程を概略的に示す部分断面図である。 図２の炭化珪素半導体装置の製造方法の７第工程を概略的に示す部分断面図である。 図２の炭化珪素半導体装置の製造方法の第８工程を概略的に示す部分断面図である。 図２の炭化珪素半導体装置の製造方法の第９工程を概略的に示す部分断面図である。 図２の炭化珪素半導体装置の製造方法の第１０工程を概略的に示す部分断面図である。 図２の炭化珪素半導体装置の製造方法の第１１工程を概略的に示す部分断面図である。 図２の炭化珪素半導体装置の製造方法の第１２工程を概略的に示す部分断面図である。 図１の変形例を示す図である。 図１の変形例を示す図である。 図１の変形例を示す図である。 図１の変形例を示す図である。 図１の変形例を示す図である。 図１の変形例を示す図である。 図１の変形例を示す図である。 本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図２４の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図２４の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 図２４の炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 本発明の実施の形態３における炭化珪素半導体装置の平面レイアウトを概略的に示す部分平面図である。 図２８の線ＸＸＩＸ−ＸＸＩＸに沿う概略部分断面図であり、本発明の実施の形態３における炭化珪素半導体装置の構成を概略的に示すものである。 図２８の変形例を示す図である。 図２８の変形例を示す図である。 図２８の変形例を示す図である。 本発明の実施の形態４における炭化珪素半導体装置の平面レイアウトを概略的に示す部分平面図である。 図３３の変形例を示す図である。 図３３の変形例を示す図である。 図３３の変形例を示す図である。 炭化珪素半導体装置が有する基板の微細構造を概略的に示す部分断面図である。 ポリタイプ４Ｈの六方晶における（０００−１）面の結晶構造を示す図である。 図３８の線ＸＸＸＩＸ−ＸＸＸＩＸに沿う（１１−２０）面の結晶構造を示す図である。 図３７の複合面の表面近傍における結晶構造を（１１−２０）面内において示す図である。 図３７の複合面を（０１−１０）面から見た図である。 巨視的に見たチャネル面および（０００−１）面の間の角度と、チャネル移動度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。 チャネル方向および＜０−１１−２＞方向の間の角度と、チャネル移動度との関係の一例を示すグラフ図である。 図３７の変形例を示す図である。
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
（実施の形態１）
図１を参照して、はじめに本実施の形態の概要について説明する。
本実施の形態のＭＯＳＦＥＴ（炭化珪素半導体装置）５１Ｈは、単位セルＵＣが周期的に配列されることによって構成された平面レイアウトを有するものである。各単位セルＵＣは、辺および頂点を有する多角形の形状を有する。本実施の形態においては各単位セルＵＣは、六角形の形状を有し、好ましくは正六角形の形状を有する。単位セルＵＣは有効セルＡＣおよび無効セルＰＣを有する。有効セルＡＣの各々は、後述するように、スイッチング可能なチャネル面ＣＨ（図２）を有する。無効セルＰＣは有効セルＡＣ中の電界を緩和するためのものである。無効セルＰＣは、有効セルＡＣと異なり、主電流が実質的に流れないようなセル、すなわち電流経路が無効化されているようなセルである。無効セルＰＣは、たとえば、チャネル面ＣＨを有しないことによって電流経路を無効化している。無効セルＰＣのうち互いに隣り合うものの間には有効セルＡＣの少なくとも１つが配置されている。
好ましくは無効セルＰＣは単位セルＵＣにおいて周期的に配置されている。図１の構成においては、平面レイアウトの３回対称性が維持されるような配置がなされている。
また本実施の形態においては、有効セルＡＣおよび無効セルＰＣは、セル群ＣＵを構成している。各セル群ＣＵは、有効セルＡＣと、それを取り囲む無効セルＰＣとを有する。これにより、一のセル群ＣＵの有効セルＡＣは、これに隣り合うセル群ＣＵの有効セルＡＣと、２つ以上の有効セルＡＣによって隔てられている。
次に図２〜図４を参照して、ＭＯＳＦＥＴ５１Ｈの構成の詳細について説明する。
図２に示すように、ＭＯＳＦＥＴ５１Ｈは、具体的には縦型のＶＭＯＳＦＥＴ（V-groove MOSFET）である。ＭＯＳＦＥＴ５１Ｈは、エピタキシャル基板１００と、ゲート絶縁膜２０１と、ゲート電極２０２と、層間絶縁膜２０３と、ソース電極２２１Ｓと、緩和電極２２１Ｃと、ドレイン電極２１１と、ソース配線２２２と、保護電極２１２とを有する。
エピタキシャル基板１００は炭化珪素から作られている。好ましくはエピタキシャル基板１００は六方晶のポリタイプ４Ｈを有することが好ましい。好ましくは単結晶基板１１０の一方主面（図２における上面）の面方位は、おおよそ（０００−１）面である。
具体的には、エピタキシャル基板１００は、単結晶基板１１０と、その上に設けられたエピタキシャル層とを有する。エピタキシャル層は、ｎ-層１２１（耐圧保持層）と、ｐ型ボディ層１２２と、ｎ領域１２３と、コンタクト領域１２４Ａと、緩和領域１２４Ｐとを有する。単結晶基板１１０とｎ-層１２１とｎ領域１２３とはｎ型（第１の導電型）を有し、ｐ型ボディ層１２２とコンタクト領域１２４Ａと緩和領域１２４Ｐとはｐ型（第２の導電型）を有する。
ｎ-層１２１の不純物濃度は、単結晶基板１１０の不純物濃度よりも低い。ｐ型ボディ層１２２はｎ-層１２１上に形成されている。ｎ領域１２３は、ｐ型ボディ層１２２によってｎ-層１２１と隔てられるようにｐ型ボディ層１２２の一部の上に形成されている。コンタクト領域１２４Ａは、ｐ型ボディ層１２２につながるようにｐ型ボディ層１２２の一部の上に形成されている。
単結晶基板１１０の上面上においてエピタキシャル層は部分的に除去されており、これにより複数の（図２では３つの）メサ構造が形成されている。具体的には、メサ構造は、図３に示すように、上面および底面が六角形状となっており、その側壁は単結晶基板１１０の上面に対して傾斜している。またエピタキシャル基板１００は、ｎ型を有する面（図４においてハッチングが付されていない面）と、ｐ型を有する面（図４においてハッチングが付されている面）とを有する。
メサ構造は、有効セルＡＣおよび無効セルＰＣのうち有効セルＡＣに対応する位置にのみ設けられている。またエピタキシャル基板１００は、無効セルＰＣに対応する位置に設けられた、電界を緩和するための緩和領域１２４Ｐ（図２および図４）を含む。
直接隣り合う有効セルＡＣのメサ構造の間には、これらメサ構造の側壁によって構成された表面ＳＷと底面とを有するトレンチＴＲ（図２）が形成されている。表面ＳＷはｐ型ボディ層１２２上においてチャネル面ＣＨを含む。表面ＳＷは所定の結晶面（特殊面とも称する）を有する。特殊面の詳細については後述する。
トレンチＴＲの表面ＳＷ上および底面上にはゲート絶縁膜２０１が設けられている。このゲート絶縁膜２０１はｎ領域１２３の上面上にまで延在している。ゲート絶縁膜２０１は、無効セルＰＣにおいて、緩和領域１２４Ｐを露出する開口部を有する。この開口部において緩和領域１２４Ｐ上に、オーミック電極としての緩和電極２２１Ｃが設けられている。
ゲート絶縁膜２０１上において、トレンチＴＲの内部を充填するように（つまり直接隣接するメサ構造の間の空間を充填するように）ゲート電極２０２が設けられている。ゲート電極２０２の上面は、ゲート絶縁膜２０１のうちｎ領域１２３の上面上に位置する部分の上面とほぼ同じ高さになっている。ゲート絶縁膜２０１のうちｎ領域１２３の上面上にまで延在する部分とゲート電極２０２とを覆うように、層間絶縁膜２０３が設けられている。また層間絶縁膜２０３は緩和電極２２１Ｃ上のソース配線２２２とゲート電極２０２との間を隔てる部分２０３Ｐを有する。
ソース電極２２１Ｓは、各有効セルＡＣに設けられたメサ構造の頂部上に設けられている。ソース電極２２１Ｓはコンタクト領域１２４Ａおよびｎ領域１２３の各々に接触している。
ソース配線２２２はソース電極２２１Ｓおよび緩和電極２２１Ｃの各々に接触しており、層間絶縁膜２０３の上面上に延在している。
ドレイン電極２１１は、単結晶基板１１０においてｎ-層１２１が設けられた主表面とは反対側の裏面上に設けられたオーミック電極である。保護電極２１２はドレイン電極２１１上に設けられている。
次にＭＯＳＦＥＴ５１Ｈの製造方法について説明する。
図５に示すように、単結晶基板１１０上にｎ-層１２１がエピタキシャル成長によって形成される。このエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用いたＣＶＤ（Chemical Vapor Deposition）法により行うことができる。また、このとき導電型がｎ型の不純物としてたとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。ｎ-層１２１の不純物の濃度は、たとえば５×１０15／ｃｍ3以上５×１０16／ｃｍ3以下である。
図６に示すように、ｎ-層１２１の上面にイオン注入を行うことにより、ｐ型ボディ層１２２およびｎ領域１２３を形成する。ｐ型ボディ層１２２を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などの、ｐ型を付与するための不純物がイオン注入される。またｎ領域１２３を形成するためのイオン注入においては、たとえばリン（Ｐ）などの、ｎ型を付与するための不純物がイオン注入される。なおイオン注入の代わりにエピタキシャル成長が行われてもよい。
図７に示すように、ｎ領域１２３の上面上に、開口部を有するマスク層２４７が形成される。マスク層２４７として、たとえばシリコン酸化膜などの絶縁膜を用いることができる。開口部は、トレンチＴＲ（図２）の位置に対応する位置と、無効セルＰＣに対応する位置とに形成される。
図８に示すように、マスク層２４７の開口部において、ｎ領域１２３と、ｐ型ボディ層１２２とｎ-層１２１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング（ＲＩＥ）、特に誘導結合プラズマ（ＩＣＰ）ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ−ＲＩＥを用いることができる。このようなエッチングにより、トレンチＴＲ（図２）が形成されるべき領域に、側壁が単結晶基板１１０の主表面に対してほぼ垂直な表面ＳＶを有する凹部ＴＱを形成することができる。
次に、エピタキシャル基板に対して、凹部ＴＱの側壁ＳＶにおいて、熱エッチングが行われる。基板に対する熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中で、基板を加熱することによって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ2、ＢＣＬ3、ＳＦ6、またはＣＦ4である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。
図９に示すように、熱エッチングによりトレンチＴＲが形成される。この際、トレンチＴＲの側壁として、ｎ-層１２１、ｐ型ボディ層１２２およびｎ領域１２３の各々からなる部分を有する表面ＳＷが形成される。表面ＳＷ上においては特殊面が自己形成される。
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ２）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば約７０μｍ／時になる。また、この場合に、酸化珪素から作られたマスク層２４７は、ＳｉＣに対する選択比が極めて大きいので、ＳｉＣのエッチング中に実質的にエッチングされない。次にマスク層２４７がエッチングなど任意の方法により除去される（図１０）。
図１１に示すように、イオン注入によって、ｎ領域１２３の一部の上にコンタクト領域１２４Ａが形成され、また無効セルＰＣにおいてｎ-層１２１上に緩和領域１２４Ｐが形成される。次に、イオン注入により注入された不純物を活性化するための活性化アニールが行われる。
図１２に示すように、トレンチＴＲの側壁である表面ＳＷと底面とを含む面上にゲート絶縁膜２０１が形成される。ゲート絶縁膜２０１は、たとえば、炭化珪素からなるエピタキシャル層を熱酸化することにより得られる。
図１３に示すように、有効セルＡＣにおけるトレンチＴＲの内部の領域と無効セルＰＣ上の領域とをゲート絶縁膜２０１を介して埋めるように、ゲート電極２０２が形成される。ゲート電極２０２の形成方法は、たとえば、導体の成膜とＣＭＰ（Chemical Mechanical Polishing）とによって行い得る。
図１４に示すように、無効セルＰＣにおいてゲート電極２０２がエッチングによって除去される。
図１５に示すように、ゲート電極２０２の露出面を覆うように層間絶縁膜２０３が形成される。
図１６を参照して、層間絶縁膜２０３およびゲート絶縁膜２０１に開口部が形成されるようにエッチングが行われる。この開口部により、メサ構造の上面においてｎ領域１２３およびコンタクト領域１２４Ａの各々が露出され、また無効セルＰＣにおいて緩和領域１２４Ｐが露出される。次に、メサ構造の上面においてｎ領域１２３およびコンタクト領域１２４Ａの各々に接するソース電極２２１Ｓと、緩和領域１２４Ｐに接する緩和電極２２１Ｃとが形成される。
再び図２を参照して、ソース配線２２２、ドレイン電極２１１および保護電極２１２が形成される。これにより、ＭＯＳＦＥＴ５１Ｈが得られる。
本実施の形態によれば、図１に示すように、無効セルＰＣのうち互いに隣り合うものの間には有効セルＡＣの少なくとも１つが配置されている。これにより、無効セルＰＣが直接隣り合うことに起因した顕著な電流狭窄を避けることができる。また無効セルＰＣが単位セルＵＣにおいて周期的に配置されている場合、無効セルＰＣによる電界緩和を有効セルＡＣに対してより均等に作用させることができる。よって耐圧をより高めることができる。
なお図１に示す平面レイアウトを有するＭＯＳＦＥＴ５１Ｈの代わりに、図１７〜図２３のそれぞれに示す平面レイアウトを有するＭＯＳＦＥＴ５２Ｈ、５１Ｐ、５２Ｐ、５１Ｔ、５２Ｔ５１Ｓまたは５２Ｓが用いられてもよい。ＭＯＳＦＥＴ５２Ｈ（図１７）においては、無効セルＰＣのうち互いに隣り合うものの間には有効セルＡＣが１つだけ配置されている。ＭＯＳＦＥＴ５１Ｐおよび５２Ｐ（図１８および図１９）においては、各単位セルＵＣが長方形（正方形を含む）の形状を有し、好ましくは正方形の形状を有する。ＭＯＳＦＥＴ５１Ｔおよび５２Ｔ（図２０および図２１）においては、各単位セルＵＣは三角形の形状を有し、好ましくは正三角形の形状を有する。なお単位セルＵＣが三角形の場合、「隣り合う」とは三角形の辺を介して隣り合うことを意味する。ＭＯＳＦＥＴ５１Ｓおよび５２Ｓにおいては、各単位セルＵＣはストライプ形状を有する。
また本実施の形態においては、図２に示すように緩和領域１２４Ｐがソース配線２２２と同電位とされるが、緩和領域１２４Ｐの電位がフローティングとされてもよい。
（実施の形態２）
本実施の形態のＭＯＳＦＥＴ５３Ｈ（炭化珪素半導体装置）は、実施の形態１のＭＯＳＦＥＴ５１Ｈの平面レイアウト（図１）と同様の平面レイアウトを有する。またＭＯＳＦＥＴ５３Ｈは、図２４に示すように、縦型のプレーナ型ＭＯＳＦＥＴである。ＭＯＳＦＥＴ５３Ｈは、エピタキシャル基板３００と、ゲート絶縁膜４０１と、ゲート電極４０２と、層間絶縁膜４０３と、ソース電極４２１と、ドレイン電極２１１と、ソース配線２２２と、保護電極２１２とを有する。
エピタキシャル基板３００は炭化珪素から作られている。好ましくはエピタキシャル基板３００は六方晶のポリタイプ４Ｈを有することが好ましい。また好ましくはエピタキシャル基板３００の表面ＳＸは特殊面を有する。
エピタキシャル基板３００は、単結晶基板１１０と、単結晶基板１１０上に配置され表面ＳＸが設けられたエピタキシャル層とを有する。エピタキシャル層は、炭化珪素から作られており、ｎ-層３２１（耐圧保持層）と、ｐ型ボディ層３２２と、ｎ領域３２３と、コンタクト領域３２４Ａと、緩和領域３２４Ｐとを有する。単結晶基板１１０とｎ-層３２１とｎ領域３２３とはｎ型（第１の導電型）を有し、ｐ型ボディ層３２２とコンタクト領域３２４Ａと緩和領域３２４Ｐとはｐ型（第２の導電型）を有する。
ｎ-層３２１は、単結晶基板１１０の上面に設けられている。ｎ-層３２１の不純物濃度は、単結晶基板１１０の不純物濃度よりも低い。ｐ型ボディ層３２２はｎ-層３２１上にウエル状に形成されており、表面ＳＸ上においてチャネル面ＣＨをなしている。言い換えれば、表面ＳＸはｐ型ボディ層３２２上においてチャネル面ＣＨを含む。ｎ領域３２３は、ｐ型ボディ層３２２によってｎ-層３２１と隔てられるように、ｐ型ボディ層３２２上にウエル状に形成されている。コンタクト領域３２４Ａは、ｐ型ボディ層３２２につながるようにｐ型ボディ層３２２の一部の上に形成されている。
チャネル面ＣＨ上にはゲート絶縁膜４０１が設けられている。緩和領域３２４Ｐは、有効セルＡＣおよび無効セルＰＣのうち無効セルＰＣに対応する位置において、表面ＳＸ上においてｎ-層３２１を覆っている。これにより無効セルＰＣにおいては、チャネル面ＣＨとｎ-層３２１との間がｐ型領域によって遮られている。このゲート絶縁膜４０１は緩和領域３２４Ｐおよびｎ領域３２３の上面上にまで延在している。
ゲート電極４０２はゲート絶縁膜４０１上に設けられている。層間絶縁膜４０３はゲート電極４０２を覆っている。ゲート絶縁膜４０１および層間絶縁膜４０３は、表面ＳＸ上においてｎ-層３２３およびコンタクト領域３２４Ａの各々を露出する開口部を有する。この開口部においてソース電極４２１は、ｎ-層３２３およびコンタクト領域３２４Ａの各々に接触している。
ソース配線２２２はソース電極４２１に接触しており、層間絶縁膜４０３の上面上に延在している。
ドレイン電極２１１は、単結晶基板１１０においてｎ-層３２１が設けられた主表面とは反対側の裏面上に設けられたオーミック電極である。保護電極２１２はドレイン電極２１１上に設けられている。
次にＭＯＳＦＥＴ５３Ｈの製造方法について、以下に説明する。
図２５を参照して、炭化珪素からなり、ポリタイプ４Ｈの六方晶の単結晶構造を有する炭化珪素からなる単結晶基板１１０が準備される。次に単結晶基板１１０の上面上に、炭化珪素からなるエピタキシャル層が形成される。
次にエピタキシャル層の表面が熱エッチングによって処理される。このエッチングは、たとえば、少なくとも１種類以上のハロゲン原子を含む雰囲気中で、エピタキシャル基板３００を加熱することによって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ2、ＢＣＬ3、ＳＦ6、またはＣＦ4である。この熱エッチングによって、エピタキシャル層上に、特殊面を有する表面ＳＸが自己形成される。
次にイオン注入によって、ｐ型ボディ層３２２と、ｎ領域３２３と、コンタクト領域３２４Ａと、緩和領域３２４Ｐとが形成される。次に、注入された不純物を活性化するための活性化アニール処理が行われる。たとえばアルゴン（Ａｒ）ガスの雰囲気中での１７００℃程度の温度での３０分間の加熱が行われる。
なお上述した熱エッチングは、活性化アニール後に行われてもよい。この場合、活性化アニールによって表面ＳＸ上の原子配列が乱れることを防止することができる。
図２６を参照して、表面ＳＸ上にゲート絶縁膜４０１が形成される。ゲート絶縁膜４０１の形成は、たとえばドライ酸化（熱酸化）により行われる。ドライ酸化は、たとえば、空気中または酸素中で、１２００℃程度の温度で、３０分間程度加熱することで行われる。次に窒素アニールが行われる。これにより、エピタキシャル基板３００とゲート絶縁膜４０１との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21／ｃｍ3以上となるように窒素濃度が調整される。たとえば、一酸化窒素（ＮＯ）ガスなどの窒素を含有するガスの雰囲気中で、１１００℃程度の温度で、１２０分間程度の加熱が行われる。この窒素アニール処理の後、さらに、不活性ガスアニール処理が行われてもよい。たとえば、アルゴンガスの雰囲気中で、１１００℃程度の温度で、６０分間程度の加熱が行われる。これにより、高いチャネル移動度を再現性よく実現することができる。
次にゲート絶縁膜４０１上にゲート電極４０２が形成される。次にゲート絶縁膜４０１上においてゲート電極４０２を覆うように層間絶縁膜４０３が形成される。
図２７を参照して、次にゲート絶縁膜４０１および層間絶縁膜４０３がパターニングされることで、ｎ領域３２３およびコンタクト領域３２４Ａを露出する開口部が設けられる。このパターニングは、たとえば、フォトリソグラフィおよびエッチングを用いて行われ得る。次にこの開口部においてｎ領域３２３およびコンタクト領域３２４Ａの各々に接触するソース電極４２１が形成される。
再び図２４を参照して、ソース配線４２２、ドレイン電極２１１および保護電極２１２が形成される。これにより、ＭＯＳＦＥＴ５３Ｈが得られる。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
（実施の形態３）
図２８に示すように、本実施の形態のＭＯＳＦＥＴ５４Ｈは、実施の形態１の単位セルＵＣ（図１）と同様の形状を有する単位セルが周期的に配列されることによって構成された平面レイアウトを有するものである。ＭＯＳＦＥＴ５４Ｈは有効セルＡＣおよび無効領域ＰＡを有する。有効セルＡＣは単位セルに含まれる。隣り合う単位セルの辺がつながることで、平面レイアウトは、図２８に示すように、格子の形状を有する。このように、隣り合う辺がつながっている位置を格子点と称する。有効セルＡＣは、格子点ＬＰが設けられるように周期的に配列されている。有効セルＡＣの各々はスイッチング可能なチャネル面ＣＨ（図２９）を有する。
格子点ＬＰは通常格子点ＳＰと緩和格子点ＲＰとを含む。緩和格子点ＲＰのうち、格子に沿って互いに隣り合うものの間には、通常格子点ＳＰの少なくとも１つ（図２８においては１つ）が配置されている。無効領域ＰＡは有効セルＡＣ中の電界を緩和するためのものである。無効領域ＰＡは緩和格子点ＲＰの各々に配置されている。図２９に示すように、無効領域ＰＡにおいては、実施の形態１における無効セルＰＣとほぼ同様の構成が設けられている。
好ましくは、緩和格子点ＲＰは格子点ＬＰにおいて周期的に配置されている。図２８の構成においては、平面レイアウトの３回対称性が維持されるような配置がなされている。
本実施の形態によれば、緩和格子点ＲＰのうち互いに隣り合うものの間には通常格子点ＳＰの少なくとも１つが配置されている。これにより、緩和格子点ＲＰが直接隣り合うことに起因した顕著な電流狭窄を避けることができる。
また緩和格子点ＲＰが格子点ＬＰにおいて周期的に配置されている場合、緩和格子点ＲＰによる電界緩和を有効セルＡＣに対してより均等に作用させることができる。よって耐圧をより高めることができる。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。また図２８に示す平面レイアウトを有するＭＯＳＦＥＴ５４Ｈの代わりに、図３０〜図３２のそれぞれに示す平面レイアウトを有するＭＯＳＦＥＴ５５Ｈ、５４Ｐまたは５４Ｔが用いられてもよい。ＭＯＳＦＥＴ５４Ｈ（図３０）においては、緩和格子点ＲＰのうち互いに隣り合うものの間には通常格子点ＳＰが２つ配置されている。ＭＯＳＦＥＴ５４Ｐ（図３１）においては、各単位セルが長方形（正方形を含む）の形状を有し、好ましくは正方形の形状を有する。ＭＯＳＦＥＴ５４Ｔ（図３２）においては、各単位セルは三角形の形状を有し、好ましくは正三角形の形状を有する。
（実施の形態４）
図３３に示すように、本実施の形態のＭＯＳＦＥＴ５６Ｈは、実施の形態１の単位セルＵＣ（図１）と同様の形状を有する単位セルが周期的に配列されることによって構成された平面レイアウトを有するものである。ＭＯＳＦＥＴ５６Ｈは有効セルＡＣおよび無効領域ＰＡを有する。有効セルＡＣは、単位セルに含まれ、周期的に配列されている。有効セルＡＣの各々は辺によって囲まれた外縁を有する。有効セルＡＣは、辺を境界ＬＢとして互いに接している。
境界ＬＢは通常境界ＳＢと緩和境界ＲＢとを有する。緩和境界ＲＢのうち、格子に沿って互いに隣り合うものの間には、通常境界ＳＢの少なくとも１つ（図３３においては３つ）が配置されている。無効領域ＰＡは有効セルＡＣ中の電界を緩和するためのものである。無効領域ＰＡは緩和境界ＲＢの各々に配置されている。好ましくは、緩和境界ＲＢは境界ＬＢにおいて周期的に配置されている。
本実施の形態によれば、緩和境界ＲＢのうち互いに隣り合うものの間には通常境界ＳＢの少なくとも１つが配置されている。これにより、緩和境界ＲＢが直接隣り合うことに起因した顕著な電流狭窄を避けることができる。
また緩和境界ＲＢが境界ＬＢにおいて周期的に配置されている場合、緩和境界ＲＢによる電界緩和を有効セルＡＣに対してより均等に作用させることができる。よって耐圧をより高めることができる。
なお、上記以外の構成については、上述した実施の形態３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。たとえば図３３における線ＣＳ−ＣＳに沿う断面での構成は、実施の形態３の図２９に示す構成と同様である。
また図３３に示す平面レイアウトを有するＭＯＳＦＥＴ５６Ｈの代わりに、図３４〜図３６のそれぞれに示す平面レイアウトを有するＭＯＳＦＥＴ５７Ｈ、５７Ｐまたは５７Ｓが用いられてもよい。ＭＯＳＦＥＴ５７Ｈ（図３４）においては、緩和境界ＲＢのうち互いに隣り合うものの間には通常境界ＳＢが１つ配置されている。ＭＯＳＦＥＴ５７Ｐ（図３５）においては、各単位セルが長方形（正方形を含む）の形状を有し、好ましくは正方形の形状を有する。ＭＯＳＦＥＴ５７Ｓ（図３６）においては、各単位セルはストライプ形状を有する。
上記各実施の形態におけるｎチャネルのＭＯＳＦＥＴのｎ型とｐ型とが入れ替えられることによって、ＭＯＳＦＥＴがｐチャネルのものとされてもよい。ただしチャネル移動度をより高くするためにはｎチャネルの方が好ましい。また炭化珪素半導体装置はＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）であってもよい。また炭化珪素半導体装置は、ＭＩＳＦＥＴに限定されるものではなく、チャネル面を有するものであればよく、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
（特殊面を有する表面）
チャネル面ＣＨを含む表面ＳＷ（図２）が特殊面を有することで、チャネル面ＣＨも特殊面を有し得る。図３７に示すように、特殊面を有する表面ＳＷは、面Ｓ１（第１の面）を含む。面Ｓ１は面方位｛０−３３−８｝を有し、好ましくは面方位（０−３３−８）を有する。好ましくは表面ＳＷは面Ｓ１を微視的に含む。好ましくは表面ＳＷはさらに面Ｓ２（第２の面）を微視的に含む。面Ｓ２は面方位｛０−１１−１｝を有し、好ましくは面方位（０−１１−１）を有する。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission Electron Microscope）を用いることができる。
好ましくは表面ＳＷは複合面ＳＲを有する。複合面ＳＲは、面Ｓ１およびＳ２が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic Force Microscopy）により観察し得る。複合面ＳＲは面方位｛０−１１−２｝を有し、好ましくは面方位（０−１１−２）を有する。この場合、複合面ＳＲは｛０００−１｝面に対して巨視的に６２°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。好ましくは、チャネル面ＣＨ上においてキャリアが流れる方向であるチャネル方向ＣＤは、上述した周期的繰り返しが行われる方向に沿っている。
次に、複合面ＳＲの詳細な構造について説明する。
一般に、ポリタイプ４Ｈの炭化珪素単結晶を（０００−１）面から見ると、図３８に示すように、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。
図３９に示すように、（１１−２０）面（図３８の線ＸＸＸＩＸ−ＸＸＸＩＸの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０−１１−２）面に完全に沿うようには配列されていない。図３９においてはＢ層の原子の位置を通るように（０−１１−２）面が示されており、この場合、Ａ層およびＢ層の各々の原子は（０−１１−２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０−１１−２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
図４０に示すように、複合面ＳＲは、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。面Ｓ１および面Ｓ２の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお面Ｓ１および面Ｓ２が平均化された面は、（０−１１−２）面（図３９）に対応する。
図４１に示すように、複合面ＳＲを（０１−１０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を周期的に含んでいる。具体的には複合面ＳＲは、上述した立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位（００１）を有する面（図４１においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図４１においては面Ｓ２）とによって表面を構成することは４Ｈ以外のポリタイプにおいても可能である。ポリタイプは、たとえば６Ｈまたは１５Ｒであってもよい。
次に図４２を参照して、表面ＳＷの結晶面と、チャネル面ＣＨの移動度ＭＢとの関係について説明する。図１５のグラフにおいて、横軸は、チャネル面ＣＨを有する表面ＳＷの巨視的な面方位と（０００−１）面とのなす角度Ｄ１を示し、縦軸は移動度ＭＢを示す。プロット群ＣＭは表面ＳＷが熱エッチングによる特殊面として仕上げられた場合に対応し、プロット群ＭＣはそのような熱エッチングがなされない場合に対応する。
プロット群ＭＣにおける移動度ＭＢは、チャネル面ＣＨの表面の巨視的な面方位が（０−３３−８）のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が（０−３３−８）とされることによって、微視的な面方位（０−３３−８）、つまり原子レベルまで考慮した場合の面方位（０−３３−８）が形成される割合が確率的に高くなったためと考えられる。
一方、プロット群ＣＭにおける移動度ＭＢは、チャネル面ＣＨの表面の巨視的な面方位が（０−１１−２）のとき（矢印ＥＸ）に最大となった。この理由は、図４０および図４１に示すように、面方位（０−３３−８）を有する多数の面Ｓ１が面Ｓ２を介して規則正しく稠密に配置されることで、チャネル面ＣＨの表面において微視的な面方位（０−３３−８）が占める割合が高くなったためと考えられる。
なお移動度ＭＢは複合面ＳＲ上において方位依存性を有する。図４３に示すグラフにおいて、横軸はチャネル方向と＜０−１１−２＞方向との間の角度Ｄ２を示し、縦軸はチャネル面ＣＨの移動度ＭＢ（任意単位）を示す。破線はグラフを見やすくするために補助的に付してある。このグラフから、チャネル移動度ＭＢを大きくするには、チャネル方向ＣＤ（図３７）が有する角度Ｄ２は、０°以上６０°以下であることが好ましく、ほぼ０°であることがより好ましいことがわかった。
図４４に示すように、表面ＳＷは複合面ＳＲに加えてさらに面Ｓ３（第３の面）を含んでもよい。この場合、表面ＳＷの｛０００−１｝面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{０−３３−８}面となる表面がある。より好ましくは、表面ＳＷの（０００−１）面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が（０−３３−８）面となる表面がある。
より具体的には表面ＳＷは、面Ｓ３および複合面ＳＲが周期的に繰り返されることによって構成された複合面ＳＱを含んでもよい。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic Force Microscopy）により観察し得る。
上記において特殊面を有する表面ＳＷについて詳しく説明したが、特殊面を有する表面ＳＸ（図２４）についても同様である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
５１Ｈ，５１Ｐ，５１Ｓ，５１Ｔ，５２Ｈ，５３Ｈ，５４Ｈ，５４Ｐ，５４Ｔ，５５Ｈ，５６Ｈ，５７Ｈ，５７Ｐ，５７Ｓ ＭＯＳＦＥＴ（炭化珪素半導体装置）、１００，３００ エピタキシャル基板（基板）、１１０ 単結晶基板、１２２，３２２ ｐ型ボディ層、１２３，３２３ ｎ領域、１２４Ａ，３２４Ａ コンタクト領域、１２４Ｐ，３２４Ｐ 緩和領域、２０１，４０１ ゲート絶縁膜、２０２，４０２ ゲート電極、２０３，４０３ 層間絶縁膜、２１１ ドレイン電極、２１２ 保護電極、２２１Ｃ 緩和電極、２２１Ｓ，４２１ ソース電極、２２２，４２２ ソース配線、２４７ マスク層、ＡＣ 有効セル、ＣＤ チャネル方向、ＣＨ チャネル面、ＣＵ セル群、ＬＰ 格子点、ＰＡ 無効領域、ＰＣ 無効セル、ＲＢ 緩和境界、ＲＰ 緩和格子点、Ｓ１ 面（第１の面）、Ｓ２ 面（第２の面）、ＳＢ 通常境界、ＳＰ 通常格子点、ＳＱ，ＳＲ 複合面、ＳＶ，ＳＷ 表面、ＴＲ トレンチ、ＵＣ 単位セル。

Claims (12)

  1. 単位セルが周期的に配列されることによって構成された平面レイアウトを有する炭化珪素半導体装置であって、
    前記複数の単位セルに含まれ、各々がスイッチング可能なチャネル面を有する複数の有効セルと、
    前記複数の単位セルに含まれた、前記複数の有効セル中の電界を緩和するための複数の無効セルとを備え、前記複数の無効セルのうち互いに隣り合うものの間には前記複数の有効セルの少なくとも１つが配置されている、炭化珪素半導体装置。
  2. 前記複数の無効セルは前記複数の単位セルにおいて周期的に配置されている、請求項１に記載の炭化珪素半導体装置。
  3. 前記複数の有効セルの各々はソース電極を有する、請求項１または２に記載の炭化珪素半導体装置。
  4. 単位セルが周期的に配列されることによって構成された平面レイアウトを有する炭化珪素半導体装置であって、
    前記複数の単位セルに含まれ、複数の格子点が設けられるように周期的に配列され、各々がスイッチング可能なチャネル面を有する複数の有効セルを備え、前記複数の格子点は複数の通常格子点と複数の緩和格子点とを含み、前記複数の緩和格子点のうち互いに隣り合うものの間には前記複数の通常格子点の少なくとも１つが配置されており、さらに
    前記複数の緩和格子点の各々に配置された、前記複数の有効セル中の電界を緩和するための無効領域を備える、炭化珪素半導体装置。
  5. 前記複数の緩和格子点は前記複数の格子点において周期的に配置されている、請求項４に記載の炭化珪素半導体装置。
  6. 単位セルが周期的に配列されることによって構成された平面レイアウトを有する炭化珪素半導体装置であって、
    前記複数の単位セルに含まれ、周期的に配列され、各々がスイッチング可能なチャネル面を有する複数の有効セルを備え、前記複数の有効セルの各々は複数の辺によって囲まれた外縁を有し、前記複数の有効セルは前記複数の辺を複数の境界として互いに接しており、前記複数の境界は複数の通常境界と複数の緩和境界とを有し、前記複数の緩和境界のうち互いに隣り合うものの間には前記複数の通常境界の少なくとも１つが配置されており、さらに
    前記複数の緩和境界の各々に配置された、前記複数の有効セル中の電界を緩和するための無効領域を備える、炭化珪素半導体装置。
  7. 前記複数の緩和境界は前記複数の境界において周期的に配置されている、請求項６に記載の炭化珪素半導体装置。
  8. トレンチゲート型である、請求項１〜７のいずれか１項に記載の炭化珪素半導体装置。
  9. ポリタイプ４Ｈの六方晶の結晶構造を有する炭化珪素から作られ、面方位｛０−３３−８｝を有する第１の面を含む表面が設けられた基板を備え、前記表面は前記チャネル面を含み、さらに
    前記基板の前記表面上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極とを備える、請求項１〜８のいずれか１項に記載の炭化珪素半導体装置。
  10. 前記表面は前記第１の面を微視的に含み、前記表面はさらに、面方位｛０−１１−１｝を有する第２の面を微視的に含む、請求項９に記載の炭化珪素半導体装置。
  11. 前記基板の前記第１および第２の面は、面方位｛０−１１−２｝を有する複合面を構成している、請求項１０に記載の炭化珪素半導体装置。
  12. 前記基板の前記表面は｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有する、請求項１１に記載の炭化珪素半導体装置。
JP2012090727A 2012-04-12 2012-04-12 炭化珪素半導体装置 Pending JP2013219293A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012090727A JP2013219293A (ja) 2012-04-12 2012-04-12 炭化珪素半導体装置
PCT/JP2013/055361 WO2013153870A1 (ja) 2012-04-12 2013-02-28 炭化珪素半導体装置
CN201380010427.3A CN104126229A (zh) 2012-04-12 2013-02-28 碳化硅半导体器件
US13/785,801 US20130270576A1 (en) 2012-04-12 2013-03-05 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012090727A JP2013219293A (ja) 2012-04-12 2012-04-12 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2013219293A true JP2013219293A (ja) 2013-10-24

Family

ID=49324287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012090727A Pending JP2013219293A (ja) 2012-04-12 2012-04-12 炭化珪素半導体装置

Country Status (4)

Country Link
US (1) US20130270576A1 (ja)
JP (1) JP2013219293A (ja)
CN (1) CN104126229A (ja)
WO (1) WO2013153870A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016052203A1 (ja) * 2014-09-30 2016-04-07 三菱電機株式会社 半導体装置
WO2018029786A1 (ja) * 2016-08-09 2018-02-15 三菱電機株式会社 半導体装置およびその製造方法
WO2018042835A1 (ja) * 2016-08-31 2018-03-08 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130036B2 (en) * 2013-04-30 2015-09-08 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
JP6763779B2 (ja) * 2014-11-18 2020-09-30 ローム株式会社 半導体装置および半導体装置の製造方法
DE102015224965A1 (de) 2015-12-11 2017-06-14 Robert Bosch Gmbh Flächenoptimierter Transistor mit Superlattice-Strukturen
DE102021214430A1 (de) * 2021-12-15 2023-06-15 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Power-FinFETs mittels Lithographiemasken und Power-FinFET

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
JP5017855B2 (ja) * 2005-12-14 2012-09-05 富士電機株式会社 半導体装置の製造方法
JP5233158B2 (ja) 2007-04-25 2013-07-10 富士電機株式会社 炭化珪素半導体装置
JP4793390B2 (ja) 2008-02-13 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5751763B2 (ja) * 2010-06-07 2015-07-22 三菱電機株式会社 半導体装置
JP5707770B2 (ja) * 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
US8981384B2 (en) * 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016052203A1 (ja) * 2014-09-30 2016-04-07 三菱電機株式会社 半導体装置
JP6038391B2 (ja) * 2014-09-30 2016-12-07 三菱電機株式会社 半導体装置
US10312233B2 (en) 2014-09-30 2019-06-04 Mitsubishi Electric Corporation Semiconductor device
WO2018029786A1 (ja) * 2016-08-09 2018-02-15 三菱電機株式会社 半導体装置およびその製造方法
US10651096B2 (en) 2016-08-09 2020-05-12 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same
WO2018042835A1 (ja) * 2016-08-31 2018-03-08 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JPWO2018042835A1 (ja) * 2016-08-31 2019-06-24 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN104126229A (zh) 2014-10-29
US20130270576A1 (en) 2013-10-17
WO2013153870A1 (ja) 2013-10-17

Similar Documents

Publication Publication Date Title
JP6111673B2 (ja) 炭化珪素半導体装置
WO2013153870A1 (ja) 炭化珪素半導体装置
JP6064614B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5879770B2 (ja) 半導体装置およびその製造方法
JP5954140B2 (ja) 炭化珪素半導体装置
WO2015040966A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2014141754A1 (ja) 炭化珪素半導体装置
JP6171678B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2014148129A1 (ja) 炭化珪素半導体装置
JP6098417B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5983415B2 (ja) 炭化珪素半導体装置
WO2013172124A1 (ja) 炭化珪素半導体装置
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
JP5920010B2 (ja) 半導体装置
WO2014027520A1 (ja) 炭化珪素半導体装置
JP6098474B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6070155B2 (ja) 炭化珪素半導体装置
JP2014007310A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2013172125A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5870898B2 (ja) 炭化珪素半導体装置