DE19931324B4 - Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung - Google Patents
Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung Download PDFInfo
- Publication number
- DE19931324B4 DE19931324B4 DE19931324A DE19931324A DE19931324B4 DE 19931324 B4 DE19931324 B4 DE 19931324B4 DE 19931324 A DE19931324 A DE 19931324A DE 19931324 A DE19931324 A DE 19931324A DE 19931324 B4 DE19931324 B4 DE 19931324B4
- Authority
- DE
- Germany
- Prior art keywords
- mask
- polysilicon film
- film
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 45
- 239000010410 layer Substances 0.000 claims abstract description 117
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000002344 surface layer Substances 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 107
- 229920005591 polysilicon Polymers 0.000 claims description 106
- 238000007254 oxidation reaction Methods 0.000 claims description 42
- 230000003647 oxidation Effects 0.000 claims description 41
- 239000002019 doping agent Substances 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 29
- 150000002500 ions Chemical group 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 5
- 239000007943 implant Substances 0.000 claims 1
- 230000008569 process Effects 0.000 description 13
- 239000012535 impurity Substances 0.000 description 11
- -1 boron ions Chemical class 0.000 description 9
- 125000004429 atom Chemical group 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 230000001698 pyrogenic effect Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- ZINJLDJMHCUBIP-UHFFFAOYSA-N ethametsulfuron-methyl Chemical compound CCOC1=NC(NC)=NC(NC(=O)NS(=O)(=O)C=2C(=CC=CC=2)C(=O)OC)=N1 ZINJLDJMHCUBIP-UHFFFAOYSA-N 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000003287 bathing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021431 alpha silicon carbide Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical group [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052984 zinc sulfide Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Verfahren
zur Herstellung eines Siliciumcarbid-MOS-Halbleiterbauelements,
umfassend die Schritte:
(a) Aufbringen einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungstyps (n) auf einem Siliciumcarbidsubstrat (41a),
(b) Ausbilden einer Basiszone (42) eines zweiten Leitungstyps (p) in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht (41b) unter Verwendung einer ersten Maske (M1), wobei die Basiszone (42) gegenseitig beabstandete Abschnitte umfaßt,
(c) Ausbilden einer Sourcezone (43) des ersten Leitungstyps (n) in einem ausgewählten Teil der Basiszone (42) unter Verwendung einer zweiten Maske (M2),
(d) Ausbilden einer Gateelektrodenschicht (46) auf einem Gateisolierfilm (45) über einer Oberfläche der Basiszone (42), die zwischen der Sourcezone (43) und einem freiliegenden Oberflächenabschnitt der Driftschicht (41b) liegt,
(e) Ausbilden einer Sourceelektrode (47) in Kontakt mit den Oberflächen sowohl der Sourcezone (43) als auch der Basiszone (42), und
(f) Ausbilden einer Drainelektrode (48) auf der Rückfläche des Siliciumcarbidsubstrats (41a),
wobei eine der beiden Masken (M1, M2)...
(a) Aufbringen einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungstyps (n) auf einem Siliciumcarbidsubstrat (41a),
(b) Ausbilden einer Basiszone (42) eines zweiten Leitungstyps (p) in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht (41b) unter Verwendung einer ersten Maske (M1), wobei die Basiszone (42) gegenseitig beabstandete Abschnitte umfaßt,
(c) Ausbilden einer Sourcezone (43) des ersten Leitungstyps (n) in einem ausgewählten Teil der Basiszone (42) unter Verwendung einer zweiten Maske (M2),
(d) Ausbilden einer Gateelektrodenschicht (46) auf einem Gateisolierfilm (45) über einer Oberfläche der Basiszone (42), die zwischen der Sourcezone (43) und einem freiliegenden Oberflächenabschnitt der Driftschicht (41b) liegt,
(e) Ausbilden einer Sourceelektrode (47) in Kontakt mit den Oberflächen sowohl der Sourcezone (43) als auch der Basiszone (42), und
(f) Ausbilden einer Drainelektrode (48) auf der Rückfläche des Siliciumcarbidsubstrats (41a),
wobei eine der beiden Masken (M1, M2)...
Description
- Die vorliegende Erfindung betrifft ein MOS-Halbleiter-Bauelement wie einen MOS-FET (FET = Feldeffekttransistor) mit MOS-Gateaufbau, bei dem Siliciumcarbid als Halbleitermaterial verwendet wird und der als Leistungsbauelement eingesetzt wird. Die vorliegende Erfindung betrifft ferner ein Verfahren zur Herstellung solch eines MOS-Halbleiter-Bauelements (wenn der Einfachheit halber nachfolgend nur noch von "Bauelementen" die Rede ist, sind immer Halbleiter-Bauelemente gemeint).
- SiC (Siliciumcarbid) hat einen großen Bandabstand und seine maximale elektrische Durchbruchsfeldstärke ist um eine Größenordnung größer als diejenige von Silicium. Große Hoffnungen sind deshalb in SiC als Material für Leistungsbauelemente der nächsten Generation gesetzt worden. Bis dato sind verschiedene Arten elektronischer Bauelemente, insbesondere solche zum Schalten großer Leistung bei hohen Temperaturen entwickelt worden, die Einkristall-Wafer wie 4H-SiC und 6H-SiC einsetzen. Bei diesen Kristallen handelt es sich um α-SiC, bei dem eine Zinkblendestruktur und eine Wurtzitstruktur einander überlagert sind. Außerdem sind Bauelemente hergestellt worden, bei denen Kristalle von β-SiC wie 3C-SiC eingesetzt wurden.
- In letzter Zeit hat man Bauelemente wie Schottky-Dioden, Vertikal-MOSFETs, Thyristoren und CMOS-ICs als die typischsten Bauelemente unter Verwendung von SiC als Halbleitermaterial hergestellt, wobei sich herausgestellt hat, daß diese Bauelemente sehr viel bessere Eigenschaften als herkömmliche Si-Bauelemente aufweisen. Einige Beispiele bekannter Si-MOSFETs und SiC-MOSFETs sollen nachfolgend erläutert werden.
-
4 ist eine Querschnittsansicht einer Einheitszelle eines typische herkömmlichen Si-Vertikal-MOSFETs, wie er allgemein als Leistungsbauelement verwendet wurde. Der MOSFET von4 umfaßt eine n Driftschicht11b mit einem hohen spezifischen Widerstand, die auf eine n+ Drainschicht11a geschichtet ist. Eine p Basiszone12 ist in einem ausgewählten Bereich der Oberflächenschicht der Driftschicht11b ausgebildet, und innerhalb der Basiszone12 ist eine n+ Sourcezone13 ausgebildet. Eine Gateelektrodenschicht16 aus polykristallinem Silicium (Polysilicium) ist auf einem Gateisolierfilm15 über der Oberfläche der Basiszone12 zwischen der Sourcezone13 und einem freiliegenden Oberflächenabschnitt der Driftschicht11b ausgebildet. Eine Sourceelektrode17 ist in Kontakt mit der Oberseite sowohl der Sourcezone13 als auch der Basiszone12 ausgebildet, und eine Drainelektrode18 ist auf der Drainschicht11a an der Rückseite der Driftschicht11b ausgebildet. Wie in4 gezeigt, wird die Sourceelektrode17 unter Zwischenlage eines Zwischenschichtisolierfilms19 oft über die Gateelektrodenschicht16 verlängert. Eine Gateelektrode aus Metall steht an einem in der Figur nicht dargestellten Teil der Gateelektrodenschicht16 mit dieser in Verbindung. - Wenn zum Betrieb des voranstehend erläuterten MOSFETs eine positive Spannung an dessen Gateelektrode angelegt wird, tritt eine Inversionsschicht in einer Kanalzone
20 auf, d. h. einer Oberflächenschicht der Basiszone12 , die gerade unter der Gateelektrodenschicht16 liegt. Durch die Inversionsschicht fließt Strom zwischen der Sourceelektrode17 und der Drainelektrode18 . Sobald die positive Spannung nicht mehr an die Gateelektrode angelegt wird, verschwindet die Inversionsschicht der Kanalzone20 , und der Stromfluß durch die Kanalzone20 stoppt. - Die Kanalzone
20 spielt also eine wichtige Rolle bei diesem Betrieb, und man ist bemüht ihre Länge exakt einzustellen. Zu diesem Zweck wird bei der Herstellung des Si-MOSFETs ein Verfahren eingesetzt, das als Diffusionsselbstausrichtung, kurz DAS (Diffusion Self Alignment), bezeichnet wird. Den resultierenden MOSFET nennt man Doppeldiffusions-MOSFET oder DMOSFET. - Die wichtigsten Verfahrensschritte zur Herstellung des Doppeldiffusions-MOSFETs sollen unter Bezugnahme auf die Querschnittsansichten der
5(a) bis5(f) beschrieben werden, die jeweilige, nachfolgen einfach mit (a) bis (f) bezeichnete Schritte, darstellen. - Im Schritt (a) wird die n Driftschicht
11b mit hohem spezifischen Widerstand durch epitaxiales Wachstum auf die n+ Drainschicht11a zur Schaffung eines Si-Wafers aufgebracht, welcher dann einer thermischen Oxidation zur Bildung des Gateoxidfilms15 auf der Driftschicht11b ausgesetzt wird. Auf dem Gateoxidfilm15 wird dann durch ein Niederdruck-CVD-Verfahren ein Polysiliciumfilm1 abgeschieden. - Im nächsten Schritt (b) wird der Polysiliciumfilm
1 fotolithografisch "gemustert", d. h. es wird ein Teil des Polysiliciums entfernt, so daß der verbleibende Teil ein gewünschtes Muster ergibt, das die Gateelektrodenschicht16 darstellt. Borionen2a oder ähnliches zur Ausbildung der p Basiszone12 werden dann unter Einsatz der Gateelektrodenschicht16 als Maske implantiert. In5(b) bezeichnet das Bezugszeichen2b auf diese Weise implantierte Boratome. - Danach wird im Schritt (c) eine Wärmebehandlung zur Bildung der dargestellten Basiszone
12 ausgeführt. - Im nächsten Schritt (d) werden beispielsweise Arsenionen
3a unter Verwendung der Gateelektrodenschicht16 und eines Fotoresists7 als Maske zur Ausbildung der n+ Sourcezone13 implantiert. Die so implantierten Arsenatome sind in5(c) mit3b bezeichnet. - Im folgenden Schritt (e) wird wieder eine Wärmebehandlung zur Ausbildung der Sourcezone
13 in der dargestellten Form ausgeführt. - Beim nächsten Schritt (f) wird mittels eines Plasma-CVD-Verfahrens Bor/Phosphorsilikatglas (BPSG) auf dem gesamten Aufbau abgeschieden, um den Zwischenschichtisolierfilm
19 zu bilden. Fotolithografisch wird ein Fenster oder Loch in dem Isolierfilm19 ausgebildet. - Im Schritt (f) wird dann auf dem Si-Substrat ein Elektrodenmetall abgeschieden und zur Ausbildung unter anderen der Sourceelektrode
17 gemustert. Danach wird in einem nicht mehr dargestellten Schritt die Drainelektrode an der Rückseite des Si-Substrats ausgebildet, womit das Herstellungsverfahren abgeschlossen ist. - Bei dem Aufbau von
5 kann eine p+ Wannenzone, die die Basiszone12 überlappt, vorgesehen und dadurch ausgebildet werden, daß unter Verwendung der Gateelektrodenschicht16 und des Fotoresists, wie sie für die Ausbildung der Sourcezone13 als Maske eingesetzt werden, Dotierstoffionen implantiert werden und dann eine Wärmebehandlung ausgeführt werden. - Wichtig bei dem obigen Verfahrensablauf ist, daß der Polysiliciumfilm
1 , der zur Gateelektrodenschicht16 wird, während der Ionenimplantation zur Ausbildung der Basiszone12 und der Sourcezone13 als Maske verwendet wird. Da die Basiszone12 und die Sourcezone13 unter Verwendung derselben Maske hergestellt werden, gibt es kein Problem mit Änderungen der Maskenposition, und die Dimensionierungen der Kanalzone20 , die in einem Teil der Basiszone12 gerade unterhalb der Gateelektrodenschicht16 gebildet wird, lassen sich genau und gleichförmig durch die seitliche Diffusion des Dotierstoffs während der Ausbildung der Basiszone12 und der Sourcezone13 steuern. - Die Kanalabmessungen, die die Eigenschaften des MOSFETs beeinflussen, können dadurch mit hoher Genauigkeit gesteuert werden, daß ein p Dotierstoff und ein n Dotierstoff unter Verwendung derselben Maske in ausgewählte Zonen eingebracht werden und eine thermische Diffusion veranlaßt wird. Somit macht es das DSA-Verfahren möglich, einen leistungsfähigen MOSFET mit hoher Ausbeute herzustellen.
- Andererseits ist SiC ein Halbleitermaterial, an das hohe Erwartungen bezüglich seiner zukünftigen Anwendung bei Leistungsbauelementen gestellt werden, wobei sein wesentlicher Anwendungsbereich Vertikal-MOSFETs beinhaltet. Beispielsweise sind Vertikal-MOSFETs des Trench-Typs und des Planar-Typs unter Verwendung von SiC hergestellt worden.
-
6 ist eine Querschnittsansicht, die einen Teil einem herkömmlichen Einheitszelle eines SiC-Vertikal-UMOSFETs als ein Beispiel eines MOSFETs zeigt (offenbart in Weitzel, C. W. et al.: IEEE Trans. an Electron Devices, Band 43, Nr. 10, Seiten 1732–1741 (1996), Agarwal, A. K. et al: Abstract of Int. Conf. Silicon Carbide, III-nitrides and Related Materials (1997) Seiten 156–157. - Bei dem SiC-Vertikal-UMOSFET, sind eine n Driftschicht
21b und eine p Basisschicht22 auf eine n+ Drainschicht21a aufgebracht, und eine n+ Sourcezone23 ist in einer Oberflächenschicht der Basisschicht22 ausgebildet. Ein Trench (Graben)8 erstreckt sich von der Oberfläche der Sourcezone23 nach unten bis in die Driftschicht21b . Eine Gateelektrodenschicht26 ist unter Zwischenlage eines Gateisolierfilms25 zwischen der Gateelektrodenschicht26 und der Wand des Trenches8 in den Trench8 eingebettet. Eine Sourceelektrode27 ist in Kontakt sowohl mit der Sourcezone23 als auch der Basisschicht22 ausgebildet, und eine Drainelektrode28 ist an dar Rückseite der Drainschicht21 ausgebildet. Eine Gateelektrode aus Metall ist in Kontakt mit der Gateelektrodenschicht26 in einem in der Figur nicht dargestellten Teil ausgebildet. - Wenn bei dieser Anordnung eine Spannung an die Gateelektrode angelegt wird, tritt in der Oberflächenschicht der Basisschicht
22 , die der Gateelektrodenschicht26 zugewandt ist, eine Inversionsschicht auf, und Strom fließt durch diese Inversionsschicht zwischen der Sourceelektrode27 und der Drainelektrode28 . Wenn die an die Gateelektrode angelegte Spannung entfernt wird, wird der Stromfluß zwischen der Drainelektrode28 und der Sourceelektrode27 unterbrochen, so daß sich eine Schaltfunktion ergibt. - Da es außerordentlich schwierig ist, tiefreichende Dotierstoffzonen mit Hilfe einer thermischen Diffusion in einem SiC-Substrat auszubilden, ist eine große Anzahl von UMOSFETs des oben beschriebenen Typs hergestellt worden, bei dem die Gateelektrodenschicht
26 in den Trench8 eingebettet ist. -
7 zeigt ein Beispiel eines SiC-Vertikal-MOSFETs des planaren Typs ohne Trench (offenbart in Shenoy, J. N. et al: IEEE Electron Device Lett., Band 18, Nr. 3, Seiten 93–95 (1997)). - Bei diesem planaren SiC-Vertikal-MOSFET ist eine n Driftschicht
31b auf einer N+ Drainschicht31 ausgebildet, und eine p Basiszone32 ist in einer Oberflächenschicht der Driftschicht31b durch Ionenimplantation mit hoher Beschleunigungsspannung ausgebildet. Eine n+ Sourcezone33 ist in einer Oberflächenschicht der Basiszone32 ausgebildet. Eine Gateelektrodenschicht36 ist auf einem Gateisolierfilm35 über der Oberfläche der Basiszone32 ausgebildet, die sich zwischen der Driftschicht31b und den Sourcezonen33 befindet. Eine Sourceelektrode37 ist auf den Oberflächen der Sourcezone33 und der Basiszone32 ausgebildet, und eine Drainelektrode38 ist auf der Rückseite der Drainschicht31a ausgebildet. - Bei diesem Beispiel ist eine Basiszone
32 mit einem in großer Tiefe liegenden pn Übergang durch Ionenimplantation mit hoher Beschleunigungsspannung ausgebildet, und die Länge einer Kanalzone40 ist unter Verwendung zweier Masken eingestellt, d. h. einer Maske für die Ionenimplantation zur Ausbildung der Basiszone32 und einer weiteren Maske für die Ionenimplantation zur Ausbildung der Sourcezone33 . - Wenn zum Betrieb des MOSFETs der oben beschriebenen Art eine positive Spannung an die Gateelektrode angelegt wird, entsteht eine Inversionsschicht in einem Oberflächenabschnitt der n Kanalzone
40 gerade unterhalb der Gateelektrodenschicht36 , so daß Strom von der Drainelektrode38 zur Sourceelektrode37 fließen kann. - Obwohl man sich von den SiC-Vertikal-MOS-Bauelementen hervorragende Eigenschaften verspricht, konnten solche hervorragenden Eigenschaften mit praktisch hergestellten SiC-Bauelementen nicht erreicht werden, oder solche Bauelemente sind noch gar nicht praktisch hergestellt worden. Einer der Gründe dafür liegt darin, daß ein Selbstausrichtungsprozeß, der eine Steuerung kleinster Abmessungen ermöglicht, im Verfahren zur Herstellung der SiC-Bauelemente noch nicht entwickelt wurde und eine genaue Steuerung der Kanaldichte nicht realisiert wurde.
- Bei Si-Substraten werden p Dotierstoff und n Dotierstoff unter Verwendung derselben Maske in ausgewählte Zonen eingebracht und dann thermisch diffundiert, um eine gewünschte Kanaldichte mit hoher Genauigkeit zu erreichen. D. h., die Dimensionierungen des Kanals, die die Eigenschaften des MOSFETs stark beeinflussen, können mit großer Genauigkeit gesteuert werden, was eine hohe Ausbeute bei der Herstellung des MOSFETs sicherstellt.
- Auf der anderen Seite diffundieren durch Ionenimplantation in SiC eingebrachte Dotierstoffatome (Störstellen) nur sehr wenig, weshalb der Doppeldiffusions-MOS-Aufbau (D-MOS-Aufbau) wie er bei Si-Bauelementen eingesetzt wird, bei SiC-Bauelementen nicht ohne weiteres realisiert werden kann, wodurch es schwierig wird, die Kanaldichte mit hoher Genauigkeit zu steuern. Da p und n Dotierstoffe unter Verwendung jeweils gesonderter Masken eingebracht werden, weist der resultierende SiC-MOSFET einen großen Kanalwiderstand mit erheblicher Schwankung auf. Der Durchlaßwiderstand des Bauelements insgesamt wird in erster Linie von dem Kanalwiderstand bestimmt, und demzufolge wiesen bislang hergestellte SiC-Bauelemente nicht den erwarteten Vorteil der SiC inärenten Eigenschaften auf.
- Die durch Ionenimplantation in SiC eingebrachten Dotierstoffatome lassen sich mit geringerer Wahrscheinlichkeit aktivieren, d. h. die so eingebrachten Dotierstoffatome weisen eine schlechte Aktivierungsrate auf. Zur Verbesserung der Aktivierungsrate muß die Ionenimplantation bei einer hohen Temperatur von 1000°C oder mehr durchgeführt werden, weshalb ein Resist nicht als Maske für die Ionenimplantation eingesetzt werden kann. Außerdem muß die Wärmebehandlung zur Aktivierung der implantierten Dotierstoffatome bei einer hohen Temperatur von 1500°C oder mehr ausgeführt werden, was mit dem Problem verbunden ist, daß Oxidfilme und Polysilicium der Wärmebehandlung nicht standhalten.
- Aus der
DE 198 06 838 A1 , Stand der Technik im Sinne von § 3, Abs. 2, Nr. 1 PatG, ist ein Siliciumcarbid-MOSFET bekannt, bei dem auf einem Siliciumcarbid-Substrat eines ersten Leitfähigkeitstyps eine Driftschicht des ersten Leitfähigkeitstyps gebildet ist, eine Basiszone eines zweiten Leitfähigkeitstyps in einem ausgewählten Bereich einer Oberflächenschicht der Driftschicht gebildet ist, eine Source-Zone des ersten Leitfähigkeitstyps in einem ausgewählten Bereich der Basiszone gebildet ist; eine Gate-Elektrodenschicht auf einem Gate-Isolatorfilm über wenigstens einem Teil eines exponierten Oberflächenbereichs der Basiszone gebildet ist, der zwischen der Source-Zone und der Driftschicht liegt, eine Source-Elektrode in Kontakt mit Oberflächen der Source-Zone und der Basiszone gebildet ist, und eine Drain-Elektrode auf einer rückseitigen Fläche des Siliciumcarbidsubstrats gebildet ist, wobei die Ionenimplantierung von Verunreinigungen des ersten Leitfähigkeitstyps zur Bildung der Source-Zone unter Verwendung einer ersten Maske und eine Ionenimplantierung von Verunreinigungen des zweiten Leitfähigkeitstyps zur Bildung der Basiszone unter Verwendung einer zweiten Maske, die eine grössere Breite als die erste Maske hat, durchgeführt wird. - Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung von SiC-Vertikal-MOS-Bauelementen mit hoher Durchbruchsspannung zu schaffen, bei dem sich die Dimensionen des Kanals mit hoher Genauigkeit steuern lassen. Eine weitere Aufgabe der Erfindung ist es, derartige SiC-MOS-Bauelemente zu schaffen.
- Diese Aufgabe wird erfindungsgemäß mit einem Verfahren gemäß Patentanspruch 1 bzw. einem Halbleiter-Bauelement gemäß Anspruch 11, gelöst.
- Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
- Bei dem Verfahren gemäß Anspruch 1 kann die erste Maske aus einem Polysiliciumfilm bestehen, während die zweite Maske aus einem Oxidfilm bestehen kann, der durch Oxidation des Polysiliciumfilms nach Einbringen des Dotierstoffs unter Verwendung der ersten Maske ausgebildet wurde. In diesem Fall ist die Kante der zweiten Maske vorgerückt, d. h. sie liegt vor derjenigen der ersten Maske, da eine Oxidation in seitliche Richtung ebenso wie in senkrechter oder Vertikalrichtung auftritt. Wenn die erste Maske aus einem Polysiliciumfilm besteht, der nach Einbringen des Dotierstoffs unter Verwendung dieser Maske zunächst oxidiert wird, um den Oxidfilm dann wieder zu entfernen, und die zweite Maske aus dem Polysiliciumfilm nach dem Entfernen des Oxidfilms besteht, dann ist die Kante der zweiten Maske gegenüber derjenigen der ersten Maske zurückgesetzt. Wenn die erste Maske aus einem Oxidfilm besteht, der durch Oxidation eines Polysiliciumfilms gebildet wurde, und die zweite Maske aus dem Polysiliciumfilm besteht, von dem dieser Oxidfilm wieder entfernt wurde, ist die Kante der zweiten Maske ebenfalls gegenüber derjenigen der ersten Maske zurückgesetzt. Somit ist der Versatz der Maskenkanten, d. h. die Positionsdifferenz zwischen der Kante der ersten Maske und derjenigen der zweiten Maske, konstant, und selbstausgerichtete Dotierungszonen können unter Ausnutzung dieses Kantenversatzes der Masken ohne Erfordernis eines speziellen fotolithografischen Prozesses ausgebildet werden.
- Genauer gesagt können verschiedene Dotierungszonen durch Ausführen von wenigstens zwei Ionenimplantationsschritten gebildet werden, umfassend:
- – eine Ionenimplantation, bei der als Maske ein Muster eines Polysiliciumfilms verwendet wird;
- – eine Ionenimplantation, bei der als Maske ein Muster eines Oxidfilms verwendet wird, der durch Oxidation des gemusterten Polysiliciumfilms ausgebildet wird;
- – eine Ionenimplantation, bei der als eine Maske ein Muster eines Polysiliciumfilms verwendet wird, von dem ein Oxidfilm entfernt wurde, der zuvor durch Oxidation des gemusterten Polysiliciumfilms gebildet wurde; und
- – eine Ionenimplantation, bei der als eine Maske ein Muster eines Polysiliciumfilms oder eines Oxidfilms des Polysiliciumfilms verwendet wird, wobei Oxidation und Entfernen des Oxidfilms wiederholt ausgeführt wurden.
- Durch Einsatz wenigstens zweier dieser Ionenimplantationsschritte können wenigstens zwei Dotierungszonen ausgeblidet werden, die vollständig selbstausgerichtet sind.
- Durch das Verfahren nach Anspruch 3 wird es ermöglicht, ein SiC-Vertikal-MOS-Bauelement zu schaffen, das zwei selbstausgerichtete Dotierungszonen enthält, wobei die erste Maske in Form eines Polysiliciumfilms verwendet wird und die zweite Maske in Form eines Oxidfilms, der durch Oxidation des Polysiliciumfilms der ersten Maske gebildet wird.
- Verschiedene andere Kombinationen von erster und zweiter Maske können eingesetzt werden. Beispielsweise kann eine erste Maske in Form eines Polysiliciumfilms kombiniert werden mit einer zweiten Maske in Form des Polysiliciumfilms, von dem der Oxidfilm entfernt wurde, der durch Oxidation der ersten Maske gebildet wurde, oder eine erste Maske in Form eines Oxidfilms, der durch Oxidation eines Polysiliciumfilms gebildet wurde, kann kombiniert werden mit einer zweiten Maske in der Form des Polysiliciumfilms, von dem der Oxidfilm der ersten Maske entfernt wurde. Als weitere Beispiele kann eine erste Maske in Form eines Polysiliciumfilms kombiniert werden mit einer zweiten Maske in Form eines Polysiliciumfilms, von dem ein Oxidfilm entfernt wurde, der durch Oxidation der ersten Maske gebildet wurde, oder eine erste Maske in Form eines Oxidfilms, der durch Oxidation eines Polysiliciumfilms gebildet wurde, kann kombiniert werden mit einer zweiten Maske in Form eines Oxidfilms, der durch erneute Oxidation des Polysiliciumfilms gebildet wurde, von dem der Oxidfilm der ersten Maske entfernt wurde.
- Auf jeden Fall ermöglicht es die Verwendung der ersten und der zweiten Maske, ein SiC-Vertikal-MOS-Bauelement mit zwei selbstausgerichteten Dotierungszonen zu schaffen.
- Gemäß der Weiterbildung des Anspruchs 8 kann ein SiC-Vertikal-MOS-Bauelement mit drei selbstausgerichteten Dotierungszonen hergestellt werden.
- Mit dem Verfahren gemäß Anspruch 9 kann der Zwischenschichtisolierfilm leicht mit hoher Genauigkeit ausgebildet werden.
- Gemäß der Weiterbildung des Anspruchs 10 kann die Elektrodenkontaktzone mit einem feinen Muster leicht ausgebildet werden, ohne daß ein spezieller fotolithografischer Prozeß zur Schaffung der Elektrodenkontaktzone erforderlich wäre.
- Das SiC-Vertikal-MOS-Bauelement gemäß Anspruch 11 mit einer fein bemessenen Zwischenschichtisolierschicht kann leicht hergestellt werden, ohne einen speziellen Verfahrensschritt zur Ausbildung der Isolierschicht zu erfordern.
- Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der beiliegenden Zeichnungen. Es zeigen:
-
1 eine Querschnittsansicht eines Teiles eines SiC-Vertikal-MOSFETs gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung, -
2(a) bis2(g) Querschnittsansichten zur Erläuterung einzelner Verfahrensschritte zur Herstellung des MOSFETs von1 , -
3(a) bis3(f) Querschnittsansichten zur Erläuterung einzelner Verfahrensschritte zur Herstellung des MOSFETs von1 , die auf den Verfahrensschritt gemäß2(g) folgen, -
4 eine Querschnittsansicht eines Teiles eines bekannten Si-Vertikal-MOSFETs, -
5(a) bis5(f) Querschnittsansichten zur Erläuterung einzelner Verfahrensschritte zur Herstellung des MOSFETs von4 , -
6 eine Querschnittsansicht eines bekannten SiC-Vertikal-UMOSFETs, und -
7 eine Querschnittsansicht eines bekannten SiC-Vertikal-MOSFETs. - Nachfolgend soll ein bevorzugtes Ausführungsbeispiel der Erfindung im einzelnen beschrieben werden, wobei jedoch Elemente die mit denen der bekannten Beispiele der
4 bis7 identisch sind, nicht noch einmal beschrieben werden sollen. Während als wichtige Anwendung der vorliegenden Erfindung ein n-Kanal-MOSFET beschrieben werden wird, ist darauf hinzuweisen, daß die Erfindung gleichermaßen auf einen p-Kanal-MOSFET anwendbar ist, bei dem die Leitfähigkeitstypen umgekehrt sind. Obwohl verschiedene Polytypen von Siliciumcarbid zur Verfügung stehen, werden bei dem nachfolgenden Ausführungsbeispiel hauptsächlich 6H-SiC und 4H-SiC eingesetzt. -
1 stellt eine Querschnittsansicht einer Einheitszelle des SiC-Vertikal-MOSFETs gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung dar. - In einem Wafer, bei dem eine n Driftschicht
41b auf eine n+ Driftschicht41a geschichtet ist, ist eine p Basiszone42 in einer Oberflächenschicht der Driftschicht41b ausgebildet, und eine n+ Sourcezone43 ist innerhalb der Basiszone42 ausgebildet. Eine p+ Wannenzone44 hoher Konzentration ist so ausgebildet, daß sie sich mit der Basis202 überlappt. Eine Gateelektrodenschicht46 aus Polysilicium ist auf einem Gateoxidfilm45 über dem Oberflächenabschnitt der Basiszone42 ausgebildet, der zwischen der Sourcezone43 und dem freiliegenden Oberflächenabschnitt der Driftschicht41b liegt. Eine Sourceelektrode47 ist so ausgebildet, daß sie sowohl die Sourcezone43 als auch die Wannenzone44 kontaktiert und eine Drainelektrode48 ist an der Rückseite der Drainschicht oder des Substrats41a ausgebildet. Die Bezugszahl49 bezeichnet einen Zwischenschichtisolierfilm in der Form eines Si-Oxidfilms, der die Gateelektrodenschicht46 gegenüber der Sourceelektrode47 isoliert. - Die bevorzugten Bemessungen der jeweiligen Schichten und Zonen des oben beschriebenen Bauelements sind wie folgt: Die Drainschicht
41a hat eine Störstellenkonzentration von 1 × 1018 cm–3 und eine Dicke von 350 μm. Die Driftschicht41b hat eine Störstellenkonzentration von 1 × 1016 cm–3 und eine Dicke von 10 μm. Die Basiszone42 hat eine Oberflächenstörstellenkonzentration von 5 × 1018 cm–3, eine (pn-)Übergangstiefe von 1 μm und eine Breite von etwa 15 μm. Die Sourcezone43 hat eine Oberflächenstörstellenkonzentration von 1 × 1019 cm–3, eine Übergangstiefe von 0,3 μm und eine Breite von etwa 5 μm. Die Wannenzone44 hat eine Oberflächenstörstellenkonzentration von 1 × 1019 cm3, eine Übergangstiefe von 0,8 μm und eine Breite von etwa 10 μm. Die Kanalzone50 weist eine Länge von etwa 1 μm auf. Die Dicke des Gateoxidfilms75 beträgt 50 nm. Die Dicke der Gateelektrodenschicht46 beträgt 1 μm. Die Dicke des Zwischenschichtisolierfilms49 beträgt 2 μm. Das Rastermaß der Einheitszellen, von denen eine in1 gezeigt ist, beträgt etwa 25 μm. - Der MOSFET des beschriebenen Ausführungsbeispiels unterscheidet sich von dem bekannten MOSFET nach
7 darin, daß die Basiszone42 und die Sourcezone vollständig selbstausgerichtet sind und daß der Zwischenschichtisolierfilm49 auf der Gateelektrodenschicht46 aus einem Si-Oxidfilm besteht. Die Arbeitsweise des MOSFETs von1 ist dagegen grundsätzlich dieselbe wie die desjenigen von7 . Wenn eine positive Spannung an die Gateelektrodenschicht46 angelegt wird, tritt eine Inversionsschicht in der Kanalzone50 auf, und Strom fließt zwischen der Drainelektrode48 und der Sourceelektrode47 , die nun elektrisch miteinander verbunden sind. Wenn die Spannung an die Gateelektrodenschicht46 entfernt wird, stoppt der Stromfluß zwischen der Drainelektrode48 und der Sourceelektrode47 . - Die
2(a) bis2(g) und3(a) bis3(f) sind Querschnittsansichten, die die Umgebung der Oberfläche des Halbleitersubstrats in der Reihenfolge der Herstellungsschritte zeigen und zur Erläuterung eines Verfahrens zur Herstellung des MOSFETs von1 verwendet werden. - Anfänglich wird die mit Phosphor dotierte Driftschicht
41b epitaxial auf die Drainschicht41a aufgewachsen, um ein 4H-SiC-Substrat zu schaffen. Die Driftschicht41b hat beispielsweise eine Störstellenkonzentration von 1 × 1016 cm–3 und eine Dicke von 10 μm. Die Oberfläche der Driftschicht41b wird einer thermischen Oxidation bei 1100°C während fünf Stunden mittels eines pyrogenen Verfahrens ausgesetzt, so daß ein dünner Pufferoxidfilm6a mit einer Dicke von etwa 30 nm auf der Oberfläche der Driftschicht41b entsteht. Danach wird ein Polysiliciumfilm1a mit einer Dicke von 1,5 μm auf dem Oxidfilm6a mittels eines Niederdruck-CVD-Verfahrens abgeschieden, wie in2(a) gezeigt. Der Oxidfilm6a ist dazu vorgesehen, die Tiefe des Ätzvorgangs des Polysiliciumfilms1 im nächsten Verfahrensschritt zu erfassen und zu verhindern, daß bei diesem Schritt die Driftschicht41b geätzt wird. Der Oxidfilm6a braucht daher dann nicht vorgesehen zu werden, wenn andere Maßnahmen getroffen werden, um ein übermäßiges Ätzen zu verhindern. Die Dicke des Polysiliciumfilms1a wird generell auf 1 bis 2 μm gesteuert. Wenn der Polysiliciumfilm1a in einem späteren Schritt einer thermischen Oxidation unterzogen wird, werden etwa 50% der Dicke des resultierenden Oxidfilms verbraucht, also beispielsweise 0,5 μm für einen thermischen Oxidfilm von 1 μm, so daß die anfängliche Dicke des Polysiliciumfilms1a im Hinblick hierauf festgelegt wird. - Im nächsten Schritt von
2(b) wird durch Fotolithografie ein Muster gebildet und der Polysiliciumfilm1a durch reaktives Ionenätzen unter Verwendung eines Gasgemisches aus Kohlenstofftetrachlorid und Sauerstoff geätzt. - Im nächsten Schritt von
2(c) wird ein Oxidfilm6b durch thermische Oxidation bei 1100°C während fünf Stunden mittels eines pyrogenen Verfahrens zur Schaffung einer ersten Maske M1 gebildet. Hierbei ist darauf hinzuweisen, daß die Oxidationsrate des Polysiliciumfilms1a sehr verschieden von der des SiC-Substrats ist und nur ein extrem dünner Oxidfilm auf dem SiC-Substrat wächst. Unter den obigen Voraussetzungen, weist beispielsweise der Oxidfilm des Polysiliciumfilms1a eine Dicke von 1 μm oder mehr auf, während der Oxidfilm auf SiC eine Dicke von etwa 30 nm besitzt. Weiterhin ist eine außerordentlich geringe Zunahme der Filmdicke in einem Teil des SiC-Substrats zu beobachten, auf dem die Oxidschicht6a ausgebildet ist. - Im nächsten Schritt von
2(d) werden Aluminiumionen4a zur Ausbildung der Wannenzone44 bei einer hohen Temperatur von 1000°C implantiert. In2(d) bezeichnet die Bezugszahl4(b) auf diese Weise implantierte Aluminiumatome. Hierbei wird eine mehrfache Implantation bei einer Beschleunigungsspannung von 30 keV bis 1 MeV und einer Gesamtdosismenge von 1 × 1014 bis 5 × 1015 cm–2 ausgeführt. Anstelle der Aluminiumionen können Borionen implantiert werden. Obwohl die Implantation bei Raumtemperatur ausgeführt werden kann, ist es im Hinblick auf die Verbesserung der Aktivierungsrate der implantierten Atome günstig, die Ionenimplantation bei einer hohen Temperatur auszuführen. - Im nächsten Schritt gemäß
2(e) wird ein Polysiliciumfilm1(b) wiederum durch ein Niederdruck-CVD-Verfahren abgeschieden, und ein Muster wird fotolithografisch im mittleren Teil des Substrats, in den die Aluminiumionen implantiert wurden, ausgebildet. - Im nächsten Schritt von
2(f) wird Naßätzen ausgeführt, um den Oxidfilm6(b) auf dem Polysiliciumfilm1a und den Oxidfilm6a auf einem Teil des SiC-Substrats, der von den Polysiliciumfilmen1a und1b umgeben ist, zu entfernen. Als Folge davon bleiben die Muster der Polysiliciumfilme1a und1b auf dem SiC-Substrat zurück. Der oben beschriebene Schritt des erneuten Abscheidens und Musterns des Polysiliciumfilms1b und dieser Schritt des Entfernens der thermischen Oxidfilme können in ihrer Reihenfolge umgekehrt werden. In diesem Fall berührt jedoch der zweite Polysiliciumfilm1b direkt das SiC-Substrat, was die oben erwähnten Probleme des Überätzens hervorrufen kann. Es ist daher vorzuziehen, den Polysiliciumfilm1b zu mustern, so lange sich der thermische Oxidfilm auf dem SiC-Substrat befindet. - Im nächsten Schritt von
2(g) wird ein Oxidfilm6c durch erneute thermische Oxidation bei 1100°c während fünf Stunden mittels eines pyrogenen Verfahrens zur Schaffung einer zweiten Maske M2 ausgebildet, und Stickstoffionen5a zur Bildung der Sourcezone43 werden bei einer hohen Temperatur von etwa 1000°C implantiert. In2(g) bezeichnet die Bezugszahl5b auf diese Weise implantierte Stickstoffatome. Bei diesem Ionenimplantationsschritt beträgt die Beschleunigungsspannung30 bis 400 keV und die Gesamtdosismenge etwa 5 × 1015 cm–2. Anstelle von Stickstoff kann auch Phosphor als n Dotierstoff verwendet werden. Die Aktivierungsrate der implantierten Atome kann dadurch verbessert werden, daß die Ionenimplantation bei einer hohen Temperatur ausgeführt wird. Da der thermische Oxidfilm6b , der durch Oxidation des ersten Polysiliciumfilms1a gebildet wurde, entfernt wurde, ist die Kante der zweiten Maske M2 gegenüber derjenigen der Maske M1 im Moment des Implantierens der Aluminiumionen im Schritt von2(d) zurückgezogen oder liegt hinter ihr, und zwar um den Betrag, der zur Bildung des Oxidfilms verbraucht wurde. - Beim Schritt von
3(a) wird der thermische Oxidfilm der zweiten Maske M2 entfernt und Ionen2a eines p Dotierstoffs, beispielsweise Borionen unter Verwendung der zurückgebliebenen Polysiliciumfilme als dritte Maske M3 implantiert. In3(a) bezeichnet die Bezugszahl2b auf diese Weise zur Bildung der Basiszone42 eingebrachte Boratome. Die Implantation wird bei einer Beschleunigungsspannung von 30 keV bis 1 MeV und einer Gesamtdosismenge von etwa 1 × 1014 cm–2 ausgeführt. Anstelle von Bor kann auch Aluminium als p Dotierstoff verwendet werden. Bei diesem Schritt können die Ionen implantiert werden, um die Basiszone42 so zu bilden, daß sie um einen Betrag entsprechend dem entfernten Oxidfilm6c über die Sourcezone43 hinausreicht. - Anschließend werden die Polysiliciumfilme
1a und1b , die die dritte Maske M3 gebildet haben, sowie der Oxidfilm6a unter den Filmen1a und1b entfernt und eine Wärmebehandlung bei 1650°C während einer Stunde ausgeführt, um die so implantierten Dotierstoffatome (Störstellen) zu aktivieren. Als Folge davon werden die Basiszone42 , die Sourcezone43 und die Wannenzone44 gebildet, wie in3(b) gezeigt. Obwohl die Dotierstoffatome in dem SiC-Substrat schlecht diffundieren, wie zuvor beschrieben, kann die Tiefe, bis zu der die einzelnen Dotierungszonen ausgebildet werden durch geeignete Einstellung der Beschleunigungsspannung bei der Ionenimplantation gesteuert werden. Beispielsweise wird die Basiszone42 dadurch mit einer Übergangs von 1,0 μm ausgebildet, das die maximale Beschleunigungsspannung auf bis zu 1 MeV eingesteht wird. Die Übergangstiefe der Sourcezone43 beträgt 0,3 μm. Obwohl die maximale Tiefe der Wannenzone 0,8 μm beträgt, kann eine größere Tiefe durch weitere Erhöhung der Beschleunigungsspannung erreicht werden. - Beim Schritt gemäß
3(c) wird ein Oxidfilm6d mit einer Dicke von 30 nm zur Schaffung des Gateoxidfilms45 durch thermische Oxidation bei 1100°C während fünf Stunden durch ein pyrogenes Verfahren ausgebildet. Danach wird ein dritter Polysiliciumfilm1c mit einer Dicke von 1 μm durch ein Niederdruck-CVD-Verfahren abgeschieden. - Im nächsten Schritt gemäß
3(d) wird der dritte Polysiliciumfilm1c zur Schaffung der Gateelektrodenschicht46 fotolithografisch gemustert. Dann erfolgt eine thermische Oxidation bei 1100°C während fünf Stunden durch ein pyrogenes Verfahren zur Bildung eines Oxidfilms6e auf dem Polysiliciumfilm1c und der Oberfläche des SiC-Substrats, wie in3(e) gezeigt. - Die gesamte Fläche des Oxidfilms
6e wird einem Naßätz- oder Trockenätzschritt ausgesetzt, so daß nur ein Teil des Oxidfilms6e , der auf dem SiC-Substrat liegt, entfernt wird und dadurch ein Elektrodenkontaktabschnitt nach außen freigelegt wird. Der Polysiliciumfilm1c bleibt durch den dicken Oxidfilm6e bedeckt. Auf diese Weise wird ein Kontaktloch, das Kontakt mit einer Elektrode erlaubt, automatisch ohne Mustergebung durch Fotolithografie ausgebildet. Natürlich muß durch separate Mustergebung ein Loch durch den Oxidfilm6e ausgebildet werden, damit der Polysiliciumfilm1c der Gateelektrodenschicht46 mit der metallischen Gateelektrode in Kontakt kommen kann, jedoch ist für diesen Schritt eine sehr genaue oder feine Mustergebung nicht erforderlich. Der auf und längs der Seite der Gateelektrodenschicht46 ausgebildete Oxidfilm6e bildet den Zwischenschichtisolierfilm49 . Nach Ausbildung des Kontaktlochs wird eine Aluminiumlegierung abgeschieden und gemustert, wie in3(f) gezeigt, um dadurch die Sourceelektrode47 und die (nicht gezeigte) Gateelektrode zu schaffen. - Nach dem Schritt von
2(f) wird die Drainelektrode auf der Rückseite des n+ Substrats ausgebildet und damit das Verfahren insgesamt abgeschlossen. - Durch Einsatz des oben beschriebenen Herstellungsverfahrens kann der Hochspannungs-SiC-Vertikal-MOSFET hergestellt werden, der in
1 gezeigt ist. - Bei dem MOSFET des vorliegenden Ausführungsbeispiels wird die Wannenzone
44 durch die erste Maske M1 definiert, die durch thermische Oxidation des Polysiliciumfilms1a unter Verwendung des im Schritt von2(b) gebildeten Musters des Polysiliciumfilms1a erhalten wurde, und der Oxidfilm wird einmal entfernt. Die Sourcezone43 wird dann durch die zweite Maske M2 definiert, die durch erneute thermische Oxidation des Polysiliciumfilms1a gewonnen wird, und die Basiszone42 wird durch die dritte Maske M3 des Polysiliciumfilms, von dem der Oxidfilm entfernt wurde, definiert. Auf diese Weise kann eine vollständige Selbstausrichtung beim Verfahren des vorliegenden Ausführungsbeispiels erreicht werden. Da die jeweiligen Zonen selbstausgerichtet sind, tritt bei auf diese Weise hergestellten Bauelementen nicht das Problem einer Ungleichförmigkeit infolge variierender Maskenpositionen auf. - Die Länge der Kanalzone
50 ist ein Hauptparameter, der die Eigenschaften des MOSFETs bestimmt, weshalb es außerordentlich wichtig ist, die Länge der Kanalzone mit ausreichend hoher Genauigkeit einzustellen. Bei dem MOSFET des dargestellten Ausführungsbeispiels kann die Länge der Kanalzone50 als Abstand zwischen der Basiszone42 und der Sourcezone43 (genauer gesagt, als Abstand von deren Außenkanten) mit hoher Genauigkeit gleichförmig und ausreichend klein eingestellt werden, was stabile Eigenschaften des MOSFETs und eine hohe Ausbeute bei der Herstellung sicherstellt. - Bei dem bekannten Bauelement müssen zwei Masken benutzt werden, und die Kanallänge, die gleichmäßig in einem breiten Bereich ausgebildet werden kann, beträgt etwa 3 μm. Gemäß der vorliegenden Erfindung kann ein SiC-Vertikal-MOSFET mit einer Kanallänge von 1 μm realisiert werden. Demzufolge ist der Kanalwiderstand gegenüber dem des bekannten Bauelements auf ein Drittel reduziert, und der Durchlaßwiderstand eines MOSFETs der 1500 V-Klasse, der gemäß der Erfindung hergestellt wurde, betrug nicht mehr als 15 mΩ·cm–2.
- Bei dem dargestellten Ausführungsbeispiel ist die Basiszone
42 durch Ionenimplantation bei hoher Beschleunigungsspannung zur Erhöhung der Übergangstiefe gebildet, wodurch eine hohe Durchbruchsspannung von 1500 V oder mehr leicht erreicht werden kann. Das oben beschriebene Herstellungsverfahren kann in verschiedener Weise modifiziert werden. Beispielsweise können der Schritt zur Ionenimplantation gemäß3(a) zur Ausbildung der Basiszone42 und der Schritt zur Ionenimplantation gemäß2(g) zur Ausbildung der Sourcezone43 in ihrer Reihenfolge umgekehrt werden. Diese Schritte können auch nacheinander ausgeführt werden. Dies liegt daran, daß die Implantationstiefe der Sourcezone43 etwa 0,3 μm beträgt, während diejenige der Basiszone42 normalerweise bis zu 1 μm oder mehr beträgt, weshalb die seitliche Ausdehnung der Implantation für die Basiszone42 größer als diejenige für die Sourcezone43 wird. Wenn die Ionenimplantation bei einer sehr viel niedrigeren Temperatur als 1000°C ausgeführt werden kann, kann das Maskenmaterial aus einem weiten Bereich von Möglichkeiten ausgewählt werden. - Die Verfahrensschritte bis hin zu
3(b) sind unabhängig von den Schritten, die auf3(b) folgen, und lediglich eine Gruppe von Verfahrensschritten anstelle beider Gruppen kann eingesetzt werden. - Während der SiC-Vertikal-MOSFET bei dem obigen Ausführungsbeispiel als Beispiel dargestellt wurde, kann die vorliegende Erfindung gleichermaßen auf spannungsgesteuerte MOS-Leistungsbauelemente wie IGBTs und MOS-Thyristoren angewendet werden. Die gleiche Technik kann auch bei Lateral-MOSFETs eingesetzt werden.
- Bei dem Verfahren zur Herstellung von SiC-MOS-Bauelementen gemäß der vorliegenden Erfindung, werden, wie oben beschrieben, jeweilige selbstausgerichtete Störstellenzonen oder Dotierungszonen unter Ausnutzung einer Verschiebung oder Bewegung der Kante der Maske (bzw. einer Differenz in der Position zwischen den Kanten und zwei Masken) infolge der Oxidation des Polysiliciumfilms oder der Entfernung seines Oxidfilms ausgebildet werden. Damit ist es möglich, SiC-MOS-Bauelemente mit fein gesteuerten Kanalzonen, die durch Selbstausrichtung gebildet sind, herzustellen. Dies führt zu einer bemerkenswerten Verringerung des Durchlaßwiderstands.
- Die Selbstausrichtungstechnik ähnlich der für Si-Bauelemente eingesetzten kann bei SiC-Bauelementen zur Erzielung einer gleichförmigen Kanallänge von beispielsweise 1 μm eingesetzt werden, wie bei dem dargestellten Ausführungsbeispiel angegeben und mit dem Ergebnis einer deutlichen Verringerung des Kanalwiderstands.
- Außerdem wird ein Zwischenschichtisolierfilm durch thermisches Oxidieren eines Polysiliciumfilms ausgebildet, der die Gateelektrodenschicht des SiC-MOS-Bauelements ergibt. Dies ermöglicht es, ein Kontaktloch auf einfache Weise mit hoher Genauigkeit auszubilden.
- Das Verfahren der vorliegenden Erfindung läßt sich wirkungsvoll nicht nur zur Herstellung diskreter MOSFETs, sondern auch zur Herstellung von CMOS-IC- und anderen SiC-Bauelementen einsetzen. Somit lassen sich SiC-Bauelemente mit einer hohen Durchbruchspannung und einem verringerten Verlust gemäß der vorliegenden Erfindung leicht herstellen.
Claims (11)
- Verfahren zur Herstellung eines Siliciumcarbid-MOS-Halbleiterbauelements, umfassend die Schritte: (a) Aufbringen einer Siliciumcarbid umfassenden Driftschicht (
41b ) eines ersten Leitungstyps (n) auf einem Siliciumcarbidsubstrat (41a ), (b) Ausbilden einer Basiszone (42 ) eines zweiten Leitungstyps (p) in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht (41b ) unter Verwendung einer ersten Maske (M1), wobei die Basiszone (42 ) gegenseitig beabstandete Abschnitte umfaßt, (c) Ausbilden einer Sourcezone (43 ) des ersten Leitungstyps (n) in einem ausgewählten Teil der Basiszone (42 ) unter Verwendung einer zweiten Maske (M2), (d) Ausbilden einer Gateelektrodenschicht (46 ) auf einem Gateisolierfilm (45 ) über einer Oberfläche der Basiszone (42 ), die zwischen der Sourcezone (43 ) und einem freiliegenden Oberflächenabschnitt der Driftschicht (41b ) liegt, (e) Ausbilden einer Sourceelektrode (47 ) in Kontakt mit den Oberflächen sowohl der Sourcezone (43 ) als auch der Basiszone (42 ), und (f) Ausbilden einer Drainelektrode (48 ) auf der Rückfläche des Siliciumcarbidsubstrats (41a ), wobei eine der beiden Masken (M1, M2) einen Polysiliciumfilm (1a ) und die andere Maske einen Oxidfilm des Polysiliciumfilms der einen Maske umfaßt und die Basiszone (42 ) und die Sourcezone (43 ) relativ zueinander unter Ausnutzung einer Differenz zwischen den Positionen der Kanten der beiden Masken positioniert werden, die zwischen dem Polysiliciumfilm (1a ) der einen Maske und dem Oxidfilm dieses Polysiliciumfilms als die andere Maske oder zwischen dem die eine Maske bildenden Oxidfilm eines Polysiliciumfilms und dem durch Entfernen des Oxidfilms freigelegten Polysiliciumfilm als die andere Maske entsteht. - Verfahren nach Anspruch 1, bei dem unterschiedliche Störstellenzonen, die zueinander selbstausgerichtet sind, dadurch ausgebildet werden, daß wenigstens zwei Ionenimplantationsschritte ausgeführt werden, umfassend eine Ionenimplantation unter Verwendung einer Maske in Form eines Musters eines Polysiliciumfilms, eine Ionenimplantation unter Verwendung einer Maske in Form eines Musters eines Oxidfilms, der durch Oxidation des gemusterten Polysiliciumfilms gebildet ist, einer Ionenimplantation unter Verwendung einer Maske in Form eines Musters eines Polysiliciumfilms, von dem ein Oxidfilm entfernt wurde, der das Ergebnis einer Oxidation des gemusterten Polysiliciumfilms war, und einer Ionenimplantation unter Verwendung einer Maske in Form eines Polysiliciumfilms oder eines Oxidfilms des Polysiliciumfilms, für den Oxidation und Entfernen eines Oxidfilms wiederholt wurden.
- Verfahren nach Anspruch 1, bei dem: Schritt (a) das epitaxiale Aufwachsen der Siliciumcarbid umfassenden Driftschicht (
41b ) eines ersten Leitungstyps (n) auf dem Siliciumcarbidsubstrat (41a ) enthält, Schritte (b) und (c) – das Ausbilden der ersten Maske, umfassend einen ersten Polysiliciumfilm auf einer Oberfläche der Driftschicht (41b ) und Implantieren von Dotierstoffionen in einen ausgewählten Teil der Driftschicht (41b ) unter Verwendung der ersten Maske, – das Ausbilden der zweiten Maske umfassend einen durch Oxidation der ersten Maske gebildeten Oxidfilm und Implantieren von Dotierstoffionen in einen ausgewählten Teil der Driftschicht (41b ) unter Verwendung der zweiten Maske, – das Entfernen der ersten Maske und der zweiten Maske, und – das Durchführen einer Wärmebehandlung zur Aktivierung der implantierten Dotierstoffe enthält, und Schritt (d) – das Ausbilden eines Gateoxidfilms (6d ,45 ) auf einer Oberfläche des Siliciumcarbidsubstrats durch thermische Oxidation, – das Abscheiden eines zweiten Polysiliciumfilms (1c ) auf dem Gateoxidfilm (6d ,45 ) und das Mustern des zweiten Polysiliciumfilms zur Schaffung der Gateelektrodenschicht (46 ), – das Bedecken des zweiten Polysiliciumfilms (1c ,46 ) mit einem Isolierfilm (6e ), und – das Ausbilden eines Kontaktlochs durch den Isolierfilm und Dampfabscheiden eines Metallfilms zur Schaffung einer Gateelektrode, die mit dem zweiten Polysiliciumfilm in Kontakt steht, enthält. - Verfahren nach Anspruch 1 bei dem: Schritt (a) das epitaxiale Aufwachsen der Siliciumcarbid umfassenden Driftschicht (
41b ) eines ersten Leitungstyps (n) auf dem Siliciumcarbidsubstrat (41a ) enthält, Schritte (b) und (c) – das Ausbilden der ersten Maske (M1), umfassend einen ersten Polysiliciumfilm auf einer Oberfläche der Driftschicht (41b ) und implantieren von Dotierstoffionen in einen ausgewählten Teil der Driftschicht (41b ) unter Verwendung der ersten Maske, – das Oxidieren des ersten Polysiliciumfilms (1a ) der ersten Maske (M1) zur Schaffung eines Oxidfilms (6b ), – das Ausbilden der zweiten Maske, umfassend den ersten Polysiliciumfilm, von dem der Oxidfilm entfernt wurde, und – das Implantieren von Dotierstoffionen in einen ausgewählten Teil der Driftschicht (41b ) unter Verwendung der zweiten Maske, – das Entfernen der ersten Maske und der zweiten Maske, und – das Durchführen einer Wärmebehandlung zur Aktivierung der implantierten Dotierstoffe enthält, und Schritt (d) – das Ausbilden eines Gateoxidfilms (6d ,45 ) auf einer Oberfläche des Siliciumcarbidsubstrats durch thermische Oxidation, – das Abscheiden eines zweiten Polysiliciumfilms (1c ) auf dem Gateoxidfilm (6d ,45 ) und das Mustern des zweiten Polysiliciumfilms zur Schaffung der Gateelektrodenschicht (46 ), – das Bedecken des zweiten Polysiliciumfilms (1c ,46 ) mit einem Isolierfilm (6e ), und – das Ausbilden eines Kontaktlochs durch den Isolierfilm und Dampfabscheiden eines Metallfilms zur Schaffung einer Gateelektrode, die mit dem zweiten Polysiliciumfilm in Kontakt steht, enthält. - Verfahren nach Anspruch 1, bei dem: Schritt (a) das epitaxiale Aufwachsen der Siliciumcarbid umfassenden Driftschicht (
41b ) eines ersten Leitungstyps (n) auf dem Siliciumcarbidsubstrat (41a ) enthält, Schritte (b) und (c) – das Ausbilden der ersten Maske (M1) umfassend einen Oxidfilm (6b ), der durch Oxidation eines ersten, auf einer Oberfläche der Driftschicht (41b ) abgeschiedenen ersten Polysiliciumfilms (1a ) gebildet wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b ) unter Verwendung der ersten Maske (M1), – das Ausbilden der zweiten Maske umfassend den ersten Polysiliciumfilm (1a ), von dem der Oxidfilm entfernt wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b ) unter Verwendung der zweiten Maske, – das Entfernen der ersten Maske und der zweiten Maske, und – das Durchführen einer Wärmebehandlung zur Aktivierung der implantierten Dotierstoffe enthält, und Schritt (d) – das Ausbilden eines Gateoxidfilms (6d ,45 ) auf einer Oberfläche des Siliciumcarbidsubstrats durch thermische Oxidation, – das Abscheiden eines zweiten Polysiliciumfilms (1c ) auf dem Gateoxidfilm (6d ,45 ) und Mustern des zweiten Polysiliciumfilms zur Schaffung der Gateelektrodenschicht (46 ), – das Bedecken des zweiten Polysiliciumfilms (1c ,46 ) mit einem Isolierfilm (6e ), und – das Ausbilden eines Kontaktlochs durch den Isolierfilm und Dampfabscheiden eines Metallfilms zur Schaffung einer Gateelektrode, die mit dem zweiten Polysiliciumfilm in Kontakt steht, enthält. - Verfahren nach Anspruch 1, bei dem: Schritt (a) das epitaxiale Aufwachsen der Siliciumcarbid umfassenden Driftschicht (
41b ) eines ersten Leitungstyps (n) auf dem Siliciumcarbidsubstrat (41a ) enthält, Schritte (b) und (c) – das Ausbilden der ersten Maske umfassend einen ersten Polysiliciumfilm, der auf einer Oberfläche der Driftschicht (41b ) abgeschieden wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b ) unter Verwendung der ersten Maske, – das Oxidieren des ersten Polysiliciumfilms der ersten Maske zur Schaffung eines Oxidfilms, das Ausbilden der zweiten Maske umfassend den ersten Polysiliciumfilm, von dem der Oxidfilm entfernt wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b ) unter Verwendung der zweiten Maske, – das Entfernen der ersten Maske und der zweiten Maske, und – das Durchführen einer Wärmebehandlung zur Aktivierung der implantierten Dotierstoffe enthält, und Schritt (d) – das Ausbilden eines Gateoxidfilms (6d ,45 ) auf einer Oberfläche des Siliciumcarbidsubstrats durch thermische Oxidation, – das Abscheiden eines zweiten Polysiliciumfilms (1c ) auf dem Gateoxidfilm (6d ,45 ) und Mustern des zweiten Polysiliciumfilms zur Schaffung der Gateelektrodenschicht (46 ), – das Bedecken des zweiten Polysiliciumfilms (1c ,46 ) mit einem Isolierfilm (6e ), und – das Ausbilden eines Kontaktlochs durch den Isolierfilm und Dampfabscheiden eines Metallfilms zur Schaffung einer Gateelektrode, die mit dem zweiten Polysiliciumfilm in Kontakt steht, enthält. - Verfahren nach Anspruch 1, bei dem: Schritt (a) das epitaxiale Aufwachsen der Siliciumcarbid umfassenden Driftschicht (
41b ) eines ersten Leitungstyps (n) auf dem Siliciumcarbidsubstrat (41a ) enthält, Schritte (b) und (c) – das Ausbilden der ersten Maske (M1) umfassend einen ersten Oxidfilm (6b ), der durch Oxidation eines ersten Polysiliciumfilms (1a ) gebildet wurde, welcher auf einer Oberfläche (41b ) abgeschieden wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b ) unter Verwendung der ersten Maske (M1), – das Ausbilden der zweiten Maske (M2) umfassend einen zweiten Oxidfilm (6c ), der durch Oxidation des ersten Polysiliciumfilms (1a ), von dem der erste Oxidfilm entfernt wurde, gebildet wurde, und das Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b ) unter Verwendung der zweiten Maske (M2), – das Entfernen der ersten Maske und der zweiten Maske, und – das Durchführen einer Wärmebehandlung zur Aktivierung der implantierten Dotierstoffe enthält, und Schritt (d) – das Ausbilden eines Gateoxidfilms (6d ,45 ) auf einer Oberfläche des Siliciumcarbidsubstrats durch thermische Oxidation, – das Abscheiden eines zweiten Polysiliciumfilms (1c ) auf dem Gateoxidfilm (6d ,45 ) und Mustern des zweiten Polysiliciumfilms zur Schaffung der Gateelektrodenschicht (46 ), – das Bedecken des zweiten Polysiliciumfilms (1c ,46 ) mit einem Isolierfilm (6e ), und – das Ausbilden eines Kontaktlochs durch den Isolierfilm und Dampfabscheiden eines Metallfilms zur Schaffung einer Gateelektrode, die mit dem zweiten Polysiliciumfilm in Kontakt steht, enthält. - Verfahren nach einem der Ansprüche 3 bis 7, ferner umfassend (g) Ausbilden einer dritten Maske (M3) auf der Oberfläche der Driftschicht (
41b ) und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b ) unter Verwendung der dritten Maske (M3). - Verfahren nach Anspruch einem der vorhergehenden Ansprüche, bei dem: die Gateelektrodenschicht (
46 ) einen Polysiliciumfilm umfaßt und ein Zwischenschichtisolierfilms (49 ) auf der Gateelektrodenschicht (46 ) durch thermische Oxidation des die Gateelektrodenschicht bildenden Polysiliciumfilms ausgebildet wird. - Verfahren nach einem der Ansprüche 1 bis 7 und 9, ferner umfassend den Schritt der Ausbildung einer Elektrodenkontaktzone durch Ätzen der gesamten Oberfläche eines Oxidfilms, der durch thermische Oxidation des Polysiliciumfilms gebildet wurde, um einen Teil des Oxidfilms, der auf dem Siliciumcarbidsubstrat, zu entfernen.
- Siliciumcarbid-MOS-Halbleiterbauelement, umfassend: eine Siliciumcarbid umfassende Driftschicht (
41b ) eines ersten Leitungstyps (n), die auf ein Siliciumcarbidsubstrat (41a ) geschichtet ist, eine Basiszone (42 ) eines zweiten Leitungstyps (p), die in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht (41b ) ausgebildet ist und gegenseitig beabstandete Teile umfaßt, eine Sourcezone (43 ) des ersten Leitungstyps, die in der Basiszone (42 ) ausgebildet ist, eine Gateelektrodenschicht (46 ), die auf einem Gateisolierfilm (45 ) über der Oberfläche der Basiszone (42 ) ausgebildet ist, welche zwischen der Sourcezone (43 ) und einem freiliegenden Oberflächenabschnitt der Driftschicht (41b ) liegt, wobei die Gateelektrodenschicht (46 ) einen Polysiliciumfilm umfaßt, einen Zwischenschichtisolierfilm (49 ), der durch thermische Oxidation des Polysiliciumfilms der Gateelektrodenschicht (46 ) ausgebildet ist, eine Sourceelektrode (47 ), die in Kontakt mit der Oberfläche der Sourcezone (43 ) und so ausgebildet ist, daß sie auch mit der Basiszone (42 ) in elektrischer Verbindung steht, und eine Drainelektrode (48 ), die an einer Rückfläche des Siliciumcarbidsubstrats (41a ) ausgebildet ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19148698A JP3460585B2 (ja) | 1998-07-07 | 1998-07-07 | 炭化けい素mos半導体素子の製造方法 |
JP10-191486 | 1998-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19931324A1 DE19931324A1 (de) | 2000-01-13 |
DE19931324B4 true DE19931324B4 (de) | 2009-03-26 |
Family
ID=16275454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19931324A Expired - Lifetime DE19931324B4 (de) | 1998-07-07 | 1999-07-07 | Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6238980B1 (de) |
JP (1) | JP3460585B2 (de) |
DE (1) | DE19931324B4 (de) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4595139B2 (ja) * | 1998-10-29 | 2010-12-08 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP2001024184A (ja) * | 1999-07-05 | 2001-01-26 | Fuji Electric Co Ltd | 絶縁ゲートトランジスタおよびその製造方法 |
JP4876321B2 (ja) * | 2001-03-30 | 2012-02-15 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
KR100446954B1 (ko) * | 2001-09-22 | 2004-09-01 | 한국전기연구원 | 탄화규소 반도체 소자의 제조방법 |
JP3935042B2 (ja) * | 2002-04-26 | 2007-06-20 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
US8133789B1 (en) * | 2003-04-11 | 2012-03-13 | Purdue Research Foundation | Short-channel silicon carbide power mosfet |
US7407837B2 (en) | 2004-01-27 | 2008-08-05 | Fuji Electric Holdings Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
JP4418794B2 (ja) * | 2004-02-06 | 2010-02-24 | パナソニック株式会社 | 炭化珪素半導体素子の製造方法 |
JP4742545B2 (ja) * | 2004-09-09 | 2011-08-10 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法 |
KR100596924B1 (ko) * | 2004-12-29 | 2006-07-06 | 동부일렉트로닉스 주식회사 | 반도체 트랜지스터 소자 및 그의 제조 방법 |
JP4986408B2 (ja) * | 2005-04-22 | 2012-07-25 | ローム株式会社 | 半導体装置およびその製造方法 |
US8946674B2 (en) * | 2005-08-31 | 2015-02-03 | University Of Florida Research Foundation, Inc. | Group III-nitrides on Si substrates using a nanostructured interlayer |
WO2007046254A1 (ja) * | 2005-10-19 | 2007-04-26 | Mitsubishi Electric Corporation | Mosfetおよびmosfetの製造方法 |
US8222057B2 (en) * | 2006-08-29 | 2012-07-17 | University Of Florida Research Foundation, Inc. | Crack free multilayered devices, methods of manufacture thereof and articles comprising the same |
US20080108190A1 (en) * | 2006-11-06 | 2008-05-08 | General Electric Company | SiC MOSFETs and self-aligned fabrication methods thereof |
US8377812B2 (en) * | 2006-11-06 | 2013-02-19 | General Electric Company | SiC MOSFETs and self-aligned fabrication methods thereof |
JP2008244455A (ja) * | 2007-02-28 | 2008-10-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP4793293B2 (ja) * | 2007-03-16 | 2011-10-12 | 日産自動車株式会社 | 炭化珪素半導体装置及びその製造方法 |
US7528076B2 (en) * | 2007-05-11 | 2009-05-05 | United Microelectronics Corp. | Method for manufacturing gate oxide layer with different thicknesses |
US20090159896A1 (en) * | 2007-12-20 | 2009-06-25 | General Electric Company | Silicon carbide mosfet devices and methods of making |
JP5309584B2 (ja) * | 2008-02-05 | 2013-10-09 | 住友電気工業株式会社 | 半導体装置の製造方法 |
US8035112B1 (en) | 2008-04-23 | 2011-10-11 | Purdue Research Foundation | SIC power DMOSFET with self-aligned source contact |
IT1392577B1 (it) * | 2008-12-30 | 2012-03-09 | St Microelectronics Rousset | Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi' ottenuto |
US7829402B2 (en) * | 2009-02-10 | 2010-11-09 | General Electric Company | MOSFET devices and methods of making |
JP5473398B2 (ja) * | 2009-05-14 | 2014-04-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
KR101060637B1 (ko) * | 2009-07-02 | 2011-08-31 | (주) 트리노테크놀로지 | 전력 반도체 소자의 제조방법 |
US9136352B2 (en) * | 2009-07-31 | 2015-09-15 | Fuji Electric Co., Ltd. | Manufacturing method of semiconductor apparatus and semiconductor apparatus |
JP2011254387A (ja) * | 2010-06-03 | 2011-12-15 | Rohm Co Ltd | 交流スイッチ |
JP2012253291A (ja) | 2011-06-07 | 2012-12-20 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
JP5454518B2 (ja) * | 2011-06-23 | 2014-03-26 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP2013239488A (ja) | 2012-05-11 | 2013-11-28 | Rohm Co Ltd | 半導体装置 |
US20130313570A1 (en) * | 2012-05-24 | 2013-11-28 | Microsemi Corporation | Monolithically integrated sic mosfet and schottky barrier diode |
CN104835740A (zh) * | 2014-02-11 | 2015-08-12 | 北大方正集团有限公司 | 沟槽型功率器件的制造方法 |
JP6379778B2 (ja) * | 2014-07-15 | 2018-08-29 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6652802B2 (ja) * | 2015-09-15 | 2020-02-26 | ローム株式会社 | 半導体装置、および当該半導体装置を備えるインバータ装置 |
JP7379882B2 (ja) * | 2019-06-26 | 2023-11-15 | 富士電機株式会社 | 窒化物半導体装置 |
CN112993014B (zh) * | 2021-05-18 | 2022-04-19 | 江苏应能微电子有限公司 | 一种碳化硅平面式功率半导体器件及其制作方法 |
CN114530504B (zh) * | 2022-02-14 | 2023-10-10 | 南京晟芯半导体有限公司 | 一种高阈值电压SiC MOSFET器件及其制造方法 |
CN115631996B (zh) * | 2022-02-23 | 2023-11-21 | 瑶芯微电子科技(上海)有限公司 | 一种SiC MOSFET器件的制备方法 |
CN114628248B (zh) * | 2022-05-16 | 2023-06-09 | 中芯越州集成电路制造(绍兴)有限公司 | 碳化硅器件及其制备方法 |
CN115763522B (zh) * | 2022-11-14 | 2023-10-10 | 中芯越州集成电路制造(绍兴)有限公司 | Mosfet器件及其制造方法 |
CN117238969A (zh) * | 2023-11-13 | 2023-12-15 | 深圳基本半导体有限公司 | 碳化硅mosfet器件及其制备方法与应用 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19806838A1 (de) * | 1997-02-20 | 1998-08-27 | Fuji Electric Co Ltd | Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5338693A (en) * | 1987-01-08 | 1994-08-16 | International Rectifier Corporation | Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET |
US5304831A (en) * | 1990-12-21 | 1994-04-19 | Siliconix Incorporated | Low on-resistance power MOS technology |
JPH05160407A (ja) * | 1991-12-09 | 1993-06-25 | Nippondenso Co Ltd | 縦型絶縁ゲート型半導体装置およびその製造方法 |
US6049104A (en) * | 1997-11-28 | 2000-04-11 | Magepower Semiconductor Corp. | MOSFET device to reduce gate-width without increasing JFET resistance |
-
1998
- 1998-07-07 JP JP19148698A patent/JP3460585B2/ja not_active Expired - Lifetime
-
1999
- 1999-06-30 US US09/343,843 patent/US6238980B1/en not_active Expired - Lifetime
- 1999-07-07 DE DE19931324A patent/DE19931324B4/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19806838A1 (de) * | 1997-02-20 | 1998-08-27 | Fuji Electric Co Ltd | Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben |
Also Published As
Publication number | Publication date |
---|---|
DE19931324A1 (de) | 2000-01-13 |
JP3460585B2 (ja) | 2003-10-27 |
JP2000022137A (ja) | 2000-01-21 |
US6238980B1 (en) | 2001-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19931324B4 (de) | Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung | |
DE19900169B4 (de) | Verfahren zur Herstellung eines vertikalen Siliciumcarbid-Feldeffekttransistors | |
DE10000754B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102011123124B3 (de) | SiC-Halbleitervorrichtung | |
DE102005052731B4 (de) | Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102013007685B4 (de) | Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung | |
DE69309565T2 (de) | Feldeffekttransistor mit Graben mit niedrig dotiertem epitaktischen Gebiet an dessen Oberflächenbereich | |
DE69430768T2 (de) | Graben-DMOS transistor mit einem kurzen Kanal | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE4219319B4 (de) | MOS-FET und Herstellungsverfahren dafür | |
DE102009014583B4 (de) | Siliziumcarbid-MOS-Halbleitervorrichtung | |
DE102013214196B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102008055689B4 (de) | Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür | |
DE19949364B4 (de) | Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung | |
DE102009016681B4 (de) | Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung | |
DE69535441T2 (de) | Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl | |
DE19649686B4 (de) | Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) | |
DE102011086500B4 (de) | Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren | |
DE19806838A1 (de) | Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben | |
DE112016004718B4 (de) | Halbleitereinheit | |
DE102014107325A1 (de) | Halbleiterbauelement | |
DE102005035029A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE19702102A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung | |
DE102013010245A1 (de) | Halbleitervorrichtung | |
DE112017000949T5 (de) | Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP |
|
R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110826 |
|
R082 | Change of representative |
Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE Effective date: 20110826 |
|
R084 | Declaration of willingness to licence | ||
R071 | Expiry of right |