JP2012253291A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2012253291A
JP2012253291A JP2011126886A JP2011126886A JP2012253291A JP 2012253291 A JP2012253291 A JP 2012253291A JP 2011126886 A JP2011126886 A JP 2011126886A JP 2011126886 A JP2011126886 A JP 2011126886A JP 2012253291 A JP2012253291 A JP 2012253291A
Authority
JP
Japan
Prior art keywords
film
silicon carbide
etching
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011126886A
Other languages
English (en)
Inventor
Shunsuke Yamada
俊介 山田
Takeyoshi Masuda
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011126886A priority Critical patent/JP2012253291A/ja
Priority to PCT/JP2012/052073 priority patent/WO2012169218A1/ja
Priority to EP12772184.3A priority patent/EP2720255A1/en
Priority to CN2012800011861A priority patent/CN102959694A/zh
Priority to KR1020127026956A priority patent/KR20140024790A/ko
Priority to CA2793467A priority patent/CA2793467A1/en
Priority to TW101113066A priority patent/TW201251024A/zh
Priority to US13/489,152 priority patent/US8796123B2/en
Publication of JP2012253291A publication Critical patent/JP2012253291A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】不純物領域の自己整合的な形成を精度よく行うことができる、炭化珪素半導体装置の製造方法を提供する。
【解決手段】マスク層３１の開口部ＯＰを介して炭化珪素基板９０上に第１導電型不純物が注入される。第１および第２の材料のそれぞれから作られた第１および第２の膜３２、３３が成膜される。異方性エッチング中に第１の材料のエッチングが生じたことが検知され、異方性エッチングが停止される。第１および第２の膜３２、３３によって狭められた開口部ＯＰを介して、炭化珪素基板９０上に第２導電型不純物が注入される。
【選択図】図１１

Description

本発明は炭化珪素半導体装置の製造方法に関する。
半導体装置の製造において、半導体基板に選択的に不純物領域を形成する工程が行われる。たとえばｎチャネル型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｅｉｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が製造される場合、ｎｐｎ構造を得るために、ｎ型半導体基板上に部分的にｐ型不純物領域を形成し、さらにこのｐ型不純物領域上に部分的にｎ型不純物領域を形成する工程がしばしば行われる。すなわち互いに広がりの異なる不純物領域が形成される。両不純物領域は、ＭＯＳＦＥＴの特性ばらつき、特にチャネル長のばらつきを抑制するためには、自己整合的に形成される必要がある。半導体基板としてシリコン基板が用いられる場合は、熱処理による不純物拡散の進行の程度を調整することで不純物領域の広がりを調整することによる二重拡散法が広く用いられている。
しかしながら半導体基板として炭化珪素基板が用いられる場合、不純物の拡散係数が小さいので、イオン注入が行われた領域が、熱処理を経て、ほぼそのまま不純物領域となる。よって二重拡散法を用いることは困難である。このため、自己整合的に形成された不純物領域を形成するためには、イオン注入用マスクの開口部の大きさを調整することが必要となる。たとえば特開平１０−１９１４８６号公報（特許文献１）によれば、多結晶シリコン膜またはそれを酸化した酸化膜がマスクとされ、酸化または酸化膜除去によるマスク端の移動を利用して、異なる不純物領域の形成が行われる。
特開２０００−２２１３７号公報
上記公報に記載の技術によれば、マスクの開口部を狭めるために開口部の側壁が熱酸化され、またこのように狭められた開口部を拡げるために酸化膜が除去される。しかしながらマスクの開口部を調整するのに熱酸化工程を伴うことが望ましくなかったり困難であったりする場合がしばしばある。具体的には、熱酸化工程が要する９００〜１２００℃程度の高い温度が問題となり得る。たとえば、炭化珪素基板上に金属下地層が形成される場合、高温下では金属下地膜と炭化珪素基板との間で合金化が生じることがある。また、熱酸化工程における酸化速度はあまり速くなく、たとえばスチーム酸化の速度は１５ｎｍ／分程度である。このため半導体装置の生産効率が低くなり得る。
そこでマスクの開口部を狭める方法として、次のような方法が考えられる。まず開口部を有するマスクが設けられた炭化珪素基板上に、膜が成膜される。開口部の側壁上に膜が成膜されることで、開口部が狭まる。次に異方性エッチングによって、マスクの開口部中において、膜のうち、側壁上の部分が残されつつ、残りの部分が除去される。これにより、膜によって狭められた開口部を得ることができる。しかしながらこの方法においては、異方性エッチングを適切なタイミングで停止させる必要がある。エッチングの停止が早すぎると、膜の除去されるべき部分が残存してしまい、この残存した部分がイオン注入を妨げ得る。またエッチングの停止が遅すぎると、側壁上に膜が十分に残存しないことで開口部が十分に狭まらないことがあり得る。よってこの方法を単純に行うのでは、不純物領域を精度よく形成することが難しい。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、不純物領域の自己整合的な形成を精度よく行うことができる、炭化珪素半導体装置の製造方法を提供することである。
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。炭化珪素基板上にマスク層が形成される。マスク層は、炭化珪素基板を覆う被覆部と、側壁を有する開口部とを含む。マスク層の開口部を介して炭化珪素基板上に第１導電型不純物が注入される。マスク層が形成された炭化珪素基板上に、第１の材料から作られた第１の膜が成膜される。第１の膜は、被覆部上に配置された第１の部分と、開口部の側壁上に配置された第２の部分と、開口部内において炭化珪素基板上に配置された第３の部分とを含む。マスク層および第１の膜が形成された炭化珪素基板上に、第１の材料と異なる第２の材料から作られた第２の膜が成膜される。第２の膜は、第１の膜の第１〜第３の部分の各々の上に配置された部分を含む。第２の膜のうち第１の膜の第３の部分の上に配置された部分を除去するための異方性エッチングが開始される。異方性エッチング中に第１の材料のエッチングが生じたことが検知される。第１の材料のエッチングが生じたことを検知する工程によって第１の材料のエッチングが生じたことが検知された後に、異方性エッチングが停止される。異方性エッチングを停止する工程の後に、第１の膜の第２の部分と第２の部分の上に配置された第２の膜とによって狭められた開口部を介して、炭化珪素基板上に第２導電型不純物が注入される。
本発明によれば、第２の膜に対する異方性エッチングのエンドポイント検出が、第１の膜に対するエッチングが生じたことを検知することによって行われる。第１の膜に対するエッチングはマスク層の開口部内においてだけでなくマスク層の被覆部上においても生じるので、第１の膜に対するエッチングが生じたことは、精度よく検知することができる。よって第２の膜に対する異方性エッチングの停止を精度よく行うことができるので、開口部の側壁上に第２の膜を精度よく残存させることができる。よって、精度よく狭められた開口部を用いて第２導電型不純物が注入されるので、開口部を用いて第１導電型不純物が注入された領域の一部の上に、第２導電型の領域を精度よく形成することができる。
上記製造方法において、マスク層は第２の材料から作られてもよい。
これによりマスク層の材料と第２の膜の材料とが同じとされるので、炭化珪素半導体装置の製造方法をより簡素化することができる。
上記製造方法において、第１の膜が成膜された後、かつ第２の膜が成膜される前に、次の工程が行われてもよい。第１の材料と異なる材料から作られた第３の膜が成膜される。第３の膜の上に第１の材料から作られた第４の膜が成膜される。
この場合、エッチングの進行にともなって、第４の膜のエッチングにともなう第１の材料のエッチングが検知され、その後に時間間隔を空けて、第１の膜のエッチングにともなう第１の材料のエッチングが検知される。つまり第１の膜のエッチングの検知に先立って、それを予期する検知が行われる。よってエッチングの停止の精度をより高めることができる。
上記製造方法において、マスク層が形成される前に、炭化珪素基板上に下地層が形成されてもよい。
これにより炭化珪素基板へのオーバーエッチングを抑制することができる。
上記製造方法において、下地層は第１の材料から作られてもよい。
これにより下地層の材料と第１の膜の材料とが同じとされるので、炭化珪素半導体装置の製造方法をより簡素化することができる。
上記製造方法において、下地層は第１の材料と異なる材料から作られてもよい。
これにより、下地層と第１の膜との間でエッチング選択比を確保することが可能となるので、異方性エッチング後の下地層の残存量の精度を高めることができる。よって下地層を介した第２導電型不純物の注入のばらつきを抑制することができる。
上記製造方法において、第１の材料は金属元素を含有しなくてもよい。
これにより、炭化珪素半導体装置を製造するための装置への金属汚染を避けることができる。
上記製造方法において、第１の材料はシリコン系材料およびカーボン系材料のいずれかから作られてもよい。
これにより、第１の膜の材料を金属元素を含まないものとすることができる。
以上の説明から明らかなように、本発明によれば、不純物領域の自己整合的な形成を精度よく行うことができる。
本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第８工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第９工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第１０工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第１１工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第１２工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第１３工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第１４工程を概略的に示す一部断面図である。 図１の炭化珪素半導体装置の製造方法の第１５工程を概略的に示す一部断面図である。 比較例の製造方法の第１工程を概略的に示す断面図である。 比較例の製造方法の第２工程を概略的に示す断面図である。 比較例におけるエンドポイント検出の様子の一例を示すグラフ図である。 本発明の実施の形態１におけるエンドポイント検出の様子の一例を示すグラフ図である。 本発明の実施の形態２における炭化珪素半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態２におけるエンドポイント検出の様子の一例を示すグラフ図である。
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１を参照して、はじめに、本実施の形態の炭化珪素半導体装置としてのＭＯＳＦＥＴ１００の構造について説明する。ＭＯＳＦＥＴ１００は、具体的には、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）である。ＭＯＳＦＥＴ１００は、エピタキシャル基板９０、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。エピタキシャル基板９０は、単結晶基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、およびｎ+領域１２４を有する。ＭＯＳＦＥＴ１００の平面形状（図１の上方向から見た形状）は、たとえば、２ｍｍ以上の長さの辺からなる長方形または正方形である。
単結晶基板８０およびバッファ層１２１はｎ型の導電型を有する。単結晶基板８０は、好ましくは炭化珪素から作られている。バッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。またバッファ層１２１の厚さは、たとえば０．５μｍである。
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化珪素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
エピタキシャル基板９０の表面Ｓ０には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。また表面Ｓ０には、各ｐ領域１２３の内部に位置するようにｎ+領域１２４が形成されている。表面Ｓ０上においてｐ領域１２３は、ｎ+領域１２４および耐圧保持層１２２の間に挟まれ、かつ酸化膜１２６を介してゲート電極１１０に覆われたチャネル領域を有する。
表面Ｓ０において複数のｐ領域１２３の間から露出する耐圧保持層１２２上には酸化膜１２６が形成されている。具体的には、酸化膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。よって酸化膜１２６のうちその上部にゲート電極１１０が形成された部分はゲート絶縁膜としての機能を有する。また、ｎ+領域１２４上にはソース電極１１１が形成されている。ソース電極１１１の一部はｐ領域１２３に接してもよい。ソース電極１１１上には上部ソース電極１２７が形成されている。
次にＭＯＳＦＥＴ１００の製造方法について、以下に説明する。
図２に示すように、表面Ｓ０を有するエピタキシャル基板９０（炭化珪素基板）が準備される。具体的には、単結晶基板８０の主面上にバッファ層１２１が形成され、バッファ層１２１上に耐圧保持層１２２が形成される。バッファ層１２１は、導電型がｎ型の炭化珪素からなり、その厚さは、たとえば０．５μｍとされる。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3とされる。
図３に示すように、本実施の形態においてはエピタキシャル基板９０の表面Ｓ０上にエッチングストップ層５０（下地層）が形成される。エッチングストップ層５０の材料は、たとえば、窒化珪素（ＳｉＮ）、チタン（Ｔｉ）、またはシリコン（Ｓｉ）である。エッチングストップ層５０の厚さは、たとえば５０ｎｍ以上３００ｎｍ以下である。
図４に示すように、エッチングストップ層５０を介してエピタキシャル基板９０上にマスク層３１が堆積される。マスク層３１の材料は、酸化珪素（ＳｉＯ2）およびポリシリコンのいずれかが好ましく、酸化珪素がより好ましい。
図５に示すように、フォトリソグラフィ法によって、マスク層３１上にフォトレジストパターン４０が形成される。
図６に示すように、フォトレジストパターン４０をマスクとした異方性エッチングＥ１により、マスク層３１がパターニングされる。異方性エッチングＥ１は、具体的にはドライエッチングであり、たとえば、反応性イオンエッチングまたはイオンミリングである。次に、残留したフォトレジストパターン４０が除去される。
図７に示すように、ここまでの工程により、エッチングストップ層５０を介してエピタキシャル基板９０上に開口部を有するマスク層３１が形成される。具体的にはマスク層３１は、エッチングストップ層５０を介してエピタキシャル基板９０を覆う被覆部ＣＶと、側壁Ｓ１を有する開口部ＯＰとを含む。ＭＯＳＦＥＴ１００（図１）の寸法仕様上、平面視において、通常、開口部ＯＰの面積は被覆部ＣＶの面積よりも小さい。具体的には、被覆部ＣＶおよび開口部ＯＰの総面積（すなわちマスク層３１の面積）に対する開口部ＯＰの面積の割合は、ＭＯＳＦＥＴ１００（図１）の寸法仕様上、５％以下が好ましく、３％以下がより好ましい。
図８に示すように、マスク層３１の開口部ＯＰを経由したイオン注入Ｊ１によってエピタキシャル基板９０上にｐ型（第１導電型）不純物が注入される。これによりエピタキシャル基板９０中に表面Ｓ０から所定の深さまでｐ領域１２３が形成される。
図９に示すように、その後、エッチングストップ層５０およびマスク層３１が形成されたエピタキシャル基板９０上にエンドポイント膜３２（第１の膜）が成膜される。エンドポイント膜３２は部分Ｐ１〜Ｐ３を有する。部分Ｐ１（第１の部分）は被覆部ＣＶ上に配置され、部分Ｐ２（第２の部分）は開口部ＯＰの側壁Ｓ１上に配置され、部分Ｐ３（第３の部分）は開口部ＯＰ内においてエッチングストップ層５０を介してエピタキシャル基板９０上に配置される。エンドポイント膜３２の材料（第１の材料）は、好ましくは金属元素を実質的に含有しないものであり、たとえばシリコン系材料またはカーボン系材料である。シリコン系材料は、たとえば窒化珪素（ＳｉＮ）である。カーボン系材料は、たとえば炭素（Ｃ）である。またエンドポイント膜３２の材料は、エッチングストップ層５０の材料と同じであってもよい。逆にエンドポイント膜３２の材料はエッチングストップ層５０の材料と異なってもよい。
図１０に示すように、マスク層３１およびエンドポイント膜３２が形成されたエピタキシャル基板９０上に、スペーサ膜３３（第２の膜）が成膜される。スペーサ膜３３は、エンドポイント膜３２の部分Ｐ１〜Ｐ３の各々の上に配置された部分を含む。スペーサ膜３３は、たとえば、ｐ−ＣＶＤ（ｐｌａｓｍａ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ｐ−ＣＶＤ法においては、たとえば、成膜温度は４００℃程度であり、成膜速度は５０〜３００ｎｍ／分である。
スペーサ膜３３は、エンドポイント膜３２の材料（第１の材料）と異なる材料（第２の材料）から作られる。好ましくは、少なくとも１つの種類の原子が、スペーサ膜３３およびエンドポイント膜３２の一方にのみ含有されるように、エンドポイント膜３２およびスペーサ膜３３の各々の材料が選択される。スペーサ膜３３の材料は、たとえば酸化珪素（ＳｉＯ2）である。好ましくはスペーサ膜３３の材料はマスク層３１の材料と同じである。
次に、スペーサ膜３３のうちエンドポイント膜３２の部分Ｐ１およびＰ３の上に配置された部分を除去するための異方性エッチングが開始される。異方性エッチングは、ドライエッチングであり、たとえば、反応性イオンエッチングまたはイオンミリングである。
また、エッチングされている材料の種類を識別するためのエンドポイント検出が開始される。エンドポイント検出は、たとえば、エッチングにともなって発せられた光の分光分析、または、エッチングによって放出された原子の質量分析によって行われる。
図１１に示すように、異方性エッチングＥ２の進行によって、エンドポイント膜３２の部分Ｐ１およびＰ３が露出する。これに伴い、エンドポイント膜３２の材料がエッチングされ始める。つまり、スペーサ膜３３の材料とは異なる材料のエッチングが開始される。よってエンドポイント膜３２の一部が露出したことは、エンドポイント検出によって検知される。本実施の形態においては、エンドポイント膜３２の露出が検知された後にさらに所定量のエッチングが行われることで、言い換えればオーバーエッチングが行われることで、部分Ｐ１およびＰ３が除去される。その後、異方性エッチングＥ２が停止される。なおこのオーバーエッチングは省略されてもよい。
図１２に示すように、上述したエッチングの結果、エッチングストップ層５０を介してエピタキシャル基板９０上に、マスク層３１と、エンドポイント膜３２と、スペーサ膜３３とを有する複合マスク３０が形成される。
図１３に示すように、エンドポイント膜３２の部分Ｐ２と、部分Ｐ２の上に配置されたスペーサ膜３３とによって狭められた開口部ＯＰを経由したイオン注入Ｊ２によって、エピタキシャル基板９０上にｎ型（第２導電型）不純物が注入される。これにより、エピタキシャル基板９０中に表面Ｓ０から所定の深さまで、ｎ+領域１２４が形成される。
さらに図１４に示すように、複合マスク３０およびエッチングストップ層５０が除去される。また活性化熱処理が行われる。この熱処理は、たとえば、アルゴン雰囲気中で１７００℃で３０分間加熱することにより行われる。
図１５に示すように、エピタキシャル基板９０上に、ゲート絶縁膜となる酸化膜１２６が形成される。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
その後、窒化熱処理工程が行われる。この熱処理は、たとえば、一酸化窒素（ＮＯ）雰囲気中で１１００℃で１２０分加熱することにより行われる。この結果、耐圧保持層１２２、ｐ領域１２３、およびｎ+領域１２４の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。なおこの一酸化窒素を用いた熱処理工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いた熱処理が行われてもよい。この熱処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
図１６に示すように、ソース電極１１１が形成される。具体的には、以下の工程が行われる。
酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
再び図１を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、酸化膜１２６上にゲート電極１１０が形成される。また、単結晶基板８０の裏面（図中、下面）上にドレイン電極１１２が形成される。以上によりＭＯＳＦＥＴ１００が得られる。
次に比較例について説明する。比較例においては、本実施の形態（図１０）と異なり、エンドポイント膜３２が設けられることなくスペーサ膜３３が形成される（図１７）。マスク層３１およびスペーサ膜は酸化珪素から作られており、かつエッチングストップ層５０はチタンから作られるものとする。その後、本実施の形態と同様の異方性エッチングが行われる。スペーサ膜３３に対するエッチングの進行によって、マスク層３１の上面と、開口部ＯＰ内のエッチングストップ層５０とが露出する（図１８）。ここで、スペーサ膜３３の材料とマスク層３１の材料とが共に酸化珪素であることから、マスク層３１の上面の露出はエンドポイント検出の対象とすることができない。よってエンドポイント検出の対象は、開口部ＯＰ内におけるエッチングストップ層５０の露出のみである。エンドポイント検出（図１９）における強度Ｉの変化、すなわちＯ（酸素）原子強度の低下、またはＴｉ（チタン）原子強度の増大は、理論的には検出され得る。しかしながらこれらの強度変化は、開口部ＯＰにおいて露出している材料の相違に起因していることから、マスク層３１に占める開口部ＯＰの面積の割合が小さくなるほど、強度変化が小さくなる。このように強度変化が小さいことから、エンドポイント検出が実際には困難である。
これに対して、本実施の形態のようにエンドポイント膜３２（図１０）が設けられていると、たとえばエンドポイント膜３２が窒化珪素から作られている場合、マスク層３１の上面上においてエンドポイント膜３２の部分Ｐ１が露出することで、窒素（Ｎ）原子強度の急激な増大が生じる（図２０）。よってエンドポイント検出が容易であるので、エッチングの停止を精度よく行うことができる。
より一般的に議論すると、本実施の形態によれば、スペーサ膜３３に対する異方性エッチングのエンドポイント検出が、エンドポイント膜３２に対するエッチング（図１１）が生じたことを検知することによって行われる。エンドポイント膜３２に対するエッチングはマスク層３１の開口部ＯＰ（図９）内においてだけでなくマスク層３１の被覆部ＣＶ（図９）上においても生じるので、エンドポイント膜３２に対するエッチングが生じたことは、精度よく検知することができる。よってスペーサ膜３３に対する異方性エッチングの停止を精度よく行うことができるので、開口部ＯＰの側壁Ｓ１上にスペーサ膜３３を精度よく残存させることができる。よって、精度よく狭められた開口部ＯＰを用いてｎ型不純物のイオン注入Ｊ２（図１３）が行われるので、開口部ＯＰを用いてｐ型不純物が注入された領域（ｐ領域１２３）の一部の上に、ｎ型の領域を精度よく形成することができる。
またエッチングストップ層５０が形成されることで（図３）、エピタキシャル基板９０へのオーバーエッチングを抑制することができる（図１１および図１２）。
好ましくはマスク層３１の材料とスペーサ膜３３の材料とは同じであり、この場合、ＭＯＳＦＥＴ１００の製造方法をより簡素化することができる。
エッチングストップ層５０の材料とエンドポイント膜３２の材料とは同じであってもよく、この場合、ＭＯＳＦＥＴ１００の製造方法をより簡素化することができる。あるいは、両者が互いに異なってもよく、この場合、エッチングストップ層５０とエンドポイント膜３２との間でエッチング選択比を確保することが可能となる。よって、異方性エッチング（図１１）後のエッチングストップ層５０（図１２）の残存量の精度を高めることができる。よってエッチングストップ層５０を介したｎ型不純物の注入のばらつきを抑制することができる。
好ましくはエンドポイント膜３２の材料は金属元素を含有せず、これにより、ＭＯＳＦＥＴ１００を製造するための装置への金属汚染を避けることができる。
（実施の形態２）
本実施の形態においても、まず図２〜図９（実施の形態１）とほぼ同様の工程が行われる。
図２１に示すように、次に、エンドポイント膜３２の材料と異なる材料から作られた中間膜３４（第３の膜）が成膜される。中間膜３４の上に、エンドポイント膜３２の材料と同じ材料から作られた中間膜３５（第４の膜）が成膜される。中間膜３５上にスペーサ膜３３が成膜される。好ましくは、中間膜３４の材料は、マスク層３１の材料およびスペーサ膜３３材料の少なくともいずれかと同じとされる。
次に、図１１〜図１８（実施の形態１）とほぼ同様の工程を経ることで、ＭＯＳＦＥＴ１００（図１）が得られる。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、エッチングの進行にともなって、中間膜３５の材料のエッチングが検知され、その後に時間間隔を空けて、エンドポイント膜３２のエッチングにともなう同一材料のエッチングが検知される。つまりエンドポイント膜３２のエッチングが検知に先立って、それを予期する、中間膜３５のエッチングの検知が行われる。よってエッチングの停止の精度をより高めることができる。たとえば、マスク層３１と中間膜３４とスペーサ膜３３との各々の材料が酸化珪素であり、またエンドポイント膜３２および中間膜３５の各々の材料が窒化珪素であり、またエッチングストップ層５０の材料がチタンである場合、図２２に示すような強度Ｉの変化が検知される。具体的には、最終的なＮ（窒素）原子強度の増大に先立って、Ｎ原子強度のピークが検出される。
なお上記各実施の形態においてはイオン注入Ｊ２（図１３）の際にエッチングストップ層５０が露出されているが、このことは必須ではなく、エッチングストップ層５０上にエンドポイント膜３２が残存していてもよい。またイオン注入Ｊ２は必ずしもエッチングストップ層５０を介して行われる必要はなく、エッチングストップ層５０の形成が省略されてもよい。
また第１導電型がｐ型であり第２導電型がｎ型であるが、第１導電型がｎ型であり第２導電型がｐ型であってもよい。ただし好ましくは半導体装置のチャネルがｎ型となるように導電型が選択される。
またＭＯＳＦＥＴについて詳しく説明したが、半導体装置はＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｅｉｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。また半導体装置はＭＩＳＦＥＴ以外のものであってもよく、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
３０ 複合マスク、３１ マスク層、３２ エンドポイント膜（第１の膜）、３３ スペーサ膜（第２の膜）、３４ 中間膜（第３の膜）、３５ 中間膜（第４の膜）、５０ エッチングストップ層（下地層）、８０ 単結晶基板、９０ エピタキシャル基板（炭化珪素基板）、ＣＶ 被覆部、ＯＰ 開口部。

Claims (8)

  1. 炭化珪素基板上にマスク層を形成する工程を備え、
    前記マスク層は、前記炭化珪素基板を覆う被覆部と、側壁を有する開口部とを含み、さらに
    前記マスク層の前記開口部を介して前記炭化珪素基板上に第１導電型不純物を注入する工程と、
    前記マスク層が形成された前記炭化珪素基板上に、第１の材料から作られた第１の膜を成膜する工程とを備え、
    前記第１の膜は、前記被覆部上に配置された第１の部分と、前記開口部の前記側壁上に配置された第２の部分と、前記開口部内において前記炭化珪素基板上に配置された第３の部分とを含み、さらに
    前記マスク層および前記第１の膜が形成された前記炭化珪素基板上に、前記第１の材料と異なる第２の材料から作られた第２の膜を成膜する工程を備え、
    前記第２の膜は、前記第１の膜の前記第１〜第３の部分の各々の上に配置された部分を含み、さらに
    前記第２の膜のうち前記第１の膜の前記第３の部分の上に配置された部分を除去するための異方性エッチングを開始する工程と、
    前記異方性エッチング中に前記第１の材料のエッチングが生じたことを検知する工程と、
    前記第１の材料のエッチングが生じたことを検知する工程によって前記第１の材料のエッチングが生じたことが検知された後に、前記異方性エッチングを停止する工程と、
    前記異方性エッチングを停止する工程の後に、前記第１の膜の前記第２の部分と前記第２の部分の上に配置された前記第２の膜とによって狭められた前記開口部を介して、前記炭化珪素基板上に第２導電型不純物を注入する工程とを備える、炭化珪素半導体装置の製造方法。
  2. 前記マスク層は前記第２の材料から作られている、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第１の膜を成膜する工程の後、かつ前記第２の膜を成膜する工程の前に、前記第１の材料と異なる材料から作られた第３の膜を成膜する工程と、前記第３の膜の上に前記第１の材料から作られた第４の膜を成膜する工程とをさらに備える、請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 前記マスク層を形成する工程の前に、前記炭化珪素基板上に下地層を形成する工程をさらに備える、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記下地層は前記第１の材料から作られている、請求項４に記載の炭化珪素半導体装置の製造方法。
  6. 前記下地層は前記第１の材料と異なる材料から作られている、請求項４に記載の炭化珪素半導体装置の製造方法。
  7. 前記第１の材料は金属元素を含有しない、請求項１〜６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  8. 前記第１の材料はシリコン系材料およびカーボン系材料のいずれかから作られている、請求項７に記載の炭化珪素半導体装置の製造方法。
JP2011126886A 2011-06-07 2011-06-07 炭化珪素半導体装置の製造方法 Pending JP2012253291A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2011126886A JP2012253291A (ja) 2011-06-07 2011-06-07 炭化珪素半導体装置の製造方法
PCT/JP2012/052073 WO2012169218A1 (ja) 2011-06-07 2012-01-31 炭化珪素半導体装置の製造方法
EP12772184.3A EP2720255A1 (en) 2011-06-07 2012-01-31 Method for manufacturing silicon carbide semiconductor device
CN2012800011861A CN102959694A (zh) 2011-06-07 2012-01-31 制造碳化硅半导体器件的方法
KR1020127026956A KR20140024790A (ko) 2011-06-07 2012-01-31 탄화규소 반도체 장치의 제조 방법
CA2793467A CA2793467A1 (en) 2011-06-07 2012-01-31 Method of manufacturing silicon carbide semiconductor device
TW101113066A TW201251024A (en) 2011-06-07 2012-04-12 Method for manufacturing silicon carbide semiconductor device
US13/489,152 US8796123B2 (en) 2011-06-07 2012-06-05 Method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011126886A JP2012253291A (ja) 2011-06-07 2011-06-07 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012253291A true JP2012253291A (ja) 2012-12-20

Family

ID=47293540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011126886A Pending JP2012253291A (ja) 2011-06-07 2011-06-07 炭化珪素半導体装置の製造方法

Country Status (7)

Country Link
US (1) US8796123B2 (ja)
EP (1) EP2720255A1 (ja)
JP (1) JP2012253291A (ja)
KR (1) KR20140024790A (ja)
CN (1) CN102959694A (ja)
TW (1) TW201251024A (ja)
WO (1) WO2012169218A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136477A1 (ja) * 2013-03-08 2014-09-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937869B2 (en) 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022137A (ja) * 1998-07-07 2000-01-21 Fuji Electric Co Ltd 炭化けい素ｍｏｓ半導体素子の製造方法および炭化けい素ｍｏｓ半導体素子
US20110068344A1 (en) * 2008-12-17 2011-03-24 Loechelt Gary H Electronic device including a trench and a conductive structure therein

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809662B2 (ja) * 1989-01-24 1998-10-15 沖電気工業株式会社 二重拡散型ｍｏｓｆｅｔ装置の製造方法
JP3113425B2 (ja) * 1992-11-27 2000-11-27 三洋電機株式会社 絶縁ゲート半導体装置およびその製造方法
JP3371708B2 (ja) * 1996-08-22 2003-01-27 ソニー株式会社 縦型電界効果トランジスタの製造方法
US7045845B2 (en) 2002-08-16 2006-05-16 Semiconductor Components Industries, L.L.C. Self-aligned vertical gate semiconductor device
JP3997886B2 (ja) * 2002-10-22 2007-10-24 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP2004349329A (ja) * 2003-05-20 2004-12-09 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置の製造方法
WO2010029776A1 (ja) * 2008-09-12 2010-03-18 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022137A (ja) * 1998-07-07 2000-01-21 Fuji Electric Co Ltd 炭化けい素ｍｏｓ半導体素子の製造方法および炭化けい素ｍｏｓ半導体素子
US20110068344A1 (en) * 2008-12-17 2011-03-24 Loechelt Gary H Electronic device including a trench and a conductive structure therein

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136477A1 (ja) * 2013-03-08 2014-09-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9613809B2 (en) 2013-03-08 2017-04-04 Sumitomo Electric Industries, Ltd. Method of manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
EP2720255A1 (en) 2014-04-16
KR20140024790A (ko) 2014-03-03
TW201251024A (en) 2012-12-16
US20120315746A1 (en) 2012-12-13
WO2012169218A1 (ja) 2012-12-13
CN102959694A (zh) 2013-03-06
US8796123B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
JP5845714B2 (ja) 炭化珪素半導体装置の製造方法
JP4309967B2 (ja) 半導体装置およびその製造方法
US8987105B2 (en) SiC semiconductor device and method of manufacturing the same
US8642436B2 (en) Method of manufacturing silicon carbide semiconductor device
JP5577478B1 (ja) 半導体装置
WO2012098759A1 (ja) 炭化珪素半導体装置の製造方法
JP2009224365A (ja) 半導体装置およびその製造方法
JP2007157751A (ja) 炭化珪素半導体装置及びその製造方法
WO2012169218A1 (ja) 炭化珪素半導体装置の製造方法
JP2006303272A (ja) 半導体装置、及びその製造方法
JP2008311260A (ja) 半導体装置の製造方法
JP2018082079A (ja) 炭化珪素半導体装置の製造方法
JP4792645B2 (ja) 炭化珪素半導体装置の製造方法
TWI539497B (zh) Manufacturing method of semiconductor device
JP5352999B2 (ja) 半導体装置の製造方法
JP2015070192A (ja) 半導体装置の製造方法、半導体装置
CA2793467A1 (en) Method of manufacturing silicon carbide semiconductor device
JP2009283534A (ja) 半導体装置の製造方法
JP6623772B2 (ja) 炭化珪素半導体装置の製造方法
JP2005203391A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141216