WO2012098759A1 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2012098759A1
WO2012098759A1 PCT/JP2011/076265 JP2011076265W WO2012098759A1 WO 2012098759 A1 WO2012098759 A1 WO 2012098759A1 JP 2011076265 W JP2011076265 W JP 2011076265W WO 2012098759 A1 WO2012098759 A1 WO 2012098759A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide film
silicon carbide
silicon oxide
etching
semiconductor device
Prior art date
Application number
PCT/JP2011/076265
Other languages
English (en)
French (fr)
Inventor
大井　直樹
弘 塩見
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to CA2792551A priority Critical patent/CA2792551A1/en
Priority to KR1020127017416A priority patent/KR20130139738A/ko
Priority to JP2012527538A priority patent/JPWO2012098759A1/ja
Priority to EP11856540.7A priority patent/EP2667414A4/en
Priority to CN2011800136222A priority patent/CN102792446A/zh
Publication of WO2012098759A1 publication Critical patent/WO2012098759A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a method for manufacturing a silicon carbide semiconductor device.
  • a process of selectively forming an impurity region on a semiconductor substrate is necessary. For example, when an n-channel MOSFET (Metal Oxide Semiconductor Feld Effect Transistor) is manufactured, a p-type region is partially formed on an n-type semiconductor substrate to obtain an npn structure, and this p-type region is partially formed. The step of forming an n + -type region is often performed. That is, double impurity regions having different spreads are formed.
  • MOSFET Metal Oxide Semiconductor Feld Effect Transistor
  • the spread of the impurity region can be adjusted by the diffusion of impurities, and thus a double diffusion method using this is widely used.
  • Patent Document 1 discloses the following method. That is, first, an ion implantation mask made of tungsten is formed on a silicon carbide substrate. Then, after ion implantation of n-type impurities into the silicon carbide substrate, a part of the ion implantation mask is etched to expand the exposed region of the silicon carbide substrate, and then ion implantation of p-type impurities is performed. According to this method, it is possible to reduce the variation in the positional relationship between the double impurity regions having different spreads by self-alignment, and thus reduce the variation in the characteristics of the semiconductor device.
  • Patent Document 1 it is difficult to uniformly control the etching width when the part of the ion implantation mask made of tungsten is etched to enlarge the exposed region of the silicon carbide substrate. There is a problem that the accuracy of spreading of the impurity region is lowered.
  • an object of the present invention is to provide a method for manufacturing a silicon carbide semiconductor device capable of increasing the accuracy of the expansion of an impurity region.
  • a part of a silicon oxide film is formed by a step of preparing a silicon carbide substrate, a step of forming a silicon oxide film on the silicon carbide substrate, and a first etching using a first gas containing CHF 3. Removing the first mask pattern of the silicon oxide film, and implanting the first ions into the silicon carbide substrate having the silicon oxide film having the first mask pattern, thereby increasing the first conductivity type.
  • a first impurity region comprising: a first impurity region, at least one fluorine compound gas selected from the group consisting of CF 4 , C 2 F 6 , C 3 F 8, and SF 6, and an oxygen gas.
  • the proportion of oxygen gas in the second gas is preferably 30% by volume or more.
  • the etching selectivity in the second etching is 0.5 or more and 2 or less.
  • the step of forming the silicon oxide film includes a step of forming an etching stop layer on the silicon carbide substrate, and a step of forming a silicon oxide film on the etching stop layer. It is preferable to contain.
  • the etching stop layer contains at least one metal selected from the group consisting of nickel, aluminum, and titanium.
  • the etching stop layer includes, from the silicon carbide substrate side, a first layer made of titanium, a second layer made of nickel or aluminum, and a third layer made of titanium. It is preferable to consist of the laminated body laminated
  • the present invention it is possible to provide a method for manufacturing a silicon carbide semiconductor device that can improve the accuracy of the extension of the impurity region.
  • FIG. 2 is a schematic cross sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 8 is a schematic cross sectional view illustrating another part of the manufacturing step of the example of the method for manufacturing the silicon carbide semiconductor device shown in FIG. 1.
  • FIG. 1 shows a schematic cross-sectional view of an example of a silicon carbide semiconductor device manufactured by the method for manufacturing a silicon carbide semiconductor device of the present embodiment.
  • the silicon carbide semiconductor device of the present embodiment is a MOSFET 100, specifically, a vertical DiMOSFET (Double Implanted MOSFET).
  • MOSFET 100 specifically, a vertical DiMOSFET (Double Implanted MOSFET).
  • MOSFET 100 includes epitaxial substrate 90, p region 123 (depth D 1) and n + region 124 (depth D 2) formed on the surface of epitaxial substrate 90, and source electrode 111 formed on the surface of epitaxial substrate 90. And an oxide film 126, an upper source electrode 127 formed on the source electrode 111, a gate electrode 110 formed on the oxide film 126, and a drain electrode 112 formed on the back surface of the epitaxial substrate 90. ing.
  • Epitaxial substrate 90 includes single crystal substrate 80, buffer layer 121 stacked on single crystal substrate 80, breakdown voltage holding layer 122 provided on buffer layer 121, and p provided on the surface of breakdown voltage holding layer 122.
  • the region 123 and the n + region 124 provided in the p region 123 are provided.
  • the planar shape of MOSFET 100 (the shape viewed from above in FIG. 1) can be, for example, a rectangle or a square having sides with a length of 2 mm or more.
  • Single crystal substrate 80 and buffer layer 121 are each preferably silicon carbide having n-type conductivity.
  • the concentration of the n-type impurity in the buffer layer 121 can be set to 5 ⁇ 10 17 cm ⁇ 3 , for example. Further, the thickness of the buffer layer 121 can be set to, for example, about 0.5 ⁇ m.
  • the breakdown voltage holding layer 122 is preferably n-type silicon carbide.
  • the concentration of the n-type impurity in the breakdown voltage holding layer 122 can be set to 5 ⁇ 10 15 cm ⁇ 3 , for example.
  • the thickness of the buffer layer 121 can be set to, for example, about 10 ⁇ m.
  • p region 123 On the surface S0 of the epitaxial substrate 90, a plurality of p regions 123 having a p-type conductivity are formed at intervals. An n + region 124 is formed on the surface S0 so as to be located inside each p region 123. On surface S 0, p region 123 has a channel region sandwiched between breakdown voltage holding layer 122 and n + region 124 and covered with gate electrode 110 with oxide film 126 interposed therebetween. The channel region has a channel length CL.
  • an oxide film 126 is formed on the breakdown voltage holding layer 122 exposed from between the plurality of p regions 123.
  • the oxide film 126 is exposed from the n + region 124 in one p region 123 of the two adjacent p regions 123 to the breakdown voltage holding layer 122 exposed between the p region 123 and the adjacent p regions 123. It is formed to extend up to the top, the other p region 123, and the n + region 124 in the other p region 123.
  • the gate electrode 110 is formed on the oxide film 126, a portion of the oxide film 126 where the gate electrode 110 is formed on the oxide film 126 functions as a gate insulating film.
  • the source electrode 111 is formed on the n + region 124, a part of the source electrode 111 may be in contact with the p region 123.
  • An upper source electrode 127 is formed on the source electrode 111.
  • an epitaxial substrate 90 (silicon carbide substrate) having a surface S0 is prepared.
  • epitaxial substrate 90 can be formed, for example, by epitaxially growing buffer layer 121 and breakdown voltage holding layer 122 in this order on the surface of single crystal substrate 80 by a CVD (Chemical Vapor Deposition) method or the like.
  • an etching stop layer 50 is formed on the surface S 0 of the epitaxial substrate 90.
  • the etching stop layer 50 is formed from a stacked body in which a first layer 51, a second layer 52, and a third layer 53 are stacked in this order from the epitaxial substrate 90 side.
  • the first layer 51 is preferably made of a titanium layer
  • the second layer 52 is preferably made of a nickel layer or an aluminum layer
  • the third layer 53 is preferably made of a titanium layer.
  • the bonding with the epitaxial substrate 90 can be strengthened by the first layer 51 made of the titanium layer.
  • the second layer 52 made of a nickel layer or an aluminum layer tends to effectively stop etching described later.
  • the third layer 53 made of a titanium layer tends to be able to strengthen the bonding with a silicon oxide film described later.
  • the thicknesses of the first layer 51, the second layer 52, and the third layer 53 can be set to, for example, about 20 nm.
  • the structure of the etching stop layer 50 is not particularly limited as long as etching described later can be stopped by the etching stop layer 50, but includes at least one metal selected from the group consisting of nickel, aluminum, and titanium.
  • the first layer 51 made of a titanium layer, the second layer 52 made of a nickel layer or an aluminum layer, and the third layer 53 made of a titanium layer are laminated in this order from the epitaxial substrate 90 side. It is particularly preferable.
  • a silicon oxide film 31 is formed on the surface of the etching stop layer 50.
  • the silicon oxide film 31 can be deposited on the surface of the etching stop layer 50 by, for example, the CVD method.
  • the thickness of the silicon oxide film 31 is preferably 0.5 ⁇ m or more and 3 ⁇ m or less, and more preferably 1 ⁇ m or more and 2.5 ⁇ m or less.
  • the thickness of the silicon oxide film 31 is not less than 0.5 ⁇ m and not more than 3 ⁇ m, particularly in the case of not less than 1 ⁇ m and not more than 2.5 ⁇ m, sufficient ion implantation stopping ability can be obtained in the subsequent ion implantation.
  • the warp due to the film stress of the silicon oxide film 31 is suppressed by being sufficiently thick and the film is not too thick, and further, the processing tends to be facilitated by keeping the aspect ratio small in the etching process.
  • a photoresist pattern 40 is formed on the surface of the silicon oxide film 31.
  • the photoresist pattern 40 is formed so as to have an opening at a position corresponding to the opening of the first mask pattern of the silicon oxide film 31 described later.
  • the photoresist pattern 40 is formed by applying a photoresist to the entire surface of the silicon oxide film 31 and then curing a portion other than the portion corresponding to the opening and removing an uncured portion corresponding to the opening. Can be formed.
  • a part of the silicon oxide film 31 is removed by the first etching E1 using the photoresist pattern 40 as a mask. Thereby, the portion of the silicon oxide film 31 exposed from the opening of the photoresist pattern 40 is removed.
  • the first etching E1 anisotropic dry etching using a first gas containing CHF3 is performed.
  • the portion of the silicon oxide film 31 exposed from the opening of the photoresist pattern 40 is etched in the thickness direction (vertical direction), and the surface of the etching stop layer 50 is exposed.
  • the photoresist pattern 40 remaining on the silicon oxide film 31 is removed.
  • the silicon oxide film 31 has a first mask pattern including the side wall S1 and the opening P1 surrounded by the side wall S1.
  • an n + region 124 having n type conductivity type is formed on the epitaxial substrate 90 having the silicon oxide film 31 having the first mask pattern by ion implantation J1 of ions of n type impurities. Form.
  • the ion implantation J1 can be performed, for example, by ion-implanting ions of n-type impurities into the epitaxial substrate 90 from the opening P1 of the first mask pattern of the silicon oxide film 31 through the etching stop layer 50.
  • an n + region 124 having a depth D2 from the surface S0 of the epitaxial substrate 90 can be formed in the portion of the epitaxial substrate 90 located below the opening P1 of the first mask pattern of the silicon oxide film 31.
  • the n-type impurity for example, phosphorus or the like can be used.
  • the silicon oxide film 31 has a second mask pattern including a side wall S2 and an opening P2 surrounded by the side wall S2.
  • the second etching E2 includes at least one fluorine compound gas selected from the group consisting of CF 4 , C 2 F 6 , C 3 F 8 and SF 6 , and oxygen gas. Isotropic dry etching using this gas is performed. Thereby, a part of the silicon oxide film 31 is etched in the width direction (lateral direction) as well as in the thickness direction (vertical direction), and the exposed region on the surface of the etching stop layer 50 is enlarged.
  • the second gas may contain a gas such as argon gas other than the fluorine compound gas and the oxygen gas.
  • the ratio of the oxygen gas in the second gas is preferably 30% by volume or more, more preferably 50% by volume or more, and further preferably 70% by volume or more. preferable.
  • the etching selectivity in the second etching E2 is preferably 0.5 or more and 2 or less, and more preferably 1 or more and 2 or less.
  • the etching selectivity in the second etching E2 is 0.5 or more and 2 or less, particularly when it is 1 or more and 2 or less, the opening of the silicon oxide film 31 is suppressed while suppressing a decrease in the thickness of the silicon oxide film 31. The tendency to widen the width of the part is further increased.
  • p region 123 having p type conductivity is formed by ion implantation J2 of ions of p type impurities in epitaxial substrate 90 provided with silicon oxide film 31 having the second mask pattern. To do.
  • the ion implantation J2 can be performed, for example, by implanting ions of p-type impurities into the epitaxial substrate 90 from the opening P2 of the second mask pattern of the silicon oxide film 31 through the etching stop layer 50.
  • the p region 123 having a depth D1 from the surface S0 of the epitaxial substrate 90 can be formed in the portion of the epitaxial substrate 90 positioned below the opening P2 of the second mask pattern of the silicon oxide film 31.
  • aluminum or the like can be used as the p-type impurity.
  • the etching stop layer 50 and the silicon oxide film 31 on the surface S0 of the epitaxial substrate 90 are removed.
  • p region 123 and n + region 124 are exposed at surface S 0 of epitaxial substrate 90.
  • the etching stop layer 50 and the silicon oxide film 31 can be removed by etching using, for example, hydrofluoric acid.
  • activation annealing is performed on the p region 123 and the n + region 124 on the surface S0 of the epitaxial substrate 90.
  • the activation annealing treatment can be performed, for example, by heating the epitaxial substrate 90 at 1700 ° C. for 30 minutes in an argon atmosphere.
  • oxide film 126 is formed on the surface S0 of the epitaxial substrate 90 as shown in FIG.
  • oxide film 126 is formed so as to cover breakdown voltage holding layer 122, p region 123 and n + region 124 exposed on surface S0 of epitaxial substrate 90, for example, by dry oxidation (thermal oxidation). Can do. Dry oxidation can be performed, for example, by heating the epitaxial substrate 90 at 1200 ° C. for 30 minutes.
  • the source electrode 111 is formed on the surface S 0 of the epitaxial substrate 90, and the drain electrode 112 is formed on the back surface of the epitaxial substrate 90.
  • the source electrode 111 can be formed, for example, as follows. That is, first, a photoresist pattern having an opening at a location corresponding to a portion where the source electrode 111 is formed is formed on the surface of the oxide film 126. Then, using this photoresist pattern as a mask, part of the oxide film 126 is removed to form an opening. Thereafter, a conductive film is formed so as to cover the photoresist pattern in contact with the n + region 124 exposed from the opening of the oxide film 126, and the photoresist pattern is removed by lift-off. As a result, the conductive film remaining on the surface S0 of the epitaxial substrate 90 becomes the source electrode 111 in contact with the n + region 124. As the conductive film, for example, a metal film such as nickel (Ni) can be used.
  • Ni nickel
  • the heat treatment for alloying can be performed, for example, by heating the epitaxial substrate 90 after the formation of the source electrode 111 at 950 ° C. for 2 minutes in an argon atmosphere.
  • drain electrode 112 can be formed by sputtering nickel, for example.
  • MOSFET 100 shown in FIG. 1 can be manufactured.
  • the upper source electrode 127 can be formed, for example, by sputtering nickel.
  • the gate electrode 110 can be formed, for example, by depositing polycrystalline silicon using a CVD method.
  • the silicon oxide film is used as the ion implantation mask, so that the spread is different due to self-alignment even without using tungsten having a large internal stress. Double impurity regions can be formed with increased accuracy of the impurity regions.
  • the silicon carbide semiconductor device of the present embodiment by using a silicon oxide film for the ion implantation mask, metal contamination of the silicon carbide substrate as in the case where tungsten is used for the ion implantation mask, etc. The occurrence of problems can also be reduced.
  • the p-type and n-type conductivity types may be interchanged.
  • epitaxial substrate 90 is used as the silicon carbide substrate has been described, but a silicon carbide single crystal substrate or the like may be used instead of epitaxial substrate 90.
  • a breakdown voltage holding layer made of an n-type silicon carbide film (n-type impurity concentration: 5 ⁇ 10 15 cm ⁇ 3 ) in this order, respectively, are epitaxially grown by a CVD method, whereby a single crystal substrate, a buffer layer, and a breakdown voltage are formed.
  • An epitaxial substrate made of a laminate with the holding layer was produced.
  • the layers were formed in this order by the sputtering method to form an etching stop layer composed of a laminate of the first layer, the second layer, and the third layer.
  • a silicon oxide film made of a SiO 2 film having a thickness of 2.5 ⁇ m was formed on the surface of the third layer of the etching stop layer by the CVD method.
  • a part of the silicon oxide film is formed by anisotropic dry etching using CHF 3 gas as a first gas using the photoresist pattern as a mask. Removed in the vertical direction. Thereafter, the photoresist pattern was removed to form a first mask pattern on the silicon oxide film.
  • phosphorus ions are ion-implanted through the etching stop layer into the epitaxial substrate having the silicon oxide film having the first mask pattern, thereby forming an n + region in the surface region of the epitaxial substrate below the opening of the silicon oxide film. Formed.
  • the silicon oxide film on the surface of each epitaxial substrate 5 is subjected to isotropic dry etching for a predetermined time using a second gas having a second gas composition (volume ratio) shown in Table 1 for a predetermined time. A part of was removed in the thickness direction (vertical direction) and the width direction (lateral direction).
  • a sample No. using a mixed gas of SF 6 and O 2 as the second gas was used.
  • the etching selectivity of the silicon oxide film of No. 4 is that of sample No. 4 using only SF 6 as the second gas. 5 was confirmed to be larger than the etching selectivity of the silicon oxide film. This is the sample No. Compared with the lateral etching of the silicon oxide film of No. 5, 1-No. 4 shows that the lateral etching of the silicon oxide film 4 proceeds easily.
  • the silicon oxide film on the surface of each of the 10 epitaxial substrates is subjected to isotropic dry etching for a predetermined time using a second gas having a second gas composition (volume ratio) shown in Table 2 for a predetermined time. A part of was removed in the thickness direction (vertical direction) and the width direction (lateral direction).
  • the etching selectivity of the silicon oxide film of No. 10 is that of sample No. using only CF 4 as the second gas. It was confirmed that the etching selectivity of the silicon oxide film was larger than 10. This is no.
  • 6-No. 9 shows that the lateral etching of the silicon oxide film 9 is likely to proceed.
  • Sample No. 11 and no. The silicon oxide film on the surface of each of the 12 epitaxial substrates is subjected to isotropic dry etching for a predetermined time by using a second gas having a second gas composition (volume ratio) shown in Table 3 for a predetermined time. A part of was removed in the thickness direction (vertical direction) and the width direction (lateral direction).
  • the etching selectivity of the silicon oxide film of No. 12 is also the above-mentioned sample No. 5 or No. It was confirmed that it becomes larger than 10.
  • the present invention can be used in a method for manufacturing a silicon carbide semiconductor device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

　ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8およびＳＦ6からなる群から選択された少なくとも１種のフッ素化合物ガスと、酸素ガスと、を含むガスを用いたエッチングにより酸化珪素膜（３１）の一部を除去して酸化珪素膜（３１）のマスクパターンを形成する工程を含む炭化珪素半導体装置（１００）の製造方法である。

Description

炭化珪素半導体装置の製造方法
　本発明は、炭化珪素半導体装置の製造方法に関する。
　半導体装置の製造においては、半導体基板に選択的に不純物領域を形成する工程が必要である。たとえばｎチャネル型ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｅｉｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）が製造される場合、ｎｐｎ構造を得るために、ｎ型半導体基板上に部分的にｐ型領域を形成し、さらにこのｐ型領域に部分的にｎ+型領域を形成する工程がしばしば行われる。すなわち、互いに広がりの異なる二重の不純物領域が形成される。
　半導体基板としてシリコン基板が用いられる場合、不純物の拡散によって不純物領域の広がりを調整することができるので、これを利用した二重拡散法が広く用いられている。
　一方、半導体基板として炭化珪素基板が用いられる場合、不純物の拡散係数が小さいことから、不純物の拡散によって不純物領域の広がりを調整することは困難である。つまり、イオン注入が行なわれた領域が、活性化アニールを経て、ほぼそのまま不純物領域となる。そのため、二重拡散法を用いることができない。
　そこで、たとえば特開２００８－１４７５７６号公報（特許文献１）においては、以下のような方法が開示されている。ずなわち、まず、炭化珪素基板上にタングステンからなるイオン注入マスクを形成する。そして、炭化珪素基板にｎ型不純物のイオン注入を行なった後に、イオン注入マスクの一部をエッチングして炭化珪素基板の露出領域を拡大し、その後、ｐ型不純物のイオン注入を行なっている。この方法によれば、セルフアラインによって、互いに広がりの異なる二重の不純物領域の位置関係のばらつきを低減することができるため、半導体装置の特性のばらつきを低減することができるとされている。
特開２００８－１４７５７６号公報
　しかしながら、特許文献１に開示された方法においては、イオン注入マスクに内部応力の大きいタングステンを用いていることから、タングステンからなるイオン注入マスクと炭化珪素基板との内部応力差に起因して、炭化珪素基板に反りが生じることがあった。特に、近年の炭化珪素基板の大面積化に伴い、炭化珪素基板に反りが生じる傾向が大きくなると考えられる。
　そのため、特許文献１に開示された方法においては、タングステンからなるイオン注入マスクの一部をエッチングして炭化珪素基板の露出領域を拡大する際にエッチング幅を均一に制御するのが困難であるため、不純物領域の広がりの精度が低くなるという問題があった。
　上記の事情に鑑みて、本発明の目的は、不純物領域の広がりの精度を高めることができる炭化珪素半導体装置の製造方法を提供することにある。
　本発明は、炭化珪素基板を準備する工程と、炭化珪素基板上に酸化珪素膜を形成する工程と、ＣＨＦ3を含む第１のガスを用いた第１のエッチングにより酸化珪素膜の一部を除去して酸化珪素膜の第１のマスクパターンを形成する工程と、第１のマスクパターンを有する酸化珪素膜を備えた炭化珪素基板に第１のイオンをイオン注入することによって第１導電型を有する第１の不純物領域を形成する工程と、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8およびＳＦ6からなる群から選択された少なくとも１種のフッ素化合物ガスと、酸素ガスと、を含む第２のガスを用いた第２のエッチングにより酸化珪素膜の一部を除去して酸化珪素膜の第２のマスクパターンを形成する工程と、第２のマスクパターンを有する酸化珪素膜を備えた炭化珪素基板に第２のイオンをイオン注入することによって第１導電型とは異なる第２導電型を有する第２の不純物領域を形成する工程と、を含む、炭化珪素半導体装置の製造方法である。
　ここで、本発明の炭化珪素半導体装置の製造方法においては、第２のガスに占める酸素ガスの割合が３０体積％以上であることが好ましい。
　また、本発明の炭化珪素半導体装置の製造方法においては、第２のエッチングにおけるエッチング選択比が０．５以上２以下であることが好ましい。
　また、本発明の炭化珪素半導体装置の製造方法において、酸化珪素膜を形成する工程は、炭化珪素基板上にエッチングストップ層を形成する工程と、エッチングストップ層上に酸化珪素膜を形成する工程と、を含むことが好ましい。
　また、本発明の炭化珪素半導体装置の製造方法において、エッチングストップ層は、ニッケル、アルミニウムおよびチタンからなる群から選択された少なくとも１種の金属を含むことが好ましい。
　また、本発明の炭化珪素半導体装置の製造方法において、エッチングストップ層は、炭化珪素基板側から、チタンからなる第１層、ニッケルまたはアルミニウムからなる第２層、およびチタンからなる第３層がこの順に積層された積層体からなることが好ましい。
　本発明によれば、不純物領域の広がりの精度を高めることができる炭化珪素半導体装置の製造方法を提供することができる。
本実施の形態の炭化珪素半導体装置の製造方法により製造される炭化珪素半導体装置の一例の模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 図１に示す炭化珪素半導体装置の製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。
　以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　図１に、本実施の形態の炭化珪素半導体装置の製造方法により製造される炭化珪素半導体装置の一例の模式的な断面図を示す。
　図１に示すように、本実施の形態の炭化珪素半導体装置は、ＭＯＳＦＥＴ１００であり、具体的には、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ　Ｉｍｐｌａｎｔｅｄ　ＭＯＳＦＥＴ）である。
　ＭＯＳＦＥＴ１００は、エピタキシャル基板９０と、エピタキシャル基板９０の表面に形成されたｐ領域１２３（深さＤ１）およびｎ+領域１２４（深さＤ２）と、エピタキシャル基板９０の表面上に形成されたソース電極１１１および酸化膜１２６と、ソース電極１１１上に形成された上部ソース電極１２７と、酸化膜１２６上に形成されたゲート電極１１０と、エピタキシャル基板９０の裏面に形成されたドレイン電極１１２と、を有している。
　エピタキシャル基板９０は、単結晶基板８０と、単結晶基板８０上に積層されたバッファ層１２１と、バッファ層１２１上に設けられた耐圧保持層１２２と、耐圧保持層１２２の表面に設けられたｐ領域１２３と、ｐ領域１２３内に設けられたｎ+領域１２４と、を有している。ＭＯＳＦＥＴ１００の平面形状（図１の上方向から見た形状）は、たとえば、２ｍｍ以上の長さの辺からなる長方形または正方形とすることができる。
　単結晶基板８０およびバッファ層１２１は、それぞれ、ｎ型の導電型を有する炭化珪素であることが好ましい。バッファ層１２１におけるｎ型不純物の濃度はたとえば５×１０17ｃｍ-3とすることができる。また、バッファ層１２１の厚さは、たとえば０．５μｍ程度とすることができる。
　耐圧保持層１２２は、導電型がｎ型の炭化珪素であることが好ましい。耐圧保持層１２２におけるｎ型不純物の濃度は、たとえば５×１０15ｃｍ-3とすることができる。また、バッファ層１２１の厚さは、たとえば１０μｍ程度とすることができる。
　エピタキシャル基板９０の表面Ｓ０には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。また、表面Ｓ０には、各ｐ領域１２３の内部に位置するようにｎ+領域１２４が形成されている。表面Ｓ０上において、ｐ領域１２３は、耐圧保持層１２２とｎ+領域１２４との間に挟まれて、酸化膜１２６を介してゲート電極１１０に覆われたチャネル領域を有する。チャネル領域はチャネル長ＣＬを有する。
　表面Ｓ０において、複数のｐ領域１２３の間から露出する耐圧保持層１２２上に酸化膜１２６が形成されている。ここで、酸化膜１２６は、２つの隣り合うｐ領域１２３の一方のｐ領域１２３内のｎ+領域１２４上から、当該ｐ領域１２３上、隣り合うｐ領域１２３の間において露出する耐圧保持層１２２上、他方のｐ領域１２３上、および当該他方のｐ領域１２３内のｎ+領域１２４上にまで延在するように形成されている。
　酸化膜１２６上にはゲート電極１１０が形成されているが、酸化膜１２６のうち、酸化膜１２６の上部にゲート電極１１０が形成されている部分はゲート絶縁膜としての機能を有する。
　ｎ+領域１２４上にはソース電極１１１が形成されているが、ソース電極１１１の一部はｐ領域１２３に接していてもよい。ソース電極１１１上には上部ソース電極１２７が形成されている。
　以下、図２～図１４の模式的断面図を参照して、図１に示すＭＯＳＦＥＴ１００の製造方法の一例について説明する。
　まず、図２に示すように、表面Ｓ０を有するエピタキシャル基板９０（炭化珪素基板）を準備する。ここで、エピタキシャル基板９０は、たとえば、単結晶基板８０の表面上に、バッファ層１２１および耐圧保持層１２２をこの順序でＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等によってエピタキシャル成長させることにより形成することができる。
　次に、図３に示すように、エピタキシャル基板９０の表面Ｓ０上にエッチングストップ層５０を形成する。エッチングストップ層５０は、エピタキシャル基板９０側から、第１層５１、第２層５２および第３層５３がこの順に積層された積層体から形成されている。
　ここで、第１層５１はチタン層からなることが好ましく、第２層５２はニッケル層またはアルミニウム層からなることが好ましく、第３層５３はチタン層からなることが好ましい。この場合には、チタン層からなる第１層５１によってエピタキシャル基板９０との接合を強固なものとすることができる傾向にある。また、ニッケル層またはアルミニウム層からなる第２層５２によって後述するエッチングを有効に止めることができる傾向にある。さらに、チタン層からなる第３層５３によって後述する酸化珪素膜との接合を強固なものとすることができる傾向にある。
　なお、第１層５１、第２層５２および第３層５３の厚さは、それぞれ、たとえば２０ｎｍ程度とすることができる。
　エッチングストップ層５０の構成は、後述するエッチングをエッチングストップ層５０で止めることができるものであれば特に限定されないが、ニッケル、アルミニウムおよびチタンからなる群から選択された少なくとも１種の金属を含むことが好ましく、エピタキシャル基板９０側から、チタン層からなる第１層５１、ニッケル層またはアルミニウム層からなる第２層５２、およびチタン層からなる第３層５３がこの順に積層された積層体から構成されていることが特に好ましい。
　次に、図４に示すように、エッチングストップ層５０の表面上に酸化珪素膜３１を形成する。ここで、酸化珪素膜３１は、たとえばＣＶＤ法によってエッチングストップ層５０の表面上に堆積することができる。
　酸化珪素膜３１の厚さは、０．５μｍ以上３μｍ以下であることが好ましく、１μｍ以上２．５μｍ以下であることがより好ましい。酸化珪素膜３１の厚さが０．５μｍ以上３μｍ以下である場合、特に１μｍ以上２．５μｍ以下である場合には、後の工程であるイオン注入において十分なイオン注入阻止能が得られるのに十分な厚さであるとともに、膜が厚すぎないことによって酸化珪素膜３１の膜応力起因の反りが抑えられ、さらにはエッチング工程におけるアスペクト比を小さく保つことで加工が容易となる傾向にある。
　次に、図５に示すように、酸化珪素膜３１の表面上にフォトレジストパターン４０を形成する。ここで、フォトレジストパターン４０は、後述する酸化珪素膜３１の第１のマスクパターンの開口部に対応する位置に開口部を有するように形成される。フォトレジストパターン４０は、たとえば、酸化珪素膜３１の表面の全面にフォトレジストを塗布した後に開口部に対応する部分以外の部分を硬化し、開口部に対応する未硬化部分を除去すること等によって形成することができる。
　次に、図６に示すように、フォトレジストパターン４０をマスクとした第１のエッチングＥ１により、酸化珪素膜３１の一部を除去する。これにより、フォトレジストパターン４０の開口部から露出している酸化珪素膜３１の部分が除去される。
　ここで、第１のエッチングＥ１としては、ＣＨＦ3を含む第１のガスを用いた異方性ドライエッチングが行なわれる。これにより、フォトレジストパターン４０の開口部から露出している酸化珪素膜３１の部分がその厚さ方向（縦方向）にエッチングされてエッチングストップ層５０の表面が露出する。
　次に、図７に示すように、酸化珪素膜３１上に残っているフォトレジストパターン４０を除去する。これにより、酸化珪素膜３１は、側壁Ｓ１と、側壁Ｓ１によって取り囲まれた開口部Ｐ１と、を備えた第１のマスクパターンを有することになる。
　次に、図８に示すように、第１のマスクパターンを有する酸化珪素膜３１を備えたエピタキシャル基板９０にｎ型不純物のイオンのイオン注入Ｊ１によってｎ型の導電型を有するｎ+領域１２４を形成する。
　ここで、イオン注入Ｊ１は、たとえば、酸化珪素膜３１の第１のマスクパターンの開口部Ｐ１からエッチングストップ層５０を通してエピタキシャル基板９０にｎ型不純物のイオンをイオン注入することによって行なうことができる。これにより、酸化珪素膜３１の第１のマスクパターンの開口部Ｐ１の下方に位置するエピタキシャル基板９０の部分に、エピタキシャル基板９０の表面Ｓ０から深さＤ２のｎ+領域１２４を形成することができる。ｎ型不純物としては、たとえば、リンなどを用いることができる。
　次に、図９に示すように、第２のエッチングＥ２により、第１のマスクパターンを有する酸化珪素膜３１の一部を除去する。これにより、たとえば図１０に示すように、酸化珪素膜３１は、側壁Ｓ２と、側壁Ｓ２によって取り囲まれた開口部Ｐ２と、を備えた第２のマスクパターンを有することになる。
　ここで、第２のエッチングＥ２としては、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8およびＳＦ6からなる群から選択された少なくとも１種のフッ素化合物ガスと、酸素ガスと、を含む第２のガスを用いた等方性ドライエッチングが行なわれる。これにより、酸化珪素膜３１の一部がその厚さ方向（縦方向）とともに幅方向（横方向）にもエッチングされてエッチングストップ層５０の表面の露出領域が拡大する。すなわち、第２のエッチングＥ２によって、第２のマスクパターンの側壁Ｓ２の高さは、第１のマスクパターンの側壁Ｓ１の高さよりも低くなり、第２のマスクパターンの開口部Ｐ２の幅は、第１のマスクパターンの開口部Ｐ１の幅よりも狭くなる。なお、第２のガスには、上記のフッ素化合物ガスと酸素ガス以外のたとえばアルゴンガス等のガスが含まれていてもよい。
　第２のエッチングＥ２においては、第２のガスに占める酸素ガスの割合が、３０体積％以上であることが好ましく、５０体積％以上であることがより好ましく、７０体積％以上であることがさらに好ましい。第２のガスに占める酸素ガスの割合が、３０体積％以上、５０体積％以上および７０体積％以上と増加するにしたがってエッチング選択比（（単位時間当たりの横方向エッチング量）／（単位時間当たりの縦方向エッチング量））を大きくすることができる傾向にあるため酸化珪素膜３１の厚さ（側壁の高さ）の低下を抑えながら開口部の幅を広げることができる傾向にある。また、第２のエッチングＥ２を効率的に行なう観点からは、第２のガスに占める酸素ガスの割合は８０体積％以下であることが好ましい。
　第２のエッチングＥ２におけるエッチング選択比は、０．５以上２以下であることが好ましく、１以上２以下であることがより好ましい。第２のエッチングＥ２におけるエッチング選択比が０．５以上２以下である場合、特に１以上２以下である場合には、酸化珪素膜３１の厚さの低下を抑えながら、酸化珪素膜３１の開口部の幅を広げることができる傾向がさらに大きくなる。
　次に、図１１に示すように、第２のマスクパターンを有する酸化珪素膜３１を備えたエピタキシャル基板９０にｐ型不純物のイオンのイオン注入Ｊ２によってｐ型の導電型を有するｐ領域１２３を形成する。
　ここで、イオン注入Ｊ２は、たとえば、酸化珪素膜３１の第２のマスクパターンの開口部Ｐ２からエッチングストップ層５０を通してエピタキシャル基板９０にｐ型不純物のイオンをイオン注入することによって行なうことができる。これにより、酸化珪素膜３１の第２のマスクパターンの開口部Ｐ２の下方に位置するエピタキシャル基板９０の部分に、エピタキシャル基板９０の表面Ｓ０から深さＤ１のｐ領域１２３を形成することができる。ｐ型不純物としては、たとえば、アルミニウムなどを用いることができる。
　次に、図１２に示すように、エピタキシャル基板９０の表面Ｓ０上のエッチングストップ層５０および酸化珪素膜３１を除去する。これにより、エピタキシャル基板９０の表面Ｓ０にｐ領域１２３とｎ+領域１２４とが露出することになる。
　ここで、エッチングストップ層５０および酸化珪素膜３１の除去は、たとえばフッ酸を用いてエッチングすることによって行なうことができる。
　その後、エピタキシャル基板９０の表面Ｓ０のｐ領域１２３およびｎ+領域１２４の活性化アニール処理が行われる。活性化アニール処理は、たとえば、エピタキシャル基板９０をアルゴン雰囲気中で１７００℃で３０分間加熱することなどによって行なうことができる。
　次に、図１３に示すように、エピタキシャル基板９０の表面Ｓ０上に酸化膜１２６を形成する。ここで、酸化膜１２６は、たとえば、ドライ酸化（熱酸化）によって、エピタキシャル基板９０の表面Ｓ０に露出している耐圧保持層１２２、ｐ領域１２３およびｎ+領域１２４を覆うようにして形成することができる。ドライ酸化は、たとえば、エピタキシャル基板９０を１２００℃で３０分間加熱することなどによって行なうことができる。
　次に、図１４に示すように、エピタキシャル基板９０の表面Ｓ０上にソース電極１１１を形成するとともに、エピタキシャル基板９０の裏面にドレイン電極１１２を形成する。
　ここで、ソース電極１１１は、たとえば、以下のようにして形成することができる。すなわち、まず、酸化膜１２６の表面上に、ソース電極１１１の形成部分に対応する箇所に開口部を有するフォトレジストパターンを形成する。そして、このフォトレジストパターンをマスクとして酸化膜１２６の一部を除去して開口部を形成する。その後、酸化膜１２６の開口部から露出しているｎ+領域１２４と接触してフォトレジストパターンを覆うように導電膜を形成し、リフトオフによってフォトレジストパターンを除去する。これにより、エピタキシャル基板９０の表面Ｓ０に残存する導電膜がｎ+領域１２４と接触するソース電極１１１とされる。なお、導電膜としては、たとえば、ニッケル（Ｎｉ）などの金属膜を用いることができる。
　ソース電極１１１の形成後には、アロイ化のための熱処理を行なうことが好ましい。ここで、アロイ化のための熱処理は、たとえば、ソース電極１１１の形成後のエピタキシャル基板９０をアルゴン雰囲気中で９５０℃で２分間加熱することなどによって行なうことができる。
　また、ドレイン電極１１２は、たとえば、ニッケルをスパッタリングすることによって形成することができる。
　その後、図１に示すように、ソース電極１１１の表面上に上部ソース電極１２７を形成するとともに、酸化膜１２６の表面上にゲート電極１１０を形成する。以上により、図１に示すＭＯＳＦＥＴ１００を製造することができる。
　なお、上部ソース電極１２７は、たとえば、ニッケルをスパッタリングすることによって形成することができる。また、ゲート電極１１０は、たとえば、多結晶シリコンをＣＶＤ法を用いて成膜することによって形成することができる。
　以上のように、本実施の形態の炭化珪素半導体装置の製造方法においては、イオン注入マスクに酸化珪素膜を用いることによって、内部応力の大きいタングステンを用いなくても、セルフアラインにより互いに広がりの異なる二重の不純物領域を不純物領域の広がりの精度を高めて形成することができる。
　従来、炭化珪素基板を用いた半導体装置の製造においては、酸化珪素膜をイオン注入マスクとして用いたセルフアラインによって、互いに広がりの異なる二重の不純物領域を形成することは非常に困難であった。その理由としては、酸化珪素膜は、横方向のエッチングが難しく、エッチング選択比が小さくなってしまうことから、第２のイオンのイオン注入のための第２のマスクパターンを形成することが困難であったためである。これにより、従来においては、セルフアラインによって互いに広がりの異なる二重の不純物領域を形成する場合のイオン注入マスクとしてはエッチング選択比が比較的大きいタングステンが用いられていた。
　しかしながら、本発明者が鋭意検討した結果、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8およびＳＦ6からなる群から選択された少なくとも１種のフッ素化合物ガスとともに、酸素ガスを含むガスを用いることにより、酸化珪素膜のエッチング選択比を大きくできることを見い出し、本発明を完成するに至ったものである。
　本実施の形態のように、イオン注入マスクに酸化珪素膜を用いることによってイオン注入マスクにタングステンを用いた場合のような炭化珪素基板の反りの発生の問題を生じないようにすることができる。そのため、本実施の形態の炭化珪素半導体装置の製造方法によれば、セルフアラインにより互いに広がりの異なる二重の不純物領域の広がりの精度を高めることができる。
　また、本実施の形態の炭化珪素半導体装置の製造方法によれば、イオン注入マスクに酸化珪素膜を用いることによって、イオン注入マスクにタングステンを用いた場合のような炭化珪素基板の金属汚染等の問題の発生も低減することができる。
　なお、上記の実施の形態において、ｐ型とｎ型の導電型が入れ替えられてもよい。また、上記の実施の形態においては炭化珪素基板としてエピタキシャル基板９０を用いた場合について説明したが、エピタキシャル基板９０に代えて炭化珪素単結晶基板等を用いてもよい。
　＜実験例１＞
　ｎ型の炭化珪素単結晶からなる単結晶基板上に、厚さ０．５μｍのｎ型の炭化珪素膜（ｎ型不純物濃度：５×１０17ｃｍ-3）からなるバッファ層と、厚さ１０μｍのｎ型の炭化珪素膜（ｎ型不純物濃度：５×１０15ｃｍ-3）からなる耐圧保持層と、をこの順序で、それぞれＣＶＤ法によりエピタキシャル成長させることによって、単結晶基板とバッファ層と耐圧保持層との積層体からなるエピタキシャル基板を作製した。
　次に、エピタキシャル基板の耐圧保持層の表面上に、厚さ２０ｎｍのチタン膜からなる第１層と、厚さ２０ｎｍのニッケル膜からなる第２層と、厚さ２０ｎｍのチタン膜からなる第３層と、をこの順序で、それぞれスパッタリング法によって形成して、第１層と第２層と第３層との積層体からなるエッチングストップ層を形成した。
　次に、エッチングストップ層の第３層の表面上に、厚さ２．５μｍのＳｉＯ2膜からなる酸化珪素膜をＣＶＤ法によって形成した。
　次に、酸化珪素膜の表面上にフォトレジストパターンを形成した後に、フォトレジストパターンをマスクとしてＣＨＦ3ガスを第１のガスとして用いた異方性ドライエッチングにより酸化珪素膜の一部をその厚さ方向に除去した。その後、フォトレジストパターンを除去することによって、酸化珪素膜に第１のマスクパターンを形成した。
　次に、第１のマスクパターンを有する酸化珪素膜を備えたエピタキシャル基板にエッチングストップ層を通してリンイオンをイオン注入することによって、酸化珪素膜の開口部の下方のエピタキシャル基板の表面領域にｎ+領域を形成した。
　上記のようにしてｎ+領域を形成した状態のエピタキシャル基板を５つ用意して、それぞれ、試料Ｎｏ．１～Ｎｏ．５とした。
　次に、試料Ｎｏ．１～Ｎｏ．５のそれぞれのエピタキシャル基板の表面上の酸化珪素膜について、表１に示す第２のガス組成（体積比）の第２のガスを用いて等方性ドライエッチングを所定時間行なうことにより酸化珪素膜の一部を厚さ方向（縦方向）および幅方向（横方向）に除去した。
　そして、上記の等方性ドライエッチングによる単位時間当たりの横方向エッチング量と縦方向エッチング量とを算出して、試料Ｎｏ．１～Ｎｏ．５のエピタキシャル基板の表面上の酸化珪素膜のそれぞれのエッチング選択比（（単位時間当たりの横方向エッチング量）／（単位時間当たりの縦方向エッチング量））を求めた。その結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、第２のガスとしてＳＦ6とＯ2との混合ガスを用いた試料Ｎｏ．１～Ｎｏ．４の酸化珪素膜のエッチング選択比は、第２のガスとしてＳＦ6のみを用いた試料Ｎｏ．５の酸化珪素膜のエッチング選択比よりも大きくなることが確認された。これは、試料Ｎｏ．５の酸化珪素膜の横方向エッチングと比較して、試料Ｎｏ．１～Ｎｏ．４の酸化珪素膜の横方向エッチングが進行しやすいことを示している。
　また、表１に示すように、実験例１においては、第２のガスに占めるＯ2の割合が増大するにしたがって、酸化珪素膜のエッチング選択比が増大することが確認された。
　＜実験例２＞
　実験例１と同様にしてｎ+領域を形成した状態のエピタキシャル基板を５つ用意して、それぞれ、試料Ｎｏ．６～Ｎｏ．１０とした。
　次に、試料Ｎｏ．６～Ｎｏ．１０のそれぞれのエピタキシャル基板の表面上の酸化珪素膜について、表２に示す第２のガス組成（体積比）の第２のガスを用いて等方性ドライエッチングを所定時間行なうことにより酸化珪素膜の一部を厚さ方向（縦方向）および幅方向（横方向）に除去した。
　そして、上記の等方性ドライエッチングによる単位時間当たりの横方向エッチング量と縦方向エッチング量とを算出して、試料Ｎｏ．６～Ｎｏ．１０のエピタキシャル基板の表面上の酸化珪素膜のそれぞれのエッチング選択比（（単位時間当たりの横方向エッチング量）／（単位時間当たりの縦方向エッチング量））を求めた。その結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２に示すように、第２のガスとしてＣＦ4とＯ2との混合ガスを用いた試料Ｎｏ．６～Ｎｏ．１０の酸化珪素膜のエッチング選択比は、第２のガスとしてＣＦ4のみを用いた試料Ｎｏ．１０の酸化珪素膜のエッチング選択比よりも大きくなることが確認された。これは、Ｎｏ．１０の酸化珪素膜の横方向エッチングと比較して、試料Ｎｏ．６～Ｎｏ．９の酸化珪素膜の横方向エッチングが進行しやすいことを示している。
　また、表２に示すように、実験例２においても、第２のガスに占めるＯ2の割合が増大するにしたがって、酸化珪素膜のエッチング選択比が増大することが確認された。
　＜実験例３＞
　実験例１および実験例２と同様にしてｎ+領域を形成した状態のエピタキシャル基板を２つ用意して、それぞれ、試料Ｎｏ．１１およびＮｏ．１２とした。
　次に、試料Ｎｏ．１１およびＮｏ．１２のそれぞれのエピタキシャル基板の表面上の酸化珪素膜について、表３に示す第２のガス組成（体積比）の第２のガスを用いて等方性ドライエッチングを所定時間行なうことにより酸化珪素膜の一部を厚さ方向（縦方向）および幅方向（横方向）に除去した。
　そして、上記の等方性ドライエッチングによる単位時間当たりの横方向エッチング量と縦方向エッチング量とを算出して、試料Ｎｏ．１１およびＮｏ．１２のエピタキシャル基板の表面上の酸化珪素膜のそれぞれのエッチング選択比（（単位時間当たりの横方向エッチング量）／（単位時間当たりの縦方向エッチング量））を求めた。その結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、第２のガスとしてＡｒとＣＦ4とＯ2との混合ガスを用いた試料Ｎｏ．１１およびＮｏ．１２の酸化珪素膜のエッチング選択比も、上記の試料Ｎｏ．５やＮｏ．１０よりも大きくなることが確認された。
　今回開示された実施の形態および実験例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　本発明は、炭化珪素半導体装置の製造方法に利用することができる。
　３１　酸化珪素膜、４０　フォトレジストパターン、５０　エッチングストップ層、５１　第１層、５２　第２層、５３　第３層、８０　単結晶基板、９０　エピタキシャル基板、１００　ＭＯＳＦＥＴ、１１０　ゲート電極、１１１　ソース電極、１１２　ドレイン電極、１２１　バッファ層、１２２　耐圧保持層、１２３　ｐ領域、１２４　ｎ+領域、１２６　酸化膜、１２７　上部ソース電極。

Claims (6)

  1. 　炭化珪素基板（９０）を準備する工程と、
    　前記炭化珪素基板（９０）上に酸化珪素膜（３１）を形成する工程と、
    　ＣＨＦ3を含む第１のガスを用いた第１のエッチングにより前記酸化珪素膜（３１）の一部を除去して前記酸化珪素膜（３１）の第１のマスクパターンを形成する工程と、
    　前記第１のマスクパターンを有する前記酸化珪素膜（３１）を備えた前記炭化珪素基板（９０）に第１のイオンをイオン注入することによって第１導電型を有する第１の不純物領域（１２４）を形成する工程と、
    　ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8およびＳＦ6からなる群から選択された少なくとも１種のフッ素化合物ガスと、酸素ガスと、を含む第２のガスを用いた第２のエッチングにより前記酸化珪素膜（３１）の一部を除去して前記酸化珪素膜（３１）の第２のマスクパターンを形成する工程と、
    　前記第２のマスクパターンを有する前記酸化珪素膜（３１）を備えた前記炭化珪素基板（９０）に第２のイオンをイオン注入することによって前記第１導電型とは異なる第２導電型を有する第２の不純物領域（１２３）を形成する工程と、を含む、炭化珪素半導体装置（１００）の製造方法。
  2. 　前記第２のガスに占める前記酸素ガスの割合が、３０体積％以上である、請求項１に記載の炭化珪素半導体装置（１００）の製造方法。
  3. 　前記第２のエッチングにおけるエッチング選択比が、０．５以上２以下である、請求項１に記載の炭化珪素半導体装置（１００）の製造方法。
  4. 　前記酸化珪素膜（３１）を形成する工程は、前記炭化珪素基板（９０）上にエッチングストップ層（５０）を形成する工程と、前記エッチングストップ層（５０）上に前記酸化珪素膜（３１）を形成する工程と、を含む、請求項１に記載の炭化珪素半導体装置（１００）の製造方法。
  5. 　前記エッチングストップ層（５０）は、ニッケル、アルミニウムおよびチタンからなる群から選択された少なくとも１種の金属を含む、請求項４に記載の炭化珪素半導体装置（１００）の製造方法。
  6. 　前記エッチングストップ層（５０）は、前記炭化珪素基板（９０）側から、チタンからなる第１層（５１）、ニッケルまたはアルミニウムからなる第２層（５２）、およびチタンからなる第３層（５３）がこの順に積層された積層体からなる、請求項５に記載の炭化珪素半導体装置（１００）の製造方法。
PCT/JP2011/076265 2011-01-17 2011-11-15 炭化珪素半導体装置の製造方法 WO2012098759A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CA2792551A CA2792551A1 (en) 2011-01-17 2011-11-15 Method for manufacturing silicon carbide semiconductor device
KR1020127017416A KR20130139738A (ko) 2011-01-17 2011-11-15 탄화규소 반도체 장치의 제조방법
JP2012527538A JPWO2012098759A1 (ja) 2011-01-17 2011-11-15 炭化珪素半導体装置の製造方法
EP11856540.7A EP2667414A4 (en) 2011-01-17 2011-11-15 METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT FROM SILICON CARBIDE
CN2011800136222A CN102792446A (zh) 2011-01-17 2011-11-15 用于制造碳化硅半导体器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011006568 2011-01-17
JP2011-006568 2011-01-17

Publications (1)

Publication Number Publication Date
WO2012098759A1 true WO2012098759A1 (ja) 2012-07-26

Family

ID=46491093

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/076265 WO2012098759A1 (ja) 2011-01-17 2011-11-15 炭化珪素半導体装置の製造方法

Country Status (8)

Country Link
US (1) US8652954B2 (ja)
EP (1) EP2667414A4 (ja)
JP (1) JPWO2012098759A1 (ja)
KR (1) KR20130139738A (ja)
CN (1) CN102792446A (ja)
CA (1) CA2792551A1 (ja)
TW (1) TW201232665A (ja)
WO (1) WO2012098759A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136477A1 (ja) * 2013-03-08 2014-09-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693905B (zh) * 2011-03-22 2015-08-05 中芯国际集成电路制造(上海)有限公司 闪存单元及其浮栅的形成方法
US9394164B2 (en) * 2013-03-12 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS method and structure
CN103839784A (zh) * 2013-12-31 2014-06-04 北京市润大正兴电子技术有限公司 离子注入掩膜方法及碳化硅肖特基二极管制造方法
KR102345979B1 (ko) 2015-04-30 2021-12-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10121742B2 (en) * 2017-03-15 2018-11-06 Amkor Technology, Inc. Method of forming a packaged semiconductor device using ganged conductive connective assembly and structure
CN109545674B (zh) * 2018-11-09 2020-08-21 长江存储科技有限责任公司 半导体器件的形成方法及半导体器件
CN109309009B (zh) * 2018-11-21 2020-12-11 长江存储科技有限责任公司 一种半导体器件及其制造方法
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
CN112038234B (zh) * 2020-08-13 2022-11-22 杭州芯迈半导体技术有限公司 SiC MOSFET器件及其制造方法
US20220336351A1 (en) * 2021-04-19 2022-10-20 Qualcomm Incorporated Multiple function blocks on a system on a chip (soc)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313791A (ja) * 2001-04-10 2002-10-25 Matsushita Electric Ind Co Ltd 回路配線およびその製造方法
JP2005229105A (ja) * 2004-01-13 2005-08-25 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2006147846A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp 半導体装置の製造方法
JP2006524433A (ja) * 2003-04-24 2006-10-26 クリー　インコーポレイテッド 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法
JP2008147576A (ja) 2006-12-13 2008-06-26 Sumitomo Electric Ind Ltd 半導体装置の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
US3909304A (en) * 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
US5354386A (en) * 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
US5126231A (en) * 1990-02-26 1992-06-30 Applied Materials, Inc. Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch
JP3109279B2 (ja) * 1992-09-30 2000-11-13 日本電気株式会社 半導体装置の製造方法
JP3427534B2 (ja) * 1995-01-11 2003-07-22 ソニー株式会社 接続孔の形成方法
JP3865323B2 (ja) * 1996-03-14 2007-01-10 富士通株式会社 エッチング方法及び半導体装置の製造方法
JP4092602B2 (ja) * 1998-11-11 2008-05-28 富士通株式会社 半導体装置の製造方法
JP2000188332A (ja) * 1998-12-22 2000-07-04 Seiko Epson Corp 半導体装置及びその製造方法
US6933158B1 (en) * 2002-10-31 2005-08-23 Advanced Micro Devices, Inc. Method of monitoring anneal processes using scatterometry, and system for performing same
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
JP3959032B2 (ja) * 2003-01-08 2007-08-15 松下電器産業株式会社 固体撮像装置の製造方法
KR100548568B1 (ko) * 2003-09-17 2006-02-02 주식회사 하이닉스반도체 이온주입방법
KR100596851B1 (ko) * 2004-09-02 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 셀 채널 이온 주입 방법
US7273800B2 (en) * 2004-11-01 2007-09-25 International Business Machines Corporation Hetero-integrated strained silicon n- and p-MOSFETs
JP2006237511A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7238577B1 (en) * 2005-05-18 2007-07-03 National Semiconductor Corporation Method of manufacturing self-aligned n and p type stripes for a superjunction device
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
US20070257315A1 (en) * 2006-05-04 2007-11-08 International Business Machines Corporation Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors
US7517807B1 (en) * 2006-07-26 2009-04-14 General Electric Company Methods for fabricating semiconductor structures
JP5117062B2 (ja) * 2007-02-08 2013-01-09 株式会社フジクラ 半導体装置の製造方法
JP4483900B2 (ja) * 2007-06-21 2010-06-16 株式会社デンソー 炭化珪素半導体装置の製造方法
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP5119806B2 (ja) * 2007-08-27 2013-01-16 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
TW201102340A (en) * 2009-07-10 2011-01-16 Nat Univ Tsing Hua A method for fabricating a multilayer microstructure with balancing residual stress capability
US20110147764A1 (en) * 2009-08-27 2011-06-23 Cree, Inc. Transistors with a dielectric channel depletion layer and related fabrication methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313791A (ja) * 2001-04-10 2002-10-25 Matsushita Electric Ind Co Ltd 回路配線およびその製造方法
JP2006524433A (ja) * 2003-04-24 2006-10-26 クリー　インコーポレイテッド 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法
JP2005229105A (ja) * 2004-01-13 2005-08-25 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2006147846A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp 半導体装置の製造方法
JP2008147576A (ja) 2006-12-13 2008-06-26 Sumitomo Electric Ind Ltd 半導体装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KAZUO MAEDA, SAISHIN LSI PROCESS GIJUTSU, 20 April 1988 (1988-04-20), pages 283 - 290, XP008172379 *
See also references of EP2667414A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136477A1 (ja) * 2013-03-08 2014-09-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9613809B2 (en) 2013-03-08 2017-04-04 Sumitomo Electric Industries, Ltd. Method of manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
US8652954B2 (en) 2014-02-18
EP2667414A4 (en) 2014-08-13
KR20130139738A (ko) 2013-12-23
CN102792446A (zh) 2012-11-21
TW201232665A (en) 2012-08-01
EP2667414A1 (en) 2013-11-27
US20120184092A1 (en) 2012-07-19
JPWO2012098759A1 (ja) 2014-06-09
CA2792551A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
WO2012098759A1 (ja) 炭化珪素半導体装置の製造方法
US7888747B2 (en) Semiconductor device and method of fabricating the same
US9082683B2 (en) Method of manufacturing silicon carbide semiconductor device
TWI642108B (zh) 半導體裝置之製造方法
JP5845714B2 (ja) 炭化珪素半導体装置の製造方法
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
JP2010267783A (ja) 炭化珪素半導体装置の製造方法
JP2006066439A (ja) 半導体装置およびその製造方法
JP4842527B2 (ja) 半導体装置の製造方法
WO2016084158A1 (ja) 炭化珪素半導体装置及びその製造方法
WO2013077068A1 (ja) 半導体装置の製造方法
US20130221375A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2008311260A (ja) 半導体装置の製造方法
US8796123B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2013021242A (ja) 半導体装置の製造方法
JP4751023B2 (ja) 半導体装置の製造方法
JP2016004955A (ja) 炭化珪素半導体装置及びその製造方法
JP2007329346A (ja) 半導体装置とその製造方法
JP6217719B2 (ja) 窒化ガリウム半導体装置の製造方法
JP2009021463A (ja) 半導体装置およびその製造方法
JP2019087698A (ja) 半導体装置および半導体装置の製造方法
CA2793467A1 (en) Method of manufacturing silicon carbide semiconductor device
JP2006303072A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180013622.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2012527538

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127017416

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2792551

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2011856540

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11856540

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE