JP2010267783A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2010267783A
JP2010267783A JP2009117636A JP2009117636A JP2010267783A JP 2010267783 A JP2010267783 A JP 2010267783A JP 2009117636 A JP2009117636 A JP 2009117636A JP 2009117636 A JP2009117636 A JP 2009117636A JP 2010267783 A JP2010267783 A JP 2010267783A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
jte
impurity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009117636A
Other languages
English (en)
Other versions
JP5223773B2 (ja
Inventor
Yoichiro Tarui
陽一郎 樽井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009117636A priority Critical patent/JP5223773B2/ja
Priority to US12/627,403 priority patent/US7919403B2/en
Priority to DE102010005625A priority patent/DE102010005625A1/de
Priority to KR1020100014572A priority patent/KR101440395B1/ko
Priority to CN2010101262963A priority patent/CN101887854B/zh
Publication of JP2010267783A publication Critical patent/JP2010267783A/ja
Priority to US13/037,043 priority patent/US8350353B2/en
Priority to KR1020120124206A priority patent/KR101217107B1/ko
Priority to KR1020130019175A priority patent/KR101322743B1/ko
Application granted granted Critical
Publication of JP5223773B2 publication Critical patent/JP5223773B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 所望の耐電圧特性を得ることが可能な不純物濃度の範囲の広いＪＴＥ領域を、製造工程数をあまり増加させることなく容易に製造可能な炭化珪素半導体装置の製造方法を得る。
【解決手段】 第１導電型の炭化珪素ウエハの表面内に、第１不純物であるアルミニウムと第２不純物であるボロンをイオン注入して、所定間隔を有する第２導電型の第１領域を形成する工程と、活性化アニール処理により第１領域に含まれる第２不純物であるボロンを周囲に拡散させて、炭化珪素ウエハの表面内に第１領域からＪＴＥ領域を形成する工程と、第１領域の一部を含む第１領域の間に相当する炭化珪素ウエハの表面上に第１電極を形成する工程と、炭化珪素ウエハの裏面上に第２電極を形成する工程とを含む。
【選択図】 図１

Description

この発明は、炭化珪素半導体装置の製造方法に関するもので、特に炭化珪素半導体装置の終端構造の製造方法に関するものである。
基板材料としての炭化珪素（ＳｉＣ）を用いた半導体装置（炭化珪素半導体装置）は、従来の基板材料である珪素（Ｓｉ）を用いた半導体装置（珪素半導体装置）に比べて、耐電圧特性及び温度特性に優れた半導体装置として知られ、種々の炭化珪素半導体装置が提案されているが、実用に耐えうる炭化珪素半導体装置の実現には、未だ解決すべき問題が多く存在する。これらの問題の１つに、例えば、ＳＢＤ（Schottky Barrier Diode）におけるショットキー電極の端部、ｐｎダイオード（PN Diode）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）におけるｐｎ接合の端部に集中する電界により、半導体装置の耐電圧特性が著しく低下する問題がある。
このようなショットキー電極の端部及びｐｎ接合の端部に生じる電界を緩和するものとして、ＪＴＥ（Junction Termination Extension）と呼ばれる終端構造が知られている。
このＪＴＥは、ショットキー電極の端部又はｐｎ接合の端部から周辺領域に向かって設けられた、階段状に不純物濃度を低くしたｐ型の領域（以後、ＪＴＥ領域と言う。）である。換言すれば、このＪＴＥ領域は、ショットキー電極の端部又はｐｎ接合の端部から周辺領域に向かって不純物濃度が階段状に低くなるように、不純物濃度の異なる複数のｐ型領域から構成されている。このように、ショットキー電極の端部又はｐｎ接合の端部から周辺領域に向かって不純物濃度を階段状に低くしたｐ型領域を設けて、不純物濃度の範囲を広く取ることにより、所望の耐電圧特性を有するＪＴＥ領域を得ている。（例えば、特許文献１，特許文献２参照）
特開２００６−１６５２２５号公報 特表２０００−５１６７６７号公報
上記に示すように、所望の耐電圧特性を有するＪＴＥ領域を得るには、ショットキー電極やｐｎ接合の端部から周辺領域に向かって不純物濃度が階段状に低くなるように、不純物濃度の異なる複数個のｐ型領域を設ける必要があるのだが、このような複数個のｐ型領域を形成するには、形成するｐ型領域の数の工程を必要とする。例えば、１つのｐ型領域を形成するには、少なくともマスク形成、イオン注入、マスク除去の３つの工程を必要とする。そして、これら３つの工程が、形成するｐ型領域の数だけ必要となる。
この発明は、上記のような課題を解決するためになされたもので、所望の耐電圧特性を得ることが可能な不純物濃度の範囲の広いＪＴＥ領域を、製造工程数をあまり増加させることなく容易に製造可能な炭化珪素半導体装置の製造方法を提供することを目的とする。
この発明に係る炭化珪素半導体装置の製造方法は、第１導電型の炭化珪素ウエハの表面内に、活性化アニール処理で拡散せず前記炭化珪素ウエハ内で第２導電型となる第１不純物と活性化アニール処理で拡散して前記炭化珪素ウエハ内で第２導電型となる第２不純物をイオン注入して、所定の間隔を有する第２導電型の第１領域を形成する工程と、活性化アニール処理により前記第１領域に含まれる前記第２不純物を周囲に拡散させて、前記炭化珪素ウエハの表面内に前記第１領域からＪＴＥ領域を形成する工程と、前記アニール処理前における前記第１領域の一部を含む前記第１の領域の間に相当する前記炭化珪素ウエハの表面上に第１電極を形成する工程と、前記炭化珪素ウエハの裏面上に第２電極を形成する工程とを含むことを特徴とするものである。
この発明によれば、第１導電型の炭化珪素ウエハの表面内に、活性化アニール処理で拡散せず前記炭化珪素ウエハ内で第２導電型となる第１不純物と活性化アニール処理で拡散して前記炭化珪素ウエハ内で第２導電型となる第２不純物をイオン注入して第２導電型の第１領域を形成した後に、活性化アニール処理により第１領域に含まれる第２不純物を周囲に拡散させて炭化珪素ウエハの表面内にＪＴＥ領域を形成するようにしたので、所望の耐電圧特性を有する不純物濃度の範囲の広いＪＴＥ領域を、製造工程数を殆ど増加させることなく製造可能にした炭化珪素半導体装置の製造方法を得ることができる。
この発明の実施の形態１に係る炭化珪素半導体装置であるＳＢＤを示す断面図である。 この発明の実施の形態１に係る炭化珪素半導体装置であるＳＢＤの製造工程の一部を示す説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置であるＳＢＤの製造工程の一部を示す説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置であるＳＢＤの製造工程の一部を示す説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置であるＳＢＤの製造工程の一部を示す説明図である。 この発明の実施の形態１に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。 この発明の実施の形態２に係る炭化珪素半導体装置であるＳＢＤを示す断面図である。 この発明の実施の形態２に係る炭化珪素半導体装置であるＳＢＤの製造工程の一部を示す説明図である。 この発明の実施の形態２に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。 この発明の実施の形態３に係る炭化珪素半導体装置であるＳＢＤを示す断面図である。 この発明の実施の形態３に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。 この発明の実施の形態４に係る炭化珪素半導体装置であるｐｎダイオードを示す断面図である。 この発明の実施の形態４に係る炭化珪素半導体装置であるｐｎダイオードの製造工程の一部を示す説明図である。 この発明の実施の形態４に係る炭化珪素半導体装置であるｐｎダイオードの製造工程の一部を示す説明図である。 この発明の実施の形態４に係る炭化珪素半導体装置であるｐｎダイオードの製造工程の一部を示す説明図である。 この発明の実施の形態４に係る炭化珪素半導体装置であるｐｎダイオードの製造工程の一部を示す説明図である。 この発明の実施の形態４に係る炭化珪素半導体装置であるｐｎダイオードの製造工程の一部を示す説明図である。 この発明の実施の形態４に係る炭化珪素半導体装置であるｐｎダイオードの製造工程の一部を示す説明図である。 この発明の実施の形態４に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。 この発明の実施の形態５に係る炭化珪素半導体装置であるｐｎダイオードを示す断面図である。 この発明の実施の形態５に係る炭化珪素半導体装置であるｐｎダイオードの一部を示す部分断面図である。 この発明の実施の形態５に係る炭化珪素半導体装置であるｐｎダイオードの一部を示す部分断面図である。 この発明の実施の形態６に係る炭化珪素半導体装置であるｐｎダイオードを示す断面図である。 この発明の実施の形態６に係る炭化珪素半導体装置であるｐｎダイオードの製造工程の一部を示す説明図である。 この発明の実施の形態６に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。 この発明の実施の形態７に係る炭化珪素半導体装置であるｐｎダイオードを示す断面図である。 この発明の実施の形態８に係る炭化珪素半導体装置であるＭＯＳＦＥＴを示す断面図である。 この発明の実施の形態８に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造工程の一部を示す説明図である。 この発明の実施の形態８に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造工程の一部を示す説明図である。 この発明の実施の形態８に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造工程の一部を示す説明図である。 この発明の実施の形態８に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造工程の一部を示す説明図である。 この発明の実施の形態８に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造工程の一部を示す説明図である。 この発明の実施の形態８に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造工程の一部を示す説明図である。 この発明の実施の形態８に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造工程の一部を示す説明図である。 この発明の実施の形態８に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造工程の一部を示す説明図である。 この発明の実施の形態８に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造工程の一部を示す説明図である。 この発明の実施の形態８に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。 この発明の実施の形態９に係る炭化珪素半導体装置であるＭＯＳＦＥＴを示す断面図である。 この発明の実施の形態９に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造工程の一部を示す説明図である。 この発明の実施の形態９に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。
＜実施の形態１＞
この発明の実施の形態１に係る炭化珪素半導体装置として、ＳＢＤを例にして説明する。図１は、この発明の実施の形態１に係るＳＢＤの構造を示す断面図である。図１はＳＢＤの片側の構造を示したものであり、実際は中心軸Ｐにて対称構造となっている。図２から図５は、この発明の実施の形態１に係るＳＢＤの製造工程を示す説明図である。また図６は、この発明の実施の形態１に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。
図１において、ｎ＋型（第１導電型）の炭化珪素基板１の表面上にはｎ−型（第１導電型）の炭化珪素層２が設けられ、この炭化珪素層２の表面内には所定の間隔を有してｐ型（第２導電型）のＪＴＥ領域３が設けられている。このＪＴＥ領域３は、不純物濃度分布の特徴から見て、第１ＪＴＥ領域３ａから第３ＪＴＥ領域３ｃの３つの領域に分けられる。また炭化珪素層２の表面上には第１ＪＴＥ領域３ａの一部、第３ＪＴＥ領域３ｃ及び第３ＪＴＥ領域３ｃの間にある炭化珪素層２の表面露出部に亘ってアノード電極４（第１電極）が設けられ、炭化珪素基板１の裏面上にはカソード電極５（第２電極）が設けられている。なおアノード電極４直下にあたる範囲Ｘはダイオードとして動作するセル領域であり、このセル領域Ｘの外側の範囲Ｙはアノード電極４端部に生じる電界を緩和するＪＴＥ領域３が形成される周辺領域である。なおＪＴＥ領域３のうち、アノード電極４端部に生じる電界の緩和に寄与するのは第１ＪＴＥ領域３ａ及び第２ＪＴＥ領域３ｂとなる。
次に、この発明の実施の形態１に係るＳＢＤの製造工程について、図２から図６を参照して説明する。
まずｎ＋型の炭化珪素基板１の表面上に、エピタキシャル結晶成長法によりｎ−型の炭化珪素層２を形成する。半導体基板１と炭化珪素層２でもって炭化珪素ウエハを構成する。（図２参照）
次に炭化珪素層２の表面内に、レジスト６をマスクとして、ｐ型不純物であるアルミニウム（Ａｌ）とボロン（Ｂ）をイオン注入（図３中に矢印Ａとして示す。）して、所定の間隔を有して第１領域７を選択的に形成する。イオン注入後、レジスト６は除去される。（図３参照）
次に炭化珪素ウエハを高温で活性化アニール処理（例えば、アルゴン（Ａｒ）雰囲気で１５００℃，３０分）する。これにより注入イオンが電気的に活性化され、かつイオン注入により生じた結晶欠陥が回復する。（図４参照）
また活性化アニール処理の際に、第１領域７に注入されていたボロンが第１領域７の周囲の炭化珪素層２内に拡散することにより、炭化珪素層２の表面内に、第１ＪＴＥ領域３ａ，第２ＪＴＥ領域３ｂ及び第３ＪＴＥ領域３ｃからなるＪＴＥ領域３が形成される。この活性化アニール処理時のボロンの拡散方向は、炭化珪素ウエハの面内方向（図４中にＳとして示す。）が大きく、深さ方向（図４中にＤとして示す。）は小さい。これは炭化珪素ウエハの結晶構造に基づくものであり、具体的には、炭化珪素ウエハが（０００１）面を有するために、（０００１）面内方向の拡散が大きく、（０００１）面に垂直方向の拡散は小さいことによる。なおこの活性化アニール処理により拡散するのはボロンであり、アルミニウムの拡散は無視できる程度に小さい。（図４参照）
次に、炭化珪素層２の表面上に、スパッタリングなどの物理気相成長法（ＰＶＤ：Physical Vapor deposition）によって金属膜を形成した後、不要部分を除去してショットキー電極となるアノード電極４（第１電極）を形成する。アノード電極４はセル領域Ｘの炭化珪素層２の表面上に形成される。具体的には、アノード電極４を、第１領域７の一部と第１領域７の間にある炭化珪素層２の表面露出部を覆うように形成（配置）するようにする。これによりアニール処理後に、アノード電極４が、第１ＪＴＥ領域３ａの一部、第３ＪＴＥ領域３ｃ及び第３ＪＴＥ領域３ｃ間にある炭化珪素層２の表面露出部に亘って形成される。ここでアノード電極４となる材料としては、所望のショットキー接合の特性が得られる、例えばチタン（Ｔｉ）やニッケル（Ｎｉ）が挙げられる。（図５参照）
最後に、炭化珪素基板１の裏面上に、スパッタリングなどの物理気相成長法（ＰＶＤ：Physical Vapor deposition）によってカソード電極５（第２電極）を形成する。これにより、図１に示すＳＢＤの主要部が完成する。
次にＪＴＥ領域３のｐ型不純物濃度分布について、図６を参照して説明する。
図６は、ＪＴＥ領域３を構成する第１ＪＴＥ領域３ａ、第２ＪＴＥ領域３ｂ及び第３ＪＴＥ領域３ｃのｐ型不純物濃度分布を示す。第１ＪＴＥ領域３ａ（図中I部分）は、アノード電極４の端部下を含む周辺領域Ｙに形成され、ｐ型不純物濃度が略一定の領域であり、活性化アニール処理後も、イオン注入当初のｐ型不純物濃度を有する。第２ＪＴＥ領域３ｂは、第１ＪＴＥ領域３ａの外側に形成される。第２ＪＴＥ領域３ｂ（図中II、III部分）は、アノード電極４の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が連続的に低下していく領域である。また第２ＪＴＥ領域３ｂのｐ型不純物濃度は、第１ＪＴＥ領域３ａのｐ型不純物濃度からｎ型に反転するまで連続的に低下していく。第３ＪＴＥ領域３ｃは、第１ＪＴＥ領域３ａの他方側である内側に形成される。第３ＪＴＥ領域３ｃは、アノード電極４の端部からセル領域Ｘの内側に向かって、ｐ型不純物濃度が、第１ＪＴＥ領域３ａのｐ型不純物濃度から連続的に低下していく領域である。第２ＪＴＥ領域３ｂにおける濃度勾配は、製造工程について説明したように、イオン注入によって形成された第１領域７の接合付近（図中II部分）にあったボロンが、ボロン濃度の低い炭化珪素層２側（図中III部分）へ、活性化アニール処理によって拡散したことにより形成されたものである。
これら第１ＪＴＥ領域３ａ、第２ＪＴＥ領域３ｂ及び第３ＪＴＥ領域３ｃの中で、第３ＪＴＥ領域３ｃは、アノード電極４に覆われるために、アノード電極４の端部に生じる電界の緩和に寄与しない。よってアノード電極４の端部に生じる電界の緩和に寄与するＪＴＥ領域３は、アノード電極４の端部下の領域を含む周辺領域Ｙに形成される第１ＪＴＥ領域３ａと第２ＪＴＥ領域３ｂとなる。
またイオン注入の際に注入されるボロン及びアルミニウムの量及び比率は、活性化アニール処理後に、第１ＪＴＥ領域３ａと第２ＪＴＥ領域３ｂからなるＪＴＥ領域３のｐ型不純物濃度が、アノード電極４の端部から周辺領域Ｙの外側に向かって、高い濃度から低い濃度に低下する濃度勾配が形成されるように設定される。
例えば、イオン注入後の第１領域７のｐ型不純物濃度として、アルミニウム及びボロンを共に１０とし、活性化アニール処理における周囲へのボロンの拡散割合を４０％、すなわち図中II部分のボロンの４０％がIII部分に拡散するとした場合、活性化アニール処理後に、第１ＪＴＥ領域３ａ（図中I部分）のｐ型不純物濃度は２０（＝１０＋１０）、第２ＪＴＥ領域３ｂにおけるII部分とIII部分のｐ型不純物濃度は平均値として、それぞれ１６（＝１０＋６）と４（＝０＋４）となり、ＪＴＥ領域３のｐ型不純物濃度が、アノード電極４の端部から周辺領域Ｙの外側に向かって低下する濃度勾配が形成されることが判る。
またボロンの拡散によって形成される第２ＪＴＥ領域３ｂの幅は２μｍから４μｍである。我々は、シミュレーションにより、この幅が電界緩和に効果があることを確認した。
この発明の実施の形態１においては、炭化珪素層２の表面内に、ｐ型不純物としてのアルミニウム及びボロンをイオン注入して第１の領域７を形成した後に、活性化アニール処理により第１の領域７に含有するボロンを炭化珪素層２の面内方向に拡散させることにより、アノード電極４の端部下の領域を含む周辺領域Ｙに、アノード電極４の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域３を形成した。これによりＪＴＥ領域３は、不純物濃度が階段状に低くなった複数のｐ型領域となるので、所望の耐電圧特性を有することができる。また広いｐ型不純物濃度範囲のＪＴＥ領域３を、通常のイオン注入後の活性化アニール処理により形成することができる。そのため、従来のように、周辺領域に向かってｐ型不純物濃度を階段状に低くした複数のｐ型領域からなるＪＴＥ領域を得るための多くの製造工程を必要としない。この製造工程の低減は製造コストの低減に繋がり、以って炭化珪素半導体装置のコスト低減を可能にする。
＜実施の形態２＞
実施の形態１では、イオン注入により第１領域７を形成した後に活性化アニール処理を行って、広いｐ型不純物濃度範囲を有するＪＴＥ領域３を形成する場合について示したが、イオン注入により形成する領域は、２つ或いはそれ以上でもよい。以下、イオン注入により形成する領域が２つの場合を例にとって説明する。
図７は、この発明の実施の形態２に係るＳＢＤの構造を示す断面図である。図７はＳＢＤの片側の構造を示したものであり、実際は中心軸Ｐにて対称構造となっている。図８は、この発明の実施の形態２に係るＳＢＤの製造工程を示す説明図であり、実施の形態１に係るＳＢＤの製造工程と相違する工程を説明するものである。また図９は、この発明の実施の形態２に係る活性化アニール後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。
図７において、実施の形態１における図１で示したものと同一符号のものは、同一又は相当するものを示し、ここでの説明は省略する。実施の形態１と相違する構造は、炭化珪素層２の表面内に、ｐ型（第２導電型）のＪＴＥ領域３の代わりにｐ型（第２導電型）のＪＴＥ領域８が設けられていることである。このＪＴＥ領域８は、ｐ型不純物濃度分布の特徴から見て、第１ＪＴＥ領域８ａから第５ＪＴＥ８ｅの５つの領域に分けられる。なお実施の形態１と同様に、アノード電極４直下にあたる範囲Ｘはダイオードとして動作するセル領域であり、このセル領域Ｘの外側の範囲Ｙはアノード電極４端部に生じる電界を緩和するＪＴＥ領域８が形成される周辺領域である。なおＪＴＥ領域８のうち、アノード電極４端部に生じる電界の緩和に寄与するのは第１ＪＴＥ領域８ａから第４ＪＴＥ領域８ｄとなる。
次に、この発明の実施の形態２に係るＳＢＤの製造工程について説明する。ここでは、実施の形態１で説明したＳＢＤの製造工程と相違する工程について説明する。
図８は、実施の形態１で説明したＳＢＤの製造工程と相違するＳＢＤの製造工程を示したものである。図８に示す製造工程は、実施の形態１の製造工程で説明した第１領域７を形成する工程の後に設けられる。具体的には、炭化珪素層２の表面内に、レジスト９をマスクとして、ｐ型不純物であるアルミニウム（Ａｌ）とボロン（Ｂ）をイオン注入（図８中に矢印Ｂで示す。）して、第１領域７の外側に接するようにしてｐ−型の第２領域１０を形成する。なお第２領域１０のｐ型不純物濃度は、第１領域７のｐ型不純物濃度よりも低くしておく。イオン注入後、レジスト９は除去される。なお図８において、実施の形態１で示したものと同一符号のものは、同一又は相当するものを示し、ここでの説明は省略する。
第２領域１０の形成後は、実施の形態１の製造工程で示した活性化アニール処理以降の工程が参考となる。但し、この実施の形態２では、活性化アニール処理の際に、図９に示すように、第１領域７及び第２領域１０に注入されていたボロンが炭化珪素層２内に拡散することにより、炭化珪素層２の表面内に、第１ＪＴＥ領域８ａから第５ＪＴＥ領域８ｅよりなるＪＴＥ領域８が形成される。なお活性化アニール処理時のボロンの拡散方向は、炭化珪素ウエハの面内方向が大きく、深さ方向は小さいことは実施の形態１で説明した通りである。
次にＪＴＥ領域８のｐ型不純物濃度分布について、図９を参照して説明する。
図９は、ＪＴＥ領域８を構成する第１ＪＴＥ領域８ａ、第２ＪＴＥ領域８ｂ、第３ＪＴＥ領域８ｃ、第４ＪＴＥ領域８ｄ及び第５ＪＴＥ領域８ｅのｐ型不純物濃度分布を示す。第１ＪＴＥ領域８ａ（図中i部分）は、アノード電極４の端部下の領域を含む周辺領域Ｙに形成され、ｐ型不純物濃度が略一定の領域であり、活性化アニール処理後も、イオン注入当初のｐ型不純物濃度を有する。第３ＪＴＥ領域８ｃ（図中iv部分）は、第１ＪＴＥ領域８ａの外側に、第２ＪＴＥ領域８ｂを介して形成され、ｐ型不純物濃度が略一定の領域であり、活性化アニール処理後も、イオン注入当初のｐ型不純物濃度を有する。また第３ＪＴＥ領域８ｃのｐ型不純物濃度は、第１ＪＴＥ領域８ａのｐ型不純物濃度よりも低い。第２ＪＴＥ領域８ｂは、第１ＪＴＥ領域８ａと第３ＪＴＥ領域８ｃの間に形成される。第２ＪＴＥ領域８ｂは、アノード電極４の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が連続的に低下していく領域である。また第２ＪＴＥ領域８ｂのｐ型不純物濃度は、第１ＪＴＥ領域８ａのｐ型不純物濃度から第３ＪＴＥ領域８ｃのｐ型不純物濃度に連続的に低下していく。第４ＪＴＥ領域８ｄは、第３ＪＴＥ領域８ｃの外側に形成され、アノード電極４の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が連続的に低下していく領域である。また第４ＪＴＥ領域８ｄのｐ型不純物濃度は、第３ＪＴＥ領域８ｃのｐ型不純物濃度からｎ型に反転するまで連続的に低下していく。第５ＪＴＥ領域８ｅは、第１ＪＴＥ領域８ａの他方側である内側に形成される。第５ＪＴＥ領域８ｅは、アノード電極４の端部からセル領域Ｘの内側に向かって、ｐ型不純物濃度が、第１ＪＴＥ領域８ａのｐ型不純物濃度から連続的に低下していく領域である。第２ＪＴＥ領域８ｂにおける濃度勾配は、イオン注入によって形成された第１領域７の境界（界面）付近（図中ii部分）にあったボロンが、イオン注入によって形成されたボロン濃度の低い第２領域１０側（図中iii部分）へ、活性化アニール処理によって拡散したことにより形成されたものである。また第４ＪＴＥ領域８ｄにおける濃度勾配は、イオン注入によって形成された第２領域１０の接合付近（図中v部分）にあったボロンが、ボロン濃度の低い炭化珪素層２側（図中vi部分）へ、活性化アニール処理によって、拡散したことにより形成されたものである。
これら第１ＪＴＥ領域８ａから第５ＪＴＥ領域８ｅの中で、第５ＪＴＥ領域８ｅは、アノード電極４に覆われるために、アノード電極４の端部に生じる電界の緩和に寄与しない。よってアノード電極４の端部に生じる電界の緩和に寄与するＪＴＥ領域８は、アノード電極４の端部下を含む周辺領域Ｙに形成される第１ＪＴＥ領域８ａから第４ＪＴＥ領域８ｄとなる。
またイオン注入の際に注入されるボロン及びアルミニウムの量及び比率は、活性化アニール処理後に、第１ＪＴＥ領域８ａから第４ＪＴＥ領域８ｄからなるＪＴＥ領域８のｐ型不純物濃度が、アノード電極４の端部から周辺領域Ｙの外側に向かって、高い濃度から低い濃度に低下する濃度勾配が形成されるように設定される。
例えば、イオン注入後の第１領域７のｐ型不純物濃度としてアルミニウム及びボロンを共に１０とし、イオン注入後の第２領域１０のｐ型不純物濃度としてアルミニウム及びボロンを共に５として、活性化アニール処理における周囲へのボロンの拡散割合を実施の形態１同様に４０％とした場合、活性化アニール処理後に、第１ＪＴＥ領域８ａ（図中i部分）のｐ型不純物濃度は２０（＝１０＋１０）、第２ＪＴＥ領域８ｂにおけるii部分とiii部分のｐ型不純物濃度は、平均値として、それぞれ１８（＝１０＋（１０−２））と１２（＝５＋（５＋２））、第３ＪＴＥ領域８ｃ（図iv部分）のｐ型不純物濃度は１０（＝５＋５）、第４ＪＴＥ領域８ｄにおけるv部分とvi部分のｐ型不純物濃度は、平均値として、それぞれ８（＝５＋３）と２（＝０＋２）となり、ＪＴＥ領域８のｐ型不純物濃度が、アノード電極４の端部から周辺領域Ｙの外側に向かって低下する濃度勾配が形成されることが判る。
またボロンの拡散によって形成される第２ＪＴＥ領域８ｂ及び第４ＪＴＥ領域８ｄの幅は、それぞれ２μｍから４μｍとなる。この幅は、実施の形態１で示した２μｍから４μｍと同様に、電界緩和に十分な効果を有すると言える。
この発明の実施の形態２においては、炭化珪素層２の表面内に、ｐ型不純物としてのアルミニウム及びボロンをイオン注入して所定の間隔を有した第１領域７を形成し、この第１領域７の外側にｐ型不純物としてのアルミニウム及びボロンをイオン注入して、第１領域７よりも低いｐ型不純物濃度を有する第２領域１０を形成した後に、活性化アニール処理により第１領域７及び第２領域１０に含有するボロンを炭化珪素層２の面内方向に拡散させることにより、アノード電極４の端部下の領域を含む周辺領域Ｙに、アノード電極４の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域８を形成した。これによりＪＴＥ領域８は、不純物濃度が階段状に低くなった複数のｐ型領域となるので、所望の耐電圧特性を有することができる。また広いｐ型不純物濃度範囲のＪＴＥ領域８を、通常のイオン注入後の活性化アニール処理により形成することができる。そのため、従来のように、周辺領域に向かってｐ型不純物濃度を階段状に低くした複数のｐ型領域からなるＪＴＥ領域を得るための多くの製造工程を必要としない。この製造工程の低減は製造コストの低減に繋がり、以って炭化珪素半導体装置のコスト低減を可能にする。
なお、この実施の形態２では、２つのイオン注入領域を形成して、活性化アニール処理によりＪＴＥ領域を形成するものを例にして説明したが、２つ以上のイオン注入領域を形成して、活性化アニール処理によりＪＴＥ領域を形成してもよい。この実施の形態２を参考に、周辺領域の外側に向かって、ｐ型不純物濃度を階段状に低くした複数のイオン注入領域を形成した後に活性化アニール処理を行うことにより、アノード電極４の端部下を含む周辺領域Ｙに、アノード電極４の端部から周辺領域に向かって、ｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域を形成することができる。このＪＴＥ領域は、不純物濃度が階段状に低くなった複数のｐ型領域となり、不純物濃度範囲の広いｐ型領域となるので、所望の耐電圧特性を有することができる。
＜実施の形態３＞
実施の形態２においては、ｐ型不純物としてのボロン及びアルミニウムをイオン注入して第１領域７を形成したので、活性化アニール処理により第１ＪＴＥ領域８ａの他方側である内側に、ＪＴＥ領域８としては必要のない第５ＪＴＥ領域８ｅが形成された。この第５ＪＴＥ領域８ｅは、アノード電極４の有効面積（ショットキー接合面積）を小さくするので、通電時の損失が増加することになる。
この実施の形態３では、この第５ＪＴＥ領域８ｅの形成を阻止するために、実施の形態２で示した第１領域７をアルミニウムのみのイオン注入で形成する。その他は実施の形態２で示した製造方法と同じである。これにより、活性化アニール処理時に第１領域７の周囲へのボロンの拡散が無くなるので、第５ＪＴＥ領域８ｅと第２ＪＴＥ領域８ｂが形成されなくなる。
図１０は、この発明の実施の形態３に係るＳＢＤの構造を示す断面図であり、実施の形態２で示した図７とは、第２ＪＴＥ領域８ｂと第１ＪＴＥ領域８ａの内側のセル領域Ｘに形成された第５ＪＴＥ領域８ｅがない点で相違し、その他の点では同じである。よって図１０には、図７と同一の符号を付して詳細な説明は省略する。なお図１０はＳＢＤの片側の構造を示したものであり、実際は中心軸Ｐにて対称構造となっている。また図１１は、この発明の実施の形態３に係る活性化アニール処理後のＪＴＥ領域８のｐ型不純物濃度分布を示す説明図であり、実施の形態２で示した図９とは、第５ＪＴＥ領域８ｅと第２ＪＴＥ領域８ｂがない点で相違し、その他の点では同じである。なお製造方法についても、実施の形態２で説明した製造工程が参考となるため、ここでの説明は省略する。
この実施の形態３においては、実施の形態２と同様に、アノード電極４の端部下の領域を含む周辺領域Ｙに、アノード電極４の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域８が形成されるので、第２ＪＴＥ領域８ｂが無くなってもＪＴＥ領域８は、不純物濃度が階段状に低くなった複数のｐ型領域となるので、所望の耐電圧特性を有することができる。また実施の形態２と同様、従来に比べて多くの製造工程を必要としない。さらに実施の形態３においては、第１ＪＴＥ領域８ａの内側のセル領域Ｘに第５ＪＴＥ領域８ｅが形成されないので、アノード電極４の有効面積が小さくなることがなく、通電時の損失の増加を防止することができる。
＜実施の形態４＞
実施の形態１から３においては、炭化珪素半導体装置としてＳＢＤに形成されるＪＴＥ領域について説明したが、ここで説明したＪＴＥ領域の製造方法は、他の炭化珪素半導体装置にも適用することができる。この実施の形態４では、炭化珪素半導体装置としてｐｎダイオードを例にして説明する。
図１２は、この発明の実施の形態４に係るｐｎダイオードの構造を示す断面図である。図１２はｐｎダイオードの片側の構造を示したものであり、実際は中心軸Ｐにて対称構造となっている。図１３から図１８は、この発明の実施の形態４に係るｐｎダイオードの製造工程を示す説明図である。また図１９は、この発明の実施の形態４に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。
図１２において、ｎ＋型（第１導電型）の炭化珪素基板１５の表面上にはｎ−型（第１導電型）の炭化珪素層１６が設けられている。また炭化珪素層１６の表面内にはｐ型（第２導電型）のウェル領域１７が設けられ、このウェル領域１７の表面内にはｐ＋型（第２導電型）のコンタクト領域１８が設けられている。また炭化珪素層１６の表面内には、ウェル領域１７の外側にＪＴＥ領域１９が設けられている。このＪＴＥ領域１９は、不純物濃度分布の特徴から見て、第１ＪＴＥ領域１９ａから第３ＪＴＥ領域１９ｃの３つの領域に分けられる。さらにコンタクト領域１８の表面上にはアノード電極（第１電極）２０が設けられ、炭化珪素基板１５の裏面上にはカソード電極（第２電極）２１が設けられている。なおウェル領域１７が形成されている範囲Ｘはダイオードとして動作するセル領域であり、このセル領域Ｘの外側の範囲Ｙはｐｎ接合の端部に生じる電界を緩和するＪＴＥ領域１９が形成される周辺領域である。
次に、この発明の実施の形態４に係るｐｎダイオードの製造工程について、図１３から図１８を参照して説明する。
まずｎ＋型の炭化珪素基板１５の表面上に、エピタキシャル結晶成長法によりｎ−型の炭化珪素層１６を形成する。半導体基板１５と炭化珪素層１６でもって炭化珪素ウエハを構成する。（図１３参照）
次に炭化珪素層１６の表面内に、レジスト２２をマスクとして、ｐ型不純物であるアルミニウム（Ａｌ）とボロン（Ｂ）をイオン注入（図１４中に矢印Ａとして示す。）して、ｐ型の第１領域２３を選択的に形成する。イオン注入後、レジスト２２は除去される。（図１４参照）
次に第１領域２３の表面内に、レジスト２４をマスクとして、ｐ型不純物であるアルミニウム（Ａｌ）をイオン注入（図１５中に矢印Ｂとして示す。）して、ｐ＋型のコンタクト領域１８を選択的に形成する。イオン注入後、レジスト２４は除去される。このコンタクト領域１８は、ウェル領域１７とアノード電極（第１電極）２０を電気的に接続する際の抵抗であるコンタクト抵抗を下げるために形成するものである。（図１５参照）
次に炭化珪素層１６の表面内に、レジスト２５をマスクとして、ｐ型不純物であるアルミニウム（Ａｌ）とボロン（Ｂ）をイオン注入（図１６中に矢印Ｃとして示す。）して、第１領域２３の外側に接するようにｐ−型の第２領域２６を選択的に形成する。なお、第２領域２６のｐ型不純物濃度は、第１領域２３のｐ型不純物濃度より低くしておく。イオン注入後、レジスト２５は除去される。（図１６参照）
次に炭化珪素ウエハを高温で活性化アニール処理（例えば、アルゴン（Ａｒ）雰囲気で１５００℃，３０分）する。これにより注入イオンが電気的に活性化され、かつイオン注入により生じた結晶欠陥が回復する。（図１７参照）
また活性化アニールの際に、第１領域２３及び第２領域２６に注入されていたボロンが炭化珪素層１６内に拡散することにより、炭化珪素層１６の表面内に、ウェル領域１７と、ウェル領域１７の外側に第１ＪＴＥ領域１９ａ、第２ＪＴＥ領域１９ｂ及び第３ＪＴＥ領域１９ｃからなるＪＴＥ領域１９が形成される。なお活性化アニール処理の際のボロンの拡散方向は、炭化珪素ウエハの面内方向が大きく、深さ方向は小さいことは実施の形態１で説明した通りである。
次に、炭化珪素層１６の表面上に、スパッタリングなどの物理気相成長法（ＰＶＤ：Physical Vapor deposition）によって金属膜を形成した後、不要部分を除去してアノード電極２０（第１電極）を形成する。アノード電極２０は、セル領域Ｘのコンタクト領域１８の表面上に形成される。ここでアノード電極２０となる材料としては、例えばアルミニウム（Ａｌ）やニッケル（Ｎｉ）が挙げられる。（図１８参照）
最後に、炭化珪素基板１５の裏面上に、スパッタリングなどの物理気相成長法によってカソード電極２１（第２電極）を形成する。これにより、図１２に示すｐｎダイオードの主要部が完成する。
次にＪＴＥ領域１９のｐ型不純物濃度分布について、図１９を参照して説明する。
図１９は、ＪＴＥ領域１９を構成する第１ＪＴＥ領域１９ａ、第２ＪＴＥ領域１９ｂ及び第３ＪＴＥ領域１９ｃのｐ型不純物濃度分布を示す。第１ＪＴＥ領域１９ａ（図中I及びII部分）は、ウェル領域１７の外側に形成される。第１ＪＴＥ領域１９ａは、ウェル領域１７の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が連続的に低下していく領域である。また第１ＪＴＥ領域１９ａのｐ型不純物濃度は、ウェル領域１７のｐ型不純物濃度から第２ＪＴＥ領域１９ｂのｐ型不純物濃度に連続的に低下していく。第２ＪＴＥ領域１９ｂ（図中III部分）は、第１ＪＴＥ領域１９ａの外側に形成され、ｐ型不純物濃度が略一定の領域であり、アニール処理後も、イオン注入当初のｐ型不純物濃度を有する。第３ＪＴＥ領域１９ｃ（図中IV及びV部分）は、第２ＪＴＥ領域１９ｂの外側に形成される。第３ＪＴＥ領域１９ｃは、第２ＪＴＥ領域１９ｂの端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が連続的に低下していく領域である。すなわち第３ＪＴＥ領域１９ｃのｐ型不純物濃度は、第２ＪＴＥ領域１９ｂのｐ型不純物濃度からｎ型に反転するまで連続的に低下していく。第１ＪＴＥ領域１９ａにおける濃度勾配は、イオン注入によって形成された第１領域２３の境界（界面）付近（図中I部分）にあったボロンが、イオン注入によって形成されたボロン濃度の低い第２領域２６側（図中II部分）へ、活性化アニール処理によって拡散したことにより形成されたものである。また第３ＪＴＥ領域１９ｃにおける濃度勾配は、イオン注入によって形成された第２領域２６の接合付近（図中IV部分）にあったボロンが、ボロン濃度の低い炭化珪素層２側（図V部分）へ、活性化アニール処理によって、拡散したことにより形成されたものである。
またイオン注入の際に注入されるボロン及びアルミニウムの量及び比率は、活性化アニール処理後に、第１ＪＴＥ領域１９ａから第３ＪＴＥ領域１９ｃからなるＪＴＥ領域１９のｐ型不純物濃度が、ウェル領域１７の端部から周辺領域Ｙの外側に向かって、高い濃度から低い濃度に低下する濃度勾配が形成されるように設定される。
またボロンの拡散によって形成される第１ＪＴＥ領域１９ａ及び第３ＪＴＥ領域１９ｃの幅は、それぞれ２μｍから４μｍとなる。この幅は、実施の形態１で示した２μｍから４μｍと同様に、電界緩和に十分な効果を有すると言える。
この発明の実施の形態４に係る炭化珪素半導体装置の製造方法においては、炭化珪素層１６の表面内に、ｐ型不純物としてのアルミニウム及びボロンをイオン注入して第１領域２３を形成し、この第１領域２３の外側にｐ型不純物としてのアルミニウム及びボロンをイオン注入して第１領域２３よりも低いｐ型不純物濃度を有する第２領域２６を形成した後に、活性化アニール処理により第１領域２３及び第２領域２６に含有するボロンを炭化珪素層１６の面内方向に拡散させることにより、ウェル領域１７と、このウェル領域１７の外側に、ウェル領域１７の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域１９を形成した。これによりＪＴＥ領域１９は、不純物濃度が階段状に低くなった複数のｐ型領域となるので、所望の耐電圧特性を有することができる。また広いｐ型不純物濃度範囲のＪＴＥ領域１９を、通常のイオン注入後の活性化アニール処理により形成することができる。そのため、従来のように、周辺領域に向かってｐ型不純物濃度を階段状に低くした複数のｐ型領域からなるＪＴＥ領域を得るための多くの製造工程を必要としない。この製造工程の低減は製造コストの低減に繋がり、以って炭化珪素半導体装置のコスト低減を可能にする。
＜実施の形態５＞
実施の形態４においては、ｐ型不純物としてのボロン及びアルミニウムをイオン注入して第１領域２３を形成し、活性化アニール処理によりウェル領域１７を形成したが、この実施の形態５では、アルミニウムのみのイオン注入で第１領域２３を形成し、活性化アニール処理によりウェル領域１７をする。その他は、実施の形態４で示した製造方法と同じである。
図２０は、この発明の実施の形態５に係るｐｎダイオードの構造を示す断面図であり、その構造は、実施の形態４で示した図１２と第１ＪＴＥ領域１９ａが無くなったこと以外は基本的に同じである。よって図２０には図１２と同一の符号を付して詳細な説明は省略する。なお図２０はｐｎダイオードの片側の構造を示したものであり、実際は中心軸Ｐにて対称構造となっている。なお具体的な製造方法は、実施の形態４で説明した製造工程が参考となるため、ここでの説明は省略する。
この実施の形態５においては、実施の形態４と同様に、ウェル領域１７の端部から周辺領域Ｙに向かってｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域１９が形成されるので、第１ＪＴＥ領域１９ａが無くてもＪＴＥ領域１９は、不純物濃度が階段状に低くなった複数のｐ型領域となるので、所望の耐電圧特性を有することができる。また実施の形態４と同様、従来に比べて多くの製造工程を必要としない。さらにウェル領域１７にはボロンが注入されていないので、ウェル領域の高抵抗化や深い準位によるデバイス特性の悪化を防止することができる。
また、この実施の形態５においては、第２領域２６の注入深さを、第１領域２３の注入深さに等しい、或いは第１領域２３の注入深さより深くしておけば、活性化アニール処理時に、第２領域２６に含まれるボロンが、炭化珪素ウエハの深さ方向に若干拡散することにより、図２１及び図２２に示すように、ウェル領域１７の外側下端部（図２１、図２２にＳで示す。）を覆うようにして、第４ＪＴＥ領域１９ｄが形成される。この第４ＪＴＥ領域１９ｄは、ウェル領域１７の外側下端部Ｓの電界を緩和する効果を有する。
＜実施の形態６＞
実施の形態４では、イオン注入により第１領域２３と第２領域２６を形成した後に活性化アニール処理を行って、広いｐ型不純物濃度範囲を有するＪＴＥ領域１９を形成する場合について示したが、イオン注入により形成する領域は、３つ或いはそれ以上でもよい。以下、イオン注入により形成する領域が３つの場合について説明する。
図２３は、この発明の実施の形態６に係るｐｎダイオードの構造を示す断面図である。図２４は、この発明の実施の形態６に係るｐｎダイオードの製造工程を示す説明図であり、実施の形態４に係るｐｎダイオードの製造工程と相違する工程を説明するものである。また図２５は、この発明の実施の形態６に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。なお図２３は、ｐｎダイオードの片側の構造を示したものであり、実際は中心軸Ｐにて対称構造となっている。
図２３において、実施の形態４における図１２で示したものと同一符号のものは、同一又は相当するものを示し、ここでの説明は省略する。実施の形態４と相違する構造は、炭化珪素層１６の表面内に、ｐ−型（第２導電型）のＪＴＥ領域１９の代わりにｐ−型（第２導電型）のＪＴＥ領域２７が設けられていることである。このＪＴＥ領域２７は、ｐ型不純物濃度分布の特徴から見て、第１ＪＴＥ領域２７ａから第５ＪＴＥ領域２７ｅの５つの領域に分けられる。なお実施の形態４と同様に、ウェル領域１７が形成されている範囲Ｘはダイオードとして動作するセル領域であり、このセル領域Ｘの外側の範囲Ｙはｐｎ接合の端部に生じる電界を緩和するＪＴＥ領域２７が形成される周辺領域である。
次に、この発明の実施の形態６に係るｐｎダイオードの製造工程について説明する。ここでは実施の形態４で説明したｐｎダイオードの製造工程と相違する工程について説明する。
図２４は、実施の形態４で説明したｐｎダイオードの製造工程と相違するｐｎダイオードの製造工程を示したものである。図２４に示す製造工程は、実施の形態４の製造工程で説明した第２領域２６を形成する工程の後に設けられる。具体的には、炭化珪素層１６の表面内に、レジスト２８をマスクとして、ｐ型不純物であるアルミニウム（Ａｌ）とボロン（Ｂ）をイオン注入（図２４中に矢印Ｄとして示す。）して、第２領域２６の外側に接するようにｐ−−型の第３領域２９を形成する。なお第３領域２９のｐ型不純物濃度は、第２領域２６のｐ型不純物濃度より低くしておく。イオン注入後、レジスト２８は除去される。なお図２４において、実施の形態４で示したものと同一符号のものは、同一又は相当するものを示し、ここでの説明は省略する。
第３領域２９の形成後は、実施の形態４の製造工程で示した活性化アニール処理以降の工程が参考となる。但し、この実施の形態６では、活性化アニール処理の際に、図２３に示すように、第１領域２３、第２領域２６及び第３領域２９に注入されていたボロンが炭化珪素層１６内に拡散することにより、炭化珪素層１６の表面内に、第１ＪＴＥ領域２７ａから第５ＪＴＥ領域２７ｅによりなるＪＴＥ領域２７が形成される。また第１ＪＴＥ領域２７ａの間の領域は、ウェル領域１７となる。
次にＪＴＥ領域２７のｐ型不純物濃度分布について、図２５を参照して説明する。
図２５は、ＪＴＥ領域２７を構成する第１ＪＴＥ領域２７ａ、第２ＪＴＥ領域２７ｂ、第３ＪＴＥ領域２７ｃ、第４ＪＴＥ領域２７ｄ及び第５ＪＴＥ領域２７ｅのｐ型不純物濃度分布を示す。第１ＪＴＥ領域２７ａ（図中i及びii部分）は、ウェル領域１７の外側の周辺領域Ｙに形成される。第１ＪＴＥ領域２７ａは、ウェル領域１７の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が連続的に低下していく領域である。また第１ＪＴＥ領域２７ａのｐ型不純物濃度は、ウェル領域１７のｐ型不純物濃度から第２ＪＴＥ領域２７ｂのｐ型不純物濃度に連続的に低下していく。第２ＪＴＥ領域２７ｂ（図中iii部分）は、第１ＪＴＥ領域２７ａの外側に形成され、ｐ型不純物濃度が略一定の領域であり、活性化アニール処理後も、イオン注入当初のｐ型不純物濃度を有する。第３ＪＴＥ領域２７ｃ（図中iv及びv部分）は、第２ＪＴＥ領域２７ｂの外側の周辺領域Ｙに形成される。第３ＪＴＥ領域２７ｃは、第２ＪＴＥ領域２７ｂの端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が連続的に低下していく領域である。すなわち第３ＪＴＥ領域２７ｃのｐ型不純物濃度は、第２ＪＴＥ領域２７ｂのｐ型不純物濃度から第４ＪＴＥ領域２７ｄのｐ型不純物濃度に連続的に低下していく。第４ＪＴＥ領域２７ｄ（図中vi部分）は、第３ＪＴＥ領域２７ｃの外側に形成され、ｐ型不純物濃度が略一定の領域であり、活性化アニール処理後も、イオン注入当初のｐ型不純物濃度を有する。第５ＪＴＥ領域２７ｅ（図中vii及びviii部分）は、第４ＪＴＥ領域２７ｄの外側の周辺領域Ｙに形成される。第５ＪＴＥ領域２７ｅは、第４ＪＴＥ領域２７ｄの端部から周辺領域Ｙの外側に向かって、第４ＪＴＥ領域２７ｄのｐ型不純物濃度からｎ型に反転するまで連続的に低下していく領域である。第１ＪＴＥ領域２７ａにおける濃度勾配は、イオン注入によって形成された第１領域２３の境界（界面）付近（図中i部分）にあったボロンが、イオン注入によって形成されたボロン濃度の低い第２領域２６側（図中ii部分）へ、活性化アニール処理によって拡散したことにより形成されたものである。また第３ＪＴＥ領域２７ｃにおける濃度勾配は、イオン注入によって形成された第２領域２６の境界（界面）付近（図中iv部分）にあったボロンが、ボロン濃度の低い第３領域２９側（図v部分）へ、活性化アニール処理によって拡散したことにより形成されたものである。また第５ＪＴＥ領域２７ｅにおける濃度勾配は、イオン注入によって形成された第３領域２９の接合付近（図中vii部分）にあったボロンが、ボロン濃度の低い炭化珪素層２側（図viii部分）へ、活性化アニール処理によって、拡散したことにより形成されたものである。
またイオン注入の際に注入されるボロン及びアルミニウムの量及び比率は、活性化アニール処理の後に、第１ＪＴＥ領域２７ａから第５ＪＴＥ領域２７ｅよりなるＪＴＥ領域２７のｐ型不純物濃度が、ウェル領域１７の端部から周辺領域Ｙの外側に向かって、高い濃度から低い濃度に低下する濃度勾配が形成されるように設定される。
またボロンの拡散によって形成される第１ＪＴＥ領域２７ａ、第３ＪＴＥ領域２７ｃ及び第５ＪＴＥ領域２７ｅの幅は、それぞれ２μｍから４μｍとなる。この幅は、実施の形態１で示した２μｍから４μｍと同様に、電界緩和に十分な効果を有すると言える。
この発明の実施の形態６に係る炭化珪素半導体装置の製造方法においては、炭化珪素層１６の表面内に、ｐ型不純物としてのアルミニウム及びボロンをイオン注入して第１領域２３を形成し、この第１領域２３の外側にｐ型不純物としてのアルミニウム及びボロンをイオン注入して第１領域２３よりも低いｐ型不純物濃度を有する第２領域２６を形成し、さらにこの第２領域２６の外側にｐ型不純物としてのアルミニウム及びボロンをイオン注入して第２領域２６よりも低いｐ型不純物濃度を有する第３領域２９を形成した後に、活性化アニール処理により第１領域２３、第２領域２６及び第３領域２９に含有するボロンを炭化珪素層１６の面内方向に拡散させることにより、ウェル領域１７と、このウェル領域の外側に、ウェル領域１７の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域２７を形成した。これによりＪＴＥ領域２７は、不純物濃度が階段状に低くなった複数のｐ型領域となるので、所望の耐電圧特性を有することができる。また広いｐ型不純物濃度範囲のＪＴＥ領域２７を、通常のイオン注入後の活性化アニール処理により形成することができる。そのため、従来のように、周辺領域に向かってｐ型不純物濃度を階段状に低くした複数のｐ型領域からなるＪＴＥ領域を得るための多くの製造工程を必要としない。この製造工程の低減は製造コストの低減に繋がり、以って炭化珪素半導体装置のコスト低減を可能にする。
なお、この実施の形態６では、３つのイオン注入領域を形成して、活性化アニール処理によりＪＴＥ領域を形成するものを例にして説明したが、３つ以上のイオン注入領域を形成して、活性化アニール処理によりＪＴＥ領域を形成してもよい。この実施の形態６を参考に、周辺領域の外側に向かって、ｐ型不純物濃度を階段状に低くした複数のイオン注入領域を形成した後、活性化アニール処理を行うことにより、ウェル領域１７の端部から周辺領域Ｙに向かって、ｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域を形成することができる。このＪＴＥ領域は、不純物濃度が階段状に低くなった複数のｐ型領域となり、不純物濃度範囲の広いｐ型領域となるので、所望の耐電圧特性を有することができる。
＜実施の形態７＞
実施の形態６においては、ｐ型不純物としてのボロン及びアルミニウムをイオン注入して第１領域２３を形成し、活性化アニール処理によりウェル領域１７を形成したが、実施の形態５と同様、アルミニウムのみのイオン注入で第１領域２３を形成し、活性化アニール処理によりウェル領域１７してもよい。その他は、実施の形態６で示した製造方法と同じである。
図２６は、この発明の実施の形態７に係るｐｎダイオードの構造を示す断面図であり、その構造は、実施の形態６で示した図２３と第１ＪＴＥ領域２７ａが無くなったこと以外は基本的に同じである。よって図２６には図２３と同一の符号を付して詳細な説明は省略する。なお図２６はｐｎダイオードの片側の構造を示したものであり、実際は中心軸Ｐにて対称構造となっている。なお具体的な製造方法は、実施の形態６で説明した製造工程が参考となるため、ここでの説明は省略する。
この実施の形態７においては、実施の形態６と同様に、ウェル領域１７の端部から周辺領域Ｙに向かってｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域２７が形成されるので、第１ＪＴＥ領域２７ａが無くてもＪＴＥ領域２７は、不純物濃度が階段状に低くなった複数のｐ型領域となるので、所望の耐電圧特性を有することができる。また実施の形態６と同様、従来に比べて多くの製造工程を必要としない。さらにウェル領域１７にはボロンが注入されていないので、ウェル領域の高抵抗化や深い準位によるデバイス特性の悪化を防止することができる。
また、図示はしないが、この実施の形態７においても、第２領域２６の注入深さを、第１領域２３の注入深さに等しい、或いは第１領域２３の注入深さより深くしておけば、活性化アニール処理時に、第２領域２６に含まれるボロンが、炭化珪素ウエハの垂直方向である深さ方向に若干拡散することにより、ウェル領域１７の外側下端部を覆うようにｐ型領域が形成される。このｐ型領域は、ウェル領域１７の外側下端部の電界を緩和する効果を有する。
＜実施の形態８＞
実施の形態１から３においては、炭化珪素半導体装置としてＳＢＤを例にして、また実施の形態４から７においては、炭化珪素半導体装置としてｐｎダイオードを例にして、主にＪＴＥ領域について説明した。この実施の形態８では、炭化珪素半導体装置として、ＭＯＳＦＥＴを例にして説明する。
図２７は、この発明の実施の形態８に係るＭＯＳＦＥＴの構造を示す断面図である。図２７はＭＯＳＦＥＴの片側の構造を示したものであり、実際は中心軸Ｐにて対称構造となっている。図２８から図３６は、この発明の実施の形態８に係るＭＯＳＦＥＴの製造工程を示す説明図である。また図３７は、この発明の実施の形態８に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。
図２７において、ｎ＋型（第１導電型）の炭化珪素基板４１の表面上にはｎ−型（第１導電型）の炭化珪素層４２が設けられている。また炭化珪素層４２の表面内にはｐ型（第２導電型）のウェル領域４３が所定の間隔を有して設けられ、またウェル領域４３の表面内には、ｎ型（第１導電型）のソース領域４４と、ソース領域４４の外側にｐ＋型（第２導電型）のコンタクト領域４５が設けられている。さらに炭化珪素層４２の表面内にはウェル領域４３の外側にＪＴＥ領域４６が設けられている。このＪＴＥ領域４６は、不純物濃度分布の特徴から見て、第１ＪＴＥ領域４６ａと第２ＪＴＥ領域４６ｂの２つの領域に分けられる。また炭化珪素層４２の表面上には、少なくともソース領域４４とウェル領域４３の間にある炭化珪素層４２の表面露出部に挟まれたウェル領域４３（チャネル領域と呼ぶ。）を覆うようにして、ゲート電極５０がゲート酸化膜４９を介して設けられ、またソース領域４４とコンタクト領域４５に電気的に接続されるソース電極（第１電極）５２が設けられている。さらに炭化珪素層４２の表面上には、ゲート電極５０を覆うように層間絶縁膜５１が設けられ、またウェル領域４３の外縁部から周辺領域Ｙにかけて酸化膜４７を介して絶縁膜４８が設けられている。また炭化珪素基板４１の裏面上にはドレイン電極（第２電極）５３が設けられている。なおウェル領域４３が形成されている範囲ＸはＭＯＳＦＥＴとして動作するセル領域であり、このセル領域Ｘの外側の範囲Ｙはｐｎ接合の端部に生じる電界を緩和するＪＴＥ領域４６が形成される周辺領域である。
次に、この発明の実施の形態８に係るＭＯＳＦＥＴの製造工程について、図２８から図３７を参照して説明する。
まずｎ＋型の炭化珪素基板４１の表面上に、エピタキシャル結晶成長法によりｎ−型の炭化珪素層４２を形成する。半導体基板４１と炭化珪素層４２でもって炭化珪素ウエハを構成する。（図２８参照）
次に炭化珪素層４２の表面内に、レジスト５４をマスクとして、ｐ型不純物であるアルミニウム（Ａｌ）をイオン注入（図２９中に矢印Ａとして示す。）して、ｐ型の第１領域５５を所定の間隔を有して選択的に形成する。イオン注入後、レジスト５４は除去される。（２９参照）
次に炭化珪素層４２の表面内に、レジスト５６をマスクとして、ｐ型不純物であるアルミニウム（Ａｌ）とボロン（Ｂ）をイオン注入（図３０中に矢印Ｂとして示す。）して、第１領域５５の外側にｐ−型の第２領域５７を選択的に形成する。なお、第２領域５７のｐ型不純物濃度は、第１領域５５のｐ型不純物濃度より低くしておく。イオン注入後、レジスト５６は除去される。（図３０参照）
次に第１領域５５の表面内に、レジスト５８をマスクとして、ｎ型不純物であるリン（Ｐ）又は窒素（Ｎ）をイオン注入（図３１中に矢印Ｃとして示す。）して、ｎ型のソース領域４４を選択的に形成する。イオン注入後、レジスト５８は除去される。（図３１参照）
次に第１領域５５の表面内に、レジスト５９をマスクとして、ｐ型不純物であるアルミニウム（Ａｌ）をイオン注入（図３２中に矢印Ｄとして示す。）して、ソース領域４４の外側にｐ＋型のコンタクト領域４５を選択的に形成する。イオン注入後、レジスト５９は除去される。このコンタクト領域４５は、ウェル領域４３とソース電極（第１電極）５２を電気的に接続する際の抵抗であるコンタクト抵抗を下げるために形成するものである。（図３２参照）
次に炭化珪素ウエハを高温で活性化アニール処理（例えば、アルゴン（Ａｒ）雰囲気で１５００℃，３０分）する。これにより注入イオンが電気的に活性化され、かつイオン注入により生じた結晶欠陥が回復する。（図３３参照）
また活性化アニールの際に、第２領域５７に注入されていたボロンが炭化珪素層４２内に拡散することにより、炭化珪素層４２の表面内に、ウェル領域４３と、ウェル領域４３の外側に第１ＪＴＥ領域４６ａ及び第２ＪＴＥ領域４６ｂからなるＪＴＥ領域４６が形成される。なお活性化アニール処理の際のボロンの拡散方向は、炭化珪素ウエハの面内方向が大きく、深さ方向は小さいことは実施の形態１で説明した通りである。
次に、熱酸化法によって炭化珪素層４２の表面上に、二酸化珪素（ＳｉＯ２）からなる酸化膜６０を形成する。（図３４参照）
次に、化学気相成長法によって、酸化膜６０の表面上にポリシリコン膜を形成し、レジストをマスクとして、不要部分をウェット又はプラズマを用いたエッチング法により除去してゲート電極５０を形成する。このゲート電極５０は、少なくともソース領域４４と炭化珪素層４２の表面露出部に挟まれたウェル領域４３、即ちチャネル領域を覆うように形成される。（図３４参照）
次に、ＴＥＯＳ（Tetraethoxysilane）ガスを用いたＣＶＤ（Chemical Vapor Deposition）などの化学気相成長法によって、ゲート電極５０及び酸化膜６０の表面上に、二酸化珪素（ＳｉＯ２）からなる絶縁膜６１を形成する。（図３４参照）
次に、レジストをマスクとして、ウェット又はプラズマを用いたエッチング法により、コンタクト領域４５及びソース領域４４の一部が露出するように、絶縁膜６１及び酸化膜６０を除去する。その後レジストは除去される。これにより、酸化膜４７、ゲート酸化膜４９、絶縁膜４８及び層間絶縁膜５１が形成される。（図３５参照）
次に、露出したコンタクト領域４５及びソース領域４４の一部、並びに絶縁膜４８及び層間絶縁膜５１の表面上に、スパッタリングなどの物理気相成長法（ＰＶＤ：Physical Vapor deposition）によって、アルミニウム（Ａｌ）又はニッケル（Ｎｉ）などの金属材料からなる金属膜を形成した後、レジストをマスクとして、不要部分を除去し、コンタクト領域４５及びソース領域４４の一部の表面上にソース電極（第１電極）５２を形成する。その後、レジストは除去される。（図３６参照）
最後に、炭化珪素基板４１の裏面上に、スパッタリングなどの物理気相成長法によってドレイン電極５３（第２電極）を形成する。これにより、図２７に示すＭＯＳＦＥＴの主要部が完成する。
次にＪＴＥ領域４６のｐ型不純物濃度分布について、図３７を参照して説明する。
図３７は、ＪＴＥ領域４６を構成する第１ＪＴＥ領域４６ａ及び第２ＪＴＥ領域４６ｂのｐ型不純物濃度分布を示す。第１ＪＴＥ領域４６ａ（図中I部分）は、ウェル領域４３の外側に形成される。第１ＪＴＥ領域４６ａは、ウェル領域４３の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が略一定の領域であり、活性化アニール処理後も、略イオン注入当初のｐ型不純物濃度を有する。第２ＪＴＥ領域４６ｂ（図中II及びIII部分）は、第１ＪＴＥ領域４６ａの外側に形成される。第２ＪＴＥ領域４６ｂは、第１ＪＴＥ領域４６ａの端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が連続的に低下していく領域である。すなわち第２ＪＴＥ領域４６ｂのｐ型不純物濃度は、第１ＪＴＥ領域４６ａのｐ型不純物濃度からｎ型に反転するまで連続的に低下していく。第２ＪＴＥ領域４６ｂにおける濃度勾配は、製造工程について説明したように、イオン注入によって形成された第２領域５７の接合付近（図中II部分）にあったボロンが、ボロン濃度の低い炭化珪素層２側（図中III部分）へ、活性化アニール処理によって拡散したことにより形成されたものである。
またイオン注入の際に注入されるボロン及びアルミニウムの量及び比率は、活性化アニール処理の後に、第１ＪＴＥ領域４６ａと第２ＪＴＥ領域４６ｂによりなるＪＴＥ領域４６のｐ型不純物濃度が、ウェル領域４３の端部から周辺領域Ｙの外側に向かって、高い濃度から低い濃度に低下する濃度勾配が形成されるように設定される。
またボロンの拡散によって形成される第２ＪＴＥ領域４６ｂの幅は２μｍから４μｍとなる。この幅は、実施の形態１で示した２μｍから４μｍと同様に、電界緩和に十分な効果を有すると言える。
この発明の実施の形態８に係る炭化珪素半導体装置の製造方法においては、炭化珪素層４２の表面内に、ｐ型不純物としてのアルミニウムをイオン注入して第１領域５５を所定の間隔を有して形成し、この第１領域５５の外側にｐ型不純物としてのアルミニウム及びボロンをイオン注入して第１領域５５よりも低いｐ型不純物濃度を有する第２領域５７を形成した後に、活性化アニール処理により第２領域５７に含有するボロンを炭化珪素層４２の面内方向に拡散させることにより、ウェル領域４３と、ウェル領域４３の端部から周辺領域Ｙに向かって、ｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域４６を形成した。これによりＪＴＥ領域４６は、不純物濃度が階段状に低くなった複数のｐ型領域となるので、所望の耐電圧特性を有することができる。また広いｐ型不純物濃度範囲のＪＴＥ領域４６を、通常のイオン注入後の活性化アニール処理により形成することができる。そのため、従来のように、周辺領域に向かってｐ型不純物濃度を階段状に低くした複数のｐ型領域からなるＪＴＥ領域を得るための多くの製造工程を必要としない。この製造工程の低減は製造コストの低減に繋がり、以って炭化珪素半導体装置のコスト低減を可能にする。
＜実施の形態９＞
実施の形態８では、イオン注入により第１領域５５と第２領域５７を形成した後に、活性化アニール処理を行って広いｐ型不純物濃度範囲を有するＪＴＥ領域４６を形成する場合について示したが、イオン注入により形成する領域は、３つ或いはそれ以上でもよい。以下、イオン注入により形成する領域が３つの場合について説明する。
図３８は、この発明の実施の形態９に係るＭＯＳＦＥＴの構造を示す断面図である。図３９は、この発明の実施の形態９に係るＭＯＳＦＥＴの製造工程を示す説明図であり、実施の形態８に係るＭＯＳＦＥＴの製造工程と相違する工程を説明するものである。また図４０は、この発明の実施の形態９に係る活性化アニール処理後のＪＴＥ領域のｐ型不純物濃度分布を示す説明図である。なお図３８は、ＭＯＳＦＥＴの片側の構造を示したものであり、実際は中心軸Ｐにて対称構造となっている。
図３８において、実施の形態８における図２７で示したものと同一符号のものは、同一又は相当するものを示し、ここでの説明は省略する。実施の形態８と相違する構造は、炭化珪素層４２の表面内に、ｐ−型（第２導電型）のＪＴＥ領域４６の代わりにｐ−型（第２導電型）のＪＴＥ領域６２が設けられていることである。このＪＴＥ領域６２は、ｐ型不純物濃度分布の特徴から見て、第１ＪＴＥ領域６２ａから第４ＪＴＥ領域６２ｄの４つの領域に分けることができる。なお実施の形態８と同様に、ウェル領域４３が形成されている範囲ＸはＭＯＳＦＥＴとして動作するセル領域であり、このセル領域Ｘの外側の範囲Ｙはｐｎ接合の端部に生じる電界を緩和するＪＴＥ領域が形成される周辺領域である。
次に、この発明の実施の形態９に係るＭＯＳＦＥＴの製造工程について説明する。ここでは実施の形態８で説明したＭＯＳＦＥＴの製造工程と相違する工程について説明する。
図３９は、実施の形態８で説明したＭＯＳＦＥＴの製造工程と相違するＭＯＳＦＥＴの製造工程を示したものである。図３９に示す製造工程は、実施の形態８の製造工程で説明した第２領域５７を形成する工程の後に設けられる。具体的には、炭化珪素層４２の表面内に、レジスト６３をマスクとして、ｐ型不純物であるアルミニウム（Ａｌ）とボロン（Ｂ）をイオン注入（図３９中に矢印Ａとして示す。）して、第２領域５７の外側にｐ−−型の第３領域６４を形成する。なお第３領域６４のｐ型不純物濃度は、第２領域５７のｐ型不純物濃度より低くしておく。イオン注入後、レジスト６３は除去される。なお図３９において、実施の形態８で示したものと同一符号のものは、同一又は相当するものを示し、ここでの説明は省略する。
第３領域６４の形成後は、実施の形態８の製造工程で示した活性化アニール処理以降の工程が参考となる。但し、この実施の形態９では、活性化アニール処理の際に、図３８に示すように、第２領域５７及び第３領域６４に注入されていたボロンが炭化珪素層４２内に拡散することにより、炭化珪素層４２の表面内に、第１ＪＴＥ領域６２ａから第４ＪＴＥ領域６２ｄによりなるＪＴＥ領域６２が形成される。またセル領域Ｘにある第１ＪＴＥ領域６２ａの内側の領域は、ウェル領域４３となる。
次に、ＪＴＥ領域６２のｐ型不純物濃度分布について、図４０を参照して説明する。
図４０は、ＪＴＥ領域６２を構成する第１ＪＴＥ領域６２ａ、第２ＪＴＥ領域６２ｂ、第３ＪＴＥ領域６２ｃ及び第４ＪＴＥ領域６２ｄのｐ型不純物濃度分布を示す。第１ＪＴＥ領域６２ａ（図中i部分）は、ウェル領域４３の外側の周辺領域Ｙに形成される。第１ＪＴＥ領域６２ａは、ウェル領域４３の端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が略一定の領域であり、活性化アニール処理後も、略イオン注入当初のｐ型不純物濃度を有する。第２ＪＴＥ領域６２ｂ（図中ii及びiii部分）は、第１ＪＴＥ領域６２ａの外側の周辺領域Ｙに形成される。第２ＪＴＥ領域６２ｂは、第１ＪＴＥ領域６２ａの端部から周辺領域Ｙの外側に向かって、ｐ型不純物濃度が連続的に低下していく領域である。すなわち第２ＪＴＥ領域６２ｂのｐ型不純物濃度は、第１ＪＴＥ領域６２ａのｐ型不純物濃度から第３ＪＴＥ領域６２ｃのｐ型不純物濃度に連続的に低下していく。第３ＪＴＥ領域６２ｃ（図中iv部分）は、第２ＪＴＥ領域６２ｂの外側に形成され、ｐ型不純物濃度が略一定の領域であり、活性化アニール処理後も、略イオン注入当初のｐ型不純物濃度を有する。第４ＪＴＥ領域６２ｄ（図中v及びvi部分）は、第３ＪＴＥ領域６２ｃの外側の周辺領域Ｙに形成される。第４ＪＴＥ領域６２ｄは、第３ＪＴＥ領域６２ｃの端部から周辺領域Ｙの外側に向かって、第３ＪＴＥ領域６４ｃのｐ型不純物濃度からｎ型に反転するまで連続的に低下していく。第２ＪＴＥ領域６２ｂにおける濃度勾配は、イオン注入によって形成された第２領域５７の境界（界面）付近（図中ii部分）にあったボロンが、ボロン濃度の低い第３領域６４側（図中図iii部分）へ、活性化アニール処理によって、拡散したことにより形成されたものである。また第４ＪＴＥ領域６２ｄにおける濃度勾配は、イオン注入によって形成された第３領域６４の接合付近（図中v部分）にあったボロンが、ボロン濃度の低い炭化珪素層２側（図中vi部分）へ、活性化アニール処理によって、拡散したことにより形成されたものである。
またイオン注入の際に注入されるボロン及びアルミニウムの量及び比率は、活性化アニール処理の後に、第１ＪＴＥ領域６２ａから第４ＪＴＥ領域６２ｄによりなるＪＴＥ領域６２のｐ型不純物濃度が、ウェル領域４３の端部から周辺領域Ｙの外側に向かって、高い濃度から低い濃度に低下する濃度勾配が形成されるように設定される。
またボロンの拡散によって形成される第２ＪＴＥ領域６２ｂ及び第４ＪＴＥ領域６２ｄの幅は、それぞれ２μｍから４μｍとなる。この幅は、実施の形態１で示した２μｍから４μｍと同様に、電界緩和に十分な効果を有すると言える。
この発明の実施の形態９に係る炭化珪素半導体装置の製造方法においては、炭化珪素層４２の表面内に、ｐ型不純物としてのアルミニウムをイオン注入して第１領域５５を所定の間隔を有して形成し、この第１領域５５の外側にｐ型不純物としてのアルミニウム及びボロンをイオン注入して第１領域５５よりも低いｐ型不純物濃度を有する第２領域５７を形成し、さらにこの第２領域５７の外側にｐ型不純物としてのアルミニウム及びボロンをイオン注入して第２領域５７よりも低いｐ型不純物濃度を有する第３領域６４を形成した後に、活性化アニール処理により第２領域５７及び第３領域６４に含有するボロンを炭化珪素層４２の面内方向に拡散させることにより、ウェル領域４３と、ウェル領域４３の端部から周辺領域Ｙに向かってｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域６２を形成した。これによりＪＴＥ領域６２は、不純物濃度が階段状に低くなった複数のｐ型領域となるので、所望の耐電圧特性を有することができる。また広いｐ型不純物濃度範囲のＪＴＥ領域６２を、通常のイオン注入後の活性化アニール処理により形成することができる。そのため、従来のように、周辺領域に向かってｐ型不純物濃度を階段状に低くした複数のｐ型領域からなるＪＴＥ領域を得るための多くの製造工程を必要としない。この製造工程の低減は製造コストの低減に繋がり、以って炭化珪素半導体装置のコスト低減を可能にする。
なお、この実施の形態９では、３つのイオン注入領域を形成して、活性化アニール処理によりＪＴＥ領域を形成するものを例にして説明したが、３つ以上のイオン注入領域を形成して、活性化アニール処理によりＪＴＥ領域を形成してもよい。この実施の形態９を参考に、周辺領域の外側に向かって、ｐ型不純物濃度を階段状に低くした複数のイオン注入領域を形成した後、活性化アニール処理を行うことにより、ウェル領域４３の端部から周辺領域Ｙに向かって、ｐ型不純物濃度が高い濃度から低い濃度に低下する濃度勾配を有するＪＴＥ領域を形成することができる。このＪＴＥ領域は、不純物濃度が階段状に低くなった複数のｐ型領域となり、不純物濃度範囲の広いｐ型領域となるので、所望の耐電圧特性を有することができる。
また、この発明の実施の形態８及び９に係る炭化珪素半導体装置の製造方法においては、第１領域５５をアルミニウムのみのイオン注入により形成しているので、活性化アニール処理によりウェル領域４３を形成する工程で、ボロンの拡散によりウェル領域４３の間隔、具体的にはウェル領域４３の間の炭化珪素層４２の幅（図２７、図３８中にＺとして示す。）が狭くなることがない。これにより、チャネル長が長くなることによるチャネル抵抗の増大や、ウェル領域４３の間隔が狭くなることによるＪＦＥＴ（Junction Field Effect Transistor）抵抗の増大を防止することができる。
また、図示はしないが、この実施の形態８及び９においても、第２領域５７の注入深さを、第１領域５５の注入深さに等しい、或いは第１領域５５の注入深さより深くしておけば、活性化アニール処理時に、第２領域５７に含まれるボロンが、炭化珪素ウエハの深さ方向に若干拡散することにより、ウェル領域４３の外側下端部を覆うようにｐ型領域が形成される。このｐ型領域は、ウェル領域４３の外側下端部の電界を緩和する効果を有する。これには図２１及び図２２が参考となる。
また各実施の形態においては、活性化アニールの際に炭化珪素層２内で殆ど拡散しないｐ型不純物（第１不純物）としてアルミニウム（ｎ型不純物（第３不純物）にあっては窒素及びリン）を用い、活性化アニールの際に炭化珪素層２内で拡散するｐ型不純物（第２不純物）としてボロンを用いて説明したが、ここで示した不純物と同等の特性、詳しくは活性化アニール処理の際に炭化珪素層２内において同等の拡散特性を有する不純物であれば利用可能であり、それらの不純物を用いることも、当然この発明の範囲に含まれるものである。
１ ｎ＋型（第１導電型）の半導体基板、２ ｎ−型（第１導電型）の炭化珪素層、３ ｐ型（第２導電型）のＪＴＥ領域、３ａ 第１ＪＴＥ領域、３ｂ 第２ＪＴＥ領域、３ｃ 第３ＪＴＥ領域、４ アノード電極（第１電極）、５ カソード電極（第２電極）、７ 第１領域、Ｘ セル領域、Ｙ 周辺領域

Claims (12)

  1. 第１導電型の炭化珪素ウエハの表面内に、活性化アニール処理で拡散せず前記炭化珪素ウエハ内で第２導電型となる第１不純物と活性化アニール処理で拡散して前記炭化珪素ウエハ内で第２導電型となる第２不純物をイオン注入して、所定の間隔を有する第２導電型の第１領域を形成する工程と、
    活性化アニール処理により前記第１領域に含まれる前記第２不純物を周囲に拡散させて、前記炭化珪素ウエハの表面内に前記第１領域からＪＴＥ領域を形成する工程と、
    前記第１領域の一部を含む前記第１の領域の間に相当する前記炭化珪素ウエハの表面上に第１電極を形成する工程と、
    前記炭化珪素ウエハの裏面上に第２電極を形成する工程と
    を備えた炭化珪素半導体装置の製造方法。
  2. 第１導電型の炭化珪素ウエハの表面内に、活性化アニール処理で拡散せず前記炭化珪素ウエハ内で第２導電型となる第１不純物をイオン注入して、所定の間隔を有する第２導電型の第１領域を形成する工程と、
    前記炭化珪素ウエハの表面内における前記第１領域の外側に、前記第１不純物と活性化アニール処理で拡散して前記炭化珪素ウエハ内で第２導電型となる第２不純物をイオン注入して、第２導電型の不純物濃度が前記第１領域の前記不純物濃度から階段状に低くなる少なくとも１つの第２導電型の領域を形成する工程と、
    活性化アニール処理により前記領域に含まれる前記第２不純物を周囲に拡散させて、前記第１領域及び前記領域からＪＴＥ領域を形成する工程と、
    前記第１領域の一部を含む前記第１の領域の間に相当する前記炭化珪素ウエハの表面上に第１電極を形成する工程と、
    前記炭化珪素ウエハの裏面上に第２電極を形成する工程と
    を備えた炭化珪素半導体装置の製造方法。
  3. 請求項２に記載の炭化珪素半導体装置の製造方法において、
    前記第１領域には、更に前記第２不純物がイオン注入され、前記アニール処理時に前記第１領域に含まれる前記第２不純物を周囲に拡散させる炭化珪素半導体装置の製造方法。
  4. 請求項１乃至３のいずれか１項に記載の炭化珪素半導体装置の製造方法において、
    前記第１不純物はアルミニウムであり、前記第２不純物はボロンである炭化珪素半導体装置の製造方法。
  5. 第１導電型の炭化珪素ウエハの表面内に、活性化アニール処理で拡散せず前記炭化珪素ウエハ内で第２導電型となる第１不純物をイオン注入して第２導電型の第１領域を形成する工程と、
    前記炭化珪素ウエハの表面内における前記第１領域の外側に、前記第１不純物と活性化アニール処理で拡散して前記炭化珪素ウエハ内で第２導電型となる第２不純物をイオン注入して、第２導電型の不純物濃度が前記第１領域の前記不純物濃度から階段状に低くなる少なくとも１つの第２導電型の領域を形成する工程と、
    活性化アニール処理により前記領域に含まれる前記第２不純物を周囲に拡散させて、前記炭化珪素ウエハの表面内に、前記第１領域と前記領域からなるウェル領域と前記ウェル領域の外側にＪＴＥ領域を形成する工程と、
    前記ウェル領域の表面上に第１電極を形成する工程と、
    前記炭化珪素ウエハの裏面上に第２電極を形成する工程と
    を備えた炭化珪素半導体装置の製造方法。
  6. 請求項５に記載の炭化珪素半導体装置の製造方法において、
    前記第１領域には、更に前記第２不純物がイオン注入され、前記アニール処理の際に前記第１領域に含まれる前記第２不純物を周囲に拡散させる炭化珪素半導体装置の製造方法。
  7. 請求項５に記載に炭化珪素半導体装置の製造方法において、
    前記領域の深さは前記第１領域の深さ以上で形成される炭化珪素半導体装置の製造方法。
  8. 請求項５乃至７のいずれか１項に記載の炭化珪素半導体装置の製造方法において、
    前記第１不純物はアルミニウムであり、前記第２不純物はボロンである炭化珪素半導体装置の製造方法。
  9. 第１導電型の炭化珪素ウエハの表面内に、活性化アニール処理で拡散せず前記炭化珪素ウエハ内で第２導電型となる第１不純物をイオン注入して、所定の間隔を有する第２導電型の第１領域を形成する工程と、
    前記炭化珪素ウエハの表面内における前記第１領域の外側に、前記第１不純物と活性化アニール処理で拡散して前記炭化珪素ウエハ内で第２導電型となる第２不純物をイオン注入して、第２導電型の不純物濃度が前記第１領域の前記不純物濃度から階段状に低くなる少なくとも１つの第２導電型の領域を形成する工程と、
    前記第１領域の表面内に、活性化アニール処理で拡散せず前記炭化珪素ウエハ内で第１導電型となる第３不純物をイオン注入して第１導電型のソース領域を形成する工程と、
    活性化アニール処理により前記領域に含まれる前記第２不純物を周囲に拡散させて、前記炭化珪素ウエハの表面内に、前記第１領域と前記領域から前記ソース領域を含むウェル領域と前記ウェル領域の外側にＪＴＥ領域を形成する工程と、
    前記炭化珪素ウエハの表面上に、前記ウェル領域が有するチャネル領域を覆うようにゲート酸化膜を介してゲート電極を形成する工程と、
    前記炭化珪素ウエハの表面上に、前記ソース領域及び前記ウェル領域と電気的に接続される第１電極を形成する工程と、
    前記炭化珪素ウエハの裏面上に第２電極を形成する工程と
    を備えた炭化珪素半導体装置の製造方法。
  10. 請求項９に記載に炭化珪素半導体装置の製造方法において、
    前記領域の深さは前記第１領域の深さ以上で形成される炭化珪素半導体装置の製造方法。
  11. 請求項９又は１０に記載の炭化珪素半導体装置の製造方法において、
    前記第１不純物はアルミニウムであり、前記第２不純物はボロンである炭化珪素半導体装置の製造方法。
  12. 請求項１１に記載に炭化珪素半導体装置の製造方法において、
    前記第３不純物は窒素又はリンである炭化珪素半導体装置の製造方法。
JP2009117636A 2009-05-14 2009-05-14 炭化珪素半導体装置の製造方法 Expired - Fee Related JP5223773B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009117636A JP5223773B2 (ja) 2009-05-14 2009-05-14 炭化珪素半導体装置の製造方法
US12/627,403 US7919403B2 (en) 2009-05-14 2009-11-30 Method of manufacturing silicon carbide semiconductor device
DE102010005625A DE102010005625A1 (de) 2009-05-14 2010-01-25 Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
KR1020100014572A KR101440395B1 (ko) 2009-05-14 2010-02-18 탄화 규소 반도체 장치
CN2010101262963A CN101887854B (zh) 2009-05-14 2010-02-24 碳化硅半导体装置及其制造方法
US13/037,043 US8350353B2 (en) 2009-05-14 2011-02-28 Method of manufacturing silicon carbide semiconductor device
KR1020120124206A KR101217107B1 (ko) 2009-05-14 2012-11-05 탄화 규소 반도체 장치의 제조방법
KR1020130019175A KR101322743B1 (ko) 2009-05-14 2013-02-22 탄화 규소 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009117636A JP5223773B2 (ja) 2009-05-14 2009-05-14 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010267783A true JP2010267783A (ja) 2010-11-25
JP5223773B2 JP5223773B2 (ja) 2013-06-26

Family

ID=42979264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009117636A Expired - Fee Related JP5223773B2 (ja) 2009-05-14 2009-05-14 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7919403B2 (ja)
JP (1) JP5223773B2 (ja)
KR (3) KR101440395B1 (ja)
CN (1) CN101887854B (ja)
DE (1) DE102010005625A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049872A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 半導体装置およびその製造方法
WO2014045480A1 (ja) * 2012-09-21 2014-03-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2014175377A (ja) * 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
WO2015033463A1 (ja) * 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両
JP2015220438A (ja) * 2014-05-21 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置
WO2015198718A1 (ja) * 2014-06-23 2015-12-30 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016081981A (ja) * 2014-10-14 2016-05-16 株式会社日立製作所 半導体装置及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452062B2 (ja) 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
WO2012098759A1 (ja) * 2011-01-17 2012-07-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5954856B2 (ja) 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
WO2012137659A1 (ja) * 2011-04-04 2012-10-11 三菱電機株式会社 半導体装置およびその製造方法
CN102437201B (zh) * 2011-11-25 2014-08-13 中国科学院微电子研究所 SiC结势垒肖特基二极管及其制作方法
CN102376779B (zh) * 2011-11-25 2013-05-22 中国科学院微电子研究所 SiC肖特基二极管及其制作方法
US8716716B2 (en) 2011-12-22 2014-05-06 Avogy, Inc. Method and system for junction termination in GaN materials using conductivity modulation
JP5867134B2 (ja) * 2012-02-13 2016-02-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
EP2850660A1 (en) * 2012-05-17 2015-03-25 General Electric Company Semiconductor device with junction termination extension
CN103000697A (zh) * 2012-11-23 2013-03-27 中国科学院微电子研究所 一种SiC肖特基二极管及其制作方法
JPWO2014155565A1 (ja) * 2013-03-27 2017-02-16 トヨタ自動車株式会社 縦型半導体装置
US9515136B2 (en) * 2014-06-18 2016-12-06 Stmicroelectronics S.R.L. Edge termination structure for a power integrated device and corresponding manufacturing process
DE112015002153T5 (de) * 2014-12-25 2017-01-26 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6280057B2 (ja) * 2015-01-15 2018-02-14 トヨタ自動車株式会社 半導体装置とその製造方法
US9741873B2 (en) * 2015-03-27 2017-08-22 Fairchild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power Schottky rectifier
JP6523886B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
JP6855700B2 (ja) * 2016-08-05 2021-04-07 富士電機株式会社 半導体装置およびその製造方法
DE102018123596A1 (de) 2017-10-27 2019-05-02 Infineon Technologies Ag Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren
CN108346688B (zh) * 2018-01-25 2021-03-02 中国科学院微电子研究所 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN111009464B (zh) * 2019-11-25 2023-02-03 深圳第三代半导体研究院 一种SiC功率器件芯片栅氧化层的制造方法及功率器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6393153A (ja) * 1986-10-07 1988-04-23 Toshiba Corp 半導体装置の製造方法
JP2008153358A (ja) * 2006-12-15 2008-07-03 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2008218700A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009044177A (ja) * 1996-07-16 2009-02-26 Cree Inc 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
JP4011848B2 (ja) 2000-12-12 2007-11-21 関西電力株式会社 高耐電圧半導体装置
US7144797B2 (en) * 2004-09-24 2006-12-05 Rensselaer Polytechnic Institute Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
JP4186919B2 (ja) 2004-12-07 2008-11-26 三菱電機株式会社 半導体装置
US8222649B2 (en) * 2006-02-07 2012-07-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP4935741B2 (ja) 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6393153A (ja) * 1986-10-07 1988-04-23 Toshiba Corp 半導体装置の製造方法
JP2009044177A (ja) * 1996-07-16 2009-02-26 Cree Inc 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置
JP2008153358A (ja) * 2006-12-15 2008-07-03 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2008218700A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049872A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 半導体装置およびその製造方法
US8716717B2 (en) 2010-10-15 2014-05-06 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
JP5554415B2 (ja) * 2010-10-15 2014-07-23 三菱電機株式会社 半導体装置およびその製造方法
WO2014045480A1 (ja) * 2012-09-21 2014-03-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2014175377A (ja) * 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
WO2015033463A1 (ja) * 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両
JPWO2015033463A1 (ja) * 2013-09-09 2017-03-02 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両
US9711600B2 (en) 2013-09-09 2017-07-18 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
JP2015220438A (ja) * 2014-05-21 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置
WO2015198718A1 (ja) * 2014-06-23 2015-12-30 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016009714A (ja) * 2014-06-23 2016-01-18 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016081981A (ja) * 2014-10-14 2016-05-16 株式会社日立製作所 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20120126057A (ko) 2012-11-20
KR20100123592A (ko) 2010-11-24
US20110147766A1 (en) 2011-06-23
KR101440395B1 (ko) 2014-09-15
CN101887854B (zh) 2012-12-12
KR101322743B1 (ko) 2013-10-28
KR101217107B1 (ko) 2012-12-31
US20100291762A1 (en) 2010-11-18
DE102010005625A1 (de) 2010-11-18
KR20130026469A (ko) 2013-03-13
US7919403B2 (en) 2011-04-05
JP5223773B2 (ja) 2013-06-26
CN101887854A (zh) 2010-11-17
US8350353B2 (en) 2013-01-08

Similar Documents

Publication Publication Date Title
JP5223773B2 (ja) 炭化珪素半導体装置の製造方法
JP6848317B2 (ja) 半導体装置および半導体装置の製造方法
JP5452062B2 (ja) 炭化珪素半導体装置の製造方法
JP4412335B2 (ja) 炭化珪素半導体装置の製造方法
JP5628462B1 (ja) 半導体装置およびその製造方法
JP2009004573A (ja) 炭化珪素半導体装置およびその製造方法
JP5845714B2 (ja) 炭化珪素半導体装置の製造方法
KR101171586B1 (ko) 반도체 장치 및 그 제조 방법
WO2012032735A1 (ja) 半導体装置およびその製造方法
JP5687128B2 (ja) 半導体装置およびその製造方法
JP2011114028A (ja) ＳｉＣ半導体装置とその製造方法
JP2006066439A (ja) 半導体装置およびその製造方法
JP2009266871A (ja) 炭化珪素半導体装置およびその製造方法
JP2013201308A (ja) 半導体装置及びその製造方法
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
KR102550521B1 (ko) 실리콘 카바이드 반도체 소자의 제조방법
WO2015045628A1 (ja) 炭化珪素半導体装置の製造方法
JP2011060901A (ja) 半導体装置および半導体装置の製造方法
JP2011040431A (ja) 半導体装置およびその製造方法
WO2014102994A1 (ja) 炭化珪素半導体装置及びその製造方法
JP2016134546A (ja) 半導体装置と、その製造方法
JP2010080797A (ja) 半導体装置の製造方法および半導体装置
US8796123B2 (en) Method of manufacturing silicon carbide semiconductor device
JP5806129B2 (ja) 半導体装置及びその製造方法
JP2010278120A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees