JP5806129B2 - 半導体装置及びその製造方法 - Google Patents

Description

本明細書に開示する技術は、半導体装置と、その製造方法に関する。

半導体装置を高耐圧化するために、素子領域（アクティブ領域）の周囲を取囲む終端領域にガードリングが形成された半導体装置が開発されている。例えば、特許文献１の半導体装置では、半導体基板の終端領域に、素子領域側から反素子領域側に向かって、順に浅くなる複数のガードリングが形成される。これによって、空乏層が素子領域側から反素子領域側に向かって滑らかに形成される。その結果、電界集中が緩和されて半導体装置の高耐圧化が図られる。ここで、「反素子領域側」とは、素子領域ではない領域（すなわち、非素子領域）側を意味する。例えば、半導体基板の中心に素子領域が形成され、その素子領域の外側に非素子領域が形成されている場合、「素子領域側」とは半導体基板の中心側を意味し、「反素子領域側」とは半導体基板の外周側を意味する。

特開２００４−９５６５９

終端領域にガードリングを形成した半導体装置では、ガードリングの反素子領域側の角部（すなわち、ガードリングの底面と反素子領域側の側面とにより形成される角部）の形状（角度、曲率等）により、逆バイアス時に形成される空乏層とドリフト層との境界面（以下、空乏層の境界面ということがある。）の曲率が変化し、耐圧性能に影響を与える。特に、空乏層が伸展して、最も反素子領域側に位置するガードリングまで空乏層が伸びた場合は、最も反素子領域側に位置するガードリングの反素子領域側の角部の形状（角度、曲率等）が半導体装置の耐圧に大きく影響する。したがって、耐圧を向上するためには、最も反素子領域側に位置するガードリングの反素子領域側の角部の形状（角度、曲率等）を適切にし、逆バイアス時に形成される空乏層の境界面の曲率を小さくする必要がある。

特許文献１の半導体装置において、空乏層の境界面の曲率を小さくするためには、ガードリングの反素子領域側の角部の曲率を小さくする必要がある。しかしながら、この半導体装置では、ガードリングの素子領域側の角部と反素子領域側の角部が同一の曲率となっている。このため、ガードリングの反素子領域側の角部の曲率を小さくしようとすると、ガードリングの素子領域側の角部の曲率も小さくなる。その結果、ガードリングが反素子領域側と素子領域側の両方向に拡大することとなる。そのため、隣接するガードリングとの距離が短くなり、それによって半導体装置の耐圧を低下させてしまう虞がある。

本明細書は、耐圧性能を向上することができる半導体装置と、その半導体装置を製造するための製造方法を提供することを目的とする。

本明細書に開示する半導体装置は、素子領域と、その素子領域の周囲を取囲む終端領域と、を有する半導体基板を備えている。終端領域には、素子領域の外側を一巡する複数のガードリングが形成されている。複数のガードリングのうち少なくとも最も反素子領域側に位置するガードリングは、素子領域側の第１側面と、第１側面の下端にその一端が接続される底面と、底面の他端にその下端が接続される反素子領域側の第２側面を有している。第２側面は、素子領域側から反素子領域側に向かって徐々に半導体基板の上面からの深さが浅くなる形状をしている。そして、最も反素子領域側に位置するガードリングは、半導体基板を平面視したときに当該ガードリングが伸びる方向と直交する断面において、第２側面と底面によって形成される角部の角度が、第１側面と底面によって形成される角部の角度より大きい。

ここで、側面と底面によって形成される「角部の角度」とは、前記断面において、側面と底面によって形成される角部の角度のうち１８０°以下となる方の角度を意味する。なお、前記断面において側面及び／又は底面が曲線となる場合は、その曲線を直線で近似し、近似した直線を用いて求めた角部の角度が「角部の角度」となる。例えば、前記断面において側面が曲線となる一方で底面が直線となる場合は、その側面を直線で近似し、その近似した直線と底面とのなす角度が「角部の角度」となる。なお、曲線を直線で近似する方法は、公知の種々の方法を用いることができる。例えば、曲線の一端と他端を結んだ直線を近似直線としてもよい。

この半導体装置では、最も反素子領域側に位置するガードリングの第２側面が、素子領域側から反素子領域側に向かって徐々に半導体基板の上面からの深さが浅くなる形状をしている。また、このガードリングの反素子領域側の角部（第２側面と底面とがなす角部）の角度が大きくされ、素子領域側の角部（第１側面と底面とがなす角部）の角度が小さくされている。したがって、最も反素子領域側に位置するガードリングの反素子領域側の角部の角度が大きいため、形成される空乏層の境界面の曲率を小さくすることができる。一方、ガードリングの素子領域側の角部の角度は小さいため、隣接するガードリングとの距離が短くなることを抑制することができる。これらによって、耐圧性能を向上することができる。

上記の半導体装置においては、第１側面は、半導体基板の上面に対して直交、又は、素子領域側から反素子領域側に向かって徐々に半導体基板の上面からの深さが浅くなる形状をしていてもよい。このような構成によると、隣接するガードリング間の距離が短くなることを好適に抑制することができる。

なお、上記の半導体装置においては、半導体基板が炭化珪素により形成されていてもよい。

また、本明細書は、上記の半導体装置を製造するための新規な製造方法を開示する。すなわち、本明細書に開示する製造方法は、半導体基板の上面にマスク層を形成するマスク層形成工程と、マスク層を形成した後に、半導体基板の上方からマスク層越しに半導体基板に不純物イオンを注入する工程を備えている。マスク層形成工程では、ガードリングに対応する部分のマスク層の厚みが、当該ガードリングの形状に応じて形成され、当該ガードリングが深く成形される部分ではマスク層の厚みが薄く、当該ガードリングが浅く成形される部分ではマスク層の厚みが厚く形成される。

この製造方法では、ガードリングに対応する部分のマスク層の厚みが、当該ガードリングの形状に応じたものとなっている。すなわち、ガードリングが深く形成される部分ではマスク層の厚みが薄いため、半導体基板の深い位置まで不純物イオンが注入される。一方、ガードリングが浅く形成される部分ではマスク層の厚みが厚いため、半導体基板の浅い位置に不純物イオンが注入される。したがって、イオン注入を複数回行わなくても、所望の形状のガードリングを形成することができる。なお、ガードリングが最も深く形成される部分では、マスク層が形成されなくてもよいし（すなわち、マスク層の厚みが０）、あるいは、マスク層が形成されていてもよい。

なお、上記の製造方法において、マスク層形成工程は、半導体基板の上面全体にマスク層を形成するステップと、マスク層の上面全体にレジスト膜を形成するステップと、最も反素子領域側に位置するガードリングに対応する開口を少なくとも有するフォトマスク越しにレジスト膜を露光するステップと、露光されたレジスト膜を現像するステップと、現像されたレジスト膜をエッチングマスクとして、マスク層をドライエッチングするステップを有していてもよい。そして、レジスト膜を露光するステップでは、反素子領域側から素子領域側に向かって斜めに光を照射することが好ましい。

このような構成によると、反素子領域側から素子領域側に向かって斜めに光を照射するため、レジスト膜は斜めに照射される光によって露光され、斜めに露光された部分が現像によって除去される。したがって、その後に行うドライエッチングによって、ガードリングの第２側面の形状に応じたマスク層を形成することができる。

本実施例に係る半導体装置の平面図。 図１のII−II線断面図。 図１の半導体装置の終端領域における空乏層の形状を示す模式図。 本実施例に係る半導体装置の製造方法の一例を説明する図（その１）。 本実施例に係る半導体装置の製造方法の一例を説明する図（その２）。 図４の状態から図５の状態となるまでの各ステップを詳細に説明する図（その１）。 図４の状態から図５の状態となるまでの各ステップを詳細に説明する図（その２）。 図４の状態から図５の状態となるまでの各ステップを詳細に説明する図（その３）。 図４の状態から図５の状態となるまでの各ステップを詳細に説明する図（その４）。 図４の状態から図５の状態となるまでの各ステップを詳細に説明する図（その５）。 本実施例に係る半導体装置の製造方法の一例を説明する図（その３）。 図５の状態から図１１の状態となるまでの各ステップを詳細に説明する図（その１）。 図５の状態から図１１の状態となるまでの各ステップを詳細に説明する図（その２）。 図５の状態から図１１の状態となるまでの各ステップを詳細に説明する図（その３）。 図５の状態から図１１の状態となるまでの各ステップを詳細に説明する図（その４）。 本実施例に係る半導体装置の製造方法の一例を説明する図（その４）。 本実施例に係る半導体装置の製造方法の他の例を説明する図（その１）。 本実施例に係る半導体装置の製造方法の他の例を説明する図（その２）。 本実施例に係る半導体装置の製造方法の他の例を説明する図（その３）。 本実施例に係る半導体装置の製造方法の他の例を説明する図（その４）。 本実施例に係る半導体装置の製造方法の他の例を説明する図（その５）。 本実施例に係る半導体装置の製造方法の他の例を説明する図（その６）。 本実施例に係る半導体装置の製造方法の他の例を説明する図（その７）。

以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。

（特徴１）最も反素子領域側に位置するガードリングは、半導体基板を平面視したときに当該ガードリングが伸びる方向と直交する断面において、第２側面と底面によって形成される角部の角度が、第１側面と底面によって形成される角部の角度より大きい。

（特徴２）最も反素子領域側に位置するガードリングは、半導体基板を平面視したときに当該ガードリングが伸びる方向と直交する断面において、第２側面と底面によって形成される角部の曲率が、第１側面と底面によって形成される角部の曲率より小さい。なお、側面と底面とが曲線で接続されている場合は、その曲線の角部における曲率が「角部の曲率」となる。一方、側面と底面が共に直線状に伸びて交差している場合は、それら側面及び底面を曲線近似して得られる近似曲線の角部における曲率が「角部の曲率」となる。

（特徴３）最も反素子領域側に位置するガードリングは、半導体基板を平面視したときに当該ガードリングが伸びる方向と直交する断面において、第２側面の下端から上端までの距離が、第１側面の下端から上端までの距離より長い。

（特徴４）最も反素子領域側に位置するガードリングでは、第１側面は、半導体基板の上面に対して直交、又は、素子領域側から反素子領域側に向かって徐々に半導体基板の上面からの深さが浅くなる形状をしている。第２側面は、素子領域側から反素子領域側に向かって徐々に半導体基板の上面からの深さが浅くなる形状をしている。

図１，２に示すように、実施例１に係る半導体装置１０は、ＳｉＣを材料とする半導体基板２５に形成されている。図２に示すように、半導体基板２５は、ウェハ基板２４と、ウェハ基板２４上に積層されたドリフト層２６を備えている。ウェハ基板２４は、半導体基板２５の下面側に配置されている。ウェハ基板２４は、例えば、ｎ型の４Ｈ−ＳｉＣ基板を用いることができる。

ドリフト層２６は、半導体基板２５の上面側に積層されている。ドリフト層２６は、ｎ型であり、その不純物濃度はウェハ基板２４よりも薄くされている。ドリフト層１４の厚みは、ウェハ基板１２の厚みよりも薄くされている。ドリフト層１４は、ウェハ基板１２上にエピタキシャル層を成長させることで形成することができる。

半導体基板２５の下面（ウェハ基板２４の下面）の全面には、裏面電極２８が形成されている。裏面電極２８は、ウェハ基板２４とオーミック接触している。裏面電極２８は、例えば、Ｔｉ，Ｍｏ，Ｎｉ（ニッケル），Ｗ（タングステン）等により形成することができる。

半導体基板２５の上面（ドリフト層２６の上面）には絶縁膜２２が形成されている。絶縁膜２２は、例えば、酸化シリコン（ＳｉＯ₂）で形成することができる。絶縁膜２２には開口部２２ａが形成されている。開口部２２ａには、表面電極３０が形成されている。表面電極３０は、ドリフト層２６とショットキー接合するショットキー電極と、そのショットキー電極上に形成された配線電極によって構成されている。ショットキー電極は、例えば、Ｍｏ（モリブデン）もしくはＴｉ（チタン）もしくはＮｉ（ニッケル）によって形成することができる。配線電極は、例えば、Ａｌ（アルミニウム）等で形成することができる。表面電極３０の外周部と絶縁膜３２上には、パッシベーション膜３４が形成されている。パッシベーション膜３４は、例えば、ポリイミドによって形成することができる。

図１に示すように、半導体基板２５には、素子領域１２と、その素子領域１２を取り囲む終端領域１４が形成されている。素子領域１２には、ショットキーバリアダイオードが形成されている。ショットキーバリアダイオードは、裏面電極２８とウェハ基板２４とドリフト層２６と表面電極３０によって構成されている（図２参照）。終端領域１４には、３つのガードリング１６，１８，２０が形成されている。ガードリング１６，１８，２０は、内周側から外周側に間隔を空けて配置されており、それぞれが素子領域１２を一巡している。

ガードリング１６，１８，２０は、ｐ型の不純物がドープされたｐ型半導体領域である。図２に示すように、ガードリング２２は、ドリフト層２６の表面に露出する範囲に形成されている。ガードリング２０にドープされるｐ型の不純物には、例えば、アルミニウムイオン（Ａｌイオン）を用いることができる。各ガードリング１６，１８，２０のｐ型不純物濃度は、同一濃度とされている。また、各ガードリング１６，１８，２０は、同一形状をしている。すなわち、各ガードリング１６，１８，２０は、半導体基板２５の上面から同一の深さ範囲に形成され、その幅（半導体基板２５の内周側から外周側に向かう方向（図２に示す断面ではｙ方向）の幅）も同一となるように形成されている（図２参照）。なお、ガードリング１６，１８，２０のｐ型不純物濃度及び深さ（ｚ方向の寸法）は、半導体装置１０に逆方向の電圧が印加されたときに形成される空乏層が所望の形状となるように適宜設定することができる。

図３に示すように、各ガードリング１６，１８，２０は、素子領域側（すなわち、内周側）の側面１６ａ，１８ａ，２０ａと、反素子領域側（すなわち、外周側）の側面１６ｃ，１８ｃ，２０ｃと、底面１６ｂ，１８ｂ，２０ｂ及び上面１６ｄ，１８ｄ，２０ｄを有している。各ガードリング１６，１８，２０の上面１６ｄ，１８ｄ，２０ｄは、半導体基板２５の上面に露出している。ガードリング１６，１８，２０の上面１６ｄ，１８ｄ，２０ｄは、絶縁膜２２に接触し、絶縁膜２２によって表面電極３０から絶縁されている（図２参照）。上面１６ｄ，１８ｄ，２０ｄの内周側の端部は、側面１６ａ，１８ａ，２０ａの上端部に接続している。上面１６ｄ，１８ｄ，２０ｄの外周側の端部は、側面１６ｃ，１８ｃ，２０ｃの上端部に接続している。

各ガードリング１６，１８，２０の底面１６ｂ，１８ｂ，２０ｂは、ドリフト層２６に接触しており、半導体基板２５の上面に略平行となっている。底面１６ｂ，１８ｂ，２０ｂの内周側の端部は、側面１６ａ，１８ａ，２０ａの下端部に接続している。底面１６ｂ，１８ｂ，２０ｂの外周側の端部は、側面１６ｃ，１８ｃ，２０ｃの下端部に接続している。

各ガードリング１６，１８，２０の内周側の側面１６ａ，１８ａ，２０ａは、ドリフト層２６に接触している。側面１６ａ，１８ａ，２０ａは、半導体基板２５の上面に対して略直交している。ガードリング１６，１８，２０の底面１６ｂ，１８ｂ，２０ｂが、半導体基板２５の上面に対して略平行であることから、側面１６ａ，１８ａ，２０ａと底面１６ｂ，１８ｂ，２０ｂも略直交している。したがって、半導体基板２５を平面視したときにガードリング１６，１８，２０が伸びる方向と直交する断面（例えば、図２，３に示す断面（ｙ−ｚ断面）（以下、この断面をガードリング直交断面ということがある。））において、側面１６ａ，１８ａ，２０ａと底面１６ｂ，１８ｂ，２０ｂとがなす角部Ａの角度は略９０°となっている。

各ガードリング１６，１８，２０の外周側の側面１６ｃ，１８ｃ，２０ｃは、ドリフト層２６に接触している。側面１６ｃ，１８ｃ，２０ｃは、内周側から外周側に向かって徐々に半導体基板２５の上面からの深さが浅くなる曲面状に形成されている。すなわち、側面１６ｃ，１８ｃ，２０ｃは、半導体基板２５の上面に対して傾斜し、また、ガードリング１６，１８，２０の底面１６ｂ，１８ｂ，２０ｂに対しても傾斜している。したがって、前記のガードリング直交断面において、側面１６ｃ，１８ｃ，２０ｃと底面１６ｂ，１８ｂ，２０ｂとがなす角部の角度は９０°以上の鈍角となっている。詳細には、側面１６ｃ，１８ｃ，２０ｃが曲線となるため、側面１６ｃ，１８ｃ，２０ｃの曲線を直線近似した直線（例えば、側面１６ａ，１８ｃ，２０ｃの上端と下端とを結ぶ直線）と底面１６ｂ，１８ｂ，２０ｂとがなす角部Ｂの角度が９０°以上の鈍角となっている。

上述した説明から明らかなように、各ガードリング１６，１８，２０では、前記のガードリング直交断面において、外周側の側面１６ｃ，１８ｃ，２０ｃと底面１６ｂ，１８ｂ，２０ｂによって形成される角部Ｂの角度が、内周側の側面１６ａ，１８ａ，２０ａと底面１６ｂ，１８ｂ，２０ｂによって形成される角部Ａの角度より大きくなっている。また、前記のガードリング直交断面において、外周側の側面１６ｃ，１８ｃ，２０ｃと底面１６ｂ，１８ｂ，２０ｂによって形成される角部Ｂの曲率が、内周側の側面１６ａ，１８ａ，２０ａと底面１６ｂ，１８ｂ，２０ｂによって形成される角部Ａの曲率より小さくなっている。ここで、内周側の側面１６ａ，１８ａ，２０ａと底面１６ｂ，１８ｂ，２０ｂは共に直線であるため、これらの直線を曲線近似して得られる近似曲線の角部における曲率が「角部Ａの曲率」となる。さらに、前記のガードリング直交断面において、外周側の側面１６ｃ，１８ｃ，２０ｃの下端から上端までの距離が、内周側の側面１６ａ，１８ａ，２０ａの下端から上端までの距離より長くなっている。

上述した半導体装置１０では、表面電極（アノード電極）３０と裏面電極（カソード電極）２８の間に順バイアスが印加される（すなわち、裏面電極２８に印加される電圧より高い電圧が表面電極３０に印加される）と、表面電極３０から裏面電極２８に電流が流れる。一方、表面電極３０と裏面電極２８の間に逆バイアスが印加される（すなわち、表面電極３０に印加される電圧より高い電圧が裏面電極２８に印加される）と、表面電極３０とドリフト層２６とのショットキー障壁によって、ドリフト層２６から表面電極３０へ向かう電流は流れない。また、逆バイアス時の終端領域１４では、図３に示すように、ガードリング１６，１８，２０とドリフト層２６とのｐｎ接合により空乏層Ｄが形成される。

ここで、各ガードリング１６，１８，２０は、外周側の側面１６ｃ，１８ｃ，２０ｃが内周側から外周側に向かって徐々に半導体基板２５の上面からの深さが浅くなる曲面状に形成されている。また、外周側の側面１６ｃ，１８ｃ，２０ｃと底面１６ｂ，１８ｂ，２０ｂによって形成される角部Ｂの角度が大きく、また、その曲率が小さくされている。このため、図３に示すように、空乏層Ｄは、内周側から外周側に向かって徐々にドリフト層２６の表面に向かうように滑らかに形成される。特に、図３に示す点線Ｃで囲んだ部位において、空乏層Ｄの境界面の曲率が小さくされる。これによって、電界の集中を防ぐことができる。

また、外周側の側面１６ｃ，１８ｃ，２０ｃと底面１６ｂ，１８ｂ，２０ｂによって形成される角部Ｂの角度が鈍角となる一方、内周側の側面１６ａ，１８ａ，２０ａと底面１６ｂ，１８ｂ，２０ｂによって形成される角部Ａの角度は略直角となっている。すなわち、内周側の側面１６ａ，１８ａ，２０ａと底面１６ｂ，１８ｂ，２０ｂによって形成される角部Ａの曲率は、外周側の側面１６ｃ，１８ｃ，２０ｃと底面１６ｂ，１８ｂ，２０ｂによって形成される角部Ｂの曲率より大きくなっている。このため、隣接するガードリング間の間隔（すなわち、ガードリング１６とガードリング１８との間隔，ガードリング１８とガードリング２０との間隔）が狭くなることが抑制される。

上記のように、本実施例の半導体装置１０では、隣接するガードリング間の間隔が狭くなることを抑制しながら、空乏層Ｄの境界面の曲率を小さくできる。このため、終端領域１４の面積が大きくなることを抑制しながら、耐圧を向上することができる。すなわち、ガードリング１６，１８，２０の内周側の角部Ａの角度を鈍角とすると、隣接するガードリング間の間隔が狭くなる。このため、所望の耐圧を得るために、隣接するガードリング間の間隔を確保しようとすると、隣接するガードリングの中心間の距離（すなわち、ガードリング１６の中心とガードリング１８の中心との距離，ガードリング１８の中心とガードリング２０の中心との距離）を長くしなければならず、その結果、終端領域１４の面積が大きくなる。本実施例の半導体装置１０では、隣接するガードリング間の間隔が狭くなることを抑制できるため、終端領域１４の面積が大きくなることを抑制しながら、耐圧を向上することができる。

次に、上述した半導体装置１０を製造する方法の一例について説明する。まず、図４に示すように、４Ｈ−ＳｉＣのｎ型のウェハ基板２４を準備し、そのウェハ基板２４上にエピタキシャル成長によってドリフト層２６を形成する。

次に、図５に示すように、ドリフト層２６上に、パターニングされたマスク層３６を形成する。すなわち、ドリフト層２６上に、開口３６ａを有するマスク層３６を形成する。具体的には、まず、図６に示すように、ドリフト層２６の上面全体に化学蒸着法（ＣＶＤ法）によってマスク層（例えば、酸化膜（ＳｉＯ₂））３６を堆積する。次に、図７に示すように、マスク層３６の上面全体にスピンコート法等によってレジスト膜３８を形成する。次に、図８に示すように、フォトマスク４０を用いてレジスト膜３８を露光及び現像する。ここで、フォトマスク４０は、図５に示すマスク層３６の開口３６ａに対応した位置に開口４０ａを有している。このため、レジスト膜３８を露光及び現像すると、レジスト膜３８に、開口３６ａに対応した開口３８ａが形成される。次に、図９に示すように、レジスト膜３８をエッチングマスクとして、マスク層３６をドライエッチング（例えば、ＣＨＦ₃あるいはＣＦ₄等からなる反応性ガスを用いる反応性イオンエッチング（ＲＩＥ））を行う。これによって、開口３８ａに露出するマスク層３６が除去される。その後、図１０に示すように、レジスト膜３８を除去する。これによって、マスク層３６に開口３６ａが形成される。

次に、図１１に示すように、マスク層３６の開口３６ａの外周側の側面３６ｂを、ドリフト層２６に対して傾斜させる。すなわち、開口３６ａの外周側のマスク層３６を、内周側から外周側に向かってマスク層３６の厚みが厚くなるように形成する。具体的には、まず、図１２に示すように、開口３６ａが形成されたマスク層３６の上面全体にレジスト膜４２を形成する。レジスト膜４２の上面には、マスク層３６の開口３６ａに応じた凹部４２ａが形成される。次に、フォトマスク４４を用いてレジスト膜４２を露光及び現像する。フォトマスク４４は、マスク層３６の開口３６ａのうち、外周側の領域にのみ対応する開口４４ａを有している。このため、レジスト膜４２を露光及び現像すると、レジスト膜４２に形成される開口４２ｂは、開口３６ａの外周側にのみ開口している。したがって、マスク層３６のうち、開口３６ａの外周側の側面のみが開口４２ｂに露出する。次に、図１４に示すように、マスク層３６をウェットエッチング（例えば、ＨＦを用いたウェットエッチング）によってエッチングする。開口３６ａの外周側の側面のみが開口４２ｂに露出するため、ウェットエッチングによってマスク層３６の開口３６ａの外周側の側面３６ｂのみが除去される。これによって、開口３６ａの外周側の側面３６ｂが傾斜する。その後、レジスト膜４２を除去すると、図１５に示す状態（すなわち、図１１に示す状態）となる。

図１１に示す状態では、マスク層３６の開口３６ａは、ガードリング１６，１８，２０の形状に応じた形状となっている。すなわち、ガードリング１６，１８，２０が深く形成される領域（底面１６ｂ，１６ｃ，１６ｄに対応する領域）は、マスク層３６の厚みが０となる。一方、ガードリング１６，１８，２０が徐々に浅くなる領域（外周側の側面１６ｃ，１８ｃ，２０ｃに対応する領域）は、マスク層３６の厚みが内周側から外周側に向かって徐々に厚くなっている。

次いで、図１６に示すように、マスク層３６をマスクとして、ドリフト層２６の全面にｐ型の不純物イオン（例えば、Ａｌイオン）を一様に注入する。厚いマスク層３６が形成されている領域では、マスク層３６中で不純物イオンが停止し、ドリフト層２６には不純物イオンが注入されない。一方、マスク層３６の厚みが変化する領域（開口３６ａの外周側の側面３６ｂに対応する領域）では、ドリフト層２６のマスク層３６の厚みに応じた深さに不純物イオンが注入される。また、マスク層３６が形成されていない領域では、ドリフト層２６の深い位置に不純物イオンが注入される。これによって、マスク層３６の開口３６ａの形状に応じた深さに不純物イオンが注入される。次いで、残っているマスク層３６をウェットエッチングで除去し、注入した不純物イオンを高温で活性化処理する。これによって、不純物イオンが注入された領域がｐ型の半導体領域（すなわち、ガードリング１６，１８，２０）となる。

次いで、スパッタ装置を用いてウェハ基板２４の下面に金属層（例えば、ニッケル層）を成膜し、その金属層をアニール処理によりシリサイド化する。これによって、ウェハ基板２４の下面に裏面電極２８を形成する。次いで、ドリフト層２６の表面全体に絶縁膜２２を形成し、その絶縁膜２２に開口部２２ａを形成する。次いで、その開口部２２ａに露出するドリフト層２６の表面に、真空蒸着装置を用いてショットキー電極（例えば、モリブデン）を成膜し、そのショットキー電極上に配線電極（例えば、アルミニウム電極）を成膜する。これによって、表面電極３０が形成される。最後に、表面電極３０の外周部と絶縁膜３２の上部にパッシベーション膜３４を形成する。

上述したように本実施例の半導体装置１０の製造方法では、ガードリング１６，１８，２０の形状に応じたマスク層３６を形成し、マスク層３６越しにドリフト層２６にｐ型不純物を注入する。したがって、工程数が増加することを抑制しながら、外周側が傾斜するガードリング１６，１８，２０を形成することができる。

最後に、上記の実施例の構成と請求項の対応関係を記載しておく。ウェハ基板２４とドリフト層２６が「半導体基板」の一例に対応し、側面２０ａが「第１側面」の一例に対応し、底面２０ｂが「底面」の一例に対応し、側面２０ｃが「第２側面」の一例に対応する。

以上、本明細書に開示の技術を具現化した具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

例えば、上述した実施例では、図５〜１６に示す方法によってガードリング１６，１８，２０を形成したが、ガードリング１６，１８，２０の形成方法は、上記の方法に限られない。例えば、図１７〜２３に示す方法によって、ガードリング１６，１８，２０を形成することができる。すなわち、まず、ドリフト層２６の上面全体にマスク層３６を堆積する（図１７に示す状態→図１８に示す状態）。次に、図１９に示すように、マスク層３６の上面全体にレジスト膜３８を形成する。

次に、図２０に示すように、フォトマスク４６を用いてレジスト膜３８を露光及び現像する。フォトマスク４６は、ガードリング１６，１８，２０に対応した開口４６ａを有している。また、レジスト膜３８を露光する際は、半導体基板の外周側から内周側に向けて斜めに光を照射する。フォトマスク４６越しに斜めに光を照射するため、レジスト膜３８には斜めに傾斜した開口３８ｂが形成される。

次に、図２１に示すように、レジスト膜３８をエッチングマスクとして、マスク層３６をドライエッチング（例えば、ＣＨＦ₃あるいはＣＦ₄等からなる反応性ガスを用いる反応性イオンエッチング）する。ここで、開口３８ｂの内周側では、レジスト膜３８の傾斜した内側に反応性ガスが入り込むため、マスク層３６は良好に除去される。その結果、マスク層３６の開口の内側の面３６ｃは、ドリフト層２６に略直交する面となる。一方、開口３８ｂの外周側では、レジスト膜３８の形状の影響を受け、マスク層３６は内周側から外周側に向かって徐々に厚みが厚くなるように除去される。すなわち、マスク層３６の開口の外側の面３６ｂは、内周側から外周側に向かって傾斜した面となる。

次に、レジスト膜３８を除去し、図２２に示すように、マスク層３６をマスクとして、ドリフト層２６に不純物イオンを注入する。これによって、図２２の符号１１６（１１８，１２０）に示す領域に不純物イオンが注入される。そして、マスク層３６を除去し、注入した不純物イオンを高温で活性化処理すると、図２３に示すように、ガードリング１６，１８，２０が形成される。

上記の方法によると、レジスト膜３８を斜めに露光して現像することで、その後のドライエッチングによって、マスク層３６にガードリング１６，１８，２０の形状に応じた開口を形成することができる。その結果、より少ない工程でマスク層３６を形成することができ、より効果的にガードリング１６，１８，２０を形成することができる。

また、上述した実施例では、ガードリング１６，１８，２０の外周側の側面１６ｃ，１８ｃ，２０ｃが曲面状に形成されていたが、本明細書に開示の技術は、このような形態に限られない。例えば、ガードリングの外周側の側面を平面状（図２，３に示す断面において直線状となる形状）に形成してもよい。このような場合であっても、ガードリングの外周側の側面とガードリングの底面との角度を鈍角とすることで、逆バイアス時に形成される空乏層の境界面の曲率を小さくでき、耐圧を向上することができる。

また、上述した実施例では、ガードリング１６，１８，２０の内周側の側面１６ａ，１８ａ，２０ａが半導体基板２５の上面に対して略直交していたが、本明細書に開示の技術は、このような形態に限られない。例えば、ガードリングの内周側の側面は、半導体基板２５の内周側から外周側に向かって半導体基板２５の上面からの深さが徐々に浅くなる形状に形成されていてもよい。すなわち、ガードリングの内周側の角部の角度を９０°より小さくしてもよい。このような形態によると、隣接するガードリング間の距離をより長くすることができるため、より耐圧を向上することができる。なお、ガードリングの内周側の側面を上記のように傾斜させるためには、半導体基板の上面に対して斜めに不純物イオンを注入すればよい。すなわち、半導体基板の外周側から内周側に向かって斜めに不純物イオンを注入すればよい。また、ガードリングの内周側の側面を、平面状ではなく、曲面状に形成してもよい。

また、上述した実施例の半導体装置１０では、複数のガードリング１６，１８，２０のそれぞれの外周側の側面１６ｃ，１８ｃ，２０ｃを傾斜させたが、このような形態に限られず、少なくとも最も外周側のガードリング２０において、その外周側の側面２０ｃが傾斜していればよい。したがって、内側のガードリング１６，１８においては、必ずしも外周側の側面１６ｃ，１８ｃが傾斜している必要はない。

また、上述した実施例の半導体装置１０は、素子領域１２にショットキーバリアダイオードが形成されていたが、本明細書に開示の技術は、このような例に限られず、ガードリングを備える種々の半導体装置に適用することができる。例えば、素子領域には、ＰＮダイオード、ＭＯＳＦＥＴ、ダイオード一体型ＭＯＳＦＥＴ、ＩＧＢＴ等を形成することができる。

また、終端領域１４に形成されるガードリングの本数や構成は、種々の態様を採る事ができる。例えば、ガードリングの本数や幅等は、半導体装置に求められる特性に応じて適宜決定することができる。

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体装置
１２：素子領域
１４：終端領域
１６，１８，２０：ガードリング
２４：ウェハ基板
２６：ドリフト層

Claims (5)

1. 素子領域と、その素子領域の周囲を取囲む終端領域と、を有する半導体基板を備えており、
   終端領域には、素子領域の外側を一巡する複数のガードリングが形成されており、
   複数のガードリングのそれぞれは、素子領域側の第１側面と、第１側面の下端にその一端が接続される底面と、底面の他端にその下端が接続される反素子領域側の第２側面を有しており、
   第２側面は、素子領域側から反素子領域側に向かって徐々に半導体基板の上面からの深さが浅くなる形状をしており、
   複数のガードリングのそれぞれは、半導体基板を平面視したときに当該ガードリングが伸びる方向と直交する断面において、第２側面と底面によって形成される角部の角度が、第１側面と底面によって形成される角部の角度より大きい、半導体装置。
2. 第１側面は、半導体基板の上面に対して直交している、請求項１に記載の半導体装置。
3. 半導体基板が炭化珪素により形成されている、請求項１又は２に記載の半導体装置。
4. 素子領域と、その素子領域の周囲を取囲む終端領域と、を有する半導体基板を備えており、
   終端領域には、素子領域の外側を一巡する複数のガードリングが形成されており、
   複数のガードリングのそれぞれは、素子領域側の第１側面と、第１側面の下端にその一端が接続される底面と、底面の他端にその下端が接続される反素子領域側の第２側面を有しており、
   第２側面は、素子領域側から反素子領域側に向かって徐々に半導体基板の上面からの深さが浅くなる形状をしており、
   複数のガードリングのそれぞれは、半導体基板を平面視したときに当該ガードリングが伸びる方向と直交する断面において、第２側面と底面によって形成される角部の角度が、第１側面と底面によって形成される角部の角度より大きくされている半導体装置を製造する方法であって、
   半導体基板の上面にマスク層を形成するマスク層形成工程と、
   マスク層を形成した後に、半導体基板の上方からマスク層越しに半導体基板に不純物イオンを注入する工程と、を備えており、
   マスク層形成工程では、ガードリングに対応する部分のマスク層の厚みが、当該ガードリングの形状に応じて形成され、当該ガードリングが深く成形される部分ではマスク層の厚みが薄く、当該ガードリングが浅く成形される部分ではマスク層の厚みが厚く形成される、半導体装置の製造方法。
5. マスク層形成工程は、
   半導体基板の上面全体にマスク層を形成するステップと、
   マスク層の上面全体にレジスト膜を形成するステップと、
   最も反素子領域側に位置するガードリングに対応する開口を少なくとも有するフォトマスク越しにレジスト膜を露光するステップと、
   露光されたレジスト膜を現像するステップと、
   現像されたレジスト膜をエッチングマスクとして、マスク層をドライエッチングするステップと、を有しており、
   レジスト膜を露光するステップでは、反素子領域側から素子領域側に向かって斜めに光を照射する、請求項４に記載の半導体装置の製造方法。

Images