JP5820710B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5820710B2 JP5820710B2 JP2011264729A JP2011264729A JP5820710B2 JP 5820710 B2 JP5820710 B2 JP 5820710B2 JP 2011264729 A JP2011264729 A JP 2011264729A JP 2011264729 A JP2011264729 A JP 2011264729A JP 5820710 B2 JP5820710 B2 JP 5820710B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor layer
- groove
- layer
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
1.実施形態1に係る半導体装置100の構成
まず、実施形態1に係る半導体装置100の構成を説明する。
図1は、実施形態1に係る半導体装置100を説明するために示す図である。図1(a)は半導体装置100の平面図であり、図1(b)は図1(a)のA−A断面図であり、図1(c)は図1(a)のB−B断面図である。
図2は、実施形態1に係る半導体装置100を説明するために示す要部拡大断面図である。図2(a)はストレート部122の要部拡大断面図を示し、図2(b)はコーナー部124の要部拡大断面図を示し、図2(c)は溝130を形成する前におけるコーナー部124の要部拡大断面図を示す。
次に、実施形態1に係る半導体装置100を製造する方法を以下に示す各工程に沿って説明する。
図3〜図5は、実施形態1に係る半導体装置100を製造する方法を説明するために示す図である。図3(a)〜図3(c)、図4(a)〜図4(c)及び図5(a)〜図5(c)は各工程図である。
まず、n+型半導体層112とn−型半導体層114とがこの順序で積層された構造を有する半導体基体110を準備する(図3(a)参照。)。
次に、n−型半導体層114の表面に、例えば厚さ800nmのシリコン酸化膜のマスクM1を形成する。そして、マスクM1にフォトエッチングを施すことにより所定の領域を開口した後、イオン注入法やデポジション法などの方法によりp型不純物(例えばボロン)をn−型半導体層114の表面に導入してp型不純物導入領域120’を形成する(図3(b)参照。)。その後、半導体基体110に熱処理(例えば1000℃)を施してp型不純物を拡散させることによりp+型半導体層120を形成する(図3(c)参照。)。このとき、n−型半導体層114の表面においては、複数のストレート部122及び複数のコーナー部124に囲まれた領域にp+型半導体層120が形成されることとなる(図1(a)参照。)。
次に、マスクM1を除去後、熱酸化によりn−型半導体層114の表面に酸化膜150を形成した後、フォトエッチング法によって、酸化膜150の所定部位に所定の開口部を形成する(図4(a)参照。)。その後、酸化膜150をマスクとしてn−型半導体層114のウェットエッチングを行う。n−型半導体層114のエッチングにおいては、コーナー部124において、「pn接合露出部128を含み、かつ、p+型半導体層120の底面126の深さを超える深さを有する所定部分R1」が除去された構造を有する溝130を形成する(図4(b)参照。)。このとき、pn接合の終端部は、溝130の内部に露出することとなる。
次に、電気泳動法により溝130の内面及びその近傍のn−型半導体層114の表面にガラス組成物からなる層を形成するとともに、当該ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層132を形成する(図4(c)参照。)。このとき、溝130の内部に露出するpn接合の終端部はガラス層132に覆われた状態となる。
次に、n−型半導体層114の表面を覆うように図示しないパターンマスクを形成して、当該パターンマスクをマスクとして酸化膜150のエッチングを行い、アノード電極160を形成する部位における酸化膜150を除去する(図5(a)参照。)。その後、Niめっきを行い、p+型半導体層120上にアノード電極160を形成する(図5(b)参照。)とともに、n+型半導体層112の表面にカソード電極170を形成する(図5(c)参照。)。なお、酸化膜150を除去した後、アノード電極160及びカソード電極170を形成する前に、アノード電極160を形成する部位にアノード電極160とp+型半導体層120との密着性を高くするための粗化処理を施してもよい。
実施形態1に係る半導体装置100によれば、複数のコーナー部124のうちすべてのコーナー部124において、「pn接合露出部128を含み、かつ、p+型半導体層120の底面126の深さを超える深さを有する所定部分R1」が除去された構造を有する溝130が形成されていることから、コーナー部124においては、ストレート部122においてよりも逆耐圧が高くなる。その結果、逆バイアス時には、逆耐圧のばらつきが小さいストレート部122におけるpn接合から電流が流れ始めるようになる。このため、逆耐圧のばらつきが大きいコーナー部124から電流が流れ始める従来の半導体装置の場合よりも逆耐圧のばらつきが小さく高信頼性の半導体装置を提供することが可能となる。
図6は、実施形態2に係る半導体装置102を説明するために示す図である。なお、図6においては、説明を簡潔にするために実施形態1と同一構成要素には同一符号を付してある。
図7は、実施形態3に係る半導体装置104を説明するために示す図である。なお、図7においては、説明を簡潔にするために実施形態1と同一構成要素には同一符号を付してある。
図8は、実施形態4に係る半導体装置106を説明するために示す図である。なお、図8においては、説明を簡潔にするために実施形態1と同一構成要素には同一符号を付してある。
例えば、2つのストレート部122にそれぞれ平行となるような2つの直線を含む平面三角形状を有する溝130b(図9(a)参照。)を用いてもよい。また、例えば、コーナー部124におけるpn接合露出部128を覆う程度の直径を持つ平面円形状を有する溝130c(図9(b)参照。)を用いてもよい。また、例えば、1つのストレート部122に平行となるような2つの直線を含む平面長方形状と平面扇面形状とを組み合わせた平面形状を有し、コーナー部124のpn接合露出部128とストレート部122のpn接合露出部の一部とを除去した構造を有する溝130d(図9(c)参照。)を用いてもよい。
Claims (2)
- 第1導電型の第1半導体層と、
前記第1半導体層の表面において、複数のストレート部及び複数のコーナー部に囲まれた領域に形成された、前記第1導電型とは反対の第2導電型の第2半導体層とを備え、
前記第1半導体層と前記第2半導体層との間にpn接合が形成された半導体装置であって、
前記pn接合のうち、前記第1半導体層の表面に露出した部分をpn接合露出部としたとき、
前記複数のコーナー部のうちすべてのコーナー部において、「前記pn接合露出部を含み、かつ、前記第2半導体層の底面の深さを超える深さを有する所定部分」が除去された構造を有する溝が形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記溝の深さは、前記半導体装置の逆耐圧に相当する電圧が印加されたときに前記第2半導体層の底面におけるpn接合から前記第1半導体層における深さ方向に沿って伸長する空乏層の終端部よりも深いことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011264729A JP5820710B2 (ja) | 2011-12-02 | 2011-12-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011264729A JP5820710B2 (ja) | 2011-12-02 | 2011-12-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013118269A JP2013118269A (ja) | 2013-06-13 |
JP5820710B2 true JP5820710B2 (ja) | 2015-11-24 |
Family
ID=48712633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011264729A Active JP5820710B2 (ja) | 2011-12-02 | 2011-12-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5820710B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102519546B1 (ko) * | 2014-11-12 | 2023-04-07 | 엘지디스플레이 주식회사 | 지연 형광 화합물, 이를 포함하는 유기발광다이오드소자 및 표시장치 |
JP6683972B2 (ja) * | 2016-08-26 | 2020-04-22 | 学校法人法政大学 | 半導体装置とその製造方法および半導体積層物 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5637670A (en) * | 1979-09-04 | 1981-04-11 | Nec Corp | Semiconductor device |
JPH06342902A (ja) * | 1993-06-01 | 1994-12-13 | Komatsu Ltd | 高耐圧半導体装置 |
JP4038389B2 (ja) * | 2002-05-09 | 2008-01-23 | 日本インター株式会社 | 半導体素子 |
JP5572531B2 (ja) * | 2010-12-08 | 2014-08-13 | 新電元工業株式会社 | 高信頼性半導体装置の製造方法 |
-
2011
- 2011-12-02 JP JP2011264729A patent/JP5820710B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013118269A (ja) | 2013-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5544918B2 (ja) | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 | |
JP5939127B2 (ja) | 炭化珪素半導体装置 | |
US11233124B2 (en) | Silicon carbide semiconductor device and manufacturing method for silicon carbide semiconductor device | |
JP2011114028A (ja) | SiC半導体装置とその製造方法 | |
JP2014138048A (ja) | 炭化珪素半導体装置 | |
JP2009004668A (ja) | 半導体装置 | |
JP2011044688A (ja) | 半導体装置および半導体装置の製造方法 | |
US10756200B2 (en) | Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor | |
JP2018110166A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012129299A (ja) | 異種材料接合型ダイオード及びその製造方法 | |
TWI534910B (zh) | 半導體裝置的製造方法 | |
JP2012186318A (ja) | 高耐圧半導体装置 | |
JP2012174895A (ja) | 高耐圧半導体装置 | |
JP2013110331A (ja) | 半導体装置の製造方法 | |
JP5715461B2 (ja) | 半導体装置の製造方法 | |
JP2013105798A (ja) | 半導体装置及びその製造方法 | |
JP5820710B2 (ja) | 半導体装置 | |
JP6138619B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP6005903B2 (ja) | 半導体装置の製造方法 | |
JP2010182912A (ja) | 半導体装置の製造方法 | |
JP2015211141A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6012172B2 (ja) | 半導体装置 | |
JP2013074148A (ja) | 半導体装置およびその製造方法 | |
JP2006041166A (ja) | イオン注入マスクの形成方法及び炭化珪素デバイス | |
WO2015037335A1 (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151005 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5820710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |