JP6005903B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6005903B2 JP6005903B2 JP2011035949A JP2011035949A JP6005903B2 JP 6005903 B2 JP6005903 B2 JP 6005903B2 JP 2011035949 A JP2011035949 A JP 2011035949A JP 2011035949 A JP2011035949 A JP 2011035949A JP 6005903 B2 JP6005903 B2 JP 6005903B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- type impurity
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
図8は、従来の半導体装置の製造方法を説明するために示す図である。図8(a)〜図8(c)は各工程図である。なお、図8中、符号920’は、半導体基体910の表面にp型不純物が導入された領域を示す。
1.実施形態1に係る半導体装置の製造方法
図1及び図2は、実施形態1に係る半導体装置の製造方法を説明するために示す図である。図1(a)〜図1(c)及び図2(a)〜図2(c)は各工程図である。なお、図1(b)中、符号120’はn型不純物導入領域を示し、図1(c)中、符号121は酸化膜を示し、図2(a)中、符号122’はp型不純物導入領域を示す。
まず、半導体基体110のガードリング領域GRに、第1開口部Oを有する第1マスクM1を形成する(図1(a)参照。)。
その後、半導体基体110を1150℃で10時間熱処理することにより、n型不純物を半導体基体110中に熱拡散させてn型不純物拡散領域(第1導電型不純物拡散領域)120を形成する(図1(c)参照。)。
次に、n型不純物拡散領域120の上方から第1マスクM1を介して、第1工程において導入したn型不純物よりも多量のp型不純物(第2導電型不純物(ホウ素イオン)、ドーズ量2.5×1013cm−2)を、イオン注入法により導入する(図2(a)参照。)。
その後、半導体基体110を1200℃で8時間熱処理することにより、p型不純物を半導体基体110中に熱拡散させることにより、ガードリング124を形成する(図2(b)及び図2(c)参照。)。ガードリング124は、平面で見ればn型不純物拡散領域120内に、かつ、断面で見ればn型不純物拡散領域120の下面よりも深くp型不純物拡散領域122が形成された構造を有する。p型不純物拡散領域122は例えば、深さ4〜12μm、幅8μm、表面不純物濃度1×1016cm−3〜3×1017cm−3である。
実施形態1に係る半導体装置の製造方法によれば、第2工程においては、半導体基体110のガードリング領域GRに、第1導電型不純物拡散領域120の上方から第2導電型不純物を選択的に導入し、これを熱拡散させることとしているため、平面で見れば第1導電型不純物拡散領域120内に、かつ、断面で見れば第1導電型不純物拡散領域120の下面よりも深く第2導電型不純物拡散領域122が形成された構造を有するガードリング124を形成することが可能となる。その結果、同一深さのガードリングを形成したとしても、従来の半導体装置の製造方法(図8参照。)の場合よりもガードリングの幅を狭くすることが可能となる。また、実施形態1に係る半導体装置の製造方法によれば、ガードリングを形成するために複雑で時間のかかる工程を必要とすることもない。
1.半導体装置200の構成
図3は、実施形態2に係る半導体装置200の断面図である。
実施形態2に係る半導体装置200は、図3に示すように、能動領域ARに形成された複数のMOSFET(電界効果型トランジスタ)10と、ガードリング領域GRに形成された複数(この場合3列)のガードリング44とを備える。
次に、本発明の半導体装置10の製造方法を図4A〜図4Mを用いて説明する。
図5は、半導体装置200の特性を示す図である。図5中、VDSSはゲート・ソース間を短絡した状態でドレイン・ソース間に印加できる最大の電圧を示し、RonAは、単位活性領域当りのオン抵抗を示す。なお、比較例1のデータは、特許第3484690号公報に記載の半導体装置におけるデータである。
上記のような構造を有するMOSFETを備える半導体装置は、半導体装置のオン抵抗を増加させることなく半導体装置を微細化することが可能で、かつ、良好な耐圧特性を有する半導体装置である(国際公開第WO2008/069309号パンフレット参照。)。
Claims (8)
- 半導体基体のガードリング領域に複数のガードリングが形成された半導体装置を製造する半導体装置の製造方法であって、
前記半導体基体の前記ガードリング領域に、第1マスクを介して第1導電型不純物を選択的に導入した後、前記第1マスクを残した状態で第1導電型不純物を前記半導体基体内部に熱拡散させて第1導電型不純物拡散領域を形成する第1工程と、
前記半導体基体の前記ガードリング領域に、第1導電型不純物拡散領域の上方から第2マスクを介して、前記第1工程において導入した第1導電型不純物よりも多量の第2導電型不純物を選択的に導入した後、第2導電型不純物を前記半導体基体内部に熱拡散させることにより、前記ガードリングとして、平面で見れば前記第1導電型不純物拡散領域内に、かつ、断面で見れば前記第1導電型不純物拡散領域の下面よりも深く第2導電型不純物拡散領域が形成された構造を有するガードリングを形成する第2工程とをこの順序で含み、
前記半導体装置は、前記ガードリング領域に囲まれた能動領域に形成されたトランジスタを備える半導体装置であり、
前記トランジスタは、
第1導電型不純物を第1基準濃度で含む基準濃度層及び当該基準濃度層の下面に設けられ前記第1基準濃度よりも低い濃度で前記第1導電型不純物を含む低濃度層から構成されるドリフト層と、
前記基準濃度層の上面にゲート絶縁膜を介して形成されたゲート電極と、
前記基準濃度層の表面において、該ゲート電極のそれぞれの端部の近傍に設けられ、前記第1基準濃度よりも高い濃度の第1導電型不純物を含む一対の第1導電型半導体領域と、
当該第1導電型半導体領域各々を囲み、第2導電型不純物を第2基準濃度で含む一対のベース領域と、
前記第1導電型半導体領域及び前記ベース領域に電気的に接続された第1電極と、
該ベース領域の下部における前記基準濃度層内に設けられ、前記第2基準濃度より低い濃度の第2導電型不純物を含む空乏層伸長領域とを有し、
前記空乏層伸長領域が、当該空乏層伸長領域の下面が前記低濃度層及び前記基準濃度層の界面位置より深く、かつ、前記低濃度層に入り込んで形成されている半導体装置であって、
前記トランジスタは、
前記第1導電型の不純物を含む低濃度層から構成される半導体基板を準備する半導体基板準備工程と、
前記低濃度層の不純物濃度より高い第1基準濃度により、第1導電型の不純物を前記低濃度層へ注入し、熱拡散して基準濃度層とすることで、該基準濃度層及び前記低濃度層からなるドリフト層を形成するドリフト層形成工程と、
第2導電型の不純物を、前記基準濃度層における一定間隔離れた領域に注入し、空乏層伸長領域を形成する空乏層伸長領域形成工程と、
前記空乏層伸長領域に注入された第2導電型の不純物を活性化するための熱拡散を行う熱拡散工程と、
前記半導体基板上に酸化膜を形成した後にポリシリコン層を堆積し、前記空乏層伸長領域間にゲートパターンを形成するゲートパターン形成工程と、
前記ゲートパターンをベース領域を形成するためのマスクとし、前記空乏層伸長領域より高い濃度の第2基準濃度により、第2導電型の不純物を注入し、熱拡散を行いベース領域を形成するベース領域形成工程と、
前記ゲートパターンを第1導電型半導体領域を形成するためのマスクとして用い、第1導電型の不純物を前記第1基準濃度より高い濃度により、前記ベース領域内へ注入し、熱拡散を行い第1導電型半導体領域を形成する第1導電型半導体領域形成工程とを実施することにより製造されるトランジスタであり、
前記ドリフト層形成工程において前記第1工程を実施することにより、前記基準濃度層と前記第1導電型不純物拡散領域とを形成し、
前記空乏層伸長領域形成工程及び熱拡散工程において前記第2工程を実施することにより、前記空乏層伸長領域と前記第2導電型不純物拡散領域とを形成することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1工程において導入する第1導電型不純物の量をA1とし、前記第2工程において導入する第2導電型不純物の量をA2としたとき、「2×A1≦A2≦10×A1」の関係を満たすことを特徴とする半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記第1導電型不純物拡散領域の深さd1とし、前記第2導電型不純物拡散領域の深さd2としたとき、「1.2×d1≦d2≦2.0×d1」の関係を満たすことを特徴とする半導体装置の製造方法。 - 請求項1〜3のいずれかに記載の半導体装置の製造方法において、
前記第1導電型不純物の拡散係数D1及び前記第2導電型不純物の拡散係数D2は、第2工程の熱拡散を実施する温度において、「D1<D2」の関係を満たすことを特徴とする半導体装置の製造方法。 - 請求項1〜4のいずれかに記載の半導体装置の製造方法において、
前記第2マスクとして、前記第1工程で用いた前記第1マスクをそのまま用いることを特徴とする半導体装置の製造方法。 - 請求項1〜5のいずれかに記載の半導体装置の製造方法において、
前記トランジスタが、MOSFETであり、
前記第1導電型の不純物を含む低濃度層を含む半導体基板が、第1導電型の不純物を所定濃度で含むドレイン層と、該ドレイン層の上面に設けられ、前記所定濃度よりも低い濃度で前記第1導電型の不純物を含む低濃度層とから構成される半導体基板であることを特徴とする半導体装置の製造方法。 - 請求項1〜5のいずれかに記載の半導体装置の製造方法において、
前記トランジスタが、IGBTであり、
前記第1導電型の不純物を含む低濃度層を含む半導体基板が、第2導電型の不純物を含むコレクタ層と、該コレクタ層の上面に設けられ、前記第1導電型の不純物を含む低濃度層とから構成される半導体基板であることを特徴とする半導体装置の製造方法。 - 請求項1〜5のいずれかに記載の半導体装置の製造方法において、
前記トランジスタが、IGBTであり、
前記第1導電型の不純物を含む低濃度層を含む半導体基板が、前記低濃度層から構成される半導体基板であり、
前記低濃度層の下面にバリアメタル層を形成する工程をさらに有することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011035949A JP6005903B2 (ja) | 2010-04-13 | 2011-02-22 | 半導体装置の製造方法 |
CN201110091688.5A CN102222619B (zh) | 2010-04-13 | 2011-04-13 | 半导体装置的制造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010092675 | 2010-04-13 | ||
JP2010092675 | 2010-04-13 | ||
JP2011035949A JP6005903B2 (ja) | 2010-04-13 | 2011-02-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011238899A JP2011238899A (ja) | 2011-11-24 |
JP6005903B2 true JP6005903B2 (ja) | 2016-10-12 |
Family
ID=45326518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011035949A Active JP6005903B2 (ja) | 2010-04-13 | 2011-02-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6005903B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6833848B2 (ja) * | 2015-11-27 | 2021-02-24 | アーベーベー・シュバイツ・アーゲーABB Schweiz AG | 面積効率の良いフローティングフィールドリング終端 |
DE102016108125B4 (de) | 2016-05-02 | 2023-11-23 | Infineon Technologies Ag | Halbleitervorrichtung und Herstellung davon |
CN107785366B (zh) * | 2016-08-31 | 2020-04-14 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
CN106531781B (zh) * | 2016-11-15 | 2020-02-07 | 深圳深爱半导体股份有限公司 | 半导体器件的终端结构 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03222475A (ja) * | 1990-01-29 | 1991-10-01 | Matsushita Electron Corp | 半導体装置 |
JPH10270370A (ja) * | 1997-03-26 | 1998-10-09 | Sharp Corp | 不純物の拡散方法ならびに半導体装置およびその製造方法 |
JP5315058B2 (ja) * | 2006-12-07 | 2013-10-16 | 新電元工業株式会社 | 半導体装置及びその製造方法 |
US8110888B2 (en) * | 2007-09-18 | 2012-02-07 | Microsemi Corporation | Edge termination for high voltage semiconductor device |
-
2011
- 2011-02-22 JP JP2011035949A patent/JP6005903B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011238899A (ja) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6418340B2 (ja) | 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ | |
JP6919159B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP6617657B2 (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
JP4851694B2 (ja) | 半導体装置の製造方法 | |
JP6855793B2 (ja) | 半導体装置 | |
JP2009004668A (ja) | 半導体装置 | |
JP5939448B2 (ja) | 半導体装置及びその製造方法 | |
EP2242107A1 (en) | Semiconductor device | |
JP2009088005A (ja) | 半導体装置およびその製造方法 | |
JP2004342660A (ja) | 半導体装置及びその製造方法 | |
CN110291620B (zh) | 半导体装置及半导体装置的制造方法 | |
JPWO2008069309A1 (ja) | 半導体装置及びその製造方法 | |
JP2006186145A (ja) | 半導体装置及びその製造方法 | |
JP2009200300A (ja) | 半導体装置およびその製造方法 | |
JP2011228643A (ja) | 半導体装置及びその製造方法 | |
JP2024096464A (ja) | 半導体装置 | |
TWI741185B (zh) | 半導體裝置及半導體裝置之製造方法 | |
US20110233607A1 (en) | Semiconductor device and method for manufacturing same | |
TW201606857A (zh) | 半導體裝置之製造方法 | |
JP2014127547A (ja) | 半導体装置の製造方法 | |
JP6005903B2 (ja) | 半導体装置の製造方法 | |
JP2024032949A (ja) | 半導体装置の製造方法 | |
WO2013027463A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7290028B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4844371B2 (ja) | 縦型超接合半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140919 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150630 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150707 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160908 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 6005903 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |