TW201606857A - 半導體裝置之製造方法 - Google Patents
半導體裝置之製造方法 Download PDFInfo
- Publication number
- TW201606857A TW201606857A TW104106545A TW104106545A TW201606857A TW 201606857 A TW201606857 A TW 201606857A TW 104106545 A TW104106545 A TW 104106545A TW 104106545 A TW104106545 A TW 104106545A TW 201606857 A TW201606857 A TW 201606857A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor layer
- type
- trench
- region
- conductivity type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 147
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims description 61
- 239000013078 crystal Substances 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 33
- 238000005468 ion implantation Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
實施形態之半導體裝置之製造方法係於第1導電型之第1半導體層形成第1溝槽，於第1溝槽內藉由磊晶成長法而形成第2導電型之第2半導體層，於第2半導體層形成較第1溝槽淺之第2溝槽，於第2溝槽內藉由磊晶成長法而形成第2導電型之第3半導體層，於第3半導體層上形成閘極絕緣膜，於閘極絕緣膜上形成閘極電極，且於第3半導體層形成第1導電型之第1半導體區域。
Description
本申請案係以日本專利特願2014-161844號(申請日：2014年8月7日)為基礎申請案並享受其優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
本發明之實施形態係關於一種半導體裝置之製造方法。
作為同時實現高耐壓與低導通電阻之半導體裝置，有具備於n型(或p型)之半導體層埋設p型(或n型)之半導體層，將n型區域與p型區域交替排列而成之超結(Super Junction)構造(以下亦稱「SJ構造」)的縱型MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應電晶體)。於SJ構造中，藉由使n型區域中包含之n型雜質量與p型區域中包含之p型雜質量相等，而擬似地形成非摻雜區域從而實現高耐壓。同時，藉由使電流流入高雜質濃度區域而可實現低導通電阻。
於形成SJ構造後，藉由雜質之離子注入與熱處理而形成MOSFET之基極區域或源極區域。此時之熱處理亦會使SJ構造之n型區域及p型區域之雜質熱擴散。因此，有SJ構造之雜質分佈變化，而耐壓不穩定之虞。
本發明之實施形態提供一種可實現具有超結構造之半導體裝置
之耐壓控制性之提昇的半導體裝置之製造方法。
實施形態之半導體裝置之製造方法係於第1導電型之第1半導體層形成第1溝槽，於上述第1溝槽內藉由磊晶成長法而形成第2導電型之第2半導體層，於上述第2半導體層形成較第1溝槽淺之第2溝槽，於上述第2溝槽內藉由磊晶成長法而形成第2導電型之第3半導體層，於上述第3半導體層上形成閘極絕緣膜，於上述閘極絕緣膜上形成閘極電極，且於上述第3半導體層形成第1導電型之第1半導體區域。
10‧‧‧基板
12‧‧‧漂移區域
14‧‧‧第1溝槽
16‧‧‧p型區域
20‧‧‧基極區域
22‧‧‧源極區域
24‧‧‧基極接觸區域
30‧‧‧閘極絕緣膜
32‧‧‧閘極電極
34‧‧‧層間絕緣膜
36‧‧‧源極電極
38‧‧‧汲極電極
40‧‧‧掩膜材料
42‧‧‧掩膜材料
48‧‧‧通道區域
50‧‧‧通道區域
100‧‧‧半導體裝置(MOSFET)
200‧‧‧半導體裝置(MOSFET)
300‧‧‧半導體裝置(MOSFET)
400‧‧‧半導體裝置(MOSFET)
θ‧‧‧傾斜角
圖1係藉由第1實施形態之半導體裝置之製造方法而製造之半導體裝置的模式剖視圖。
圖2係於第1實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模式剖視圖。
圖3係於第1實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模式剖視圖。
圖4係於第1實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模
圖5係於第1實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模式剖視圖。
圖6係於第1實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模式剖視圖。
圖7係藉由第2實施形態之半導體裝置之製造方法而製造之半導體裝置的模式剖視圖。
圖8係藉由第3實施形態之半導體裝置之製造方法而製造之半導體裝置的模式剖視圖。
圖9係藉由第4實施形態之半導體裝置之製造方法而製造之半導體裝置的模式剖視圖。
以下，參照圖式並對本發明之實施形態進行說明。再者，於以下之說明中，對同一構件等標註同一符號，對已經說明過一次之構件等適當省略其說明。
本說明書中，n+型、n型、n-型之表述意為n型之雜質濃度依序變低。同樣地，p+型、p型、p-型之表述意為p型之雜質濃度依序變低。
本實施形態之半導體裝置之製造方法具備如下步驟：於第1導電型之第1半導體層形成第1溝槽；於第1溝槽內藉由磊晶成長法而形成第2導電型之第2半導體層；於第2半導體層形成較第1溝槽淺之第2溝槽；於第2溝槽內藉由磊晶成長法而形成第2導電型之第3半導體層；於第3半導體層上形成閘極絕緣膜；於閘極絕緣膜上形成閘極電極；及於第3半導體層形成第1導電型之第1半導體區域。
圖1係藉由本實施形態之半導體裝置之製造方法而製造之半導體裝置的模式剖視圖。本實施形態之半導體裝置100係具備超結構造之縱型MOSFET。以下，以第1導電型為n型、且第2導電型為p型之情形為例進行說明。
本實施形態之半導體裝置(MOSFET)100於n+型之基板10上，具備n型之漂移區域(第1半導體層)12。基板10及漂移區域12例如為含有n型雜質之單晶矽。漂移區域12之n型雜質濃度低於基板10之n型雜質濃度。n型雜質例如為磷(P)或砷(As)。
n+型之基板10作為MOSFET100之汲極區域而發揮功能。
於漂移區域12內之複數個第1溝槽14內，設置有p型區域(第2半導體層)16。p型區域16例如為含有p型雜質之單晶矽。p型雜質例如為硼(B)。
於本實施形態之半導體裝置100中，複數個p型區域16係與n型之
漂移區域12交替並排配置，而形成SJ構造。p型區域16係所謂p型柱區域，漂移區域12係所謂n型柱區域。
藉由交替配置之p型區域16與n型之漂移區域12，而擬似地形成接近非摻雜之區域。因此，可實現高耐壓。
於p型區域16之上部，與p型區域16相接地設置有p型之基極區域(第3半導體層)20。基極區域20係設置於第2溝槽18內。又，於p型之基極區域20之表面，設置有複數個n+型之源極區域(第1半導體區域)22。例如，源極區域22於基極區域20之表面設置有2個。進而，於位於相鄰之源極區域22之間之基極區域20之表面，設置有p+型之基極接觸區域24。
源極區域22之n型雜質濃度高於漂移區域12之n型雜質濃度。又，基極接觸區域24之p型雜質濃度高於p型區域14、基極區域20之p型雜質濃度。
在夾於漂移區域12及源極區域22之基極區域20上，設置有閘極絕緣膜30。又，於閘極絕緣膜30上，設置有閘極電極32。於閘極電極32上，設置有層間絕緣膜34。
閘極絕緣膜30例如為氧化矽膜。閘極電極32例如為含有n型雜質之多晶矽。又，層間絕緣膜34例如為氧化矽膜。
閘極絕緣膜30正下方之基極區域20作為MOSFET100之通道區域而發揮功能。
於源極區域22及基極接觸區域24上，設置有源極電極36。源極電極36例如為包含鋁(Al)之金屬。
於n型之基板10之漂移區域12之相反側之表面，設置有汲極電極38。汲極電極38例如為包含鋁(Al)之金屬。
於MOSFET100中，較理想為p型之基極區域(第3半導體層)20之p型雜質濃度低於p型區域16之p型雜質濃度。尤其，當第2溝槽18之寬
度寬於第1溝槽之寬度14，且基極區域20之寬度寬於p型區域16時，若p型雜質濃度相同，則有基極區域20之p型雜質、與基極區域20間之漂移區域12之n型雜質的電荷平衡崩潰，而產生耐壓劣化之虞。又，於藉由用於閾值調整之離子注入進行MOSFET100之閾值調整的情形時，自閾值之控制性之觀點而言亦較理想為基極區域20之p型雜質濃度較低。
接著，對本實施形態之半導體裝置之製造方法進行說明。圖2~6係於本實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模式剖視圖。
於含有n型雜質之單晶矽之n+型之基板10之表面，藉由磊晶成長法，而形成含有n型雜質之單晶矽之n型之漂移區域(第1半導體層)12。
接著，於漂移區域12之表面，形成例如氧化矽膜之掩膜材料40。掩膜材料40例如係藉由利用CVD(Chemical Vapor Deposition，化學氣相沈積)之膜堆積、微影法及RIE(Reactive Ion Etching，反應性離子蝕刻)而形成。
接著，以掩膜材料40為掩膜，對漂移區域12進行蝕刻，而形成第1溝槽14(圖2)。蝕刻例如係藉由RIE進行。
接著，例如藉由濕式蝕刻而剝離掩膜材料40。然後，於第1溝槽14內藉由磊晶成長法，形成含有p型雜質之p型區域(第2半導體層)16。p型區域16例如為含有p型雜質之單晶矽。於形成p型區域16後，以使漂移區域12露出之方式，藉由CMP(Chemical Mechanical Polishing，化學機械研磨)而對p型區域16之表面進行研磨(圖3)。
接著，以掩膜材料42為掩膜，對包含p型區域(第2半導體層)16之區域進行蝕刻，形成較第1溝槽14深度淺之第2溝槽18(圖4)。蝕刻例如係藉由RIE進行。第2溝槽18之深度例如為2μm以上4μm以下。
自對加工時之對位偏移之裕度較大之觀點而言，較理想為使第2溝槽18之寬度寬於第1溝槽14之寬度。
又，較理想為第2溝槽18之側面相對於漂移區域(第1半導體層)12之膜厚度方向的傾斜角(圖4中之θ)大於第1溝槽14之側面相對於漂移區域(第1半導體層)12之膜厚度方向的傾斜角。藉由使第2溝槽18之傾斜角較大，而例如緩和第2溝槽18之底面之角部之電場集中，從而提昇MOSFET100之耐壓。第2溝槽18之側面相對於漂移區域(第1半導體層)12之膜厚度方向的傾斜角(圖4中之θ)較理想為5度以上15度以下。
接著，例如藉由濕式蝕刻而剝離掩膜材料42。然後，於第2溝槽18內藉由磊晶成長法而形成含有p型雜質之p型之基極區域(第3半導體層)20。基極區域20例如為含有p型雜質之單晶矽。於形成基極區域20後，以使漂移區域12露出之方式，對基極區域20之表面藉由CMP進行研磨(圖5)。較理想為p型之基極區域(第3半導體層)20之p型雜質濃度低於p型區域16之p型雜質濃度。
接著，例如藉由熱氧化而形成閘極絕緣膜30。其後，藉由公知之製造方法，於閘極絕緣膜30上，形成閘極電極32。
接著，例如藉由雜質之離子注入與活化之退火，而於基極區域20形成較基極區域20深度淺之n+型之源極區域(第1半導體區域)22。又，例如，藉由雜質之離子注入與活化之退火，而於基極區域20形成較基極區域20深度淺之p+型之基極接觸區域24(圖6)。
其後，藉由公知之製造方法，而形成層間絕緣膜34、源極電極36、及汲極電極38，藉此形成圖1所示之MOSFET100。
接著，對本實施形態之半導體裝置之製造方法之作用、效果進行說明。
SJ構造係藉由將n型區域與p型區域交替配置，並使n型區域中包含之n型雜質量與p型區域中包含之p型雜質量相等，而擬似地形成非
摻雜區域從而實現高耐壓。同時，藉由使電流流入高雜質濃度區域而可實現低導通電阻。
於形成SJ構造後，若施加高溫或長時間之熱處理，則n型區域中之n型雜質、p型區域中之p型雜質會因該熱處理而熱擴散，導致雜質分佈變動。分佈變動之結果為，有耐壓劣化、或耐壓之控制性降低之虞。又，有導通電阻增加，或導通電阻之控制性降低之虞。
於藉由離子注入與退火而形成MOSFET之基極區域的情形時，由於基極區域之深度比源極區域等深，因此必需相對高溫或長時間之熱處理。因此，用以形成基極區域之熱處理中之雜質分佈之變動變大。
於本實施形態之MOSFET100之製造方法中，藉由第2溝槽18之形成、與利用磊晶成長之埋設而形成p型之基極區域20。因此，抑制形成SJ構造之n型雜質、p型雜質之熱擴散。因此，抑制耐壓之劣化，而提昇耐壓控制性。又，抑制導通電阻之增加，而提昇導通電阻控制性。
進而，由於並非藉由離子注入而藉由磊晶成長形成p型之基極區域20，因此使p型之基極區域20中之結晶缺陷減少。因此，可實現漏電流減少之MOSFET。
本實施形態之半導體裝置之製造方法除將第2溝槽設為U字形狀以外，與第1實施形態相同。因此，對於與第1實施形態重複之內容省略記述。
圖7係藉由本實施形態之半導體裝置之製造方法而製造之半導體裝置的模式剖視圖。本實施形態之半導體裝置之製造方法於形成第2溝槽18時，以使溝槽成為U字形狀之方式進行蝕刻。
於本實施形態之MOSFET200之製造方法中，獲得與第1實施形態相同之效果。進而，如圖7所示，藉由將第2溝槽18設為U字形狀，而
可使源極區域22與漂移區域12於深部之距離大於第1實施形態。因此，例如提昇源極區域22與漂移區域12之間之耐壓。
本實施形態之半導體裝置之製造方法除進而具備用於閾值調整之離子注入步驟以外，與第1實施形態相同。因此，對於與第1實施形態重複之內容省略記述。
圖8係藉由本實施形態之半導體裝置之製造方法而製造之半導體裝置的模式剖視圖。本實施形態之MOSFET300於閘極絕緣膜30與基極區域20之間，具備p-型之通道區域(第2半導體區域)48。p-型之通道區域48之p型雜質濃度低於基極區域20之p型雜質濃度。
本實施形態之半導體裝置之製造方法係於第1實施形態之製造方法中，於形成基極區域20後，且形成閘極絕緣膜30前，進而具備用於閾值調整之離子注入步驟。例如，將作為n型雜質之磷(P)或砷(As)離子注入至基極區域20之表面。
自使閾值調整之控制性提昇之觀點而言，較理想為p型之基極區域(第3半導體層)20之p型雜質濃度低於p型區域16之p型雜質濃度。
於本實施形態之MOSFET300之製造方法中，獲得與第1實施形態相同之效果。進而，藉由具備用於閾值調整之離子注入步驟而可與閾值獨立地決定基極區域20之雜質分佈。因此，可實現較第1實施形態特性更優異之半導體裝置。
本實施形態之半導體裝置之製造方法除形成n-型之通道區域以外，與第3實施形態相同。因此，對於與第3實施形態重複之內容省略記述。
圖9係藉由本實施形態之半導體裝置之製造方法而製造之半導體裝置的模式剖視圖。本實施形態之MOSFET400於閘極絕緣膜30與基
極區域20之間，具備n-型之通道區域(第2半導體區域)50。
本實施形態之半導體裝置之製造方法係於第1實施形態之製造方法中，於形成基極區域20後，且形成閘極絕緣膜30前，進而具備用於閾值調整之離子注入步驟。例如，將作為n型雜質之磷(P)或砷(As)離子注入至基極區域20之表面。
自使閾值調整之控制性提昇之觀點，較理想為p型之基極區域(第3半導體層)20之p型雜質濃度低於p型區域16之p型雜質濃度。
於本實施形態之MOSFET400之製造方法中，獲得與第1實施形態相同之效果。進而，與第3實施形態同樣地，藉由具備用於閾值調整之離子注入步驟而可與閾值獨立地決定基極區域20之雜質分佈。因此，可實現較第1實施形態特性更優異之半導體裝置。
本實施形態之半導體裝置之製造方法係藉由反覆進行n型之半導體層之磊晶成長法、與p型雜質對n型之半導體層之離子注入而形成SJ構造，除此以外與第1實施形態相同。因此，對於與第1實施形態重複之內容省略記述。
於本實施形態之半導體裝置之製造方法中，藉由反覆進行複數次n型之半導體層之磊晶成長法、與p型雜質對n型之半導體層之局部離子注入而形成SJ構造。藉由該方法，而可形成相當於第1實施形態之圖3之構造。其後之步驟與第1實施形態相同。
藉由本實施形態之MOSFET之製造方法，亦與第1實施形態同樣地，抑制MOSFET之耐壓之劣化，而提昇耐壓控制性。又，抑制MOSFET之導通電阻之增加，而提昇導通電阻控制性。
以上，於實施形態中，以第1導電型為n型、且第2導電型為p型之情形為例進行了說明，但亦可為第1導電型為p型、且第2導電型為n型之構成。
又，於實施形態中，以具備SJ構造之MOSFET為例進行了說明，但亦可對具備SJ構造之IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極性電晶體)等其他半導體裝置應用本發明。
又，於實施形態中，作為半導體材料以單晶矽為例進行了說明，但對例如鍺、金剛石、砷化鎵等其他金剛石型構造或閃鋅礦型構造之半導體材料亦可應用本發明。又，於其他結晶構造中，亦可應用本發明之實施形態。
對本發明之若干個實施形態進行了說明，但該等實施形態係作為例而提出者，並非意在限定發明之範圍。該等新穎之實施形態能夠以其他各種形態實施，於不脫離發明之主旨之範圍內，可進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍或主旨中，並且包含於專利申請範圍所記載之發明及其均等之範圍內。
10‧‧‧基板
12‧‧‧漂移區域
14‧‧‧第1溝槽
16‧‧‧p型區域
18‧‧‧第2構槽
20‧‧‧基極區域
22‧‧‧源極區域
24‧‧‧基極接觸區域
30‧‧‧閘極絕緣膜
32‧‧‧閘極電極
34‧‧‧層間絕緣膜
36‧‧‧源極電極
38‧‧‧汲極電極
100‧‧‧半導體裝置(MOSFET)
Claims (17)
- 一種半導體裝置之製造方法，其係於第1導電型之第1半導體層形成第1溝槽；於上述第1溝槽內藉由磊晶成長法而形成第2導電型之第2半導體層；於上述第2半導體層形成較第1溝槽淺之第2溝槽；於上述第2溝槽內藉由磊晶成長法而形成第2導電型之第3半導體層；於上述第3半導體層上形成閘極絕緣膜；於上述閘極絕緣膜上形成閘極電極；且於上述第3半導體層形成第1導電型之第1半導體區域。
- 如請求項1之方法，其中上述第1半導體區域淺於上述第3半導體層。
- 如請求項1之方法，其中上述第3半導體層之第2導電型之雜質濃度低於上述第2半導體層之第2導電型之雜質濃度。
- 如請求項1之方法，其中上述第2溝槽之寬度寬於上述第1溝槽之寬度。
- 如請求項1之方法，其中於形成上述第2溝槽前，進而對上述第2半導體層進行研磨。
- 如請求項1之方法，其中上述第2溝槽之側面之相對於上述第1半導體層之膜厚度方向的傾斜角大於上述第1溝槽之側面之相對於上述第1半導體層之膜厚度方向的傾斜角。
- 如請求項1之方法，其中上述第2溝槽為U字形狀。
- 如請求項1之方法，其中於形成上述第3半導體層後，且形成上述閘極絕緣膜前，進而對上述第3半導體層，離子注入第1導電 型之雜質，而形成第2半導體區域。
- 如請求項8之方法，其中上述第2半導體區域為第1導電型。
- 如請求項1之方法，其中上述第1半導體層、上述第2半導體層、及上述第3半導體層為單晶矽。
- 一種半導體裝置之製造方法，其係形成第1導電型之第1半導體層與第2導電型之第2半導體層交替配置之構造；於上述第2半導體層形成溝槽；於上述溝槽內藉由磊晶成長法而形成第2導電型之第3半導體層；於上述第3半導體層上形成閘極絕緣膜；於上述閘極絕緣膜上形成閘極電極；且於上述第3半導體層形成第1導電型之半導體區域。
- 如請求項11之方法，其中上述第1半導體區域淺於上述第3半導體層。
- 如請求項11之方法，其中上述第3半導體層之第2導電型之雜質濃度低於上述第2半導體層之第2導電型之雜質濃度。
- 如請求項11之方法，其中上述溝槽為U字形狀。
- 如請求項11之方法，其中於形成上述第3半導體層後，且形成上述閘極絕緣膜前，進而對上述第3半導體層，離子注入第1導電型之雜質，而形成第2半導體區域。
- 如請求項15之方法，其中上述第2半導體區域為第1導電型。
- 如請求項11之方法，其中上述第1半導體層、上述第2半導體層、及上述第3半導體層為單晶矽。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014161844A JP2016039263A (ja) | 2014-08-07 | 2014-08-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201606857A true TW201606857A (zh) | 2016-02-16 |
Family
ID=55268040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104106545A TW201606857A (zh) | 2014-08-07 | 2015-03-02 | 半導體裝置之製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20160043199A1 (zh) |
| JP (1) | JP2016039263A (zh) |
| KR (1) | KR20160018322A (zh) |
| TW (1) | TW201606857A (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102159418B1 (ko) * | 2016-07-06 | 2020-09-23 | 주식회사 디비하이텍 | 슈퍼 정션 mosfet 및 그 제조 방법 |
| JP6844228B2 (ja) * | 2016-12-02 | 2021-03-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6616280B2 (ja) * | 2016-12-27 | 2019-12-04 | トヨタ自動車株式会社 | スイッチング素子 |
| JP6549552B2 (ja) * | 2016-12-27 | 2019-07-24 | トヨタ自動車株式会社 | スイッチング素子の製造方法 |
| CN108538918A (zh) * | 2018-04-27 | 2018-09-14 | 电子科技大学 | 一种耗尽型超结mosfet器件及其制造方法 |
| CN110164975A (zh) * | 2019-03-26 | 2019-08-23 | 电子科技大学 | 一种积累型碳化硅功率mosfet器件 |
| JP7508764B2 (ja) | 2019-09-03 | 2024-07-02 | 富士電機株式会社 | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 |
| WO2024204492A1 (ja) * | 2023-03-30 | 2024-10-03 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2014
- 2014-08-07 JP JP2014161844A patent/JP2016039263A/ja active Pending
-
2015
- 2015-01-23 KR KR1020150011234A patent/KR20160018322A/ko active IP Right Grant
- 2015-02-19 US US14/626,641 patent/US20160043199A1/en not_active Abandoned
- 2015-03-02 TW TW104106545A patent/TW201606857A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160018322A (ko) | 2016-02-17 |
| US20160043199A1 (en) | 2016-02-11 |
| JP2016039263A (ja) | 2016-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI496290B (zh) | Semiconductor device and manufacturing method thereof | |
| US9466700B2 (en) | Semiconductor device and method of fabricating same | |
| JP5717661B2 (ja) | 半導体装置とその製造方法 | |
| TW201606857A (zh) | 半導體裝置之製造方法 | |
| TWI478336B (zh) | 減少表面電場的結構及橫向雙擴散金氧半導體元件 | |
| TWI587503B (zh) | 半導體裝置及其製造方法 | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| JP2015159271A (ja) | 半導体装置の製造方法 | |
| JP7182850B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2007227746A (ja) | 半導体装置及びその製造方法 | |
| TW201330262A (zh) | 半導體裝置及其製造方法 | |
| JP2009088005A (ja) | 半導体装置およびその製造方法 | |
| TWI544632B (zh) | 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法 | |
| US9853099B1 (en) | Double diffused metal oxide semiconductor device and manufacturing method thereof | |
| US8642427B1 (en) | Semiconductor device and method for fabricating the same | |
| JP2017224719A (ja) | 半導体装置 | |
| WO2012137412A1 (ja) | 半導体装置およびその製造方法 | |
| US9666485B2 (en) | Method for forming semiconductor device having super-junction structures | |
| TWI525817B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
| TWI760453B (zh) | 半導體裝置之製造方法 | |
| JP2008147232A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2005064685A1 (ja) | 半導体装置およびその製造方法 | |
| JP6317727B2 (ja) | 半導体装置 | |
| JP2012174949A (ja) | 半導体装置及びその製造方法 | |
| JP2009088220A (ja) | 半導体装置の製造方法および半導体装置 |