TW201330262A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201330262A
TW201330262A TW101100416A TW101100416A TW201330262A TW 201330262 A TW201330262 A TW 201330262A TW 101100416 A TW101100416 A TW 101100416A TW 101100416 A TW101100416 A TW 101100416A TW 201330262 A TW201330262 A TW 201330262A
Authority
TW
Taiwan
Prior art keywords
trench
semiconductor device
region
epitaxial layer
doping
Prior art date
Application number
TW101100416A
Other languages
English (en)
Other versions
TWI487110B (zh
Inventor
Tsung-Hsiung Lee
Shang-Hui Tu
Original Assignee
Vanguard Int Semiconduct Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard Int Semiconduct Corp filed Critical Vanguard Int Semiconduct Corp
Priority to TW101100416A priority Critical patent/TWI487110B/zh
Priority to US13/419,464 priority patent/US8643089B2/en
Priority to EP12168146.4A priority patent/EP2613357B1/en
Priority to JP2012124020A priority patent/JP5607109B2/ja
Publication of TW201330262A publication Critical patent/TW201330262A/zh
Application granted granted Critical
Publication of TWI487110B publication Critical patent/TWI487110B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明揭示一種半導體裝置，其包括：一基底、第一及第二磊晶層以及一閘極結構。基底具有一第一摻雜區及位於其上的一第二摻雜區，其中第一及第二摻雜區具有一第一導電類型，且第二摻雜區內具有至少一第一溝槽及與其相鄰的至少一第二溝槽。第一磊晶層設置於第一溝槽內，且具有一第二導電類型。第二磊晶層設置於第二溝槽內，且具有該第一導電類型，其中第二磊晶層具有一摻雜濃度大於第二摻雜區的摻雜濃度，且小於第一摻雜區的摻雜濃度。閘極結構設置於第二溝槽上方。本發明亦揭示一種半導體裝置之製造方法。

Description

半導體裝置及其製造方法
本發明係有關於一種半導體裝置，特別係有關於一種具有超接面(super junction)結構之半導體裝置及其製造方法。
第1圖係繪示出習知的N型垂直式擴散金氧半場效電晶體(vertical double-diffused MOSFET,VDMOSFET)剖面示意圖。N型垂直式擴散金氧半場效電晶體10包括：一半導體基底及位於其上的一閘極結構。半導體基底內具有一N型磊晶(epitaxy)漂移(drift region)區100及位於其上方的P型基體(base)區102而形成P-N接面。再者，N型磊晶漂移區100下方具有一汲極區106，其連接至一汲極電極114。P型基體區102內具有一源極區104，其連接至一源極電極112。閘極結構由一閘極介電層108及位於其上的閘極電極110所構成。
為了提升N型垂直式擴散金氧半場效電晶體10中P-N接面的耐壓(withstand voltage)，必須降低N型磊晶漂移區100的摻雜濃度及/或提升其厚度。然而，以上述方式來提升P-N接面的耐壓時，同時也會增加N型垂直式擴散金氧半場效電晶體10的導通電阻(Ron)。亦即，導通電阻會受到N型磊晶漂移區的摻雜濃度與厚度的限制。
具有超接面(Super-junction)結構的垂直式擴散金氧半場效電晶體可以提高N型磊晶漂移區的摻質濃度，進而提升P-N接面的耐壓，同時能夠避免導通電阻的增加。在一習知技術中，利用多層磊晶技術(multi-epi technology)來形成超接面結構，上述多層磊晶技術需要進行磊晶成長、P型摻雜製程及高溫擴散製程，並重複進行上述製程。因此，上述多層磊晶技術會有製程繁複、製造成本高以及元件尺寸難以微縮等缺點。
因此，有必要尋求一種具有超接面結構之半導體裝置，其能夠改善或解決上述問題。
本發明一實施例提供一種半導體裝置，包括：一基底，具有一第一摻雜區及位於其上的一第二摻雜區，其中第一及第二摻雜區具有一第一導電類型，且其中第二摻雜區內具有至少一第一溝槽及與其相鄰的至少一第二溝槽；一第一磊晶層，設置於第一溝槽內，且具有一第二導電類型；一第二磊晶層，設置於第二溝槽內，且具有第一導電類型，其中第二磊晶層具有一摻雜濃度大於第二摻雜區的摻雜濃度，且小於第一摻雜區的摻雜濃度；以及一閘極結構，設置於第二溝槽上方。
本發明另一實施例提供一種半導體裝置之製造方法，包括：提供一基底，具有一第一摻雜區及位於其上的一第二摻雜區，其中第一及第二摻雜區具有一第一導電類型；在第二摻雜區內形成至少一第一溝槽；在第一溝槽內填入一第一磊晶層，其中第一磊晶層具有一第二導電類型；在第二摻雜區內形成與第一溝槽相鄰的至少一第二溝槽；在第二溝槽內填入一第二磊晶層，其中第二磊晶層具有第一導電類型，且第二磊晶層具有一摻雜濃度大於第二摻雜區的摻雜濃度，且小於第一摻雜區的摻雜濃度；以及在第二溝槽上方形成一閘極結構。
以下說明本發明實施例之半導體裝置及其製造方法。然而，可輕易了解本發明所提供的實施例僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。
請參照第2G圖，其繪示出根據本發明一實施例之半導體裝置剖面示意圖。本發明實施例的半導體裝置20包括具有超接面結構的垂直式擴散金氧半場效電晶體(VDMOSFET)。半導體裝置20包括一基底200，其具有一第一摻雜區200a及位於其上的一第二摻雜區200b，其中第一摻雜區200a與第二摻雜區200b之間具有一界面201。如第2G圖所示，基底200可包括一主動區(active region)A和圍繞主動區A的一終端(termination)區(未繪示)。在一實施例中，主動區A係提供半導體元件形成於其上，而終端區係做為不同半導體裝置之間的絕緣。在一實施例中，第一摻雜區200a可由一摻雜的半導體材料所構成，而第二摻雜區200b則由摻雜的磊晶層所構成。在另一實施例中，具有不同摻雜濃度的第一摻雜區200a及第二摻雜區200b形成於同一半導體材料所構成的基底200內。在本實施例中，第一摻雜區200a與第二摻雜區200b具有一第一導電類型，且第一摻雜區200a可為一重摻雜區，而第二摻雜區200b可為一輕摻雜區。
第二摻雜區200b內具有複數個第一溝槽204及與第一溝槽204交替排列的複數個第二溝槽212，使每一第二溝槽212與至少一第一溝槽204相鄰，或者每一第一溝槽204與至少一第二溝槽212相鄰。此處，為了簡化圖式，僅繪示出一第二溝槽212及與其相鄰的二個第一溝槽204。在本實施例中，第一溝槽204與第二溝槽212的底部位於第一摻雜區200a與第二摻雜區200b之間的界面201上方。然而，在其他實施例中，第一溝槽204與第二溝槽212也可露出第一摻雜區200a與第二摻雜區200b之間的界面201。
一第一磊晶層208設置於每一第一溝槽204內，且具有一第二導電類型，其中第一磊晶層208具有一摻雜濃度大於第二摻雜區200b的摻雜濃度，且小於第一摻雜區200a的摻雜濃度。一第二磊晶層216設置於每一第二溝槽212內，且具有第一導電類型，其中第二磊晶層216具有一摻雜濃度大於第二摻雜區200b的摻雜濃度，且小於第一摻雜區200a的摻雜濃度。
在本實施例中，第一導電類型為N型，且第二導電類型為P型。然而，在其他實施例中，第一導電類型也可為P型，且第二導電類型為N型。因此，具有第二導電類型的第一磊晶層208與具有第一導電類型的第二磊晶層216係於第二摻雜區200b內形成超接面結構。
一閘極結構設置於每一第二溝槽212上方，其包括一閘極介電層228及位於其上的閘極電極230。再者，具有第二導電類型的一井區232形成於每一第一磊晶層208的上半部，並延伸於第一磊晶層208外側的第二摻雜區200b內。具有第一導電類型的源極區234形成於閘極結構兩側每一井區232內，而與閘極結構及第一摻雜區(作為汲極區)200a構成一垂直式擴散金氧半場效電晶體。
請參照第3E圖，其繪示出根據本發明另一實施例之半導體裝置剖面示意圖，其中相同於第2G圖的部件係使用相同的標號並省略其說明。在本實施例中，半導體裝置20’中的第二磊晶層216更包括一延伸部216a，位於基底200上而覆蓋第二摻雜區200b。特別的是第二磊晶層216的延伸部216a內具有一第三溝槽220對應於每一第一溝槽204而露出第一磊晶層208。再者，第二磊晶層216的延伸部216a內具有一第三摻雜區224a鄰近於每一第三溝槽220的一側壁，其中第三摻雜區224a具有第二導電類型。在本實施例中，第三摻雜區224a的摻雜濃度大於第二摻雜區200b的摻雜濃度，且小於第一摻雜區200a的摻雜濃度。因此，具有第二導電類型的第三摻雜區224a與具有第一導電類型的延伸部216a同樣也形成了超接面結構。
一絕緣襯墊層222及一介電材料層226設置於每一第三溝槽220內。在一實施例中，絕緣襯墊層222可包括氧化矽，而介電材料層226可包括氧化矽或未摻雜的多晶矽。
在本實施例中，閘極結構設置於延伸部216a上，且對應於每一第二溝槽212。再者，井區232形成於每一第三摻雜區224a的上半部，並延伸於第三摻雜區224a外側的延伸部216a內。具有第一導電類型的源極區234形成於閘極結構兩側每一井區232內，而與閘極結構及第一摻雜區(作為汲極區)200a構成一垂直式擴散金氧半場效電晶體。
請參照第4F圖，其繪示出根據本發明又另一實施例之半導體裝置剖面示意圖，其中相同於第2G圖的部件係使用相同的標號並省略其說明。在本實施例中，半導體裝置20”中的第一磊晶層208’及第二磊晶層216’分別填入局部的第一溝槽204及第二溝槽內212。舉例來說，第一磊晶層208’順應性設置於第一溝槽204的側壁及底部，而第二磊晶層216’順應性設置於第二溝槽內212的側壁及底部。再者，介電材料層209及217分別設置於第一溝槽204及第二溝槽內212內，以填滿第一溝槽204及第二溝槽內212。在一實施例中，介電材料層209及217可包括氧化矽或未摻雜的多晶矽。因此，具有第二導電類型的第一磊晶層208’與具有第一導電類型的第二磊晶層216’係於第二摻雜區200b內形成超接面結構。
在本實施例中，井區232形成於每一第一磊晶層208’的上半部，並延伸於第一磊晶層208’外側的第二摻雜區200b內。具有第一導電類型的源極區234形成於閘極結構兩側每一井區232內，而與閘極結構及第一摻雜區(作為汲極區)200a構成一垂直式擴散金氧半場效電晶體。
第2A至2G圖係繪示出根據本發明一實施例之半導體裝置20之製造方法剖面示意圖。請參照第2A圖，提供一基底200，其具有一第一摻雜區200a及位於其上的一第二摻雜區200b，其中第一摻雜區200a與第二摻雜區200b之間具有一界面201。基底200可包括一主動區A和圍繞主動區A的一終端區(未繪示)。在一實施例中，第一摻雜區200a可由一摻雜的半導體材料所構成，而第二摻雜區200b則透過磊晶成長，在摻雜的半導體材料(即，第一摻雜區200a)上形成一摻雜的磊晶層而構成。在另一實施例中，可對由一半導體材料所構成的基底200進行不同的摻雜製程，以在其內形成具有不同摻雜濃度的第一摻雜區200a及第二摻雜區200b，其中用於形成第一摻雜區200a的摻雜製程可於後續形成電晶體結構之後進行。在本實施例中，第一摻雜區200a與第二摻雜區200b具有一第一導電類型，且第一摻雜區200a可為一重摻雜區，而第二摻雜區200b可為一輕摻雜區。
接著，請參照第2A及2B圖，其說明第一溝槽204的形成方式。可透過化學氣相沉積(chemical vapor deposition,CVD)，在基底200上方形成一硬遮罩(hard mask,HM)202，接著進行微影製程及蝕刻製程，以在主動區A的硬遮罩202內形成用以定義第一溝槽204的複數個開口202a。之後，進行一非等向性蝕刻製程，以在開口202a下方的第二摻雜區200b內形成複數個第一溝槽204。在本實施例中，第一溝槽204的底部位於第一摻雜區200a與第二摻雜區200b之間的界面201上方(例如，接近界面201)。然而，在其他實施例中，第一溝槽204與第二溝槽212也可露出第一摻雜區200a與第二摻雜區200b之間的界面201。
在本實施例中，可在移除硬遮罩202之後，透過CVD或熱氧化法，在每一第一溝槽204的側壁和底部順應性形成一絕緣襯墊層(insulating liner)206。在本發明一實施例中，絕緣襯墊層206可為氧化襯墊層，其可降低第二摻雜區200b內的應力。
請參照第2C圖，在移除絕緣襯墊層206之後，可在每一第一溝槽204內填入具有一第二導電類型的一第一磊晶層208。第一磊晶層208具有一摻雜濃度大於第二摻雜區200b的摻雜濃度，且小於第一摻雜區200a的摻雜濃度。舉例來說，可透過磊晶成長，在基底200上方及每一第一溝槽204內形成第一磊晶層208。之後，再透過研磨製程，例如化學機械研磨(chemical mechanical polishing,CMP)，移除基底200上方的第一磊晶層208。在本實施例中，第一導電類型為N型，且第二導電類型為P型。然而，在其他實施例中，第一導電類型也可為P型，且第二導電類型為N型。
接著，請參照第2D及2E圖，其說明第二溝槽212的形成方式。在基底200上方形成一硬遮罩210，其材質及製做可相似或相同於硬遮罩210(繪示於第2A圖)。接著在主動區A的硬遮罩210內形成用以定義第二溝槽212的複數個開口210a。之後，進行一非等向性蝕刻製程，以在開口210a下方的第二摻雜區200b內形成複數個第二溝槽212。第二溝槽212與第一溝槽204交替排列，使每一第二溝槽212與至少一第一溝槽204相鄰，或者每一第一溝槽204與至少一第二溝槽212相鄰。此處，為了簡化圖式，僅繪示出與二個第一溝槽204相鄰的一第二溝槽212，如第2D圖所示。
在本實施例中，可在移除硬遮罩210之後，在每一第二溝槽212的側壁和底部順應性形成一絕緣襯墊層214，以降低第二摻雜區200b內的應力，如第2E圖所示。絕緣襯墊層214的材質及製做可相似或相同於絕緣襯墊層206(繪示於第2B圖)。
請參照第2F圖，在移除絕緣襯墊層214之後，可在每一第二溝槽212內填入具有第一導電類型的一第二磊晶層216。第二磊晶層216具有一摻雜濃度大於第二摻雜區200b的摻雜濃度，且小於第一摻雜區200a的摻雜濃度。第二磊晶層216的製做可相似或相同於第一磊晶層208(繪示於第2C圖)。因此，具有第二導電類型的第一磊晶層208與具有第一導電類型的第二磊晶層216係於第二摻雜區200b內形成超接面結構。
請參照第2G圖，可透過習知MOS製程，在每一第二溝槽212上方形成一閘極結構，其包括一閘極介電層228及位於其上的閘極電極230。再者，可在每一第一磊晶層208的上半部形成具有第二導電類型的一井區232，並延伸於第一磊晶層208外側的第二摻雜區200b內。在閘極結構兩側每一井區232內形成具有第一導電類型的源極區234，而完成半導體裝置20之製做，其中源極區234、閘極結構及第一摻雜區(作為汲極區)200a構成一垂直式擴散金氧半場效電晶體。
第3A至3E圖係繪示出根據本發明另一實施例之半導體裝置之製造方法剖面示意圖，其中相同於第2A至2G圖的部件係使用相同的標號並省略其說明。請參照第3A圖，提供一基底200，其可包括一主動區A和圍繞主動區A的一終端區(未繪示)。再者，基底200具有一第一摻雜區200a及位於其上的一第二摻雜區200b，且第一摻雜區200a與第二摻雜區200b具有第一導電類型。第一摻雜區200a與第二摻雜區200b之間具有一界面201。第二摻雜區200b內具有複數個第一溝槽204及與第一溝槽204交替排列的複數個第二溝槽212，使每一第二溝槽212與至少一第一溝槽204相鄰，或者每一第一溝槽204與至少一第二溝槽212相鄰。此處，為了簡化圖式，僅繪示出一第二溝槽212及與其相鄰的二個第一溝槽204。具有第二導電類型的一第一磊晶層208設置於每一第一溝槽204內。在一實施例中，上述結構可經由進行如第2A至2E圖的製造程序而形成。
接著，可透過磊晶成長，在每一第二溝槽212內填入具有第一導電類型的一第二磊晶層216，且自第二溝槽212內延伸第二磊晶層216於基底200上，以形成覆蓋第二摻雜區200b的一延伸部216a，如第3A圖所示。
接著，請參照第3A及3B圖，其說明第三溝槽220的形成方式。在延伸部216a上方形成一硬遮罩218，其材質及製做可相似或相同於硬遮罩210(繪示於第2A圖)。接著在主動區A的硬遮罩218內形成用以定義第三溝槽220的複數個開口218a。之後，進行一非等向性蝕刻製程，以在開口218a下方的第二磊晶層216(即，延伸部216a)內形成複數個第三溝槽220。第三溝槽220大體上對準於第一溝槽204且露出第一溝槽204內的第一磊晶層208，如第3B圖所示。
請再參照第3B圖，在本實施例中，可在移除硬遮罩218之後，在每一第三溝槽220的側壁和底部順應性形成一絕緣襯墊層222，以降低延伸部216a內的應力，且可做為後續摻雜製程的屏蔽氧化層(pre-implant oxide)，以降低通道效應。絕緣襯墊層222的材質及製做可相似或相同於絕緣襯墊層206(繪示於第2B圖)。
請參照第3C圖，可進行一摻雜製程224，例如離子佈植，以在第二磊晶層216的延伸部216a內形成複數個第三摻雜區224a，其中每一第三摻雜區224a鄰近於每一第三溝槽220的一側壁，且具有第二導電類型。在本實施例中，第三摻雜區224a的摻雜濃度大於第二摻雜區200b的摻雜濃度，且小於第一摻雜區200a的摻雜濃度。因此，具有第二導電類型的第三摻雜區224a與具有第一導電類型的第二磊晶層216的延伸部216a形成超接面結構。
請參照第3D圖，在每一第三溝槽220內填入一介電材料層226。舉例來說，可透過化學氣相沉積(CVD)製程，在第二磊晶層216的延伸部216a上及每一第三溝槽220內形成一介電材料層226，例如氧化矽或未摻雜的多晶矽。之後，再以化學機械研磨(CMP)製程移除第二磊晶層216的延伸部216a上的介電材料層226。
請參照第3E圖，可透過習知MOS製程，在每一第二溝槽212上方第二磊晶層216的延伸部216a上形成一閘極結構，其包括一閘極介電層228及位於其上的閘極電極230。再者，可在每一每一第三摻雜區224a的上半部形成具有第二導電類型的一井區232，並延伸於第三摻雜區224a外側的延伸部216a內。在閘極結構兩側每一井區232內形成具有第一導電類型的源極區234，而完成半導體裝置20’之製做，其中源極區234、閘極結構及第一摻雜區(作為汲極區)200a構成一垂直式擴散金氧半場效電晶體。
第4A至4F圖係繪示出根據本發明另一實施例之半導體裝置之製造方法剖面示意圖，其中相同於第2A至2G圖的部件係使用相同的標號並省略其說明。請參照第4A圖，提供一基底200，其可包括一主動區A和圍繞主動區A的一終端區(未繪示)。再者，基底200具有一第一摻雜區200a及位於其上的一第二摻雜區200b，且第一摻雜區200a與第二摻雜區200b具有第一導電類型。第一摻雜區200a與第二摻雜區200b之間具有一界面201。第二摻雜區200b內具有複數個第一溝槽204。在一實施例中，上述結構可經由進行如第2A至2B圖的製造程序而形成。接著，可透過磊晶成長，在每一第一溝槽204的側壁及底部順應性形成具有第二導電類型的一第一磊晶層208’。
請參照第4B圖，在每一第一溝槽204內填入一介電材料層209。舉例來說，可透過化學氣相沉積(CVD)製程，在基底200上及每一第一溝槽204內形成一介電材料層209，例如氧化矽或未摻雜的多晶矽。之後，再以化學機械研磨(CMP)製程移除基底200上的介電材料層209。
請參照第4C，進行如第2D圖所述的製造程序，在硬遮罩210的開口210a下方的第二摻雜區200b內形成複數個第二溝槽212。第二溝槽212與第一溝槽204交替排列。此處，為了簡化圖式，僅繪示出與二個第一溝槽204相鄰的一第二溝槽212。
請參照第4D圖，進行如第2E圖所述的製造程序，在每一第二溝槽212的側壁和底部順應性形成一絕緣襯墊層214，以降低第二摻雜區200b內的應力。
請參照第4E圖，可透過磊晶成長，在每一第二溝槽212的側壁及底部順應性形成具有第一導電類型的一第二磊晶層216’其製做方式可相似或相同於第一磊晶層208’。之後，在每一第一溝槽204內填入一介電材料層217，其材質及製做方式可相似或相同於介電材料層209。
請參照第4F圖，可透過習知MOS製程，在每一第二溝槽212上方形成一閘極結構，其包括一閘極介電層228及位於其上的閘極電極230。再者，可在每一第一磊晶層208’的上半部外側的第二摻雜區200b內形成具有第二導電類型的一井區232。在閘極結構兩側每一井區232內形成具有第一導電類型的源極區234，而完成半導體裝置20”之製做，其中源極區234、閘極結構及第一摻雜區(作為汲極區)200a構成一垂直式擴散金氧半場效電晶體。
根據上述實施例，由於可藉由控制第一磊晶層208或208’與第二磊晶層216或216’所構成的超接面結構中N型區域和P型區域的摻雜濃度來達到電荷平衡(charge balance)，因此上述超接面結構可形成於輕摻雜區(即，第二摻雜區200b)內，進而提升垂直式擴散金氧半場效電晶體中P-N接面的耐壓，同時能夠避免導通電阻的增加。
再者，根據上述實施例，僅需進行二次的磊晶成長，便可在輕摻雜區內的複數個溝槽內形成交替排列的P-N柱狀的超接面結構，因此可簡化製程、降低製造成本以及縮小元件尺寸。
另外，根據上述實施例，由於可在複數個溝槽上方形成額外的超接面結構，因此無需增加溝槽深度便可進一步提升P-N接面的耐壓，而不會因蝕刻深溝槽而增加製程困難度。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
 習知
10．．．N型垂直式擴散金氧半場效電晶體
100．．．N型磊晶漂移區
102．．．P型基體區
104．．．源極區
106．．．汲極區
108．．．閘極電極層
110．．．閘極電極
112．．．源極電極
114．．．汲極電極
實施例
20、20’、20”．．．半導體裝置
200．．．基底
200a．．．第一摻雜區
200b．．．第二摻雜區
201．．．界面
202、210、218．．．硬遮罩
202a、210a、218a．．．開口
204．．．第一溝槽
206、214、222．．．絕緣襯墊層
208、208’．．．第一磊晶層
209、217、226．．．介電材料層
212．．．第二溝槽
216、216’．．．第二磊晶層
216a．．．延伸部
220．．．第三溝槽
224．．．摻雜製程
224a．．．第三摻雜區
228．．．閘極介電層
230．．．閘極電極
232．．．井區
234．．．源極區
A．．．主動區
第1圖係繪示出習知的N型垂直式擴散金氧半場效電晶體剖面示意圖。
第2A至2G圖係繪示出根據本發明一實施例之半導體裝置之製造方法剖面示意圖。
第3A至3E圖係繪示出根據本發明另一實施例之半導體裝置之製造方法剖面示意圖。
第4A至4F圖係繪示出根據本發明又另一實施例之半導體裝置之製造方法剖面示意圖。
20．．．半導體裝置
200．．．基底
200a．．．第一摻雜區
200b．．．第二摻雜區
201．．．界面
204．．．第一溝槽
208．．．第一磊晶層
212．．．第二溝槽
216．．．第二磊晶層
228．．．閘極介電層
230．．．閘極電極
232．．．井區
234．．．源極區
A．．．主動區

Claims (26)

  1. 一種半導體裝置，包括：一基底，具有一第一摻雜區及位於其上的一第二摻雜區，其中該第一及該第二摻雜區具有一第一導電類型，且其中該第二摻雜區內具有至少一第一溝槽及與其相鄰的至少一第二溝槽；一第一磊晶層，設置於該第一溝槽內，且具有一第二導電類型；一第二磊晶層，設置於該第二溝槽內，且具有該第一導電類型，其中該第二磊晶層具有一摻雜濃度大於該第二摻雜區的摻雜濃度，且小於該第一摻雜區的摻雜濃度；以及一閘極結構，設置於該第二溝槽上方。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該第二磊晶層更包括一延伸部，位於該基底上而覆蓋該第二摻雜區，該延伸部具有一第三溝槽而露出該第一磊晶層，且具有一第三摻雜區鄰近於該第三溝槽的一側壁，該第三摻雜區具有該第二導電類型。
  3. 如申請專利範圍第2項所述之半導體裝置，其中該第三摻雜區的摻雜濃度大於該第二摻雜區的摻雜濃度，且小於該第一摻雜區的摻雜濃度。
  4. 如申請專利範圍第2項所述之半導體裝置，更包括一介電材料層，設置於該第三溝槽內。
  5. 如申請專利範圍第4項所述之半導體裝置，其中該介電材料層包括氧化矽或未摻雜的多晶矽。
  6. 如申請專利範圍第1項所述之半導體裝置，其中該第一導電類型為N型，且該第二導電類型為P型。
  7. 如申請專利範圍第1項所述之半導體裝置，其中該第二摻雜區由一磊晶層所構成。
  8. 如申請專利範圍第1項所述之半導體裝置，其中該第一溝槽及該第二溝槽露出該第一摻雜區與該第二摻雜區之間的一界面。
  9. 如申請專利範圍第1項所述之半導體裝置，其中該第一磊晶層具有一摻雜濃度大於該第二摻雜區的摻雜濃度，且小於該第一摻雜區的摻雜濃度。
  10. 如申請專利範圍第1項所述之半導體裝置，其中該第一磊晶層順應性設置於該第一溝槽的一側壁及一底部上，且該第二磊晶層順應性設置於該第二溝槽的一側壁及一底部上。
  11. 如申請專利範圍第1項所述之半導體裝置，更包括一介電材料層，設置於該第一溝槽及該第二溝槽內。
  12. 如申請專利範圍第11項所述之半導體裝置，其中該介電材料層包括氧化矽或未摻雜的多晶矽。
  13. 一種半導體裝置之製造方法，包括：提供一基底，具有一第一摻雜區及位於其上的一第二摻雜區，其中該第一及該第二摻雜區具有一第一導電類型；在該第二摻雜區內形成至少一第一溝槽；在該第一溝槽內填入一第一磊晶層，其中該第一磊晶層具有一第二導電類型；在該第二摻雜區內形成與該第一溝槽相鄰的至少一第二溝槽；在該第二溝槽內填入一第二磊晶層，其中該第二磊晶層具有該第一導電類型，且該第二磊晶層具有一摻雜濃度大於該第二摻雜區的摻雜濃度，且小於該第一摻雜區的摻雜濃度；以及在該第二溝槽上方形成一閘極結構。
  14. 如申請專利範圍第13項所述之半導體裝置之製造方法，更包括：自該第二溝槽內延伸該第二磊晶層於該基底上而覆蓋該第二摻雜區；在該基底上的該第二磊晶層內形成一第三溝槽而露出該第一磊晶層；以及在該第二磊晶層內形成一第三摻雜區，其中該第三摻雜區鄰近於該第三溝槽的一側壁，且具有該第二導電類型。
  15. 如申請專利範圍第14項所述之半導體裝置之製造方法，其中該第三摻雜區的摻雜濃度大於該第二摻雜區的摻雜濃度，且小於該第一摻雜區的摻雜濃度。
  16. 如申請專利範圍第14項所述之半導體裝置之製造方法，更包括在形成該第三摻雜區之前，在該第三溝槽內形成一絕緣襯墊層。
  17. 如申請專利範圍第14項所述之半導體裝置之製造方法，更包括在該第三溝槽內填入一介電材料層。
  18. 如申請專利範圍第17項所述之半導體裝置之製造方法，其中該介電材料層包括氧化矽或未摻雜的多晶矽。
  19. 如申請專利範圍第13項所述之半導體裝置之製造方法，其中該第一導電類型為N型，且該第二導電類型為P型。
  20. 如申請專利範圍第13項所述之半導體裝置之製造方法，其中該第二摻雜區由一磊晶層所構成。
  21. 如申請專利範圍第13項所述之半導體裝置之製造方法，其中該第一溝槽及該第二溝槽露出該第一摻雜區與該第二摻雜區之間的一界面。
  22. 如申請專利範圍第13項所述之半導體裝置之製造方法，其中該第一磊晶層具有一摻雜濃度大於該第二摻雜區的摻雜濃度，且小於該第一摻雜區的摻雜濃度。
  23. 如申請專利範圍第13項所述之半導體裝置之製造方法，更包括在填入該第一磊晶層之前，在該第一溝槽內形成一絕緣襯墊層，或在填入該第二磊晶層之前，在該第二溝槽內形成一絕緣襯墊層。
  24. 如申請專利範圍第13項所述之半導體裝置之製造方法，其中該第一磊晶層順應性形成於該第一溝槽的一側壁及一底部上，且該第二磊晶層順應性形成於該第二溝槽的一側壁及一底部上。
  25. 如申請專利範圍第24項所述之半導體裝置之製造方法，更包括在該第一溝槽及該第二溝槽內分別填入一介電材料層。
  26. 如申請專利範圍第25項所述之半導體裝置之製造方法，其中該介電材料層包括氧化矽或未摻雜的多晶矽。
TW101100416A 2012-01-05 2012-01-05 半導體裝置及其製造方法 TWI487110B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101100416A TWI487110B (zh) 2012-01-05 2012-01-05 半導體裝置及其製造方法
US13/419,464 US8643089B2 (en) 2012-01-05 2012-03-14 Semiconductor device and fabricating method thereof
EP12168146.4A EP2613357B1 (en) 2012-01-05 2012-05-15 Field-effect transistor and manufacturing method thereof
JP2012124020A JP5607109B2 (ja) 2012-01-05 2012-05-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101100416A TWI487110B (zh) 2012-01-05 2012-01-05 半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW201330262A true TW201330262A (zh) 2013-07-16
TWI487110B TWI487110B (zh) 2015-06-01

Family

ID=46052664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101100416A TWI487110B (zh) 2012-01-05 2012-01-05 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US8643089B2 (zh)
EP (1) EP2613357B1 (zh)
JP (1) JP5607109B2 (zh)
TW (1) TWI487110B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI852542B (zh) 2023-05-08 2024-08-11 鴻海精密工業股份有限公司 半導體裝置與其製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587503B (zh) * 2012-01-11 2017-06-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US8901641B2 (en) * 2012-02-01 2014-12-02 Vanguard International Semiconductor Corporation Semiconductor device with super junction structure and method for fabricating the same
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
TWI524524B (zh) * 2013-05-06 2016-03-01 台灣茂矽電子股份有限公司 功率半導體元件之製法及結構
CN103413823B (zh) * 2013-08-22 2017-03-01 上海华虹宏力半导体制造有限公司 超级结晶体管及其形成方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9564515B2 (en) * 2014-07-28 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having super junction structure and method for manufacturing the same
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管
CN105244369A (zh) * 2015-09-16 2016-01-13 重庆平伟实业股份有限公司 一种超结vdmosfet制备方法及利用该方法形成的器件
CN108010965A (zh) * 2016-10-30 2018-05-08 朱江 一种沟槽mis半导体装置及其制造方法
CN108091683B (zh) * 2017-12-11 2020-09-22 深圳迈辽技术转移中心有限公司 半导体功率器件的超结结构及其制作方法
CN108091695B (zh) * 2017-12-13 2020-08-28 南京溧水高新创业投资管理有限公司 垂直双扩散场效应晶体管及其制作方法
CN109148305A (zh) * 2018-09-13 2019-01-04 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109192666A (zh) * 2018-09-14 2019-01-11 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109119482A (zh) * 2018-09-14 2019-01-01 深圳市心版图科技有限公司 一种场效应管及其制作方法
CN109273522A (zh) * 2018-09-14 2019-01-25 深圳市心版图科技有限公司 一种场效应管及其制作方法
CN109192665A (zh) * 2018-09-14 2019-01-11 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109119342A (zh) * 2018-09-14 2019-01-01 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN112655096A (zh) * 2018-11-29 2021-04-13 富士电机株式会社 超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法
CN111628034B (zh) * 2020-05-28 2023-09-15 湖北京邦科技有限公司 光电探测装置的制造方法
DE102022209802A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines vertikalen Halbleiterbauelements, sowie ein Halbleiterbauelement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0879481B1 (de) * 1996-02-05 2002-05-02 Infineon Technologies AG Durch feldeffekt steuerbares halbleiterbauelement
JP2001127289A (ja) * 1999-10-28 2001-05-11 Denso Corp 半導体装置および半導体装置の製造方法
JP4524539B2 (ja) * 2002-08-13 2010-08-18 富士電機システムズ株式会社 半導体素子
JP4755439B2 (ja) * 2005-04-13 2011-08-24 新電元工業株式会社 半導体装置およびその製造方法
JP5011881B2 (ja) * 2006-08-11 2012-08-29 株式会社デンソー 半導体装置の製造方法
US7651918B2 (en) * 2006-08-25 2010-01-26 Freescale Semiconductor, Inc. Strained semiconductor power device and method
US8022472B2 (en) * 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5652407B2 (ja) * 2010-01-29 2015-01-14 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI418015B (zh) * 2010-05-13 2013-12-01 Great Power Semiconductor Corp 具有場效整流元件之功率半導體結構及其製造方法
US8497551B2 (en) * 2010-06-02 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned contact for trench MOSFET

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI852542B (zh) 2023-05-08 2024-08-11 鴻海精密工業股份有限公司 半導體裝置與其製造方法

Also Published As

Publication number Publication date
JP2013140935A (ja) 2013-07-18
EP2613357B1 (en) 2020-01-01
US8643089B2 (en) 2014-02-04
US20130175607A1 (en) 2013-07-11
EP2613357A2 (en) 2013-07-10
TWI487110B (zh) 2015-06-01
EP2613357A3 (en) 2017-05-03
JP5607109B2 (ja) 2014-10-15

Similar Documents

Publication Publication Date Title
TWI487110B (zh) 半導體裝置及其製造方法
TWI587503B (zh) 半導體裝置及其製造方法
US9219003B2 (en) Oxide terminated trench MOSFET with three or four masks
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
TWI570917B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
US20090283823A1 (en) Semiconductor device and method of manufacturing semiconductor device
US10784337B2 (en) MOSFET and a method for manufacturing the same
US9129989B1 (en) Semiconductor device and method for manufacturing the same
US9853099B1 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
TW201606857A (zh) 半導體裝置之製造方法
US20200373385A1 (en) Semiconductor device including barrier layer between active region and semiconductor layer and method of forming the same
CN210006740U (zh) 功率器件和电子设备
US20170104095A1 (en) Vdmos and method for making the same
US9818859B2 (en) Quasi-vertical power MOSFET and methods of forming the same
TWM480763U (zh) 溝槽式功率金氧半場效電晶體
US10629728B1 (en) Semiconductor device and fabrication method thereof
TWI435449B (zh) 溝槽式功率半導體元件及其製造方法
TWI517393B (zh) 半導體裝置及其製作方法
TWI544635B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
US11569345B2 (en) Gas dopant doped deep trench super junction high voltage MOSFET
TWI413209B (zh) 半導體裝置及其製作方法
TW201528513A (zh) 半導體裝置及其製造方法
TW201415629A (zh) 半導體裝置及其製造方法