JPH03222475A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03222475A JPH03222475A JP1835890A JP1835890A JPH03222475A JP H03222475 A JPH03222475 A JP H03222475A JP 1835890 A JP1835890 A JP 1835890A JP 1835890 A JP1835890 A JP 1835890A JP H03222475 A JPH03222475 A JP H03222475A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- guard ring
- impurity
- junction
- reverse bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- SEPQTYODOKLVSB-UHFFFAOYSA-N 3-methylbut-2-enal Chemical compound CC(C)=CC=O SEPQTYODOKLVSB-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 241001156002 Anthonomus pomorum Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はガードリングを持つプレナー拡散接合の高耐圧
化と信頼性向上に関するものである。
化と信頼性向上に関するものである。
従来の技術
第３図に従来のガードリングを持つプレナー拡散接合を
半分に切断した状態を状態を示す。ｌは半導体基板、２
はブレナー拡散、３及び３′はガードリング、４は誘電
体絶縁膜である。半導体基板１とプレナー拡散２０間に
逆バイアス電圧を印加すると半導体基板１とブレナー拡
散２の接合面から半導体基板１個に空乏層がひろがる。
半分に切断した状態を状態を示す。ｌは半導体基板、２
はブレナー拡散、３及び３′はガードリング、４は誘電
体絶縁膜である。半導体基板１とプレナー拡散２０間に
逆バイアス電圧を印加すると半導体基板１とブレナー拡
散２の接合面から半導体基板１個に空乏層がひろがる。
さらに高い逆バイアス電圧と印加していくと、水平方向
へも空乏層はひろがりガードリング３に出会いガードリ
ングをまわり込んでひろがる。このためプレナー接合の
マスクエツジの近傍にできる接合曲面付近への電界集中
を避けることができる。
へも空乏層はひろがりガードリング３に出会いガードリ
ングをまわり込んでひろがる。このためプレナー接合の
マスクエツジの近傍にできる接合曲面付近への電界集中
を避けることができる。
発明が解決しようとする課題
しかし、半導体基板と誘電体絶縁膜の間に存在する界面
電荷の極性及び密度が変化すれば、空乏層がガードリン
グに到達するに要する逆バイアス印加電圧が変化する。
電荷の極性及び密度が変化すれば、空乏層がガードリン
グに到達するに要する逆バイアス印加電圧が変化する。
界面電荷密度を製造時に制御することは困難であるので
ガードリングを持つブレナー拡散接合の逆バイアス耐圧
は制御が極めて困難であった。
ガードリングを持つブレナー拡散接合の逆バイアス耐圧
は制御が極めて困難であった。
課題を解決するための手段
上記の課題を解決するために、本発明の半導体装置はプ
レナー拡散接合とプレナー拡散接合のマスクエツジにで
きる接合屈曲付近への電界集中を避けるために形成する
ガードリングの間、及びガードリングとガードリングの
間に基板と同極性の不純物を注入・拡散した領域を形成
する。
レナー拡散接合とプレナー拡散接合のマスクエツジにで
きる接合屈曲付近への電界集中を避けるために形成する
ガードリングの間、及びガードリングとガードリングの
間に基板と同極性の不純物を注入・拡散した領域を形成
する。
作用
上記の構造に゛より、界面電荷の影響により空乏層がガ
ードリングに到達する逆バイアス印加電圧が製造のたび
に変化することなく、いつも同じ逆バイアス特性ｐｎ接
合が実現できる。
ードリングに到達する逆バイアス印加電圧が製造のたび
に変化することなく、いつも同じ逆バイアス特性ｐｎ接
合が実現できる。
実施例
以下本発明の実施例について図面を参照しながら説明す
る。第１図に本発明の半導体装置の断面図を示す。１は
半導体基板、２はプレナル拡散領域、３及び３′はガー
トリング領域、４は誘電体絶縁膜、５はプレナル拡散と
ガードリング間の基板と同極性の不純物を注入・拡散し
た領域、５′はカードリングとガードリング間に基板と
同極性の不純物を注入・拡散した領域である。
る。第１図に本発明の半導体装置の断面図を示す。１は
半導体基板、２はプレナル拡散領域、３及び３′はガー
トリング領域、４は誘電体絶縁膜、５はプレナル拡散と
ガードリング間の基板と同極性の不純物を注入・拡散し
た領域、５′はカードリングとガードリング間に基板と
同極性の不純物を注入・拡散した領域である。
半導体基板１とプレナル拡散２の間に次第に増加する逆
バイアス電圧を印加すると半導体基板１とプレナル拡散
２の接合面から半導体基板１側に空乏層かひろがる。ま
た、水平方向へも空乏層はひろがり、やがてカードリン
ク３に出会いガードリングをまわり込んでひろがる。し
かし、本発明では、基板と同極性の不純物拡散領域５が
存在するため、空乏層は半導体表面ではひろがらず、基
板と同極性の不純物拡散領域５の下の半導体基板１の内
部でひろがる。そのため、基板と同極性の不純物拡散領
域５と誘電体絶縁膜４の間に存在する界面電荷の影響に
より空乏層がガードリングに到達する逆バイアス印加電
圧が界面電荷によりほとんど影響を受けることがな（な
る。
バイアス電圧を印加すると半導体基板１とプレナル拡散
２の接合面から半導体基板１側に空乏層かひろがる。ま
た、水平方向へも空乏層はひろがり、やがてカードリン
ク３に出会いガードリングをまわり込んでひろがる。し
かし、本発明では、基板と同極性の不純物拡散領域５が
存在するため、空乏層は半導体表面ではひろがらず、基
板と同極性の不純物拡散領域５の下の半導体基板１の内
部でひろがる。そのため、基板と同極性の不純物拡散領
域５と誘電体絶縁膜４の間に存在する界面電荷の影響に
より空乏層がガードリングに到達する逆バイアス印加電
圧が界面電荷によりほとんど影響を受けることがな（な
る。
以下に、第１図で示した本発明にかかる半導体装置の要
部構造の断面図を参照するとともに、具体的な数値例を
示して本発明の半導体装置について説明する。
部構造の断面図を参照するとともに、具体的な数値例を
示して本発明の半導体装置について説明する。
１は半導体基板でｎ型のＩ Ｘ １０１６ｃｎ＋ ’の
不純物濃度である。２はプレナル拡散でｐ型の表面不純
物濃度がＩ Ｘ １０”ａｍ−３で拡散長は３０μｍで
ある。３は及び３′はガードリングでｐ型の表面不純物
濃度がＩ Ｘ １０”ｃｗ＋ ３で拡散長は３０μｍで
ある。プレナル拡散２とガードリング３の水平距離は３
０μｍである。また、ガードリング３とガードリンク３
゛の水平距離は３０μｍである。
不純物濃度である。２はプレナル拡散でｐ型の表面不純
物濃度がＩ Ｘ １０”ａｍ−３で拡散長は３０μｍで
ある。３は及び３′はガードリングでｐ型の表面不純物
濃度がＩ Ｘ １０”ｃｗ＋ ３で拡散長は３０μｍで
ある。プレナル拡散２とガードリング３の水平距離は３
０μｍである。また、ガードリング３とガードリンク３
゛の水平距離は３０μｍである。
４は誘電体絶縁膜。５はプレナル拡散とガードリング間
の基板と同極性の不純物を注入・拡散した領域でｎ型の
表面不純物濃度がＩ Ｘ Ｉ Ｏ”ｃｍ−３で拡散長は
３μｍである。５′はガードリングとガードリング間の
５と同様の不純物を注入・拡散を施した領域である。
の基板と同極性の不純物を注入・拡散した領域でｎ型の
表面不純物濃度がＩ Ｘ Ｉ Ｏ”ｃｍ−３で拡散長は
３μｍである。５′はガードリングとガードリング間の
５と同様の不純物を注入・拡散を施した領域である。
半導体基板１とプレナル拡散２の間に逆バイアス電圧を
印加すると半導体基板１とプレナル拡散２の接合面から
半導体基板１側に空乏層がひろがる。水平方向へも空乏
層はひろがりガードリング３に出会いガードリングをま
わり込んでひろがる。しかし、本発明では、基板と同極
性の不純物拡散領域５が存在するため、空乏層は半導体
表面ではひろがらず、基板と同極性の不純物拡散領域５
の下の半導体基板１の中でひろがる。そのため、基板と
同極性の不純物拡散領域５と誘電体絶縁膜４の間に存在
する界面電荷の影響により空乏層がガードリングに到達
する逆バイアス印加電圧が変化することがな（なる。
印加すると半導体基板１とプレナル拡散２の接合面から
半導体基板１側に空乏層がひろがる。水平方向へも空乏
層はひろがりガードリング３に出会いガードリングをま
わり込んでひろがる。しかし、本発明では、基板と同極
性の不純物拡散領域５が存在するため、空乏層は半導体
表面ではひろがらず、基板と同極性の不純物拡散領域５
の下の半導体基板１の中でひろがる。そのため、基板と
同極性の不純物拡散領域５と誘電体絶縁膜４の間に存在
する界面電荷の影響により空乏層がガードリングに到達
する逆バイアス印加電圧が変化することがな（なる。
本実施例においては、空乏層がガードリングに到達する
逆バイアス電圧が、従来法では界面電荷の影響で９０ボ
ルト〜２００ボルトと不安定だったものが、約２００ボ
ルトと一定の電圧となった。
逆バイアス電圧が、従来法では界面電荷の影響で９０ボ
ルト〜２００ボルトと不安定だったものが、約２００ボ
ルトと一定の電圧となった。
発明の効果
以上のように本発明によればプレナー接合のマスクエツ
ジにできる接合曲面付近への電界集中を避けることがで
き、界面電荷の影響によりガードリングを持つブレナー
拡散接合の逆バイアス耐圧が製造時により変化すること
をな（し、逆バイアス耐圧の大きいｐｎ接合構造を得る
ことができる。
ジにできる接合曲面付近への電界集中を避けることがで
き、界面電荷の影響によりガードリングを持つブレナー
拡散接合の逆バイアス耐圧が製造時により変化すること
をな（し、逆バイアス耐圧の大きいｐｎ接合構造を得る
ことができる。
【図面の簡単な説明】
第１図は本発明にかかる半導体装置の構造を示す要部断
面図、第２図は従来の半導体装置の構造を示す要部断面
図である。 １・・・・・・半導体基板、２・・・・・・プレナル拡
散領域、３及び３′・・・・・・ガードリング領域、４
・・・・・・誘電体絶縁膜、５・・・・・・プレナル拡
散とガードリング間の基板と同極性の不純物を注入・拡
散した領域、５′・・・・・・ガードリングとガードリ
ング間の基板と同極性の不純物を注入・拡散した領域。
面図、第２図は従来の半導体装置の構造を示す要部断面
図である。 １・・・・・・半導体基板、２・・・・・・プレナル拡
散領域、３及び３′・・・・・・ガードリング領域、４
・・・・・・誘電体絶縁膜、５・・・・・・プレナル拡
散とガードリング間の基板と同極性の不純物を注入・拡
散した領域、５′・・・・・・ガードリングとガードリ
ング間の基板と同極性の不純物を注入・拡散した領域。
Claims (1)
- プレナー拡散接合と上記プレナー拡散接合のマスクエッ
ジに形成するガードリングとの間、並びに上記ガードリ
ングとガードリングとの間に基板と同極性の不純物を注
入・拡散することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1835890A JPH03222475A (ja) | 1990-01-29 | 1990-01-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1835890A JPH03222475A (ja) | 1990-01-29 | 1990-01-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03222475A true JPH03222475A (ja) | 1991-10-01 |
Family
ID=11969471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1835890A Pending JPH03222475A (ja) | 1990-01-29 | 1990-01-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03222475A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697469A (ja) * | 1992-09-17 | 1994-04-08 | Hitachi Ltd | プレーナ接合を有する半導体装置 |
| KR19980055024A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 플래나 링 구조를 가지는 바이폴라 트랜지스터 |
| WO1999056319A1 (de) * | 1998-04-23 | 1999-11-04 | Siemens Aktiengesellschaft | Hochvolt-randabschluss für halbleiterbauelement |
| US6177713B1 (en) * | 1998-07-29 | 2001-01-23 | Mitsubishi Denki Kabushiki Kaisha | Free wheel diode for preventing destruction of a field limiting innermost circumferential layer |
| JP2007266520A (ja) * | 2006-03-30 | 2007-10-11 | Hitachi Ltd | 電力半導体装置 |
| JP2011238899A (ja) * | 2010-04-13 | 2011-11-24 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
-
1990
- 1990-01-29 JP JP1835890A patent/JPH03222475A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697469A (ja) * | 1992-09-17 | 1994-04-08 | Hitachi Ltd | プレーナ接合を有する半導体装置 |
| KR19980055024A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 플래나 링 구조를 가지는 바이폴라 트랜지스터 |
| WO1999056319A1 (de) * | 1998-04-23 | 1999-11-04 | Siemens Aktiengesellschaft | Hochvolt-randabschluss für halbleiterbauelement |
| US6177713B1 (en) * | 1998-07-29 | 2001-01-23 | Mitsubishi Denki Kabushiki Kaisha | Free wheel diode for preventing destruction of a field limiting innermost circumferential layer |
| JP2007266520A (ja) * | 2006-03-30 | 2007-10-11 | Hitachi Ltd | 電力半導体装置 |
| JP2011238899A (ja) * | 2010-04-13 | 2011-11-24 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5183769A (en) | Vertical current flow semiconductor device utilizing wafer bonding | |
| US4047217A (en) | High-gain, high-voltage transistor for linear integrated circuits | |
| JPH0324791B2 (ja) | ||
| JPH04332173A (ja) | プレーナ型半導体装置及びその製造方法 | |
| JPS6074677A (ja) | 複合型サイリスタ | |
| US4825266A (en) | Semiconductor diode | |
| JPH03222475A (ja) | 半導体装置 | |
| US4742015A (en) | Method for producing a protective arrangement for a field-effect transistor | |
| JPS5921170B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPS61150280A (ja) | 縦型ｍｏｓトランジスタ | |
| JP3198766B2 (ja) | 電導度変調型トランジスタ | |
| KR930010119B1 (ko) | 상보형 쌍극 트랜지스터 | |
| US6838745B1 (en) | Semiconductor device having a separation structure for high withstand voltage | |
| JPS6239547B2 (ja) | ||
| US5357135A (en) | Dmost junction breakdown enhancement | |
| JPH02142184A (ja) | 半導体装置及びその製造方法 | |
| US5581096A (en) | Integrated semiconductor device having a thyristor | |
| JPH0233976A (ja) | ツェナーダイオード | |
| JPS621261B2 (ja) | ||
| JP2549679B2 (ja) | 半導体装置のパッド構造 | |
| JPH03205877A (ja) | 絶縁ゲート電界効果トランジスタ | |
| KR0163925B1 (ko) | 반도체 장치의 접합 마감 구조 및 그 형성 방법 | |
| JPS621262B2 (ja) | ||
| JPS62213163A (ja) | 半導体装置 | |
| JPS62150783A (ja) | ツエナダイオ−ド装置 |