WO1999056319A1 - Hochvolt-randabschluss für halbleiterbauelement - Google Patents

Hochvolt-randabschluss für halbleiterbauelement Download PDF

Info

Publication number
WO1999056319A1
WO1999056319A1 PCT/DE1999/000219 DE9900219W WO9956319A1 WO 1999056319 A1 WO1999056319 A1 WO 1999056319A1 DE 9900219 W DE9900219 W DE 9900219W WO 9956319 A1 WO9956319 A1 WO 9956319A1
Authority
WO
WIPO (PCT)
Prior art keywords
island
highly doped
surface layer
areas
line type
Prior art date
Application number
PCT/DE1999/000219
Other languages
English (en)
French (fr)
Inventor
Jenö Tihanyi
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1999056319A1 publication Critical patent/WO1999056319A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Definitions

  • the invention relates to a high-voltage edge termination for a semiconductor component, in which a highly doped zone of the other conductivity type is provided in the edge region of a semiconductor body of one conductivity type.
  • Breakdown voltage in the edge region of semiconductor components, field plates and / or, in opposition to the semiconductor body of the semiconductor component, doped floating protective rings are used in planar edge structures.
  • Different types are used for the field plates, such as stepped field plates, inclined field plates, etc.
  • Field plates designed in this way can only be produced with relatively great effort and, moreover, require a relatively thick insulating layer - mostly made of silicon dioxide - in which these field plates are embedded.
  • the field plates ensure that migrating ions on the surface of the semiconductor body do not cause instabilities. This means that the arrangement of field plates is of particular importance in the case of semiconductor components.
  • This object is achieved according to the invention in a high-voltage edge termination of the type mentioned at the outset in that the highly doped zone of the other line type consists of a plurality of island-like areas which are at least partially embedded in a highly doped surface layer of the one line type, and in that the distance between the island-like areas is smaller than the width of the space charge zone in the highly doped surface layer at the breakdown voltage between an island-like area and the highly doped surface layer.
  • highly doped regions of one and the other conductivity type alternate in the surface area of the semiconductor component, the semiconductor body having the one conductivity type and preferably being n-doped.
  • the island-like regions of the other conductivity type are therefore preferably p-doped and have a doping concentration of up to 10 18 charge carriers cm "3
  • the highly doped surface layer of the n-conductivity type has a doping concentration of approximately 10 15 charge carriers cm -3 .
  • the highly doped island-like areas of the other conductivity type are therefore doped much higher than the surface layer of the one conductivity type.
  • the additional arrangement of the island-like areas of the other conduction type and the highly doped surface layer of the one conduction type ensures that the potential profile in the edge region of the semiconductor component drops in steps and the equipotential lines in the edge region run obliquely on the surface layer, so that field strength peaks and distortions are avoided. As a result, it can be reliably achieved that a breakthrough in the edge region of the semiconductor component is practically excluded.
  • the island-like regions preferably form ring structures with gaps and / or are distributed regularly or irregularly in the semiconductor body. The interruption of the rings by gaps ensures that the electrical field in the semiconductor body rises from the inside to the outside.
  • the one line type is preferably the n line type, so that the other line type is given by the p line type.
  • the surface layer has a doping concentration in the order of 10 15 cm "3 , while the island-like regions are doped much higher and have a doping concentration in the order of 10 18 cm -3 .
  • ring structures are used for the island-like regions, their course should be as equally spaced as possible, which also applies in particular to corner regions of the semiconductor component. In order to achieve the same distance between the ring areas in these corner areas, the corners are preferably "beveled".
  • the high-voltage edge termination according to the invention can be used advantageously in particular for diodes, IGBTs (bipolar transistors with insulated gate) and MOSFETs.
  • this edge structure can also be used with other semiconductor components, integrated circuits, etc.
  • FIG. 1 is a sectional view through an embodiment of the invention in a diode, 2, in addition to FIG. 1, the potential curve along the surface of the high-voltage edge termination,
  • Fig. 3 shows the course of equipotential lines in the
  • Fig. 4 is a plan view of an edge structure with possible embodiments for rings with columns and island-like areas, and
  • Fig. 5 is a plan view for explaining the design of a corner structure in the high-voltage edge termination according to the invention.
  • FIGS. 2 and 3 show a sectional view through a diode, with not all of the cut areas being hatched for a better comparison with the following FIGS. 2 and 3.
  • an n-type silicon semiconductor body 1 is provided with an electrode 2, for example made of aluminum, to which a voltage + U is applied.
  • an electrode 2 for example made of aluminum
  • a p + -conducting zone 5 is provided, which is provided with a contact 6, which can be grounded, for example, and penetrates an insulating layer 7.
  • p + -conducting island-like regions 4 are embedded in an n + -conducting surface layer 3.
  • the doping concentration of the surface layer 3 is approximately 10 15 charge carriers cm -3 , while the island-like regions 4 are doped much higher and have a doping concentration in the order of 10 18 charge carriers cm -3 .
  • the high-voltage edge structure according to the invention thus essentially consists of an n + -doped surface layer into which island-like p + -doped regions are planted. The distance between these p + -doped island-like semiconductor regions 4 is smaller than the width of the space charge zone in the n-type semiconductor layer 3 at the breakdown voltage between a first p-type semiconductor region 4 and the n-type semiconductor layer 3.
  • This configuration of the surface area of the semiconductor body 1 ensures that the potential profile, for example a value 0 below the zone 5, increases in steps, as is shown schematically in FIG. 2, the potential remaining below the p + -conducting semiconductor regions and only grows below the n + -conducting semiconductor layer 3. This is indicated schematically by a curve 9. This results in a course of equipotential lines 8, as is indicated schematically in FIG. 3. This means that the equipotential lines run evenly at an angle to the surface, whereby distortions of the field are avoided, so that premature breaking through of the edge structure is practically impossible.
  • FIG. 4 shows a plan view of an edge structure with p + -conducting island-like regions 10 and p + -conducting ring structures 11 which are interrupted by webs 12, which ensures that the electric field is fundamentally from the interior of the semiconductor body to its edge. Structure rises to the outside.
  • the islands 10 are not connected, which - due to the columns 12 - also applies to the ring structures 11.
  • the island-like areas 10 can be arranged regularly or irregularly and can be configured practically as desired, as is also illustrated schematically in FIG. 4.
  • FIG. 5 finally shows a top view of the design of a corner structure in the high-voltage edge termination according to the invention: as can be seen from FIG. 4, ring structures 11 are designed here in such a way that they have essentially the same distance d in the corner region, that of the distance d ⁇ between the ring structures outside the corner area. That is, the distance d approximately corresponds to the distance di and is approximately 2 to 5 ⁇ m.
  • the edge termination according to the invention can be produced in an extremely simple manner, since it only requires the additional introduction of the island-like areas of the other line type into the highly doped surface layer of the one line type and in particular does not in itself require field plates with complicated structures in a relatively thick insulator layer.
  • field plates can also be provided in addition to the edge closure according to the invention if a particularly high dielectric strength is desired.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

Die Erfindung betrifft einen Hochvolt-Randabschluß für ein Halbleiterbauelement, bei dem in einem Halbleiterkörper (1) des einen Leitungstyps in dessen Randbereich eine hochdotierte Zone (4) des anderen Leitungstyps vorgesehen ist. Diese hochdotierte Zone (4) des anderen Leitungstyps besteht aus mehreren inselartigen Gebieten (10, 11), die wenigstens teilweise in eine hochdotierte Oberflächenschicht (3) des einen Leitungstyps eingebettet sind. Der Abstand zwischen den inselartigen Gebieten (10, 11) ist dabei kleiner als die Breite der Raumladungszone in der hochdotierten Oberflächenschicht (3) bei der Durchbruchsspannung zwischen einem inselartigen Gebiet (10, 11) und der hochdotierten Oberflächenschicht (3).

Description

1
Beschreibung
Hochvolt-Randabschluß für Halbleiterbauelement
Die Erfindung betrifft einen Hochvolt-Randabschluß für ein Halbleiterbauelement, bei dem in einem Halbleiterkörper des einen Leitungstyps in dessen Randbereich eine hoch dotierte Zone des anderen Leitungstyps vorgesehen ist.
Bisher werden zur Erhöhung der Spannungsfestigkeit bzw.
DurchbruchsSpannung im Randbereich von Halbleiterbauelementen Feldplatten und/oder entgegengesetzt zum Halbleiterkörper des Halbleiterbauelements dotierte Floating-Schutzringe in Pla- nar-Randstrukturen eingesetzt. Dabei werden für die Feld- platten unterschiedliche Arten eingesetzt, wie beispielsweise abgestufte Feldplatten, schräggestellte Feldplatten usw. Derart gestaltete Feldplatten sind nur mit relativ großem Aufwand herzustellen und erfordern überdies eine relativ dicke Isolierschicht - zumeist aus Siliziumdioxid - in die diese Feldplatten eingebettet sind.
Die Feldplatten sorgen dafür, daß wandernde Ionen auf der Oberfläche des Halbleiterkörpers keine Instabilitäten verursachen. Dies bedeutet, daß bei Halbleiterbauelementen die An- Ordnung von Feldplatten von besonderer Bedeutung ist.
Es ist daher Aufgabe der vorliegenden Erfindung, einen Hochvolt-Randabschluß für ein Halbleiterbauelement zu schaffen, der in einfacher Weise herstellbar ist und dennoch einen Durchbruch im Randbereich eines Halbleiterbauelementes zuverlässig zu verhindern vermag und die Wirkung von Ionen ausschließt, so daß sich dieses Halbleiterbauelement durch eine hohe Spannungsfestigkeit auszeichnet. Diese Aufgabe wird bei einem Hochvolt-Randabschluß der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die hochdotierte Zone des anderen Leitungstyps aus mehreren inselartigen Gebieten besteht, die wenigstens teilweise in eine hochdotierte Oberflächenschicht des einen Leitungstyps eingebettet sind, und daß der Abstand zwischen den inselartigen Gebieten kleiner ist als die Breite der Raumladungszone in der hochdotierten Oberflächenschicht bei der Durchbruchspan- nung zwischen einem inselartigen Gebiet und der hochdotierten Oberflächenschicht .
Bei dem erfindungsgemäßen Hochvolt-Randabschluß wechseln sich also im Oberflächenbereich des Halbleiterbauelementes hochdotierte Gebiete des einen und des anderen Leitungstyps ab, wo- bei der Halbleiterkörper den einen Leitungstyp aufweist und vorzugsweise n-dotiert ist. Die inselartigen Gebiete des anderen Leitungstyps sind also vorzugsweise p-dotiert und weisen eine Dotierungskonzentration von bis zu 1018 Ladungsträgern cm"3 auf, während die hochdotierte Oberflächenschicht des n-Leitungstyps eine Dotierungskonzentration von etwa 1015 Ladungsträgern cm-3 hat. Das heißt, die hochdotierten inselartigen Gebiete des anderen Leitungstyps sind also wesentlich höher dotiert als die Oberflächenschicht des einen Leitungstyps .
Durch die zusätzliche Anordnung der inselartigen Gebiete des anderen Leitungstyps und der hochdotierten Oberflächenschicht des einen Leitungstyps wird erreicht, daß der Potentialverlauf im Randbereich des Halbleiterbauelementes stufenartig abfällt und die Äquipotentiallinien im Randbereich schräg auf die Oberflächenschicht zu verlaufen, so daß Feldstärkespitzen und -Verzerrungen vermieden werden. Dadurch kann in zuverlässiger Weise erreicht werden, daß ein Durchbruch im Randbereich des Halbleiterbauelementes praktisch ausgeschlossen ist. Vorzugsweise bilden die inselartigen Gebiete Ringstrukturen mit Spalten und/oder sind regelmäßig oder unregelmäßig im Halbleiterkörper verteilt. Die Unterbrechung der Ringe durch Spalten gewährleistet, daß das elektrische Feld im Halbleiterkörper von innen nach außen ansteigt.
Vorzugsweise ist der eine Leitungstyp der n-Leitungstyp, so daß der andere Leitungstyp durch den p-Leitungstyp gegeben ist. In diesem Fall hat die Oberflächenschicht eine Dotierungskonzentration in der Größenordnung von 1015 cm"3, während die inselartigen Gebiete wesentlich höher dotiert ist und eine Dotierungskonzentration in der Größenordnung von 1018 cm-3 aufweisen.
Werden für die inselartigen Gebiete Ringstrukturen verwendet, so sollten diese in ihrem Verlauf möglichst gleich beabstandet sein, was insbesondere auch für Eckbereiche des Halbleiterbauelementes gilt. Um in diesen Eckbereichen den gleichen Abstand zwischen den Ringbereichen zu erzielen, sind die Ek- ken vorzugsweise "abgeschrägt".
Der erfindungsgemäße Hochvolt-Randabschluß ist insbesondere für Dioden, IGBT's (Bipolartransistoren mit isoliertem Gate) und MOSFET's in vorteilhafter Weise einsetzbar. Selbstverständlich kann diese Randstruktur aber auch bei anderen Halbleiterbauelementen, integrierten Schaltungen usw. verwendet werden.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Schnittbild durch ein Ausführungsbeispiel der Erfindung bei einer Diode, Fig. 2 zusätzlich zu Fig. 1 den Potentialverlauf entlang der Oberfläche des Hochvolt-Randabschlusses,
Fig. 3 den Verlauf von Äquipotentiallinien bei dem
Ausführungsbeispiel von Fig. 1,
Fig. 4 eine Draufsicht auf eine Randstruktur mit möglichen Ausführungsformen für Ringe mit Spalten und inselartige Gebiete, und
Fig. 5 eine Draufsicht zur Erläuterung der Gestaltung einer Eckstruktur bei dem erfindungsgemäßen Hochvolt-Randabschluß.
Fig. 1 zeigt ein Schnittbild durch eine Diode, wobei für einen besseren Vergleich mit den folgenden Fig. 2 und 3 nicht alle geschnittenen Bereiche schraffiert gezeichnet sind.
In Fig. 1 ist ein n-leitender Silizium-Halbleiterkörper 1 mit einer beispielsweise aus Aluminium bestehenden Elektrode 2 versehen, an der eine Spannung +U anliegt. In der zu der Elektrode 2 gegenüberliegenden Oberfläche des Halbleiterkörpers 1 ist eine p+-leitende Zone 5 vorgesehen, die mit einem Kontakt 6 versehen ist, der beispielsweise geerdet sein kann und eine Isolierschicht 7 durchsetzt.
Im Oberflächenbereich des Halbleiterkörpers 1 sind p+-leiten- de inselartige Gebiete 4 in eine n+-leitende Oberflächen- schicht 3 eingebettet. Die Dotierungskonzentration der Oberflächenschicht 3 beträgt etwa 1015 Ladungsträger cm-3, während die inselartigen Gebiete 4 wesentlich höher dotiert sind und eine Dotierungskonzentration in der Größenordnung von 1018 Ladungsträgern cm-3 haben. Die erfindungsgemäße Hochvolt-Randstruktur besteht also im wesentlichen aus einer n+-dotierten Oberflächenschicht, in die inselartige p+-dotierte Gebiete eingepflanzt sind. Der Abstand zwischen diesen p+-dotierten inselartigen Halbleitergebieten 4 ist dabei kleiner als die Breite der Raumladungszone in der n-leitenden Halbleiterschicht 3 bei der Durchbruchsspannung zwischen einem zuerst durchbrechenden p-lei- tenden Halbleitergebiet 4 und der n-leitenden Halbleiterschicht 3.
Durch diese Gestaltung des Oberflächenbereiches des Halbleiterkörpers 1 wird erreicht, daß der Potentialverlauf von beispielsweise einem Wert 0 unterhalb der Zone 5 stufenartig anwächst, wie dies schematisch in Fig. 2 gezeigt ist, wobei un- terhalb der p+-leitenden Halbleitergebiete das Potential stehenbleibt und lediglich unterhalb der n+-leitenden Halbleiterschicht 3 anwächst. Dies ist schematisch durch einen Kurvenverlauf 9 angedeutet. Damit ergibt sich ein Verlauf von Äquipotentiallinien 8, wie dieser schematisch in Fig. 3 ange- deutet ist. Das heißt, die Äquipotentiallinien verlaufen gleichmäßig schräg zu der Oberfläche, wobei Verzerrungen des Feldes vermieden sind, so daß ein vorzeitiges Durchbrechen der Randstruktur praktisch ausgeschlossen ist.
Fig. 4 zeigt eine Draufsicht auf eine Randstruktur mit p+- leitenden inselartigen Gebieten 10 und p+-leitenden Ringstrukturen 11, die durch Stege 12 unterbrochen sind, wodurch gewährleistet wird, daß das elektrische Feld grundsätzlich vom Innenbereich des Halbleiterkörpers aus zu dessen Rand- Struktur nach außen ansteigt. Die Inseln 10 sind nicht zusammenhängend, was - bedingt durch die Spalten 12 - auch für die Ringstrukturen 11 gilt. Die inselartigen Gebiete 10 können regelmäßig oder unregelmäßig angeordnet und praktisch beliebig gestaltet sein, wie dies schematisch auch in Fig. 4 veranschaulicht ist.
Fig. 5 zeigt schließlich eine Draufsicht auf die Gestaltung einer Eckstruktur bei dem erfindungsgemäßen Hochvolt-Randabschluß: wie aus Fig. 4 zu ersehen ist, sind hier Ringstrukturen 11 derart gestaltet, daß sie im Eckbereich im wesentlichen den gleichen Abstand d aufweisen, der dem Abstand dα zwischen den Ringstrukturen außerhalb des Eckbereiches entspricht. Das heißt, der Abstand d entspricht ungefähr dem Abstand di und beträgt etwa 2 bis 5 um.
Der erfindungsgemäße Randabschluß ist auf äußerst einfache Weise herstellbar, da er lediglich das zusätzliche Einbringen der inselartigen Gebiete des anderen Leitungstyps in die hochdotierte Oberflächenschicht des einen Leitungstyps voraussetzt und insbesondere an sich keine Feldplatten mit komplizierten Strukturen in einer relativ dicken Isolatorschicht voraussetzt. Selbstverständlich können gegebenenfalls aber auch solche Feldplatten zusätzlich zu dem erfindungsgemäßen Randabschluß vorgesehen werden, wenn eine besonders hohe Spannungsfestigkeit gewünscht wird.

Claims

Patentansprüche
1. Hochvolt-Randabschluß für Halbleiterbauelement, bei dem in einem Halbleiterkörper (1) des einen Leitungstyps in dessen Randbereich eine hochdotierte Zone (4) des anderen Leitungstyps vorgesehen ist, d a d u r c h g e k e n n z e i c h n e t , daß die hochdotierte Zone (4) des anderen Leitungstyps aus mehreren inselartigen Gebieten (10, 11) besteht, die wenig- stens teilweise in eine hochdotierte Oberflächenschicht (3) des einen Leitungstyps eingebettet sind, und daß der Abstand zwischen den inselartigen Gebieten (10, 11) kleiner ist als die Breite der Raumladungszone in der hochdotierten Oberflächenschicht (3) bei der DurchbruchsSpannung zwischen einem inselartigen Gebiet (10, 11) und der hochdotierten Oberflächenschicht (3) .
2. Hochvolt-Randabschluß nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die inselartigen Gebiete (10, 11) Ringstrukturen (11) mit Spalten (12) bilden und/oder regelmäßig oder unregelmäßig (vgl. Bezugszeichen 10 in Fig. 4) verteilt sind.
3. Hochvolt-Randabschluß nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß der eine Leitungstyp der n-Leitungstyp und der andere Leitungstyp der p-Leitungstyp ist.
4. Hochvolt-Randabschluß nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß die Oberflächenschicht (3) eine Dotierungskonzentration von 1015 Ladungsträgern cm~3 und die inselartigen Gebiete (10, 11) eine Dotierungskonzentration von 10^-^ Ladungsträgern cm~3 aufweisen.
5. Hochvolt-Randabschluß nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die Ringstrukturen (11) in ihrem Verlauf gleich beabstan- det sind.
6. Hochvolt-Randabschluß nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , daß die Ringstrukturen (11) in Eckbereichen den gleichen Ab- stand wie in Seitenbereichen haben.
PCT/DE1999/000219 1998-04-23 1999-01-28 Hochvolt-randabschluss für halbleiterbauelement WO1999056319A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19818296.1 1998-04-23
DE1998118296 DE19818296C1 (de) 1998-04-23 1998-04-23 Hochspannungs-Randabschluß für ein Halbleiterbauelement

Publications (1)

Publication Number Publication Date
WO1999056319A1 true WO1999056319A1 (de) 1999-11-04

Family

ID=7865645

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/000219 WO1999056319A1 (de) 1998-04-23 1999-01-28 Hochvolt-randabschluss für halbleiterbauelement

Country Status (2)

Country Link
DE (1) DE19818296C1 (de)
WO (1) WO1999056319A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19942679C1 (de) * 1999-09-07 2001-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer
DE102005004355B4 (de) * 2005-01-31 2008-12-18 Infineon Technologies Ag Halbleitereinrichtung und Verfahren zu deren Herstellung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3538398A (en) * 1967-01-26 1970-11-03 Westinghouse Brake & Signal Semiconductor element with improved guard region
GB1358275A (en) * 1972-04-25 1974-07-03 Ferranti Ltd Semiconductor devices
EP0436171A1 (de) * 1990-01-02 1991-07-10 Motorola, Inc. Planarer Randabschluss für hohe Spannungen unter Benutzung eines durchgriffshemmenden Implantates
JPH03222475A (ja) * 1990-01-29 1991-10-01 Matsushita Electron Corp 半導体装置
EP0671769A2 (de) * 1994-03-10 1995-09-13 Nippondenso Co., Ltd. Feldeffekttransistor mit isolierter Steuerelektrode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345101A (en) * 1993-06-28 1994-09-06 Motorola, Inc. High voltage semiconductor structure and method
DE19535322A1 (de) * 1995-09-22 1997-03-27 Siemens Ag Anordnung mit einem pn-Übergang und einer Maßnahme zur Herabsetzung der Gefahr eines Durchbruchs des pn-Übergangs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3538398A (en) * 1967-01-26 1970-11-03 Westinghouse Brake & Signal Semiconductor element with improved guard region
GB1358275A (en) * 1972-04-25 1974-07-03 Ferranti Ltd Semiconductor devices
EP0436171A1 (de) * 1990-01-02 1991-07-10 Motorola, Inc. Planarer Randabschluss für hohe Spannungen unter Benutzung eines durchgriffshemmenden Implantates
JPH03222475A (ja) * 1990-01-29 1991-10-01 Matsushita Electron Corp 半導体装置
EP0671769A2 (de) * 1994-03-10 1995-09-13 Nippondenso Co., Ltd. Feldeffekttransistor mit isolierter Steuerelektrode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 015, no. 510 (E - 1149) 25 December 1991 (1991-12-25) *

Also Published As

Publication number Publication date
DE19818296C1 (de) 1999-08-26

Similar Documents

Publication Publication Date Title
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
EP0360036B1 (de) Planarer pn-Übergang hoher Spannungsfestigkeit
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
EP0996981A1 (de) Hochvolt-randabschluss für planarstrukturen
DE3331329A1 (de) Vertikales mosfet-bauelement
EP1048079A1 (de) Soi-hochspannungsschalter
DE3537004A1 (de) Vdmos-baustein
DE10303335A1 (de) Halbleiterbauteil
DE2023219C3 (de) Programmierbarer Halbleiter-Festwertspeicher
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE4310606C2 (de) GTO-Thyristoren
WO2000005768A1 (de) J-fet-halbleiteranordnung
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10057612B4 (de) Vertikales Halbleiterbauelement mit vertikalem Randabschluss
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE102006058228B4 (de) Halbleitervorrichtung
DE102004057792A1 (de) Halbleiterbauteil
DE112014006158T5 (de) Leistungshalbleitervorrichtung
DE2425364A1 (de) Gate-gesteuerter halbleitergleichrichter
WO1999056319A1 (de) Hochvolt-randabschluss für halbleiterbauelement
EP0098497A2 (de) IGFET mit Ladungsträgerinjektion
EP0600241A2 (de) MOS-gesteuerte Diode
WO1999059208A1 (de) Hochspannungs-halbleiter-bauelement und verfahren zu seiner herstellung sowie verwendung des halbleiter-bauelements

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase