DE69034157T2

DE69034157T2 - Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung

Info

Publication number: DE69034157T2
Application number: DE69034157T
Authority: DE
Inventors: Hiroyasu Itami-shi Hagino
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-05-26
Filing date: 1990-05-23
Publication date: 2005-09-08
Anticipated expiration: 2010-05-24
Also published as: JPH02312280A; EP0405138A2; EP0405138B1; EP0690512A1; US5023691A; DE69025990D1; US5391898A; EP0405138A3; DE69034157D1; DE69025990T2; EP0690512B1; US5170239A

Description

Gebiet der Erfindung
Die Erfindung betrifft einen Bipolartransistor mit isolierter Gateelektrode (nachstehend als IGBT bezeichnet) und speziell einen IGBT, der eine hohe Kurzschlußfestigkeit (d. h. einen großen kurzschlußsicheren Arbeitsbereich) und eine hohe Latch-up-Beständigkeit (d. h. einen hohen Latch-up-Strom) hat, so daß er für einen Wechselrichter geeignet ist.
Beschreibung des Standes der Technik
Im allgemeinen hat ein IGBT-Bauelement eine Vielzahl von IGBT-Elementen (nachstehend als IGBT-Zellen bezeichnet), die parallelgeschaltet sind und von denen jedes eine polygonale oder Vieleckkonfiguration, wie etwa quadratische oder streifenförmige Konfiguration haben kann. 1A ist eine Draufsicht auf eine quadratische IGBT-Zelle in einem herkömmlichen N-Kanal-IGBT-Bauelement, und 1B ist ein Schnitt entlang der Linie A-A von 1A.
Wie 1B am besten zeigt, umfaßt die IGBT-Zelle eine P-Kollektorschicht 1 sowie eine N⁺-Pufferschicht 2 und eine N-Epitaxialschicht 3, die auf der P-Kollektorschicht 1 in dieser Reihenfolge vorgesehen sind. P-Basisbereiche 4 sind selektiv in der Oberfläche der epitaxialen N-Schicht 3 ausgebildet, und ferner sind N-Emitterbereiche 5 selektiv in der Oberfläche jedes P-Basisbereichs 4 ausgebildet.
Bereiche 6 in der Nähe der Oberfläche des P-Basisbereichs 4, zwischen den Oberflächen der N-Epitaxialschicht 3 und den N-Emitterbereichen 5, sind als Kanalbereiche definiert. Gateisolationssschichten 7 sind auf die Kanalbereiche 6 aufgebracht. Jede Isolationsschicht 7 bedeckt außerdem die N-Epitaxialschicht 3, um in die benachbarten IGBT-Zellen integriert zu sein. Steuerelektroden 8 sind aus solchen Materialien, wie etwa Polysilizium, auf den Gateisolationsschichten 7 ausgebildet.
Eine Emitterelektrode 9 ist aus Metall, wie z. B. Aluminium, ausgebildet, so daß sie in elektrischem Kontakt sowohl mit der P-Basisschicht 4 als auch den N-Emitterbereichen 5 ist. In dem IGBT-Bauelement sind sämtliche Steuerelektroden 8 der IGBT-Zellen elektrisch zusammengeschaltet, und sämtliche Emitterelektroden 9 der IGBT-Zellen sind ebenfalls elektrisch zusammengeschaltet. Eine Kollektorelektrode 10 aus Metall ist über der gesamten unteren Oberfläche der P-Kollektorschicht 1 ausgebildet, um in sämtliche IGBT-Zellen integriert zu sein.
Ein IGBT ist ein Transistor vom Spannungssteuerungs-Typ mit einer MOS-Gatekonfiguration ähnlich einem MOSFET, so daß der IGBT wegen seiner vereinfachten Treiberschaltung vorteilhaft ist. Wenn an die Steuerelektroden 8 eine positive Spannung in einem Zustand aufgebracht wird, in dem eine positive Spannung an die Kollektorelektrode 10 und eine negative Spannung an die Emitterelektroden 9 angelegt wird, erscheinen in den Kanalbereichen 6 Inversionsschichten, so daß Elektronen in die N-Epitaxialschicht 3 aus den N-Emitterbereichen 5 wandern können.
Andererseits werden in die N-Epitaxialschicht 3 Löcher injiziert, und zwar aus der P-Kollektorschicht 1 durch die N⁺-Pufferschicht 2, die die Injektion dieser Löcher steuert, so daß die Leitfähigkeitsänderung in der N-Epitaxialschicht 3 bewirkt wird. Das führt zu einer deutlichen Abnahme des Widerstands in der N-Epitaxialschicht 3.
Daher hat ein IGBT-Bauelement einen Vorteil, da ein EIN-Zustands-Widerstand in der N-Epitaxialschicht 3 selbst bei einem IGBT-Bauelement mit hoher Durchbruchspannung keine große Wirkung hat, obwohl ein EIN-Zustands-Widerstand in einer Schicht, die der N-Epitaxialschicht 3 entspricht, in einem MOSFET-Bauelement mit hoher Durchbruchspannung eine große Wirkung hat. Wegen dieser Vorteile ist der IGBT als Bauelement bekannt, das für einen Wechselrichter geeignet ist.
Wie jedoch 1B zeigt, existiert ein parasitärer Thyristor, der aus der P-Kollektorschicht 1, der N-Epitaxialschicht 3, den P-Basisbereichen 4 und den N-Emitterbereichen 5 in dem IGBT gebildet ist. Wenn der parasitäre Thyristor einschaltet, kann eine an die Steuerelektroden 8 angelegte Spannung den Hauptstrom nicht mehr steuern. Diese Erscheinung wird als Latch-up bezeichnet. Wenn einmal ein Latch-up verursacht ist, resultiert ein Überstrom in einem Wärmedurchbruch des IGBT. Es ist daher wichtig, daß der IGBT eine hohe Latch-up-Durchbruchspannung hat.
Die DE-A-35 19 389 bezieht sich auf das Auftreten des Latch-up-Effektes in IGBTs.
Der Mechanismus des Auftretens eines Latch-up-Effekts wird nachstehend beschrieben. Wenn ein Löcherstrom unmittelbar unter den N-Emitterbereichen 5 fließt, tritt ein Spannungsabfall aufgrund der Widerstände R auf, die in jedem der P-Basisbereiche 4 horizontal verlaufen. Wenn dieser Spannungsabfall höher als das Diffusionspotential in einem PN-Übergang wird, der aus den N-Emitterbereichenb 5 und dem P-Basisbereich 4 gebildet ist, wird der PN-Übergang in Durchlaßrichtung vorgespannt, so daß Elektronen aus den N-Emitterbereichen 5 in die P-Basisbereiche 4 injiziert werden.
Das dient als Auslöser und führt zu einem Latch-up. Da der Hauptstrom I_C erhöht wird, wird der gesamte Strom, der unmittelbar unter den N-Emitterbereichen 5 fließt, erhöht, so daß leicht ein Latch-up verursacht wird. Somit wird die IGBT-Auslegung im allgemeinen so implementiert, daß I_L > I_C(Sat)max erfüllt ist, wobei I_L der Grenzwert des Hauptstroms ist, bis zu dem ein Latch-up vermieden werden kann, und I_C(Sat)max ein Sättigungsstrom bei der tatsächlich angewandten maximalen Gatespannung ist.
2 ist ein Schaltbild, das eine Wechselrichtereinrichtung zeigt, in der als Schaltelemente sechs IGBT 11a bis 11f verwendet werden. Bei einer üblichen Wechselrichtereinrichtung detektiert ein Stromsensor 12, wenn die Zweige kurzgeschlossen sind, einen Überstrom, so daß sämtliche Schaltelemente (die IGBT 11a bis 11f in der in 2 gezeigten Schaltung) zwangsläufig ausgeschaltet werden, um einen Durchbruch dieser Schaltelemente zu verhindern.
Da jedoch eine solche Schutzfunktion nicht sofort wirksam ist, können diese Schaltelemente für einige Zeit einem Überstrom ausgesetzt sein. Es ist daher wichtig, daß der IGBT eine hohe Kurzschluß-Durchbruchspannung hat, wenn er in die Wechselrichtereinrichtung als Schaltelement eingefügt ist.
Bei dem IGBT gemäß 1B dient ein in dem Kanalbereich 6 fließender Elektronenstrom als ein Basisstrom I_B eines PNP-Transistors, der aus der P-Kollektorschicht 1, der N-Epitaxialschicht 3 und den P-Basisbereichen 4 gebildet ist. Wenn man annimmt, daß h_FE einen Stromverstärkungsfaktor des PNP-Transistors darstellt, so ist der Hauptstrom I_C = h_FE × I_B. In einem MOSFET befindet sich keine P-Kollektorschicht 1.
Das bedeutet, daß in dem MOSFET keine durch den vorgenannten PNP-Transistor bewirkte Verstärkung stattfindet, und daher sollte die obige Gleichung I_C = I_B sein. Wie 3 zeigt, ist somit ein Sättigungsstrom I_C(Sat)max des IGBT, der durch einen Kanalwiderstand unter der Bedingung einer konstanten Gatespannung begrenzt ist, annähernd h_FE-mal größer als der des MOSFET. I_C(Sat) entspricht einem Selbstbegrenzungsstrom bei einer Kurzschlußbildung.
4 ist ein Diagramm, das eine Wellenform bei einem IGBT-Kurzschlußtest zeigt. Dabei wird ein in 4(C) gezeigter Impuls an die Steuerelektrode 8 angelegt, wobei die Netzspannung direkt über der Emitterelektrode 9 und der Kollektorelektrode 10 des IGBT ohne Last aufgebracht wird. Infolgedessen fließt ein großer Hauptstrom I_C (< I_C(Sat)) für eine Dauer t_W, wie 4(B) zeigt, wobei eine hohe Kollektorspannung V_C anliegt, wie 4(A) zeigt.
Wenn I_C × V_C × t_W einen kritischen Wert überschreitet, erfährt der IGBT einen Wärmedurchbruch. Dieser kritische Wert ist in Abhängigkeit von der Fläche eines IGBT- Chips, von dem Widerstandswert und der Dicke der N-Epitaxialschicht 3 und dergleichen bestimmt. Es wird bevorzugt, daß I_C(Sat) möglichst klein ist, um den kurzschlußsicheren Arbeitsbereich zu vergrößern.
Auch zur leichten Erfüllung der vorgenannten Beziehung, daß der für den Latch-up kritische Hauptstrom L_L > I_C(Sat)max ist, kann I_C(Sat) klein sein. Es ist jedoch unmöglich, I_C(Sat) zu klein zu machen, und zwar im Hinblick auf die Leitfähigkeit und die Verluste im Einschaltzustand.
Zur Erhöhung der Latch-up-Durchbruchspannung, d. h. um den für den Latch-up kritischen Hauptstrom L_L groß zu machen, sind Emitter-Bypasskonstruktionen vorgeschlagen worden, wie sie in den 5 und 6 gezeigt sind. Schnittansichten entlang der Linie B-B von 5 und der Linie C-C von 6 sind die gleichen wie in 1B. Da ein N-Emitterbereich 5 in einem Bypassbereich 13 entfällt, wird die Rate eines Löcherstroms, der durch einen P-Basisbereich 4 direkt unter dem N-Emitterbereich 5 fließt, herabgesetzt.
Dadurch wird das Auftreten eines Latch-up unterdrückt. Bei der in 6 gezeigten Emitter-Bypasskonstruktion ist außerdem eine Kanalbreite etwas verringert. Dadurch wird I_C(Sat) mehr oder weniger klein gemacht, was zu der Vergrößerung des kurzschlußsicheren Arbeitsbereichs führt.
Ein herkömmlicher IGBT ist wie beschrieben aufgebaut, und es ist erwünscht, seinen Latch-up-Strom und seinen kurzschlußsicheren Arbeitsbereich zu vergrößern. Zu diesem Zweck ist die Emitter-Bypasskonstruktion vorgeschlagen worden. Es ist jedoch eine Tatsache, daß dies keinen ausreichenden Latch-up-Strom und kurzschlußsicheren Arbeitsbereich erbringt, der für eine Anwendung in der Praxis in einer Wechselrichtereinrichtung unter allen dabei auftretenden Bedingungen geeignet ist.
ZUSAMMENFASSUNG DER ERFINDUNG
Die Erfindung betrifft einen Bipolartransistor mit isolierter Gateelektrode gemäß der Definition im Anspruch 1.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1A ist eine Draufsicht auf einen herkömmlichen IGBT;
1B ist ein Querschnitt entlang der Linie A-A in 1A;
2 ist ein Schaltbild, das eine Wechselrichtereinrichtung zeigt, in der IGBTs verwendet werden;
3 zeigt Diagramme des Sättigungsstroms eines IGBT und eines MOSFET;
4 zeigt Wellenformen bei einem IGBT-Kurzschlußtest;
5 und 6 sind Draufsichten, die herkömmliche Emitter-Bypasskonstruktionen zeigen;
7A ist eine Draufsicht auf einen IGBT gemäß der Erfindung;
7B ist ein Querschnitt entlang der Linie A-A in 7A;
8 ist eine Draufsicht, die zeigt, wie ein elektrischer Strom in einem Kanalbereich fließt;
9A und 10A sind Draufsichten zur Erläuterung eines anderen IGBT gemäß der Erfindung;
9B und 10B sind Querschnitte entlang den Linien E-E bzw. F-F in 9A bzw. 10A;
11 ist eine Draufsicht, die die Art und Weise der Ausbildung einer Verarmungsschicht zeigt;
12 und 13 sind Diagramme des Zusammenhanges zwischen einer Kanalbreite pro Flächeneinheit und einer Sättigungsstromdichte sowie einer Wärmeenergie;
14A ist eine Draufsicht zur Erläuterung eines weiteren IGBT gemäß der Erfindung;
14B zeigt einen Querschnitt längs der Linie G-G in 14A;
15 bis 18 zeigen Draufsichten zur Erläuterung von weiteren IGBTs gemäß der Erfindung;
19 ist ein Querschnitt, der eine Konstruktion mit kurzgeschlossenem Kollektor zeigt;
20A bis 20D sind Querschnitte, die ein Herstellungsverfahren eines IGBT gemäß der Erfindung zeigen; und
21 ist eine Ansicht, die eine Modifikation der Herstellungsschritte zeigt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Die Verringerung einer Kanalbreite wird nun unter einem quantitativen Gesichstspunkt erläutert. Wenn ein IGBT in einer 220-V-Gleichstromleitung verwendet wird, wird gewöhnlich ein Produkt einer Klasse mit einer Durchbruchspannung von 500 bis 750 V verwendet. Der IGBT einer solchen Klasse hat eine Nennstromdichte von ungefähr 100 A/cm² im Normalbetrieb.
Wenn andererseits ein IGBT in einer 440-V-Gleichstromleitung verwendet wird, wird gewöhnlich ein Erzeugnis einer Klasse mit einer Durchbruchspannung von 1000 bis 1500 V verwendet. Der IGBT einer solchen Klasse hat eine Nennstromdichte von ungefähr 50 A/cm² im Normalbetrieb.
Ein IGBT (Muster 1) mit einer Nenndurchbruchspannung von 500 V und einer Nennstromdichte von 100 A/cm² als Repräsentant der Erzeugnisse der Klasse mit einer Durchbruchspannung von 500 bis 750 V und ein IGBT (Muster 2) mit einer Nenndurchbruchspannung von 1000 V und einer Nennstromdichte von 50 A/cm² als Repräsentant der Erzeugnisse der Klasse mit einer Durchbruchspannung von 1000 bis 1500 V werden nachstehend erläutert.
Im allgemeinen ist eine Sättigungsstromdichte j_C(Sat) eines IGBT proportional zu seiner Kanalbreite pro Flächeneinheit W_U. jC(Sat) ∝ WU
Eine ausgezogene Linie in einem Diagramm in 12 zeigt die Beziehung zwischen der Sättigungsstromdichte j_C(Sat) (A/cm²) und der Kanalbreite pro Flächeneinheit W_U (cm^–1) des IGBT des Musters 1, und eine ausgezogene Linie in einem Diagramm in 13 zeigt die Beziehung zwischen der Sättigungsstromdichte j_C(Sat) (A/cm²) und der Kanalbreite pro Flächeneinheit W_U (cm^–1) des IGBT des Musters 2.
Der IGBT des Musters 1 erfordert einen Spitzenstrom, der mehr als das Dreifache der Nennstromdichte von 100 A/cm² ist, d. h. die Sättigungsstromdichte j_C(Sat) muß 300 A/cm² oder mehr sein. Gemäß der ausgezogenen Linie in 12 ist es notwendig, daß die Kanalbreite W_U pro Flächeneinheit W_U ≥ 140 cm^–1 ist.
Andererseits erfordert der IGBT des Musters 2 einen Spitzenstrom, der mehr als das Dreifache der Nennstromdichte von 50 A/cm² ist, d. h. die Sättigungsstromdichte j_C(Sat) muß 150 A/cm² oder mehr sein. Entsprechend der ausgezogenen Linie in 13 ist es notwendig, daß die Kanalbreite W_U pro Flächeneinheit W_U ≥ 70 cm^–1 erfüllt.
Wenn eine auf den IGBT beim Kurzschließen aufgebrachte Wärmeenergie einen bestimmten Wert überschreitet, erfährt der IGBT einen Wärmedurchbruch. Die Wärmeenergie E_C beim Kurzschluß ist durch die nachstehende Gleichung gegeben: EC = jC(Sat) × VC × tW,wobei V_C die über dem Kollektor und dem Emitter des IGBT beim Kurzschließen aufgebrachte Spannung und t_W die Dauer des Kurzschlusses bezeichnen.
Der IGBT des Musters 1 benötigt vorteilhaft eine Kurzschluß-Durchbruchspannung von mindestens 400 V im Vergleich mit der Nenndurchbruchspannung von 500 V im Normalbetrieb. Der IGBT muß ohne Wärmedurchbruch für wenigstens 10 μs in dem Zustand standhalten, in dem die kleinste Spannung von 400 V direkt ohne Last im EIN-Zustand aufgebracht wird. Der Grund hierfür ist, daß eine Schutzschaltung nach diesem Zeitraum effektiv wirksam werden kann.
Andererseits benötigt der IGBT des Musters 2 vorteilhaft eine Kurzschluß-Durchbruchspannung von mindestens 800 V im Vergleich mit der Nenndurchbruchspannung von 500 V im Normalbetrieb. Ähnlich wie der IGBT des Musters 1 muß auch der IGBT des Musters 2 ohne Wärmedurchbruch für wenigstens 10 μs der kleinsten Spannung von 800 V, die zum Kurzschließen aufgebracht wird, standhalten.
Eine Strich-Punkt-Linie in dem Diagramm von 12 zeigt die Beziehung zwischen der Kanalbreite pro Flächeneinheit W_U (cm^–1) und der Wärmeenergie E_C (Joule/cm²), wenn eine Spannung von 400 V auf den IGBT des Musters 1 für 10 μs zum Kurzschließen aufgebracht wird.
Eine Strich-Punkt-Linie in dem Diagramm von 13 zeigt die Beziehung zwischen der Kanalbreite pro Flächeneinheit W_U (cm^–1) und der Wärmeenergie E_C (Joule/cm²), wenn eine Spannung von 800 V auf den IGBT des Musters 2 für 10 μs zum Kurzschließen aufgebracht wird.
Markierungen x in den 12 und 13 zeigen Durchbruchwerte, die durch ein Experiment erhalten sind. Aus den 12 und 13 ist zu erkennen, daß die IGBT der Muster 1 und 2 einen Wärmedurchbruch erfahren, wenn die Wärmeenergie E_C ungefähr 5 Joule/cm² erreicht.
Wie aus den Strich-Punkt-Graphen der 12 und 13 zu erkennen ist, muß die Kanalbreite pro Flächeneinheit W_U des IGBT des Musters 1 der Beziehung W_U ≤ 280 cm^–1 genügen, und die Kanalbreite pro Flächeneinheit W_U des IGBT des Musters 2 muß W_U ≤ 150 cm^–1 genügen, damit beide IGBTs des Musters 1 und des Musters 2 einem Wärmedurchbruch standhalten können.
Daher ist ein IGBT, der für einen Wechselrichter geeignet ist, vorteilhaft mit der folgenden Kanalbreite pro Flächeneinheit W_U ausgelegt: Der IGBT einer Durchbruchspannungsklasse von 500 bis 750 V:
140 cm^–1 ≤ W_U ≤ 280 cm^–1.
Der IGBT einer Durchbruchspannungsklasse von 1000 bis 1500 V:
70 cm^–1 ≤ W_U ≤ 150 cm^–1.
Eine IGBT-Struktur zum wirksamen Einstellen der Kanalbreite pro Flächeneinheit wird nachstehend erläutert.
7A ist eine Draufsicht zur Erläuterung eines IGBT gemäß der Erfindung, und 7B ist eine Schnittansicht entlang der Linie D-D in 7A. Dieser IGBT hat einen Aufbau, bei dem eine Reihe von IGBT-Zellen mit Streifenkonfiguration parallelgeschaltet sind.
Wie 7B am besten zeigt, umfaßt die IGBT-Zelle eine P-Kollektorschicht 1, und eine N⁺-Pufferschicht 2 und eine N-Epitaxialschicht 3 sind auf der P-Kollektorschicht 1 in dieser Reihenfolge vorgesehen. P-Basisbereiche 4 sind selektiv in der Oberfläche der N-Epitaxialschicht 3 ausgebildet, und außerdem sind selektiv N-Emitterbereiche 5 in der Oberfläche jedes der P-Basisbereiche 4 ausgebildet.
Die N-Emitterbereiche 5 sind eine Vielzahl von Inseln, die durch Entfernen von mehreren Teilen von schmalen Streifen der ursprünglichen Emitterbereiche 5 in regelmäßigen Abständen ausgebildet sind. Flächen, von denen diese Teile des N-Emitterbereichs 5 entfernt worden sind, sind als Bypassbereiche 15 definiert.
Bereiche 6 in der Nähe der Oberfläche des P-Basisbereichs 4 zwischen den Oberflächen der N-Epitaxialschicht 3 und N-Emitterbereichen 5 sind als Kanalbereiche definiert. Gateisolationsschichten 7 sind auf die Kanalbereiche 6 aufgebracht. Jede der Isolationsschichten 7 bedeckt auch die N-Epitaxialschicht 3, damit sie in die benachbarten IGBT-Zellen integriert sind.
Steuerelektroden 8 sind aus Materialien, wie etwa Polysilizium, auf den Gateisolationsschichten 7 ausgebildet. Eine Emitterelektrode 9 ist aus einem Metall, wie z. B. Aluminium, ausgebildet, damit sie in elektrischem Kontakt sowohl mit der P-Basisschicht 4 als auch den N-Emitterbereichen 5 ist.
In dem IGBT-Bauelement sind sämtliche Steuerelektroden 8 der IGBT-Zellen elektrisch zusammengeschaltet, und sämtliche Emitterelektroden 9 der IGBT-Zellen sind ebenfalls elektrisch zusammengeschaltet. Eine Kollektorelektrode 10 aus Metall ist über der gesamten unteren Oberfläche der P-Kollektorschicht 1 ausgebildet, damit sie in sämtliche IGBT-Zellen integriert ist.
Wenn im Betrieb eine positive Spannung an die Steuerelektroden 8 angelegt ist, während eine positive Spannung an eine Kollektorelektrode 10 und eine negative Spannung an die Emitterelektrode 9 angelegt ist, werden in Bereichen der P-Basisbereiche 4 unmittelbar unter den Steuerelektroden 8 Inversionsschichten ausgebildet, wie in 8 mit Schräglinien schraffiert gezeigt ist, so daß ein Hauptstrom von der Kollektorelektrode 10 zu der Emitterelektrode 9 fließt.
Da solche Inversionsschichten nicht nur in einem Teil ausgebildet werden, der jedem der N-Emitterbereiche 5 (d. h. einem Kanalbereich 6) entspricht, sondern auch in einem Bereich ausgebildet werden, der jedem der Bypassbereiche 15 entspricht, breiten sich Elektronen, die aus den N-Emitterbereichen 5 in die N-Epitaxialschicht 3 durch die Inversionssschicht injiziert werden, unter einem Winkel von ungefähr 45° aus. Anders ausgedrückt, es fließt ein Elektronenstrom aus der N-Epitaxialschicht 3 in die N-Emitterbereiche 5, wobei er sich unter einem Winkel von 45° ausbreitet, wie die Pfeile in 8 zeigen.
Wenn daher die Breite D des Bypassbereichs 15 (d. h. ein Abstand zwischen den Emitterbereichen 5) schmal ist, wirkt sich die Verringerung der Breite W des Kanalbereichs 6 auch dann kaum aus, wenn die Breite W auf einer Struktur verringert ist. In einem solchen Fall wird der Sättigungsstrom I_C(Sat) kaum verringert, und eine Vergrößerung des kurzschlußsicheren Arbeitsbereichs kann nicht erwartet werden.
Daher muß die Breite D ausreichend groß sein, um die effektive Kanalbreite zufriedenstellend zu verringern. Unter Berücksichtigung der Ausbreitung des Elektronenstroms unter einem Winkel von 45° muß der folgenden Beziehung genügt sein, um die effektive Kanalbreite zu verringern: D > 2L,wobei L eine Kanallänge ist.
9A ist eine Draufsicht auf einen anderen IGBT gemäß der Erfindung, wobei die vorgenannte Forderung berücksichtigt ist. 9B ist ein Schnitt entlang der Linie E-E von 9A. Bei dieser Ausführungsform ist D > 2L vollkommen erfüllt, indem die Breite D des Bypassbereichs 15 größer als bei der vorhergehenden Ausführungsform gemacht ist. Dadurch wird die effektive Kanalbreite verringert, und es resultiert eine wirksame Abnahme des Sättigungsstroms I_C(Sat), so daß die Vergrößerung des kurzschlußsicheren Arbeitsbereichs erreicht wird.
Dabei muß D < 2X vollständig erfüllt sein, weil es einen Bereich gibt, in dem kein Elektronenstrom fließt, wenn D > 2X, und das führt zu dem erheblichen Anstieg einer Einschaltzustand-Spannung, wobei X eine Dicke der N-Epitaxialschicht 3 unmittelbar unter dem P-Basisbereich 4 ist. Es ist also erwünscht, daß viele Bypassbereiche 15, deren Breite D möglichst klein ist, innerhalb eines Bereichs von D > 2L vorgesehen sind.
10A ist eine Draufsicht auf einen anderen IGBT der Erfindung, und 10B ist ein Schnitt entlang der Linie F-F von 10A. Bei dieser Ausführungsform hat der IGBT einen P⁺-Basisbereich 14, der in der Mitte eines P-Basisbereichs 4 vorgesehen ist. Die Störstellenkonzentration des P⁺-Basisbereichs 14 ist um das Fünffache oder mehr größer als die des P-Basisbereichs 4.
Der Endbereich des P⁺-Basisbereichs 14 ist, wie aus den Strich-Punkt-Linien in 10A zu sehen ist, nahe dem Endbereich des P-Basisbereichs 4 an Bereichen, die Bypassbereichen 15 entsprechen, und davon entfernt an Bereichen, die N-Emitterbereichen 5 entsprechen, und bildet somit eine ungleichmäßige Randkonfiguration.
Bei diesem IGBT werden zwar Inversionsschichten in dem P-Basisbereich 4 unmittelbar unter Basiselektroden 8 ausgebildet, wenn an die Basiselektroden 8 eine positive Spannung angelegt wird, aber in dem P⁺-Basisbereich 14 wird keine Inversionsschicht ausgebildet. Dadurch wird die Konfiguration der Inversionsschichten ungleichförmig, wie schrägschraffiert in 11 zu sehen ist.
Da die Ausbreitung eines Elektronenstromes in konkaven Bereichen der Inversionsschichten unterdrückt wird, kann die effektive Kanalbreite auch dann verringert werden, wenn die Breite D der Bypaßbereiche schmal wird auf einen Bereich von D < 2L. Insbesondere in einer IGBT-Zelle mit polygonaler Konfiguration, wie z. B. einer viereckigen oder quadratischen Konfiguration, ist die oben angegebene Struktur wirksam, weil die Breite D nicht ausreichend größer werden kann, wenn die IGBT-Zelle klein wird.
14A ist eine Draufsicht, die noch eine andere Ausführungsform des IGBT gemäß der Erfindung zeigt, und 14B zeigt eine Schnittansicht längs der Linie G-G in 14A. Bei dieser Ausführungsform ist der eine von zwei N-Emitterbereichen 5 in einer IGBT-Zelle mit einer Streifenkonfiguration weggelassen; das bedeutet, daß nur ein Streifen eines N-Emitterbereiches 5 auf der einen Seite der Zelle vorgesehen ist.
Auf diese Weise kann die Kanalbreite pro Flächeneinheit W_U halb so groß sein, verglichen mit der Kanalbreite in dem Falle, wo zwei Streifen von N-Emitterbereichen 5 auf beiden Seiten vorhanden sind. Es ist wünschenswert, daß jeder N-Emitterbereich 5 auf derselben Seite von jeder IGBT-Zelle vorgesehen ist, damit die Verteilung eines Elektronenstromes, der durch einen Kanalbereich 6 fließt, über den gesamten IGBT-Chip gleichmäßig sein kann.
15 bis 18 sind Draufsichten, welche weitere IGBTs gemäß der Erfindung zeigen. Diese IGBTs weisen eine Vielzahl von quadratischen IGBT-Zellen auf, die in einer Matrix angeordnet sind. Bei dem IGBT gemäß 15 besitzt jede IGBT-Zelle einen Emitter-Bypassbereich 15, der mit einer vorgegebenen Rate vorgesehen ist.
Die IGBTs in 16 und 17 weisen IGBT-Zellen mit einem Emitterbereich 5 sowie IGBT-Zellen ohne einen solchen auf, d. h. IGBT-Zellen, bei denen die Rate von Emitter-Bypassbereichen 15 einen Wert von 100% besitzt. Bei dem IGBT gemäß 16 sind die IGBT-Zellen, die den Emitterbereich 5 aufweisen, ferner mit dem Emitter-Bypassbereich 15 mit einer vorgegebenen Rate vorgesehen.
Bei dem IGBT gemäß 17 weisen die IGBT-Zellen, die den Emitterbereich 5 haben, keinen Emitter-Bypassbereich 15 auf. Bei dem IGBT gemäß 18 ist jede IGBT-Zelle mit dem Emitterbereich 5 in ihrer halben Sektion versehen und mit dem Emitter-Bypassbereich 15 in der übrigen Hälfte versehen. Bei diesen Ausführungsformen kann die Rate von Emitter-Bypassbereichen 15 in geeigneter Weise variiert werden.
Diese Ausführungsformen können auch in geeigneter Weise miteinander kombiniert werden. Es ist wünschenswert, daß die Emitter-Bypassbereiche 15 so gleichmäßig wie möglich über den gesamten IGBT-Chip verteilt sind, damit die Verteilung eines Elektronenstromes über den gesamten IGBT-Chip gleichförmig erfolgen kann.
Der P⁺-Basisbereich 14, der in 10B im Querschnitt dargestellt ist, kann in die IGBT-Zellen der oben beschriebenen Ausführungsformen eingebaut werden, so daß die Reduzierung der Kanalbreite mit dem Emitter-Bypassbereich 15 effektiver sein kann.
19 ist eine Schnittdarstellung, die eine Struktur mit kurzgeschlossenem Kollektor zeigt. Bei dieser Struktur sind eine P-Kollektorschicht 1a und eine N⁺-Pufferschicht 2a alternierend an der unteren Oberfläche einer N-Epitaxialschicht 3 ausgebildet, und darüber ist eine Kollektorelektrode 10 ausgebildet.
Da Träger in der N-Epitaxialschicht 3 sehr rasch durch die N⁺-Pufferschicht 2a zu der Kollektorelektrode 10 herausgezogen werden, wird die Schaltgeschwindigkeit erhöht. Eine solche Struktur mit kurzgeschlossenem Kollektor kann bei dem IGBT gemäß der Erfindung angewandt werden.
Die 20A bis 20D sind Schnittdarstellungen, die ein beispielhaftes Verfahren zum Herstellen eines IGBT (Durchbruchspannungsklasse 500 V bis 700 V) gemäß der Erfindung zeigen. Wie 20A zeigt, umfaßt die erste Verfahrensstufe die folgenden Schritte: Ausbilden einer N⁺-Pufferschicht 2, die einen spezifischen Widerstand von ungefähr 0,1 Ohm-cm hat, mit einer Dicke von ca. 20 μm auf einer P-Kollektorschicht 1 eines P-Halbleitersubstrats, das einen spezifischen Widerstand von ungefähr 0,005 bis 0,02 Ohm-cm hat, durch epitaxiales Aufwachsen; ferner Ausbilden einer N-Epitaxialschicht 3, die einen hohen spezifischen Widerstand von ungefähr 30 Ohm-cm hat, mit einer Dicke von ca. 60 μm auf der N⁺-Pufferschicht 2 durch epitaxiales Aufwachsen; Aufbringen einer Oxidschicht 70 über die Gesamtoberfläche der Epitaxialschicht 3; und Aufbringen einer Polysiliziumschicht 80 auf die gesamte Oberfläche der Oxidschicht 70 mittels eines CVD-Verfahrens oder dergleichen.
Dann werden, wie 20B zeigt, die Oxidschicht 70 und die Polysiliziumschicht 80 selektiv weggeätzt, um Fenster 90 zu öffnen. Dieser Schritt entwickelt Gateoxidschichten 7 und Gateelektroden 8 aus der Oxidschicht 70 bzw. der Polysiliziumschicht 80. Die Konfiguration der Fenster 90 entspricht derjenigen von IGBT-Zellen, wie etwa einer Streifenkonfiguration und einer polygonalen Konfiguration, wie z. B. einem Quadrat.
Störstellen vom P-Leitfähigkeitstyp werden der N-Epitaxialschicht 3 durch die Fenster 90 selektiv hinzugefügt durch eine Ionenimplantationsmethode, eine Diffusionsmethode und dergleichen, um P-Basisbereiche 4 einer Konfiguration zu bilden, die der IGBT-Zellenkonfiguration entspricht.
Dann wird eine strukturierte Maske gebildet, die nicht gezeigt ist, und Störstellen vom N-Leitfähigkeitstyp werden den P-Basisbereichen 4 selektiv hinzugefügt mittels einer Ionenimplantationsmethode, einer Diffusionsmethode und dergleichen, um N-Emitterbereiche 5 mit einer gewünschten Struktur entsprechend einer der oben angegebenen Ausführungsformen auszubilden, wie 20C zeigt. Bei der in 20C gezeigten Ausführungsform ist beispielsweise der Abstand D zwischen den N-Emitterbereichen 5 so vorgegeben, daß er der folgenden Beziehung genügt: D > 2 × 0,8(Xjp – Xjn), wobei X_jp bzw. X_jn die Tiefe der P-Basisbereiche 4 bzw. der N-Emitterbereiche 5 angeben. Der Koeffizient 0,8 gibt die Rate der horizontalen Diffusion zur vertikalen Diffusion an. Daher entspricht 0,8(X_jp – X_jn) der Kanallänge L in 8.
Wie 20D zeigt, umfaßt die letzte Verfahrensstufe zur Fertigstellung des IGBT-Bauelements die folgenden Schritte: Ausbilden der Emitterelektrode 9 aus Metall, wie etwa Aluminium, so daß sie in ohmschem Kontakt sowohl mit dem N-Emitterbereich 5 als auch dem P-Basisbereich 4 steht, und anschließendes Ausbilden der Kollektorelektrode 10 aus Metall, wie etwa Ti-Ni-Au, so daß sie in ohmschem Kontakt mit der unteren Oberfläche der P-Kollektorschicht 1 steht.
Im Fall des Ausbildens des P⁺-Basisbereichs 14 gemäß 10B kann zwischen den Schritten von 20B und 20C ein Verfahrensschritt ausgeführt werden, bei dem in die P-Basisbereiche 4 selektiv Störstellen vom P-Leitfähigkeitstyp in einer Konzentration injiziert werden, die ausreichend größer, vorteilhafterweise um das Fünffache oder mehr größer ist als bei der Ausbildung der P-Basisbereiche 4.
Anstatt die N⁺-Pufferschicht 2 und die N-Epitaxialschicht 3 nacheinander auf dem P-Halbleitersubstrat 1 in dem Verfahrensschritt gemäß 20A auszubilden, kann die N⁺-Pufferschicht 2 auch dadurch ausgebildet werden, daß Störstellen vom N-Leitfähigkeitstyp über die gesamte untere Oberfläche eines N-Halbleitersubstrats 30 mit hohem spezifischen Widerstand diffundiert werden, woraufhin die P-Kollektorschicht 1 eines P-Halbleitersubstrats an dem Substrat 30 angebracht werden kann, wie 21 zeigt.
In diesem Fall können beide Substrate ohne weiteres haftend miteinander verbunden werden, indem die Kontaktoberflächen beider Substrate einer hydrophilen Behandlung unterzogen werden, die Substrate in Kontakt miteinander gebracht und dann einer Wärmebehandlung ausgesetzt werden.
Im Falle der Herstellung eines IGBT mit einer Durchbruchspannung in der Klasse von 1000 Volt bis 1500 Volt kann der spezifische Widerstand der N-Epitaxialschicht 3 auf 60 Ohm-cm geändert werden, und die Dicke der N-Epitaxialschicht 3 kann auf 100 μm geändert werden. Der spezifische Widerstand der P-Kollektorschicht 1, der spezifische Widerstand der N⁺-Pufferschicht 2 und die Dicke der N⁺-Pufferschicht 2 haben die gleichen Werte wie bei dem oben erwähnten IGBT aus der Durchbruchspannungsklasse von 500 V bis 750 V.
In den obigen Ausführungsbeispielen sind zwar N-Kanal-IGBTs erläutert worden, jedoch ist zu beachten, daß die Erfindung selbstverständlich auch bei P-Kanal-IGBTs anwendbar ist.

Claims

Bipolartransistor mit isolierter Gateelektrode, der folgendes aufweist: – eine erste Halbleiterschicht (1) von einem ersten Leitfähigkeitstyp, die eine erste und eine zweite Hauptfläche hat; – eine zweite Halbleiterschicht (2, 3) von einem zweiten Leitfähigkeitstyp, die auf der ersten Hauptfläche der ersten Halbleiterschicht (1) angeordnet ist und eine der ersten Hauptfläche gegenüberliegende Oberfläche hat; – mindestens einen ersten Halbleiterbereich (4) vom ersten Leitfähigkeitstyp, wobei jeder erste Halbleiterbereich (4) in der zweiten Halbleiterschicht (3) angeordnet ist und an der Oberfläche der zweiten Halbleiterschicht (3) freiliegt; – mindestens einen zweiten Halbleiterbereich (5) vom zweiten Leitfähigkeitstyp, die in jedem der ersten Halbleiterbereiche (4) angeordnet sind und an der freiliegenden Oberfläche von den jeweiligen ersten Halbleiterbereichen (4) freiliegen; – wobei sämtliche Bereiche von jedem der ersten Halbleiterbereiche (4), die in einem Umfangsbereich von jedem der ersten Halbleiterbereiche (4) in der Nähe der freiliegenden Oberfläche von jedem der ersten Halbleiterbereiche (4) und zwischen der zweiten Halbleiterschicht (3) und sämtlichen zweiten Halbleiterbereichen (5) liegen, die in ihren jeweiligen ersten Halbleiterbereichen (4) angeordnet sind, einen Kanalbereich (6) bilden; – eine Isolierschicht (7), die auf dem Kanalbereich (6) angeordnet ist; – eine Steuerelektrode (8), die auf der Isolationsschicht (7) angeordnet ist; – eine erste Hauptelektrode (9), die auf den Oberflächen der ersten und zweiten Halbleiterbereiche (4, 5) angeordnet ist; und – eine zweite Hauptelektrode (10), die auf der zweiten Hauptfläche der ersten Halbleiterschicht (1) angeordnet ist, – wobei der Kanalbereich (6) eine Breite W besitzt, die als Länge in dem Kanalbereich (6) entlang dem Umfangsbereich der ersten Halbleiterbereiche (4) definiert ist, dadurch gekennzeichnet, daß ein Wert W_U pro Flächeneinheit einer Breite des Kanalbereiches (6) die Beziehung 140 cm^–1 ≤ W_U ≤ 280 cm^–1 erfüllt und der Transistor eine Durchbruchspannung von 500 V bis 750 V und eine Nennstromdichte von etwa 100 A/cm² besitzt oder daß ein Wert WU pro Flächeneinheit einer Breite des Kanalbereichs (6) die Beziehung 70 cm^–1 ≤ WU ≤ 150 cm^–1 erfüllt und der Transistor eine Durchbruchspannung von 1000 V bis 1500 V und eine Nennstromdichte von etwa 50 A/cm² besitzt.
Transistor nach Anspruch 1, dadurch gekennzeichnet, daß eine Vielzahl von zweiten Halbleiterbereichen (5) vorgesehen ist, die selektiv in den ersten Halbleiterbereichen (4) gebildet sind, und daß Bereiche (14) vom ersten Leitfähigkeitstyp hoher Konzentration in einem Teil der ersten Halbleiterbereiche (4) angeordnet sind, wobei die Bereiche (14) vom ersten Leitfähigkeitstyp hoher Konzentration näher an einem Endbereich der ersten Halbleiterbereiche (4) als die zweiten Halbleiterbereiche (5) liegen und eine Störstellenkonzentration besitzen, die wesentlich höher als die der ersten Halbleiterbereiche (4) ist, um die Bildung einer Inversionsschicht zu unterdrücken.
Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der Abstand D entlang dem Umfangsbereich der ersten Halbleiterbereiche (4) zwischen den beiden Bereichen jedes Paares von zweiten Halbleiterberei chen (5), die entlang dem Umfangsbereich ihres jeweiligen ersten Halbleiterbereiches (4) aneinander angrenzen, und die Länge L des Kanalbereiches (6), wobei die Länge L als Abstand in dem Kanalbereich (6) zwischen der zweiten Halbleiterschicht (3) und jedem der zweiten Halbleiterbereiche (5) definiert ist, die Beziehung D > 2L erfüllen.
Transistor nach einem der Ansprüche 1 bis 3, wobei der Transistor aus einer Vielzahl von Zellen besteht, die parallelgeschaltet sind; wobei der erste Halbleiterbereich (4) eine Vielzahl von ersten Halbleiterbereichen (4) mit einer polygonalen Konfiguration aufweist, von denen jeder für jede der Zellen vorgesehen ist; und wobei nur ein Teil eines äußeren Endes der Oberfläche des jeweiligen zweiten Halbleiterbereiches (5) in dem Umfangsbereich des ersten Halbleiterbereiches (4) liegt.
Transistor nach einem der Ansprüche 1 bis 3, wobei der Transistor eine Vielzahl von Zellen aufweist, die parallelgeschaltet sind; wobei der erste Halbleiterbereich (4) eine Vielzahl von ersten Halbleiterbereichen (4) mit einer polygonalen Konfiguration aufweist, von denen jeder für jede der Zellen vorgesehen ist; und wobei der jeweilige zweite Halbleiterbereich (5) nur in einem Teil der Vielzahl von ersten Halbleiterbereichen (4) vorgesehen ist.
Transistor nach Anspruch 5, wobei nur ein Teil eines äußeren Endes der Oberfläche des jeweiligen zweiten Halbleiterbereiches (5) in dem Umfangsbereich des ersten Halbleiterbereiches (4) liegt.
Transistor nach einem der Ansprüche 1 bis 3, wobei der Transistor aus einer Vielzahl von Zellen besteht, die parallelgeschaltet sind; wobei der erste Halbleiterbereich (4) eine Vielzahl von ersten Halbleiterbereichen (4) mit einer polygonalen Konfiguration aufweist, von denen jeder für jede der Zellen vorgesehen ist; und wobei der jeweilige zweite Halbleiterbereich (5) nur in einer Halbseite von jedem der Vielzahl von ersten Halbleiterbereichen (4) vorgesehen ist.
Transistor nach Anspruch 1, wobei der Transistor aus einer Vielzahl von Zellen besteht, die parallelgeschaltet sind; und wobei der Transistor einen streifenförmigen ersten Halbleiterbereich (4) vom ersten Leitfähigkeitstyp für jede Zelle, die selektiv in der zweiten Halbleiterschicht (3) angeordnet ist, und einen streifenförmigen zweiten Halbleiterbereich (5) vom zweiten Leitfähigkeitstyp aufweist, der selektiv in dem ersten Halbleiterbereich (4) nur in der einen Seite des ersten Halbleiterbereiches (4) angeordnet ist.
Verfahren zum Herstellen eines Bipolartransistors mit isolierter Gateelektrode nach einem der Ansprüche 1 bis 8, wobei das Verfahren die folgenden Schritte aufweist: a) Herstellen einer ersten Halbleiterschicht (1) vom ersten Leitfähigkeitstyp, die eine erste und eine zweite Hauptfläche hat; b) Ausbilden einer zweiten Halbleiterschicht (2, 3) vom zweiten Leitfähigkeitstyp auf der ersten Hauptfläche der ersten Halbleiterschicht (1); c) selektives Ausbilden von mindestens einem ersten Halbleiterbereich (4) vom ersten Leitfähigkeitstyp in einer Oberfläche der zweiten Halbleiterschicht (3); d) selektives Ausbilden von mindestens einem zweiten Halbleiterbereich (5) vom zweiten Leitfähigkeitstyp in einer Oberfläche von jedem der ersten Halbleiterbereiche (4), wobei sämtliche Bereiche von jedem der ersten Halbleiterbereiche (4), die in einem Umfangsbereich von jedem der ersten Halbleiterbereiche (4) in der Nähe der freiliegenden Oberfläche von jedem der ersten Halbleiterbereiche (4) und zwischen der zweiten Halbleiterschicht (3) und sämtlichen zweiten Halbleiterbereichen (5) liegen, die in ihren jeweiligen ersten Halbleiterbereichen (4) angeordnet sind, einen Kanalbereich (6) bilden; e) Ausbilden einer Isolationsschicht (7) auf dem Kanalbereich (6); f) Ausbilden einer Steuerelektrode (8) auf der Isolationsschicht (7); g) Ausbilden einer ersten Hauptelektrode (9) auf den ersten und zweiten Halbleiterbereichen (4, 5); und h) Ausbilden einer zweiten Hauptelektrode (10) auf der zweiten Hauptfläche der ersten Halbleiterschicht (1), wobei der Kanalbereich (6) mit einer Breite W vorgesehen wird, die als Länge in dem Kanalbereich (6) entlang dem Umfangsbereich des ersten Halbleiterbereiches (4) definiert ist, wobei ein Wert W_U pro Flächeneinheit der Breite des Kanalbereiches (6) so gewählt wird, daß die Beziehung 140 cm^–1 ≤ W_U ≤ 280 cm^–1 erfüllt wird und der Transistor eine Durchbruchspannung von 500 V bis 750 V und eine Nennstromdichte von etwa 100 A/cm² besitzt oder wobei ein Wert W_U pro Flächeneinheit der Breite des Kanalbereiches (6) so gewählt wird, daß die Beziehung 70 cm^–1 ≤ W_U ≤ 150 cm^–1 erfüllt wird und der Transistor eine Durchbruchspannung von 1000 V bis 1500 V und eine Nennstromdichte von etwa 50 A/cm² besitzt.
Verfahren nach Anspruch 9, das ferner die folgenden Schritte aufweist: – selektives Entfernen der Steuerelektrode (80) und der Isolationsschicht (70), um ein Fenster (90) zu öffnen; – Implantieren von Störstellen vom ersten Leitfähigkeitstyp in der zweiten Halbleiterschicht (3) durch das Fenster (90), um selektiv einen ersten Halbleiterbereich (4) vom ersten Leitfähigkeitstyp in der zweiten Halbleiterschicht (3) zu bilden; – selektives Implantieren von Störstellen vom zweiten Leitfähigkeitstyp in dem ersten Halbleiterbereich (4), um selektiv eine Vielzahl von zweiten Halbleiterbereichen (5) vom zweiten Leitfähigkeitstyp in dem ersten Halbleiterbereich (4) zu bilden; wobei der Abstand D entlang dem Umfangsbereich der ersten Halbleiterbereiche (4) zwischen den zwei Bereichen jedes Paares von zweiten Halbleiterbereichen (5), die entlang dem Umfangsbereich ihres jeweiligen ersten Halbleiterbereiches (4) aneinander angrenzen, und die Länge L des Kanalbereiches (6), wobei die Länge L als Abstand in dem Kanalbereich (6) zwischen der zweiten Halbleiterschicht (3) und jedem der zweiten Halbleiterbereiche (5) definiert ist, so gewählt werden, daß die Werte D und L die Beziehung D > 2L erfüllen.
Verfahren nach Anspruch 9 oder 10, wobei der Schritt der Herstellung einer zweiten Halbleiterschicht (2, 3) vom zweiten Leitfähigkeitstyp folgende Schritte umfaßt: Herstellen einer zweiten Halbleiterschicht (2, 30) vom zweiten Leitfähigkeitstyp und Anbringen der zweiten Halbleiterschicht (2, 30) an der ersten Halbleiterschicht (1).