JPH061831B2 - ゲ−トタ−ンオフサイリスタ - Google Patents

ゲ−トタ−ンオフサイリスタ

Info

Publication number
JPH061831B2
JPH061831B2 JP61158815A JP15881586A JPH061831B2 JP H061831 B2 JPH061831 B2 JP H061831B2 JP 61158815 A JP61158815 A JP 61158815A JP 15881586 A JP15881586 A JP 15881586A JP H061831 B2 JPH061831 B2 JP H061831B2
Authority
JP
Japan
Prior art keywords
emitter
pair
emitter layer
layer
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61158815A
Other languages
English (en)
Other versions
JPS6315464A (ja
Inventor
俊英 氏原
修六 桜田
正 阪上
修二 武者
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61158815A priority Critical patent/JPH061831B2/ja
Priority to DE19873722425 priority patent/DE3722425A1/de
Priority to US07/071,153 priority patent/US4868625A/en
Publication of JPS6315464A publication Critical patent/JPS6315464A/ja
Priority to US07/385,378 priority patent/US5051806A/en
Publication of JPH061831B2 publication Critical patent/JPH061831B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はゲートターンオフサイリスタ（以下ＧＴＯサイ
リスタと略記する）に係り、特に大電流を制御するのに
好適な素子基板構造を備えたＧＴＯサイリスタに関す
る。
（従来の技術） 例えば特開昭55-39619号公報によれば、短絡エミッタ構
造ＧＴＯサイリスタは、ゲート端子が低抵抗接触されて
いないベース層を、同じ導電型の高濃度不純物層を介し
て、該ベース層に隣接するエミッタ層と同じアノード端
子に低抵抗接触させた構造である。
このような短絡エミッタ構造にすることによって、ター
ンオフ時のベース層残留キャリア排出能力を高め、金な
どのライフタイムキラーを拡散することなしに、優れた
ターンオフ性能が得られる。
一方、ＧＴＯサイリスタの大容量化に伴い、第２図の如
くペレット１を大口径化し、単位ＧＴＯサイリスタ２お
よび２Ａを多量リング状に配置した構造が提案されてい
る。
第２図に示したＧＴＯサイリスタでは、ペレット１内に
配置された単位ＧＴＯサイリスタ２および2Aの寸法構造
はすべて同一である。
すなわち、第３図および第４図において、ストライプ状
に分割配置されたｎエミッタ層４がカソード電極５に、
ｐベース層６がゲート電極７に、また、ｎベース層８が
ｎ型高濃度不純物領域９をかいしてｐエミッタ層１０と
共にアノード電極１１に接続され、各単位ＧＴＯ２，２
４が構成されている。
そして、ｎエミッタ層４に対応するように、アノード面
１１Ａには、ストライプ状ｎエミッタ層４の投影領域の
中央部のｎ型高濃度不純物層９とｐエミッタ層１０とが
形成されている。さらに、ｎ型高濃度不純物領域９の円
周方向幅ｌ，ｐエミッタ層１０の円周方向幅ｍおよびｐ
エミッタ層の半径方向長さｎは、単位ＧＴＯサイリスタ
２と単位GTOサイリスタ２Ａとで全く同じである。
なお、第２図，第３図および第４図において、９Ａはア
ノード面１１Ａの前記投影領域外に形成されたｎ型高濃
度不純物層で、ｎエミッタ層４からの距離が大きいの
で、ターンオフ動作には殆んど寄与しない。
（発明が解決しようとする問題点） 前述のような、単位ＧＴＯサイリスタを多重リング状に
配置してなるＧＴＯサイリスタでは、ゲート信号入力部
３からｎエミッタ層までの距離が大きい第１の単位ＧＴ
Ｏサイリスタ２では、前記距離が小さい第２の単位ＧＴ
Ｏサイリスタ２Ａよりも、ゲート電極７の横方向抵抗が
大きいので、ターンオフ時のゲート・カソード間逆バイ
アス電圧が低下し、ターンオフが遅れる。
従って、ＧＴＯサイリスタのターンオフ時には、前記距
離の小さい単位ＧＴＯサイリスタ２Ａが先にターンオフ
し、アノード電流が、前記距離の大きい方の単位ＧＴＯ
サイリスタ２に集中し、素子破壊に至るという問題点が
あった。
本発明の目的は、上記問題点を解決し、各単位ＧＴＯサ
イリスタのターンオフ時間を均一化し、大電流を良好な
特性で遮断できるＧＴＯサイリスタを提供することにあ
る。
（問題点を解決するための手段） 上記目的を達成するため、本発明では、ペレット面内に
配置された単位ＧＴＯサイリスタのｎエミッタ層と、ゲ
ート信号入力部との間の距離が大きいほど、前記単位Ｇ
ＴＯサイリスタの１対のｐエミッタ層のそれぞれの幅が
小さくなるような構造にしている。
（作用） 上記本発明の構造によれば、ゲート信号入力部からｎエ
ミッタ層までの距離が大きい単位ＧＴＯサイリスタで
は、ゲート信号入力部からの距離が小さい単位ＧＴＯサ
イリスタよりも、１対のｐエミッタ層のそれぞれの幅が
小さく、その中間に位置するエミッタ短絡用ｎ型高濃度
不純物領域の露出面積が大きくなるので、ターンオフ時
のｎベース層およびｐベース層からの残留キャリア排出
能力が高まり、ゲート電極抵抗（横方向抵抗）の増大に
よるターンオフ遅れを解消することができる。
すなわち、ペレット内の各単位ＧＴＯサイリスタを実質
上同時にターンオフし、ペレット内の特定箇所へのアノ
ード電流集中を解消することができる。
（実施例） 以下、本発明の一実施例を第１図(A)，(B)および第２図
により説明する。これらの図において、第３図および第
４図と同一符号は、同一または相当部分を示す。
第２図はその平面図、第１図（Ａ）および（Ｂ）はそれ
ぞれ第２図のＩ−Ｉ線断面図およびII−II線断面図であ
る。
第２図から分るように、本実施例のＧＴＯサイリスタの
ペレット１は、ストライプ状に分割配置されたｎエミッ
タ層４を有する多数の単位ＧＴＯサイリスタを、２重リ
ング放射状に配列したものである。
すなわち、ゲート信号入力部３の周囲に、同一構造、寸
法の第２の単位ＧＴＯサイリスタ２Ａを複数個配列し、
その外周に、相互には同一構造、寸法であるが、前記第
２単位ＧＴＯサイリスタ2Aとは１対のｐエミッタ部およ
びその間に挟まれたｎ型高濃度不純物領域９の寸法を異
にする第１の単位ＧＴＯサイリスタ２を複数個配列した
構造である。
ここで、各部の寸法を次のように定義する。
ｌ１：第１の単位ＧＴＯサイリスタ２のｎ型高濃度不純
物９の円周方向幅 ｍ１：第１の単位ＧＴＯサイリスタ２のｐエミッタ層１
０の円周方向幅 ｌ２：第２の単位ＧＴＯサイリスタ２Ａのｎ型高濃度不
純物層９の円周方向幅 ｍ２：第２の単位ＧＴＯサイリスタ２Ａのｐエミッタ層
１０の円周方向幅 本実施例では、下式(1)および(2)が成り立つ構造とした
点に特徴がある。
ｌ１＞ｌ２…………(1) ｍ１＜ｍ２…………(2) 但し、ｌ１＋２ｍ１＝ｌ２＋２ｍ２ 上記関係式(1)および(2)より、ゲート信号入力部３から
遠い位置にある第１の単位ＧＴＯサイリスタ２は、これ
よりも近い位置にある第２の単位ＧＴＯサイリスタ２Ａ
に対して、次の関係が成り立つ。
(a)前記(2)式の関係より、定常オン状態におけるＪ２接
合１５付近の正孔蓄積量が少ない。
(b)前記(1)式の関係より、ターンオフ時のｎベース層８
中の残留キャリア排出能力が大きい。
故に、ゲート信号入力部３からの距離に対して、第１お
よび第２の各単位ＧＴＯサイリスタが前記(1)式および
(2)式の関係を満たすように、適切なｌ，ｍ１，ｌ２，
ｍ２を採用すれば、単位ＧＴＯサイリスタ２の単位ＧＴ
Ｏサイリスタ２Ａに対するターンオフ遅れを解消でき
る。したがって、ペレット１内の全単位ＧＴＯサイリス
タ２，２Ａを実質上同時にターンオフできる。
従って、本実施例によれば、大電流を良好な特性で遮断
できるＧＴＯサイリスタを提供できる。
また、ペレット上に単位ＧＴＯサイリスタが２重リング
を越える多重リング状に配置された場合や、ゲート信号
入力部がペレットの外周や、多重リング状配列の中間に
ある場合も、式(1)および(2)の関係を各単位ＧＴＯサイ
リスタに適用すれば同様の効果が得られる。
さらに、本発明がリング状配列でない多数のストライプ
状単位ＧＴＯサイリスタを単一のゲート電極で制御する
ＧＴＯサイリスタにも適用できることは、容易に理解さ
れるであろう。
（発明の効果） 以上の説明から明らかなように、本発明によれば、ＧＴ
Ｏサイリスタのターンオフ時に、ペレット面内に配置さ
れたストライプ状の各単位ＧＴＯサイリスタを同時にタ
ーンオフできるので、大電流を良好な特性で遮断できる
ＧＴＯサイリスタを提供することができる。
【図面の簡単な説明】
第１図(A)(B)は本発明の第１，第２の単位ＧＴＯサイリ
スタの断面図、第２図は本発明によるゲートターンオフ
サイリスタの実施例および従来例の平面図、第３図およ
び第４図は、従来例による第１，第２の単位ＧＴＯサイ
リスタの断面図である。 １…ペレット、２，２Ａ…単位ＧＴＯサイリスタ、３…
ゲート信号入力部、４…ｎエミッタ層、５…カソード電
極、６…ｐベース層、７…ゲート電極、８…ｎベース
層、９…ｎ型高濃度不純物層、１０…ｐエミッタ層、１
１…アノード電極、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武者 修二 茨城県日立市幸町３丁目１番１号 株式会 社日立製作所日立工場内 (56)参考文献 特開 昭57−1257（ＪＰ，Ａ) 特開 昭57−153467（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】一対の主表面を有する円盤状の半導体ペレ
    ットが、一方の主表面に露出するようにストライプ状に
    分割されて多重リング状に形成された一方導電型の第１
    のエミッタ層（４）と、第１のエミッタ層（４）を囲ん
    で一方の主表面に露出するように形成された他方導電型
    の第１のベース層（６）と、第１のエミッタ層（４）の
    他方の主表面側に接合された一方導電型の第２のベース
    層（８）と、第１のエミッタ層（４）の他方の主表面へ
    のストライプ状投影領域の長手方向に沿った両縁に形成
    された他方導電型の一対の第２のエミッタ層（１０）
    と、前記一対の第２のエミッタ層（１０）で挟まれて他
    方の主表面に露出するように形成され、第２のベース層
    （８）より不純物濃度の高い一方導電型の高濃度不純物
    領域（９）とを具備し、 第１のエミッタ層（４）の露出面にはカソード電極
    （５）、第１のベース層（６）の露出面には第１のエミ
    ッタ層（４）を包囲するようにゲート電極（７）が、ま
    た他方の主表面に露出する一対の第２のエミッタ層（１
    ０）および高濃度不純物領域（９）にはアノード電極
    （１１）がそれぞれ低抵抗接触され、ゲート電極（７）
    にゲート信号入力用のゲート端子が接続されたゲートタ
    ーンオフサイリスタにおいて、 ゲート信号入力部から遠い第１のエミッタ層（４）に対
    応する一対の第２のエミッタ層（１０）の長手方向と直
    角をなす方向の幅（ml）を、ゲート信号入力部から近い
    第１のエミッタ層（４）に対応する一対の第２のエミッ
    タ層（１０）の長手方向と直角をなす方向の幅（ｍ２）
    よりも狭くすると共に、ゲート信号入力部から遠い第１
    のエミッタ層（４）に対応する、幅の狭い一対の第２の
    エミッタ層（１０）で挟まれた高濃度不純物領域（９）
    の長手方向と直角をなす方向の幅（ｌ１）を、ゲート信
    号入力部から近い第１のエミッタ層（４）に対応する、
    幅の広い一対の第２のエミッタ層（１０）で挟まれた高
    濃度不純物領域（９）の長手方向と直角をなす方向の幅
    （ｌ２）よりも広くしたことを特徴とするゲートターン
    オフサイリスタ。
JP61158815A 1986-07-08 1986-07-08 ゲ−トタ−ンオフサイリスタ Expired - Lifetime JPH061831B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61158815A JPH061831B2 (ja) 1986-07-08 1986-07-08 ゲ−トタ−ンオフサイリスタ
DE19873722425 DE3722425A1 (de) 1986-07-08 1987-07-07 Gto-thyristor
US07/071,153 US4868625A (en) 1986-07-08 1987-07-08 Gate turn-off thyristor of multi-emitter type
US07/385,378 US5051806A (en) 1986-07-08 1989-07-27 Gate turn-off thyristor of multi-emitter type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61158815A JPH061831B2 (ja) 1986-07-08 1986-07-08 ゲ−トタ−ンオフサイリスタ

Publications (2)

Publication Number Publication Date
JPS6315464A JPS6315464A (ja) 1988-01-22
JPH061831B2 true JPH061831B2 (ja) 1994-01-05

Family

ID=15679966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61158815A Expired - Lifetime JPH061831B2 (ja) 1986-07-08 1986-07-08 ゲ−トタ−ンオフサイリスタ

Country Status (3)

Country Link
US (2) US4868625A (ja)
JP (1) JPH061831B2 (ja)
DE (1) DE3722425A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061831B2 (ja) * 1986-07-08 1994-01-05 株式会社日立製作所 ゲ−トタ−ンオフサイリスタ
JP2699079B2 (ja) * 1988-02-08 1998-01-19 日本インター株式会社 ゲートターンオフサイリスタ
EP0355359B1 (de) * 1988-08-19 1993-03-17 Asea Brown Boveri Ag Abschaltbares Halbleiterbauelement
EP0391337B1 (en) * 1989-04-04 1998-11-18 Hitachi, Ltd. Gate turn-off thyristor
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
JP2630080B2 (ja) * 1991-02-04 1997-07-16 株式会社日立製作所 ゲートターンオフサイリスタ
DE4218398A1 (de) * 1992-06-04 1993-12-09 Asea Brown Boveri Hochstrom-Puls-Thyristor sowie Verfahren zu seinem Betrieb
JP2804216B2 (ja) * 1993-06-22 1998-09-24 株式会社日立製作所 ゲートターンオフサイリスタ
DE4403429C2 (de) * 1994-02-04 1997-09-18 Asea Brown Boveri Abschaltbares Halbleiterbauelement
US20090140388A1 (en) * 2007-11-29 2009-06-04 Infineon Technologies Austria Ag Integrated circuit including an emitter structure and method for producing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3239728A (en) * 1962-07-17 1966-03-08 Gen Electric Semiconductor switch
US4003072A (en) * 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
US3971065A (en) * 1975-03-05 1976-07-20 Eastman Kodak Company Color imaging array
JPS607394B2 (ja) * 1978-08-18 1985-02-23 株式会社明電舎 半導体制御素子
JPS6043032B2 (ja) * 1978-09-14 1985-09-26 株式会社日立製作所 ゲートターンオフサイリスタ
JPS6019147B2 (ja) * 1979-01-24 1985-05-14 株式会社日立製作所 ゲ−ト・タ−ン・オフ・サイリスタ
JPS6043668B2 (ja) * 1979-07-06 1985-09-30 株式会社日立製作所 半導体装置
JPS57153467A (en) * 1981-03-18 1982-09-22 Hitachi Ltd Semiconductor device
JPS57201077A (en) * 1981-06-05 1982-12-09 Hitachi Ltd Semiconductor switching device
JPS61114574A (ja) * 1984-11-09 1986-06-02 Hitachi Ltd 半導体装置
DE3612367A1 (de) * 1986-04-12 1987-10-15 Licentia Gmbh Abschaltbarer thyristor
JPH061831B2 (ja) * 1986-07-08 1994-01-05 株式会社日立製作所 ゲ−トタ−ンオフサイリスタ

Also Published As

Publication number Publication date
DE3722425A1 (de) 1988-01-21
US5051806A (en) 1991-09-24
JPS6315464A (ja) 1988-01-22
US4868625A (en) 1989-09-19
DE3722425C2 (ja) 1992-10-15

Similar Documents

Publication Publication Date Title
US4786959A (en) Gate turn-off thyristor
JPS6358376B2 (ja)
JPS6043032B2 (ja) ゲートターンオフサイリスタ
JPH061831B2 (ja) ゲ−トタ−ンオフサイリスタ
US4626888A (en) Gate turn-off thyristor
JPS6354225B2 (ja)
JPS6156628B2 (ja)
EP0391337B1 (en) Gate turn-off thyristor
JPS6364907B2 (ja)
US4825270A (en) Gate turn-off thyristor
JPH0691246B2 (ja) 半導体装置
JPH0682832B2 (ja) 半導体スイツチング装置
JP2630080B2 (ja) ゲートターンオフサイリスタ
JP7227999B2 (ja) Ｒｃ－ｉｇｂｔ半導体装置
JP2804216B2 (ja) ゲートターンオフサイリスタ
JP3361920B2 (ja) 半導体装置
JP2764830B2 (ja) ゲートターンオフサイリスタ
JPH0758777B2 (ja) ゲートターンオフサイリスタ
JP3253493B2 (ja) 両面型半導体装置
EP0147776B1 (en) Semiconductor device provided with control electrode
JP2829026B2 (ja) 自己消弧型半導体素子
JPH05226643A (ja) ターンオフ可能なパワー半導体素子
CA1153478A (en) Gate turn-off thyristor
JPH0760894B2 (ja) ゲ−トタ−ンオフサイリスタ
JPH01270351A (ja) ゲートターンオフサイリスタ