JPS6019147B2 - ゲ−ト・タ−ン・オフ・サイリスタ - Google Patents

Description

【発明の詳細な説明】 本発明はゲート・ターン・オフ・サィリスタ（以下ＧＴ
Ｏと略記す）に係り、特に大電力の譲導負荷電力を制御
するに好適なＣＴＯに関する。

ＧＴＯは常に負極性のゲート信号をゲート、カソード（
以下、Ｇ，Ｋと略記す）間に与えることによって、導適
状態から阻止状態にターン・オフできる機能を有し、転
流回路の助けをかりずに露流しや断できるサィリスタで
あるため、近年富に高性能化に対する要望が強い。従来
からＧＴＯでは、ターン・オフ性能をよくするため、半
導体基０体中に多量の金等のライフタイム・キラーを添
加することが常識として考えられていたが金の添加量が
多くなると、ターンオフ利得やターンオフタィムなどの
性能が向上する反面オン電圧が高くなり、さらには高温
でのブロッキング特性を損なう夕など、大軍力、高耐圧
用途にはあまり適していなかつた。しかし、最近になっ
て、アノード側ェミッタ接合を適度に短絡した構造によ
り、金が全く添加されなくとも、数山ｓ以内のターンオ
フ動作が可能０になることが明らかになってから、低損
失のＧＴＯの実現が可能になり、大型の電動機制御や電
源回路など、大電力チョッパ、ィンバータ等への応用が
急速に進展している。

第１図は、この種ァノード側ｐェミッタ接合短２タ絡型
ＧＴＯの断面構造を示す。

ｐＥｎ８ｐＢｎＥ４層が積層され、これらによってｐェ
ミッタ接合Ｊ，、中央接合Ｊ２、ｎェミッタ接合Ｊ３が
形成され、ｐェミッタ接合Ｊ，がアノード側表面からｎ
８層に接合するよう形成されたｎ十層によってところど
ころ短絡されている。

このｎ＋層の厚さ方向の投影が必ずｎェミッタ接合Ｊ３
に重なり合うこともこの構造の大切な要件である。かか
るシリコン基体１の表面のｐＥ層およびｎ＋層の表面に
はァノード電極２、ｎ８層の表面にカソード電極３、そ
してｐＢ層表面にはゲート電極４が各々低抵抗接触され
ている。導適状態時にｎＢ層に多量に蓄積された過剰キ
ャリアをこのｐェミッタ接合Ｊ，の短乱部分すなわちｎ
十層を通して橋出させることによって、金を添加した場
合と同等にｎＢ層内のキャリアの消滅効果を生ぜしめる
ものである。

そのためｐェミッタ接合Ｊ，の短絡は相当に高密度に配
されねばならない。

例えば、この短絡抵抗はｏ．２〜０．５０程度に設定さ
れる。そのため、この種のＧＴＯのｐＥｎＢｐＢ３層で
形成されるトランジスタ部分の電流増幅率Ｑは極めて小
さくなるのが普通である。この点において、以下に述べ
る如く、実使用上一つの問題がある。すなわち、ターン
オフ性能を良くするめにはｐェミッタ接合Ｊ，の短絡の
程度を高くすればよいが、その反面、ターンオフに必要
なゲート電流ＩＧＴが増大するとともに、導適状態を保
持するのに必要な最４・限の負荷電流（保持電流ＩＨ）
も一緒に増大する。

第２図は、これらの相悶々係のデータの一例を３示す。

ターンオフ性能と、ターンオフおよび導適状態の保持性
能の間に相反する関係がみられる。このゲート電流ＩＧ
Ｔ大ならびに保持電流１一大のＧＴＯは−担夕−ンオフ
しても、負荷電流が優３かの期間保持電流ＩＨ以下にな
ると、それによってターンオフし、次のゲート信号が与
えられるまで導通がとだえてしまうと云う問題がある。
特に、誘導電動機などのような誘導負荷の場合では、電
圧、電流の位相差が大きく、さらに負荷の４状態によっ
て、位相差が変動する性質がある。このように一日ター
ンオフしたＧＴＯが自然に夕−ンオフするのを防ぐ方法
として、広幅ゲート信号を重畳させる方式が採用されて
いる。第３図はこの場合の電圧、電流波形をモデル的に
示す。

ターンオフ時に立と上りの早い、数十仏ｓ幅のゲート信
号を投入したあと、ＧＴＯの導適期間タ中、数Ａの広い
幅のゲート信号を導入している。この広幅ゲート信号が
与えられている期間、負荷電流が保持電流ＩＨ以下にな
っても導適状態は維持できるわけである。しかし、前述
した如く、今一つのゲート電流ＩＺＯＧＴの性質は、以
上の方式において、さらに解決すべき問題として残され
ている。

すなわち、広幅ゲート信号として大電流を要するため、
ここでの電力損失が無視できず、また、ゲート回路が高
価になつていた。タ 本発明の目的は、低電力でゲート
制御を行ない得るアノード側ェミッタ接合短絡型ＧＴＯ
を提供するにある。

上記目的を達成するため、本発明ＧＴＯはアノード側ェ
ミッタ接合のみが短絡された主サィリス０夕とカソード
側ェミッ夕接合のみが短絡された補助サィリスタを有し
、補助サィリスタのカソードが主サィリスタのゲートと
電気的に接続された所謂増幅ゲート構造となっているこ
とを特徴としている。

タ 第４図は本発明の一実施例を示しており、第１図と
同じ符号は同等物あるいは相当物を示す。

シリコン基体１は、Ａ，Ｂの両領域に区分される。Ａ領
域は、第１図に示した、云わゆるアノード側ェミッタ接
合短絡型ＧＴＯ構造になっている。すなわち、ｐＥ層を
ところどころ貫通してｎ＋層が設けられ、両者の表面に
はアノ−ド電極２が低抵抗接触されている。カソード表
面には、表面を露出してｎＥ層があり、隣接するｐＢ層
とｎェミッタ接合Ｊ３を形成している。ｐＢ層表面には
、ｎＥ層に対向して、これと一定間隔を保ってゲート電
極４が、また、ｎＥ層表面にはカソード電極３が各々低
抵抗接触されている。また、カソード電極４はすべて電
気的に接続されており、カソード電極３及びゲート電極
４間にはｎェミッタ接合Ｊ３３が介在され、バイパスす
べき短絡部分はない。Ｂ領域は補助ｎェミッタ層ｎＥ＾
がｐ８層に隣接して設けられ、両層で第３のｎェミッタ
接合Ｊ４が形成され、ｐＢ層からｎＢ＾層にかけて、そ
の表面にはゲート電極４が低抵抗接触されている。ｎ工
ミッタ接合Ｊ４に対向して、制御電極５がｐＢ層に低抵
抗接触される。また、このＢ領域では少なくもＪ４接合
の厚さ方向の投影部分にはｐェミッタ接合Ｊ，の短絡部
分が存在しない。つまり、Ｂ領域では、第３のｎェミッ
夕接合Ｊ４はゲート電極４によって短絡されているが、
アノード側ｐェミッタ接合Ｊ，には短絡部分が設けられ
ていない。第５図は、本発明の更に具体的な実施例を示
すもので、同図にもとづき、各部の寸法及び製造方法を
以下記述する。

導電型がｎ型で比抵抗が３０〜４００一肌の基材シリコ
ン板を用い、Ｓｉ０２膜のマスク作用を利用した、リン
の選択拡散により、アノード側のｎ＋層を深さ約６０仏
ｍにわたって形成する。

ｎ＋層の直径、及び配列間隔は０．０７肋および０．３
側（正方格子点）である。この時、半径約２．５肌のＢ
領域の外側を囲んで、幅０．１側のりング状ｎ十層６を
形成する。次いで、ガリウムをシリコン基板１の両面よ
り拡散し、深さ約５５山ｍのｐ層を形成する。この時ア
ノード側では、ｐＥ層は、先のリンを選択拡散した部分
以外の部分に一様に形成される。次いで、再度リンの選
択拡散法により、カソード側表面より、ｐＢ層内に深さ
約２５Ａｍのｎ層を形成する。Ａ領域では幅約２００仏
ｍのｎＥ層紬条を複数個配列し、Ｂ領域では、内蓬１．
仇肋、外径１．５肋のりング状ｎＥＡ層を形成する。こ
のあと、ァノード側にはアルミニウム酸をプレージング
材として厚さ約２．５肌のタングステン支持板２を合金
接着したあと、カソード側には、アルミニウム膜を蒸着
し、シンタの後、カソード電極３、ゲート電極３４、及
び制御電極５を得るべく所定形状にエッチング整形する
。次に、本発明の効果について説明する。

‘１） ゲート電流の低減 本発明ＧＴＯは、所謂、増幅ゲート構造にな３つている
。

即ち、制御電極５からの制御信号によって、初めにＢ領
域の補助サィリスタ部分がターンオンし、次いでそこに
流れた負荷電流がゲート電極４によって導びかれ、Ａ領
域の主サイリスタのトリガ電流となり、主サイリスタが
ターンオンする。従って、制御信号によってトリガされ
る部分は、Ｂ領域の補助サィリスタ部分のみとなり、点
弧に必要な制御信号、即ち、ゲート電流ｌＯＴは大幅に
低減できる。

因みに、ゲート電流ｌｃＴを測定したところ、第１図の
従来例ではＩＡであったが、第５図に示す本発明ＧＴＯ
では０．１Ａであった。

先に述べた通り、ＧＴＯの自然ターンオフを防止するた
めに導適期間中、広幅ゲート電流を供給しなければなら
ないが、本発明ＧＴＯではＢ領域の補助サィリスタ部分
を導通させておけば、Ａ領域の主サィリスタは自然ター
ンオフを起さず、従って広幅ゲート電流についても低減
でき、広陵ゲート電流に要するゲート電力は約１／１０
０に軽減できた。

｛２｝ 点弧特性の向上 Ｂ領域の補助サィリスタでは、ァノード側ェミッタ接合
は短絡されていない。

そのためＢ領域におけるｐＥ層、ｎＢ層及びｐＢ層より
なる３層トランジスタの電流増幅率Ｑｐｎｐは大きく、
そのため、わずかなゲート電流ＩＧＴで補助サィＩＪス
タは点弧される。（３１ ターンオフ誤動作の防止 上言己■の効果をより発揮させるためには、ェミッタ接
合Ｊ４のの幅を広くして、ゲート電極４による短絡の程
度を少なくすればよい。

しかしそれには次の理由から限度がある。即ち、ｎェミ
ッタ接合Ｊ４がバイパスするゲート電極４・制御電極５
間の短絡抵抗が大きくなるため、ターンオフ時にこの部
分でかなり電圧降下を起こす。この電圧降下はゲート電
流ｌｃＴに比例するので、ターンオフ条件によって変化
することになり、場合によっては、Ａ領域のゲート・カ
ソード両電極３，４間耐圧以下のゲート耐圧が印加され
、素子破壊を引き起すことがある。さらに又、ｎェミッ
タ接合Ｊ４の短絡を少なくすると、ゲート・ターンオフ
直後に微弱な正方向ノイズが制御信号５・カソード電極
３間に供与されると再びＧＴＯはターン・オンをおこし
、ターン・オフ失敗することになる。

このような理由から、Ｂ領域の補助サィリスタのｎェミ
ッタ接合Ｊ４の短絡はできるだけ大きい方がよく、かか
る構造において、ゲート電流ｌｃＴ，保持電流ＩＨの小
さい補助サィリスタを形成するには、Ｂ領域のｐェミッ
タ接合短絡を省略した本発明の構成が最も効果的である
。

本発明者等の実験によれば、ｎェミッタ接合Ｊ４の短絡
抵抗は０．１〜０．５０の範囲が好適であった。このよ
うにすれば、広幅ゲート信号として必要な電流は従釆の
泌（１００Ａ素子の場合）から０．１〜０．泌に煩減で
き、ターンオフ時の誤動作も起らなかった。第６図は本
発明の他の一実施例を示しており、第４図，第５図と同
一符号は同等物あるいは相当物を示している。第６図に
示す実施例ではゲート電極４と制御電極５の間にダイオ
ード３を挿入している。

ダイオード８が存在することにより、次の如き利点があ
る。

ダイオード８の挿入によって、ターンオフ時のゲート電
流のほとんどがダイオード８に流れＢ領域内の半導体基
体内部（今の場合ｐＢ層）を通過しなくてよいことにな
り、ｐＢ層内の電圧降下の発生をダイオード８の順電圧
降下程度に低減できる。

これによって前記効果【３’『ターンオフ誤動作の防止
』のところで説明した問題が解消できる。以上の実施例
では、ア／−ド側よりカソード側に向ってｐ−ｎ−ｐ−
ｎの４層構成のＧＴＯをもって示しているが、全く逆転
したｎ−ｐ−ｎ−ｐの４層構成のＧＴＯでも、同様の効
果が得られる。また、第５図に示した実施例では、アノ
ード側におけるｎ十層を正方格子点に存在するよう配列
することを述べたが、このｎ十層の配列法は、このよう
な構造に限定されるものではなく、製作上の都合により
、任意な配列法が適用可能である。

更に、主サイリスタと補助サィリスタの結合はいかなる
構成によって達成されてもかまわない。以上述べたよう
に、本発明によれば少ないゲート電流により導適状態を
保持することが可能であり、制御電力の少ないＧＴＯを
得ることができる。特に、ゲート電流ｌｃＴの小さな補
助サィリス０夕をシリコン基体に内蔵させることにより
、主サィリスタにおけるｐェミッタ接合の短絡を大きく
することが可能でそれによってターンオフ性能の一層優
れたＧＴＯを得ることができる。

【図面の簡単な説明】

タ 第１図は従来のＧＴＯを示す縦断面図、第２図は第
１図に示す従来のＧＴＯにおけるターンオフ利得と保持
電流の関係を示す図、第３図は従来のＧＴＯにおける制
御電圧、電流の波形を示す図、第４図は本発明ＧＴＯの
一実施例を示す縦断面０図、第５図は本発明ＧＴＯの具
体的構造の一例を示す部分的断面斜視図、第６図は本発
明ＧＴＯの他の一実施例を示す縦断面図である。 １・・・・・・シリコン基板、２・・・・・・アノード
電極、３…・・・カソード電極、４・・・…ゲート電極
、５・・・・・・制タ御電極、８・・・・・・ダイオー
ド。 ’図 第２図 第Ｊ図 第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １ アノード側エミツタ接合のみが短絡された主サイリ
   スタとカソード側エミタ接合のみが短絡された補助サイ
   リスタを有し、補助サイリスタのカソードが主サイリス
   タのゲートに接続されていることを特徴とするゲート・
   ターン・オフ・サイリスタ。 ２ 上記特許請求の範囲第１項において、主サイリスタ
   と補助サイリスタは単一の半導体基体内に複合化されて
   いることを特徴とするゲート・ターン・オフ・サイリス
   タ。 ３ 上記特許請求の範囲第１項において、主サイリスタ
   のアノード側エミツタ接合の短絡部分は、カソード側エ
   ミツタ接合と重なり合うことを特徴とするゲート・ター
   ン・オフ・サイリスタ。 ４ 上記特許請求の範囲第１項において、主サイリスタ
   および補助サイリスタはライフタイム・キラーが添加さ
   れていないことを特徴とするゲート・ターン・オフ・サ
   イリスタ。 ５ 上記特許請求の範囲第１項において、補助サイリス
   タのカソード側エミツタ接合の短絡抵抗は０．１〜０．
   ５Ωであることを特徴とするゲート・ターン・オフ・サ
   イリスタ。