JPS5871657A - ゲ−トタ−ンオフサイリスタ - Google Patents
ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS5871657A JPS5871657A JP16988981A JP16988981A JPS5871657A JP S5871657 A JPS5871657 A JP S5871657A JP 16988981 A JP16988981 A JP 16988981A JP 16988981 A JP16988981 A JP 16988981A JP S5871657 A JPS5871657 A JP S5871657A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- gate
- gto
- time
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000000630 rising effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- RGJOEKWQDUBAIZ-IBOSZNHHSA-N CoASH Chemical compound O[C@@H]1[C@H](OP(O)(O)=O)[C@@H](COP(O)(=O)OP(O)(=O)OCC(C)(C)[C@@H](O)C(=O)NCCC(=O)NCCS)O[C@H]1N1C2=NC=NC(N)=C2N=C1 RGJOEKWQDUBAIZ-IBOSZNHHSA-N 0.000 description 1
- 235000019687 Lamb Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42308—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)@明の技術分野
本発明はf−)ターンオフサイリスタに係わり、特に、
低いr−)電源電圧でダートターンオフ時間を短縮させ
、r−)ターンオフ損失の軽減ta成するための?−)
ターンオフサイリスタの構造に関する。
低いr−)電源電圧でダートターンオフ時間を短縮させ
、r−)ターンオフ損失の軽減ta成するための?−)
ターンオフサイリスタの構造に関する。
(2)従来技術
r−)ターンオアサイリスタ(以下GTOと呼ぶ)は、
アノード・カソード間に正の電圧を印加している時に、
r−F電極に正の電位を与え、f−)電流を流すと、ア
ノード・カソード間は導通状態になり、アノード電流を
流す、tた、アノード電流が流れている時にf−)に負
の電位を与えるとf−)電極から電流が吸い出されター
ンオフする。GTO(iりf−トターンオフに要する時
間即ち、f−)ターンオフ時間の長短は、GTOを使用
する電機器の使用周波数限界を決定するので極めて重要
な電気特性である。このダートターンオフ時間は、近年
GTOの電力容量の増加に伴ないGTOに用いるシリコ
ンウェハの直径及び厚さの増大のため益々長時間になる
傾向があル、高周波使用に逆行する問題点があった。
アノード・カソード間に正の電圧を印加している時に、
r−F電極に正の電位を与え、f−)電流を流すと、ア
ノード・カソード間は導通状態になり、アノード電流を
流す、tた、アノード電流が流れている時にf−)に負
の電位を与えるとf−)電極から電流が吸い出されター
ンオフする。GTO(iりf−トターンオフに要する時
間即ち、f−)ターンオフ時間の長短は、GTOを使用
する電機器の使用周波数限界を決定するので極めて重要
な電気特性である。このダートターンオフ時間は、近年
GTOの電力容量の増加に伴ないGTOに用いるシリコ
ンウェハの直径及び厚さの増大のため益々長時間になる
傾向があル、高周波使用に逆行する問題点があった。
第1図(a) 、 (b)は従来のGTOの一例である
。図において、11はP型の第1エミ、り層、12はN
型0ail ぺ−XM、1 :IFiP型(D@2−を
−ス層、14(141□〜14n)は溝により複数に分
割されたN型の第2工建ツタ層である。16はタングス
テン等から成るアノード電極、16(161〜16n)
はそれぞれ分割されたカソード電極、そして17は?−
)電極である。
。図において、11はP型の第1エミ、り層、12はN
型0ail ぺ−XM、1 :IFiP型(D@2−を
−ス層、14(141□〜14n)は溝により複数に分
割されたN型の第2工建ツタ層である。16はタングス
テン等から成るアノード電極、16(161〜16n)
はそれぞれ分割されたカソード電極、そして17は?−
)電極である。
第1図(a)の円型の破線は、前記、分割されたカソー
ドが同心円状に並らんだ状態を省略して表わした内径と
外径である。同図(a)、伽)に示す如く、f−)電極
17は、カンーP領域を取凹むように一体的に形成され
ていることが、従来t) GTO(D qf歎である。
ドが同心円状に並らんだ状態を省略して表わした内径と
外径である。同図(a)、伽)に示す如く、f−)電極
17は、カンーP領域を取凹むように一体的に形成され
ていることが、従来t) GTO(D qf歎である。
#12図はGTQの動作を#!i明するための回路図で
ある。同図においてオン?−)回路のスイ。
ある。同図においてオン?−)回路のスイ。
チ25を投入するとオンr−)電源2#−スイ、チ2J
−負荷J 4−GTO:l J−オンl”−)電源26
の閉回路にオンr−)電流が流れ% GTO23をトリ
f−L導通状11にする。その結果、主電源21−負荷
J J−GTOJ 3−主電源21の閉回路に主電流、
即ちGTOのアノード電流1、が流れる。tえ、 GT
e J Jがターンオンしている状態でy−>ターンオ
フするには、オフ1’−) 5JJ ill CQ x
イ、チ21を投入して、オフダート電源2#−スイッチ
21−負荷24−GTに)23−オフダート電源28の
閉回路に?−)ターンオン時と逆向きのr−)電流を流
す。
−負荷J 4−GTO:l J−オンl”−)電源26
の閉回路にオンr−)電流が流れ% GTO23をトリ
f−L導通状11にする。その結果、主電源21−負荷
J J−GTOJ 3−主電源21の閉回路に主電流、
即ちGTOのアノード電流1、が流れる。tえ、 GT
e J Jがターンオンしている状態でy−>ターンオ
フするには、オフ1’−) 5JJ ill CQ x
イ、チ21を投入して、オフダート電源2#−スイッチ
21−負荷24−GTに)23−オフダート電源28の
閉回路に?−)ターンオン時と逆向きのr−)電流を流
す。
第3図は82図の回路でGTOを動作させた時の各部の
波形てs %tc、r )ターンオフ時の電圧、電流
波形である。
波形てs %tc、r )ターンオフ時の電圧、電流
波形である。
GTOが導通状態にある時、時刻t・でr−)ターンオ
フスイッチを投入するとオフf−)電流−は負側に増加
して時刻t1になるとアノード電流■、は減少し始める
、それと同時にアノ−P・カソード間電圧V、は増加を
開始する。
フスイッチを投入するとオフf−)電流−は負側に増加
して時刻t1になるとアノード電流■、は減少し始める
、それと同時にアノ−P・カソード間電圧V、は増加を
開始する。
時刻1.でr−)・カッ−上間の接合は回復し、グーF
・カソード関電圧ν、#′i負の最大値に至る。同時に
f−)電−Ks、も最大値とな9以後急激に減少する。
・カソード関電圧ν、#′i負の最大値に至る。同時に
f−)電−Ks、も最大値とな9以後急激に減少する。
一方時刻t1では、アノード電fil、が一般にティル
ミ流!、といわれるGTO中に残留電荷分牟けの電流値
になる。
ミ流!、といわれるGTO中に残留電荷分牟けの電流値
になる。
上記のような一〇TO動作において、ターンオフ時間’
offとは時刻t・からts tでの時間(t、11=
Lm −j@ )をいう・時刻1.以後のアノード電流
1.は、GTO内部の蓄積電荷が消滅する時刻tatで
流れる。
offとは時刻t・からts tでの時間(t、11=
Lm −j@ )をいう・時刻1.以後のアノード電流
1.は、GTO内部の蓄積電荷が消滅する時刻tatで
流れる。
尚同図のr−ド電流i、において時刻1s以後夾線は、
オフゲート電源28の電圧E0を、GTOのゲートカッ
−P間道降服電圧v、l よ〕低く (g、<V、、
) シ次場合、また破線は、その逆の場合(EG>VJ
、 )の電流波形である・また同図最下の波形はf−)
ターンオフ時の電力損失P(=V、XI、)である。
オフゲート電源28の電圧E0を、GTOのゲートカッ
−P間道降服電圧v、l よ〕低く (g、<V、、
) シ次場合、また破線は、その逆の場合(EG>VJ
、 )の電流波形である・また同図最下の波形はf−)
ターンオフ時の電力損失P(=V、XI、)である。
オフr−)電流立上)率(aS〆d1)をΔラメータに
とって示したもので、dig/dtはAく1くC(1)
なる関係にある。同図で示すようKQ。
とって示したもので、dig/dtはAく1くC(1)
なる関係にある。同図で示すようKQ。
は■、に対し直線関係にTo9、しかもこの関係は、オ
フゲート電流立上)率(ds〆dt)6cは、はとんど
影響されない、即ち成る値のアノーpwatターンオフ
するにはオyr−)電流の立上夛率の如何にかかわらず
、はぼ一定のオフf−)電荷量が必要であることを示し
ている。
フゲート電流立上)率(ds〆dt)6cは、はとんど
影響されない、即ち成る値のアノーpwatターンオフ
するにはオyr−)電流の立上夛率の如何にかかわらず
、はぼ一定のオフf−)電荷量が必要であることを示し
ている。
第5図は、アノード電I!i11.を一定して、巣位時
間IJ>K排出するオフゲート電荷量即ちdQo/dt
とターンオフ時間’offとの関係を示したもので、タ
ーンオフ時間を短縮するには、単位時間尚〕排出するタ
ーンオフ電荷量Q0を増加すれば良い事を示している。
間IJ>K排出するオフゲート電荷量即ちdQo/dt
とターンオフ時間’offとの関係を示したもので、タ
ーンオフ時間を短縮するには、単位時間尚〕排出するタ
ーンオフ電荷量Q0を増加すれば良い事を示している。
(3)従来技術の問題点
通常オフ?−)回路の負荷24は直流抵抗分がほとんど
なく、インダクタンスLでオフグーで表わせる。
なく、インダクタンスLでオフグーで表わせる。
したがって、r−トターンオフ時間’off を短かく
してターンオフする、即ち、前記のQ。
してターンオフする、即ち、前記のQ。
の式において、’offを小さh値のまt Q、を増加
させるには、インダクタンスLが通常達成しうる最小値
とすればE、を高くする以外に方法はない、しかし第3
図の15波形の破線で示した如く、オフ0”−)%源電
圧E0を、GT(1)?−)−カソード間道降服電圧v
Jlよりも高くすると(V□、<J、)% ツェナー
電流が流れ、そのツェナ電流とv5.まで回復し九f−
)・カソード間電圧との積による電力損失で熱を発生し
、信頼性を著しく低下してしまう、そのためE6を高く
することでr−)ターンオフ時間’offを短縮するに
はおのずから限界があった。
させるには、インダクタンスLが通常達成しうる最小値
とすればE、を高くする以外に方法はない、しかし第3
図の15波形の破線で示した如く、オフ0”−)%源電
圧E0を、GT(1)?−)−カソード間道降服電圧v
Jlよりも高くすると(V□、<J、)% ツェナー
電流が流れ、そのツェナ電流とv5.まで回復し九f−
)・カソード間電圧との積による電力損失で熱を発生し
、信頼性を著しく低下してしまう、そのためE6を高く
することでr−)ターンオフ時間’offを短縮するに
はおのずから限界があった。
またターンオフ時間を短縮するため、ウェハ中に重金属
をドー!したり、!1ペース層を第1工t、ターと共に
一主面に露出させて両者をアノード電極で短絡する構造
を採用することが従来より知られている。したしこれら
の方法は、順方向電圧降下の増大やう、チンダミ流の増
大をもたらす等の欠点があった。
をドー!したり、!1ペース層を第1工t、ターと共に
一主面に露出させて両者をアノード電極で短絡する構造
を採用することが従来より知られている。したしこれら
の方法は、順方向電圧降下の増大やう、チンダミ流の増
大をもたらす等の欠点があった。
(4)発明の目的
本5j&明は、上記問題点に鑑みなされたもので、ラッ
チンダ電流や順方向電圧降下を増加せずにf−)ターン
オフ時間を短縮する構造、特に、r−)電源電圧tf−
)・カソード間道降服電圧以下で駆動して、オフr−)
電力損失を極度に抑えて、なおかつ、ff−)ターンオ
フ時間桐−レ の短縮が可能なGTOの構造を提供するものである。
チンダ電流や順方向電圧降下を増加せずにf−)ターン
オフ時間を短縮する構造、特に、r−)電源電圧tf−
)・カソード間道降服電圧以下で駆動して、オフr−)
電力損失を極度に抑えて、なおかつ、ff−)ターンオ
フ時間桐−レ の短縮が可能なGTOの構造を提供するものである。
(5)発明の概要
本発明は、前記第4図に示した、ある値のI。
If−)ターンオフするには、オフグー)電ffi立上
シ車d i r/d tと無関係に1.に対応した成る
値のオフf−)電荷Q、が必要であることに着目したも
ので、その特徴とするところはGTOのダート電極を複
数個に分割することにある。
シ車d i r/d tと無関係に1.に対応した成る
値のオフf−)電荷Q、が必要であることに着目したも
ので、その特徴とするところはGTOのダート電極を複
数個に分割することにある。
このようにGTOの?−)電極を複数個に分割すると、
’y” )によって囲まれているカッ−Pも轟然、複
数個からなるカッーr群が複数個形成される。その九め
、カソード電流IKは、分割数mで除したIKAなる電
流が各分割された領械に流れている。このよりなGTO
に対しオフr−F電源電圧E、を分割前と同じ値で与え
ると、インダクタンスLが同じなら、d i 7’tは
分割前と同じになり、オフf−)電荷Q、は、第4図で
示したようにカソード電流が分割されて少なくなったの
に伴ない小さな値ですむ、そして前述の式にあてはめる
と、E とLとが一定ならQ、が少なくてよい事は”
offが短かいという◆である。つtD%ff−)電極
frm分割することは、GTOの体積t″1hとしたも
のを並列接続したと等価となりs t、ttの短縮が
図られることになる。逆にダート電極を分割する前と同
じt。ffを得るにはs’it、を低電圧にしても嵐い
事を意味している。従って本発明によれば% K。
’y” )によって囲まれているカッ−Pも轟然、複
数個からなるカッーr群が複数個形成される。その九め
、カソード電流IKは、分割数mで除したIKAなる電
流が各分割された領械に流れている。このよりなGTO
に対しオフr−F電源電圧E、を分割前と同じ値で与え
ると、インダクタンスLが同じなら、d i 7’tは
分割前と同じになり、オフf−)電荷Q、は、第4図で
示したようにカソード電流が分割されて少なくなったの
に伴ない小さな値ですむ、そして前述の式にあてはめる
と、E とLとが一定ならQ、が少なくてよい事は”
offが短かいという◆である。つtD%ff−)電極
frm分割することは、GTOの体積t″1hとしたも
のを並列接続したと等価となりs t、ttの短縮が
図られることになる。逆にダート電極を分割する前と同
じt。ffを得るにはs’it、を低電圧にしても嵐い
事を意味している。従って本発明によれば% K。
を低圧にして、r−F駆動して、ターンオフ後にツェナ
電流が流れる事を防止して、効率を従来型GT(l)よ
り高め、また、ツェナ電流によるジーール熱の発生がな
くなるため信頼性を高めることかで龜る。
電流が流れる事を防止して、効率を従来型GT(l)よ
り高め、また、ツェナ電流によるジーール熱の発生がな
くなるため信頼性を高めることかで龜る。
(6)発明の実施的
第6図伽L(b)は本発明の実施的のGTOを示す平面
図とそのB −B’断面図である。第1図と対応する部
分には111図と同一符号を付して詳細な説明を雀〈、
篤1図と異なる点は、r−)電極11が複数個、今の場
合11a〜Irdの4個に分割されていることである。
図とそのB −B’断面図である。第1図と対応する部
分には111図と同一符号を付して詳細な説明を雀〈、
篤1図と異なる点は、r−)電極11が複数個、今の場
合11a〜Irdの4個に分割されていることである。
このようなGTQのf−)電極11a〜J7dのそれぞ
れに同一時刻にター・7オンΔルスを加えるト、GTO
は導通状態になる。さらにターンオフ時には、全r−)
電極111〜J7dに同一時刻からr−トオフノ童ルス
を加えると、GTOは各r−)電極毎に電流が吸い出さ
れターンオフする。この時、オフ?−)電流の立上9率
(di、/di )は、各r−)電極毎に、デート電源
電圧をE(1、r−ト回路の総イン〆クメンスLとする
と、はぼd1〆j t ” Ea/’Lで表わされ、ま
た前記のように一個のr−)当pのオフゲート電荷量Q
9はE4B Q、s= ”L−”’off)とな〕、とのQ、di
’−)電極を分割しない場合に比べて小さ込から、ター
ンオフ時間’offを短かくすることができる。
れに同一時刻にター・7オンΔルスを加えるト、GTO
は導通状態になる。さらにターンオフ時には、全r−)
電極111〜J7dに同一時刻からr−トオフノ童ルス
を加えると、GTOは各r−)電極毎に電流が吸い出さ
れターンオフする。この時、オフ?−)電流の立上9率
(di、/di )は、各r−)電極毎に、デート電源
電圧をE(1、r−ト回路の総イン〆クメンスLとする
と、はぼd1〆j t ” Ea/’Lで表わされ、ま
た前記のように一個のr−)当pのオフゲート電荷量Q
9はE4B Q、s= ”L−”’off)とな〕、とのQ、di
’−)電極を分割しない場合に比べて小さ込から、ター
ンオフ時間’offを短かくすることができる。
またこの実施例によれば、C−)ターンオフ時間’of
fが短縮するだけでなく、第3図のテール電流初期値!
、も単−f−)電極GTOより小さくなった・これは、
同図に示した電力損失蓋P(=V、XI、)の軽減に寄
与し、ジュール熱によるGTOの発熱を抑制して信頼を
高める。
fが短縮するだけでなく、第3図のテール電流初期値!
、も単−f−)電極GTOより小さくなった・これは、
同図に示した電力損失蓋P(=V、XI、)の軽減に寄
与し、ジュール熱によるGTOの発熱を抑制して信頼を
高める。
更にこの実施ガotm造は従来のGTOを製作した王権
と同一工程で実現でき、製作費の増加はない、即ち、1
16図に示すカソード電極161〜16 とf−)電4
1J7a 〜114の分割は勘 半導体のカッ−P、?−)側主面にアル(=ラム等の軟
質金属を蒸着などで一様に付け、エツチング等で不蚤な
軟質金属部分を除去すればよく、この時使用するレジス
トのマスクに予めr−トを分割する図を描いておけば良
い、したがりて本発明の実施による経済的不利は全くな
いのも特長である。
と同一工程で実現でき、製作費の増加はない、即ち、1
16図に示すカソード電極161〜16 とf−)電4
1J7a 〜114の分割は勘 半導体のカッ−P、?−)側主面にアル(=ラム等の軟
質金属を蒸着などで一様に付け、エツチング等で不蚤な
軟質金属部分を除去すればよく、この時使用するレジス
トのマスクに予めr−トを分割する図を描いておけば良
い、したがりて本発明の実施による経済的不利は全くな
いのも特長である。
(7)発明の効果
本発明によれば、う、チングミ流や順方向電圧降下を増
大することな(、ff−)ターンオフ時間t−短縮する
ことができる。tた?−)電源電圧t?−)・カソード
間道降服電圧以下として、オフ?−)電力損失を極力抑
えてデートターンオフ時間の短縮を図ることが可能であ
る。
大することな(、ff−)ターンオフ時間t−短縮する
ことができる。tた?−)電源電圧t?−)・カソード
間道降服電圧以下として、オフ?−)電力損失を極力抑
えてデートターンオフ時間の短縮を図ることが可能であ
る。
なお、第69伽)から明らかなとおり、第2ペース層I
Jは分割された各第2エミッタ層141〜14ッに対し
て共通であるが、分割した%C−)1を極J r a
〜l 7 d相互間が100 pm 程度以上−れてい
れば、第2ペース層13のシート抵抗は通常数十07口
以上あるため、各f−)電極間は実質上十分く電気的に
分離され七本発明の効果が得られる・ また第14−ス層の一部をアノーP@主面に露出させて
アノード電極で第1エミ、り層と第1ペース層を短絡す
る構造としたGTOに本発明を適用することも可能であ
る。
Jは分割された各第2エミッタ層141〜14ッに対し
て共通であるが、分割した%C−)1を極J r a
〜l 7 d相互間が100 pm 程度以上−れてい
れば、第2ペース層13のシート抵抗は通常数十07口
以上あるため、各f−)電極間は実質上十分く電気的に
分離され七本発明の効果が得られる・ また第14−ス層の一部をアノーP@主面に露出させて
アノード電極で第1エミ、り層と第1ペース層を短絡す
る構造としたGTOに本発明を適用することも可能であ
る。
第1図(a) * (b)は従来のGTOの一部を示す
平面図とその人−ム′断面図、第2図はGTOの動作を
説明する専めの回路図、第3図は同じく動作波形図、1
14図はGTOのター ンオ7時におけるアノード電流
とオフr−)電荷量の関係を示す図、第5図は同じくタ
ーンオフ時間と単位時間当9排出するオフf−)電荷量
の関係を示す図、第6図(i、伽)は本発明の一実施飼
のGTOを示す平面図と七のB −B’断面図である。 1″1・・・第1エミッタ層、12・・・第1ペース層
、IJ・・・m2ペ一ス層、141〜141−第2エミ
、り層、15・・・アノード電極、161〜16゜・・
・カソード電極、11a〜IF(1・・・f−)電極。 出願人代理人 弁理士 鉤 江 武 彦!^ [A] 第5図 dQG/l( 第6vA
平面図とその人−ム′断面図、第2図はGTOの動作を
説明する専めの回路図、第3図は同じく動作波形図、1
14図はGTOのター ンオ7時におけるアノード電流
とオフr−)電荷量の関係を示す図、第5図は同じくタ
ーンオフ時間と単位時間当9排出するオフf−)電荷量
の関係を示す図、第6図(i、伽)は本発明の一実施飼
のGTOを示す平面図と七のB −B’断面図である。 1″1・・・第1エミッタ層、12・・・第1ペース層
、IJ・・・m2ペ一ス層、141〜141−第2エミ
、り層、15・・・アノード電極、161〜16゜・・
・カソード電極、11a〜IF(1・・・f−)電極。 出願人代理人 弁理士 鉤 江 武 彦!^ [A] 第5図 dQG/l( 第6vA
Claims (2)
- (1) 第1導電型の第1工i、ター、8I2導電蓋
の第1ペース層、第1導電戯の第2ペース層および第2
導電型の第2工電、ターがこの順に積層され、第1主面
には第1エミ、り層または第1工2.ターと第1ベース
層の両方が露出し、第2の主面には第2ペース層と第2
エミ、り層の両方が露出してなる半導体素子基板を具備
し、前記第1の主面にはアノード電極、前記IE2の主
面の第2工i、ターにはカソード電極、第2ペース層に
はf−)電極が舊々低抵抗接触し、第2工き、ター及び
カソード電極は複数個に分割され、第2ペース層及びf
−)電極が個々のカソード電極を取り囲むように配置さ
れてなるff−)ターンオフサイリスタにおいて、前記
ダート電極はほぼ等しい面積で複数個に分割されている
ことを%黴とするf−)ターンオフサイリスク。 - (2) 前記分割され九複数のf−)電極は1第2の
主面の中心を軸にして回転対称に配列されている特許請
求の範囲第1項記載のf−)ターンオアサイリスタ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16988981A JPS5871657A (ja) | 1981-10-23 | 1981-10-23 | ゲ−トタ−ンオフサイリスタ |
EP19820108973 EP0077930B1 (en) | 1981-10-23 | 1982-09-28 | Gate turn-off thyristor |
DE8282108973T DE3276286D1 (en) | 1981-10-23 | 1982-09-28 | Gate turn-off thyristor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16988981A JPS5871657A (ja) | 1981-10-23 | 1981-10-23 | ゲ−トタ−ンオフサイリスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5871657A true JPS5871657A (ja) | 1983-04-28 |
Family
ID=15894831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16988981A Pending JPS5871657A (ja) | 1981-10-23 | 1981-10-23 | ゲ−トタ−ンオフサイリスタ |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0077930B1 (ja) |
JP (1) | JPS5871657A (ja) |
DE (1) | DE3276286D1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60132366A (ja) * | 1983-12-21 | 1985-07-15 | Toshiba Corp | 半導体装置 |
JPS60177674A (ja) * | 1984-02-23 | 1985-09-11 | Mitsubishi Electric Corp | 圧接形半導体装置の插入電極板の固定方法 |
DE3667362D1 (de) * | 1985-10-15 | 1990-01-11 | Siemens Ag | Leistungsthyristor. |
JPH067592B2 (ja) * | 1986-07-14 | 1994-01-26 | 株式会社日立製作所 | ゲ−トタ−ンオフサイリスタ |
EP0328778B1 (de) * | 1988-01-26 | 1992-03-11 | Asea Brown Boveri Ag | Hochleistungsschalter |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5312281A (en) * | 1976-07-21 | 1978-02-03 | Internatl Rectifier Corp Japan Ltd | Semiconductor control rectifying element |
JPS54136186A (en) * | 1978-04-14 | 1979-10-23 | Hitachi Ltd | Semiconductor device |
JPS5537296B2 (ja) * | 1974-06-28 | 1980-09-26 | ||
JPS5610967A (en) * | 1979-07-06 | 1981-02-03 | Hitachi Ltd | Semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE755356A (fr) * | 1969-08-27 | 1971-03-01 | Westinghouse Electric Corp | Interrupteur a semi conducteur a grille de commande pour courant eleve |
US4127863A (en) * | 1975-10-01 | 1978-11-28 | Tokyo Shibaura Electric Co., Ltd. | Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast |
FR2377095A1 (fr) * | 1977-01-10 | 1978-08-04 | Alsthom Atlantique | Thyristor a amplificateur de declenchement et a ouverture commandee par la gachette |
JPS6019147B2 (ja) * | 1979-01-24 | 1985-05-14 | 株式会社日立製作所 | ゲ−ト・タ−ン・オフ・サイリスタ |
-
1981
- 1981-10-23 JP JP16988981A patent/JPS5871657A/ja active Pending
-
1982
- 1982-09-28 EP EP19820108973 patent/EP0077930B1/en not_active Expired
- 1982-09-28 DE DE8282108973T patent/DE3276286D1/de not_active Expired
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5537296B2 (ja) * | 1974-06-28 | 1980-09-26 | ||
JPS5312281A (en) * | 1976-07-21 | 1978-02-03 | Internatl Rectifier Corp Japan Ltd | Semiconductor control rectifying element |
JPS54136186A (en) * | 1978-04-14 | 1979-10-23 | Hitachi Ltd | Semiconductor device |
JPS5610967A (en) * | 1979-07-06 | 1981-02-03 | Hitachi Ltd | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
EP0077930B1 (en) | 1987-05-06 |
DE3276286D1 (en) | 1987-06-11 |
EP0077930A2 (en) | 1983-05-04 |
EP0077930A3 (en) | 1984-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108463888B (zh) | 半导体装置 | |
JP5806535B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JPH09232597A (ja) | ダイオード及び電力変換装置 | |
JP2018520625A (ja) | 電力コンバータの物理的トポロジー | |
DE102019215127A1 (de) | Halbleitervorrichtung | |
EP3340446A1 (en) | Semiconductor apparatus and inverter system | |
DE112019005313T5 (de) | Halbleiterbauteil | |
CN108074917B (zh) | 一种多芯片并联的半桥型igbt模块 | |
JPS5871657A (ja) | ゲ−トタ−ンオフサイリスタ | |
JPH11274482A (ja) | 半導体装置 | |
JPS5917862A (ja) | ゲ−トタ−ンオフサイリスタの並列接続体 | |
US3474303A (en) | Semiconductor element having separated cathode zones | |
DE112013007220B4 (de) | Halbleitervorrichtung | |
US3409811A (en) | Four-zone semiconductor rectifier with spaced regions in one outer zone | |
US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
KR102100859B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
US4581626A (en) | Thyristor cathode and transistor emitter structures with insulator islands | |
DE102018104060A1 (de) | Halbleitervorrichtung | |
DE102020114480A1 (de) | Halbleitervorrichtung | |
JPS6399568A (ja) | 半導体装置 | |
JP2016066701A (ja) | 半導体装置およびそれを用いた電力変換装置 | |
JP2019220722A (ja) | 半導体素子 | |
US5010384A (en) | Gate turn-off thyristor with resistance layers | |
JPS58132970A (ja) | ゲ−トタ−ンオフサイリスタ | |
JP2002359377A (ja) | 半導体装置 |