JPS5917862A - ゲ−トタ−ンオフサイリスタの並列接続体 - Google Patents
ゲ−トタ−ンオフサイリスタの並列接続体Info
- Publication number
- JPS5917862A JPS5917862A JP57110339A JP11033982A JPS5917862A JP S5917862 A JPS5917862 A JP S5917862A JP 57110339 A JP57110339 A JP 57110339A JP 11033982 A JP11033982 A JP 11033982A JP S5917862 A JPS5917862 A JP S5917862A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- terminal
- terminals
- conductor
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/125—Modifications for increasing the maximum permissible switched current in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はゲートターンオアサイリスタ（ＧＴＯ）の並列
接続体に係シ、特に並列者Ｇ ’Ｉ” ０のターンオン
動作及びターンオフ動作をほぼ一致させるのに好適なＧ
’Ｉ” ０の並列接続体に関する。
接続体に係シ、特に並列者Ｇ ’Ｉ” ０のターンオン
動作及びターンオフ動作をほぼ一致させるのに好適なＧ
’Ｉ” ０の並列接続体に関する。
ＧＴＯを並列接続した場合、各ＧＴＯは、通常、その特
性がいくらか相違しているので、等しい値のゲート電流
がそれぞれ同時に与えられても、同時には動作しない場
合がある。即ちターンオン時には、一部のＧ’ＴＯが早
くターンオンし、残シは遅れてターンオンする。またタ
ーンオフ時には、一部のＧＴＯが早くターンオフし、残
りは遅れてターンオフする。このようなことが生じた場
合、前者では早くターンオンするＧＴＯに、また後者で
は遅くターンオフするＧＴＯに、一時的に過電流が流れ
、それによってＧＴＯが劣化し、時には破壊することも
ある。
性がいくらか相違しているので、等しい値のゲート電流
がそれぞれ同時に与えられても、同時には動作しない場
合がある。即ちターンオン時には、一部のＧ’ＴＯが早
くターンオンし、残シは遅れてターンオンする。またタ
ーンオフ時には、一部のＧＴＯが早くターンオフし、残
りは遅れてターンオフする。このようなことが生じた場
合、前者では早くターンオンするＧＴＯに、また後者で
は遅くターンオフするＧＴＯに、一時的に過電流が流れ
、それによってＧＴＯが劣化し、時には破壊することも
ある。
本発明の目的は、並列接続したＧＴＯの劣化や破壊の生
じないＧＴＯの並列接続体を提供することにある。
じないＧＴＯの並列接続体を提供することにある。
本発明の要点は、並列谷ＧＴＯのゲート端子同士および
カソード端子同士の少なくとも一方を導体で接続したと
ころにある。以下図面にそって詳述する。
カソード端子同士の少なくとも一方を導体で接続したと
ころにある。以下図面にそって詳述する。
第１図は、二つのＧ’ｆ’０のゲート端子同士を導体で
接続した場合の説明図である。図において、ＧＴＯＩ、
２は、それぞれｐｎｐｎ接合から成シ、ｐｘ＋＋ｐｚｘ
層にはアノード端子Ａｌ、Ａ２が、ｐ１２＋ ９２２層
にはゲート端子０１．Ｇ２が、ｎ１２゜ｎ２２層にはカ
ソード端子Ｋｌ、に２がそれぞバ接絖される。そしてＡ
Ｉ、Ａ２及びＫｌ、に２をそれぞれ接続することによっ
て、Ｇ’ｆ’Ｏの並列接続体を構成する。さらに本図で
は、Ｇ１と０２間を導体３で接続する。導体３の作用は
後述する。一方、ゲート回路４の端子５は導線６，７を
介してそれぞれゲート端子Ｇｌ、Ｇ２に接続され、その
端子８は４ｍ９．１０を介してそれぞれカソード端子Ｋ
ｌ、に２に接続される。図のＬ６１ Ｌ７ ｒＬｅ 、
Ｌ＋ｏ は配線インダクタンスで；ｆｖす、４体３の
インダクタンスは小さいので図示を省略した。
接続した場合の説明図である。図において、ＧＴＯＩ、
２は、それぞれｐｎｐｎ接合から成シ、ｐｘ＋＋ｐｚｘ
層にはアノード端子Ａｌ、Ａ２が、ｐ１２＋ ９２２層
にはゲート端子０１．Ｇ２が、ｎ１２゜ｎ２２層にはカ
ソード端子Ｋｌ、に２がそれぞバ接絖される。そしてＡ
Ｉ、Ａ２及びＫｌ、に２をそれぞれ接続することによっ
て、Ｇ’ｆ’Ｏの並列接続体を構成する。さらに本図で
は、Ｇ１と０２間を導体３で接続する。導体３の作用は
後述する。一方、ゲート回路４の端子５は導線６，７を
介してそれぞれゲート端子Ｇｌ、Ｇ２に接続され、その
端子８は４ｍ９．１０を介してそれぞれカソード端子Ｋ
ｌ、に２に接続される。図のＬ６１ Ｌ７ ｒＬｅ 、
Ｌ＋ｏ は配線インダクタンスで；ｆｖす、４体３の
インダクタンスは小さいので図示を省略した。
このＧＴＯ並列接続体をターンオンするには、ゲート回
路４からオンゲート１ｉ、流をｒ４−５−６−ＧＩ
Ｉ）＋２−ｎ１２−Ｋｌ−９−８−４Ｊ＆ヒ「４”
７ Ｇ２−ｐ２２ ｎ２２に２−１０−８−４」の
経路で流す。これによりＧｉ’０１，２はともにターン
オンするのであるが、実際には両者の特性の相違から、
両ＧＴＯのターンオン動作に差が生ずる。仮にＧ ’Ｉ
” ０１のターンオン動作がＧＴＯ２のそれよりも早く
進行したとすると、Ｇ Ｔ Ｏ１に流れるアノード電流
がＧ’Ｉ’０２に流れるアノード電流よシも犬きく、Ｉ
）１２層の電位が１）２２層の電位よりも高くなる。こ
のことはＧｌ−に１間のインピーダンスがＧ２−に２間
のそれよりも犬きくなったことを意味する。従って０１
に入力されるオフゲート４流の一部が導体３を介してＧ
２にすばやく分流される。これによ、９Ｇ２に入力され
るオンゲート電流が急増し、ＧＴＯ２のターンオン動作
が促進される。このようにして、その後の両Ｇ ’１’
０のターンオン動作は、急速に一致する方向に仕向け
られるのである。導体３がないとすれば、オンゲート電
流の授受は、配線インダクタンスＬ６．Ｌ７を有する導
線６，７を介して行なわれるので、導体３がある場合に
比べて緩慢となる。
路４からオンゲート１ｉ、流をｒ４−５−６−ＧＩ
Ｉ）＋２−ｎ１２−Ｋｌ−９−８−４Ｊ＆ヒ「４”
７ Ｇ２−ｐ２２ ｎ２２に２−１０−８−４」の
経路で流す。これによりＧｉ’０１，２はともにターン
オンするのであるが、実際には両者の特性の相違から、
両ＧＴＯのターンオン動作に差が生ずる。仮にＧ ’Ｉ
” ０１のターンオン動作がＧＴＯ２のそれよりも早く
進行したとすると、Ｇ Ｔ Ｏ１に流れるアノード電流
がＧ’Ｉ’０２に流れるアノード電流よシも犬きく、Ｉ
）１２層の電位が１）２２層の電位よりも高くなる。こ
のことはＧｌ−に１間のインピーダンスがＧ２−に２間
のそれよりも犬きくなったことを意味する。従って０１
に入力されるオフゲート４流の一部が導体３を介してＧ
２にすばやく分流される。これによ、９Ｇ２に入力され
るオンゲート電流が急増し、ＧＴＯ２のターンオン動作
が促進される。このようにして、その後の両Ｇ ’１’
０のターンオン動作は、急速に一致する方向に仕向け
られるのである。導体３がないとすれば、オンゲート電
流の授受は、配線インダクタンスＬ６．Ｌ７を有する導
線６，７を介して行なわれるので、導体３がある場合に
比べて緩慢となる。
次にＧ’ｌ’０並列接続体をターンオフするには、ゲー
ト回路４からオフゲー１− ’１流をｊ’−４−８−９
Ｋｌ ｎ１２ １）１２ Ｇ１−６−５−４ｊ 及
ヒ「４−８−１０−に２−ｎｌ！ ９ｚｚ Ｇ２
７−５−４」の経路で流す。これによりＧＴＯＩ、２は
ともにターンオンするのであるが、実際には両者の特性
の相違から、両ＧＴＯのターンオフ動８作に差が生ずる
。仮にＧＴＯＩのターンオフ動作がＧＴＯ２のそれよシ
も早く進行したとすると、Ｇ１−Ｋ１間の逆耐圧はＧ２
−に２間のそれよりも大きくなっている。このことはＧ
１−Ｋ １間のインピーダンスがＧ２−に２間のそれ
よりも大きいことを意味する。従ってＩ）１２から０１
に引き抜かれるオフゲート４流は急減し、Ｉ）２□から
Ｇ２に引さ抜かれるオフゲート電流は急増する。それら
が急変する理由は、オフゲート’ｅｌＩ流の授受が、導
体３を介してすばやく実行されるからである。これによ
って、その後の両Ｇ’ｌ’Ｏのターンオフ動作は、急速
に一致する方向に仕向けられるのである。
ト回路４からオフゲー１− ’１流をｊ’−４−８−９
Ｋｌ ｎ１２ １）１２ Ｇ１−６−５−４ｊ 及
ヒ「４−８−１０−に２−ｎｌ！ ９ｚｚ Ｇ２
７−５−４」の経路で流す。これによりＧＴＯＩ、２は
ともにターンオンするのであるが、実際には両者の特性
の相違から、両ＧＴＯのターンオフ動８作に差が生ずる
。仮にＧＴＯＩのターンオフ動作がＧＴＯ２のそれよシ
も早く進行したとすると、Ｇ１−Ｋ１間の逆耐圧はＧ２
−に２間のそれよりも大きくなっている。このことはＧ
１−Ｋ １間のインピーダンスがＧ２−に２間のそれ
よりも大きいことを意味する。従ってＩ）１２から０１
に引き抜かれるオフゲート４流は急減し、Ｉ）２□から
Ｇ２に引さ抜かれるオフゲート電流は急増する。それら
が急変する理由は、オフゲート’ｅｌＩ流の授受が、導
体３を介してすばやく実行されるからである。これによ
って、その後の両Ｇ’ｌ’Ｏのターンオフ動作は、急速
に一致する方向に仕向けられるのである。
導体３がないとすれば、オフゲート６流の変化は、導線
６．７の配線インダクタンスＬａ 、Ｌ７によって抑制
され、緩慢なものとならざるを得ない。
６．７の配線インダクタンスＬａ 、Ｌ７によって抑制
され、緩慢なものとならざるを得ない。
第２図は、二つのＧＴＯのカンード端子同士を導体１１
で接続した場合の説明図でおる。本図各部の符号は第１
図の同符号のものに対応する。本図では各カソード側の
配線インダクタンスＬｌｌＬ２、及び配線・接触抵抗Ｉ
（Ｉｎ、几２を考える。
で接続した場合の説明図でおる。本図各部の符号は第１
図の同符号のものに対応する。本図では各カソード側の
配線インダクタンスＬｌｌＬ２、及び配線・接触抵抗Ｉ
（Ｉｎ、几２を考える。
本図のＧＴＯ並列接続体をターンオンするには、第１図
の場合と同様の経路でオンゲート電流を流す。仮にＧＴ
ＯＩのターンオン動作がＧＴＯ２のそれよシも早く進行
したとすると、前述の理由からＧ１−Ｋ１間のインピー
ダンスが０２−に２間のそれよシも太きくなる。従って
ｎ１２から引き抜かれるオフゲート４流は急減し、ｎ２
２から引き抜かれるオンゲート電流は急増する。それら
が急変する理由は、オンゲート電流の授受が、導体１１
を介してすばやく実行されるからであろうこれによって
、両ＧＴＯのターンオン動作は急速に一致する方向に仕
向けられる。導体１１がないとすれば、オンゲート電流
の変化は、カソード側の配線インダクタンスＬｓ 、
Ｌｚ及び配線・接触抵抗Ｒ１、Ｒｚによって抑制され、
緩慢なものとなる。
の場合と同様の経路でオンゲート電流を流す。仮にＧＴ
ＯＩのターンオン動作がＧＴＯ２のそれよシも早く進行
したとすると、前述の理由からＧ１−Ｋ１間のインピー
ダンスが０２−に２間のそれよシも太きくなる。従って
ｎ１２から引き抜かれるオフゲート４流は急減し、ｎ２
２から引き抜かれるオンゲート電流は急増する。それら
が急変する理由は、オンゲート電流の授受が、導体１１
を介してすばやく実行されるからであろうこれによって
、両ＧＴＯのターンオン動作は急速に一致する方向に仕
向けられる。導体１１がないとすれば、オンゲート電流
の変化は、カソード側の配線インダクタンスＬｓ 、
Ｌｚ及び配線・接触抵抗Ｒ１、Ｒｚによって抑制され、
緩慢なものとなる。
次にＧ′ＰＯ並列接続体をターンオフするには、第１図
の場合と同様の経路でオンゲート電流を流す。
の場合と同様の経路でオンゲート電流を流す。
仮にＧ ’１１’ ０１のターンオフ動作がＧＴＯ２の
それよりも早く進行したとすると、前述の理由からＧ
１−Ｋ １間のインピーダンスが０２− Ｋ ２間のそ
れよりも大きくなる。従ってＫｌに入力されるオフゲー
ト−流の一部が導体１１を介してに２にすばやく分流さ
れる。これによ、９に２に入力されるオフゲート市流が
急増し、ＧＴＯ２のターンオフ動作が促進びれる。この
ようにして両ＧＴＯのター／オフ動ど「は、急速に一致
する方向に仕開けられるのである。導体１１がないとす
れば、オフゲート４流の授受は、カノード側の配線イン
ダクタンスＬｌ 、 Ｌ２及び配線・接触抵抗Ｒ＋ 、
Ｒ２を介して行なわれるので、導体１１がある場合に
比べ緩慢となる。
それよりも早く進行したとすると、前述の理由からＧ
１−Ｋ １間のインピーダンスが０２− Ｋ ２間のそ
れよりも大きくなる。従ってＫｌに入力されるオフゲー
ト−流の一部が導体１１を介してに２にすばやく分流さ
れる。これによ、９に２に入力されるオフゲート市流が
急増し、ＧＴＯ２のターンオフ動作が促進びれる。この
ようにして両ＧＴＯのター／オフ動ど「は、急速に一致
する方向に仕開けられるのである。導体１１がないとす
れば、オフゲート４流の授受は、カノード側の配線イン
ダクタンスＬｌ 、 Ｌ２及び配線・接触抵抗Ｒ＋ 、
Ｒ２を介して行なわれるので、導体１１がある場合に
比べ緩慢となる。
このように第１図、第２図の方法によれば、並列接続さ
れたＧＴＯのターンオン及びターンオフ動作がほぼ一致
することとなり、ＧＴＯの劣化や破壊を防止することが
できる。もちろんゲート端子同士及びカソード端子同士
の双方に導体３゜１１を接続してもよい、、なお、ここ
でゲート端子あるいはカソード端子というときけ、その
根元から先端までをいう。またゲート回路４の端子５又
は８は、ゲート端子又はカソード端子に接続しないで、
導体３又は１１に直接、少なくとも一本の導線を介して
接続してもよい。
れたＧＴＯのターンオン及びターンオフ動作がほぼ一致
することとなり、ＧＴＯの劣化や破壊を防止することが
できる。もちろんゲート端子同士及びカソード端子同士
の双方に導体３゜１１を接続してもよい、、なお、ここ
でゲート端子あるいはカソード端子というときけ、その
根元から先端までをいう。またゲート回路４の端子５又
は８は、ゲート端子又はカソード端子に接続しないで、
導体３又は１１に直接、少なくとも一本の導線を介して
接続してもよい。
第３図は、第１図のＧＴＯ並列接続体の実装側面図であ
る。本図各部の符号は第１図の同符号のものに対応する
。本図（Ａ）は、スタッド形ＧＴＯを二つ並列接続した
もので、ＧＴＯＩ、２の各アノードは冷却フィン２０に
埋め込まれている。またカソード端子Ｉぐ１．に２は被
覆線２１によって共通接続されて図示しない外部端子に
接続される。ゲート端子Ｇｌ−（３２間は導体３で接続
される。本図（Ｂ）は、平形Ｕ’ｌ’Ｏを二つ並列接続
したもので、Ｇ’ｌ’０１ 、２）よ、両側から冷却フ
ィン２１，２２、絶縁板２３，２４、押え板２５゜２６
を介してボルト２７．２８によって締め付けられている
。平形ＧＴＯでｒよ、主回路用のカソード端子Ｋｌ、に
２とは別に、グー）Ｋ流を流すための補助カソード端子
Ｋｌｌ、に２！１が設けられている。また導体３は、ゲ
ート端子の先端Ｇ１−０２間に接続してもよいが、図の
ようにその根元Ｇ１ｌ−０２１間に接続した方が効果的
である。
る。本図各部の符号は第１図の同符号のものに対応する
。本図（Ａ）は、スタッド形ＧＴＯを二つ並列接続した
もので、ＧＴＯＩ、２の各アノードは冷却フィン２０に
埋め込まれている。またカソード端子Ｉぐ１．に２は被
覆線２１によって共通接続されて図示しない外部端子に
接続される。ゲート端子Ｇｌ−（３２間は導体３で接続
される。本図（Ｂ）は、平形Ｕ’ｌ’Ｏを二つ並列接続
したもので、Ｇ’ｌ’０１ 、２）よ、両側から冷却フ
ィン２１，２２、絶縁板２３，２４、押え板２５゜２６
を介してボルト２７．２８によって締め付けられている
。平形ＧＴＯでｒよ、主回路用のカソード端子Ｋｌ、に
２とは別に、グー）Ｋ流を流すための補助カソード端子
Ｋｌｌ、に２！１が設けられている。また導体３は、ゲ
ート端子の先端Ｇ１−０２間に接続してもよいが、図の
ようにその根元Ｇ１ｌ−０２１間に接続した方が効果的
である。
第４図は、第２図のＧＴＯ並列接続体の実装側面図であ
る。本図各部の符号は第３図の同符号のものに対応する
。本図（Ａ）は、第３図（Ａ）と違って、導体１１をＧ
１−０２間に接続している。
る。本図各部の符号は第３図の同符号のものに対応する
。本図（Ａ）は、第３図（Ａ）と違って、導体１１をＧ
１−０２間に接続している。
本図（Ｂ）は、第３図（Ｂ）と違って、導体１１を補助
カソード端子Ｋｌｌ、に２１の根元に１２−に２２間に
接続している。もちろん導体をＫ１１−に２１間に埃枕
してもよい。
カソード端子Ｋｌｌ、に２１の根元に１２−に２２間に
接続している。もちろん導体をＫ１１−に２１間に埃枕
してもよい。
第５図は、二つのＧＴＯのゲート端子同士及びカソード
端子同士の双方に岑捧３，１１を接続した場合の実装側
面図である。本図各部の符号は第３図、第４図の同符号
のものに対応する。第３図〜第５図（Ａ、）、 （Ｂ）
では、それぞれスタッド形および平形のＧＴＯの例を示
したが、本発明は他の形式のＧＴＯでも同様に適用でき
る。
端子同士の双方に岑捧３，１１を接続した場合の実装側
面図である。本図各部の符号は第３図、第４図の同符号
のものに対応する。第３図〜第５図（Ａ、）、 （Ｂ）
では、それぞれスタッド形および平形のＧＴＯの例を示
したが、本発明は他の形式のＧＴＯでも同様に適用でき
る。
第６図は、三つのＧＴＯのゲート端子同士及びカソード
端子同士の双方に導体３，１１，３２゜３３を接続した
場合の実装斜視図である。本図各部の符号は第５図の同
符号のものに対応する。本図では、さらにＧＴＯ３が追
加され、そのアノード〕・１Ｍ子は冷却フィン２０に埋
め込まれ、そのカソード端子に３はカソード板３４によ
りＫｌ、に２と共通接続される。またそのゲート端子Ｇ
３は、導線３０を介してゲート回路４の端子５に接続さ
れる。そしてゲート端子Ｇｌ−（）２間は導体３で接続
され、Ｇ２−０３間は導体３２で接続される。
端子同士の双方に導体３，１１，３２゜３３を接続した
場合の実装斜視図である。本図各部の符号は第５図の同
符号のものに対応する。本図では、さらにＧＴＯ３が追
加され、そのアノード〕・１Ｍ子は冷却フィン２０に埋
め込まれ、そのカソード端子に３はカソード板３４によ
りＫｌ、に２と共通接続される。またそのゲート端子Ｇ
３は、導線３０を介してゲート回路４の端子５に接続さ
れる。そしてゲート端子Ｇｌ−（）２間は導体３で接続
され、Ｇ２−０３間は導体３２で接続される。
各導体３，３２の中間点Ａ、Ｂとゲート回路４の端子５
とをそれぞれ導線で接続して図の導線６゜７．３０を省
いてもよい。一方力ソード端子Ｋｌ。
とをそれぞれ導線で接続して図の導線６゜７．３０を省
いてもよい。一方力ソード端子Ｋｌ。
Ｒ２の中間部ＫＩＯ−に２０間は導体１１で接続され、
Ｒ２，に３の中間部に２０−に３０間は導体３３で接続
される。中間部１（１０，に２０゜Ｒ３０とゲート回路
４の端子８とはそれぞれ４線９．１０．３１で接続され
る。
Ｒ２，に３の中間部に２０−に３０間は導体３３で接続
される。中間部１（１０，に２０゜Ｒ３０とゲート回路
４の端子８とはそれぞれ４線９．１０．３１で接続され
る。
第７図及び第８図は、三つのＧＴＯを三角形の頂点に配
置した場合のレリである。本図各部の符号は第６図の同
符号のものに対応するｇ本図ではゲート端子同士の接続
方法を説明するため、他の部分の図示を省いた。第７図
ではゲート端子Ｇｌ。
置した場合のレリである。本図各部の符号は第６図の同
符号のものに対応するｇ本図ではゲート端子同士の接続
方法を説明するため、他の部分の図示を省いた。第７図
ではゲート端子Ｇｌ。
Ｇ２．Ｇ３間をそれぞれ導体３，３２．３５により三角
形に接続しているが、星形に接続してもよい。第８図で
はゲート端子Ｇｌ、Ｇ２，０３間を導体３６で接続して
いる。導体３６は導体板であって、その導体板上の一点
とゲート回路４の端子５とを一本の４線で接続すれば足
りる。第７図。
形に接続しているが、星形に接続してもよい。第８図で
はゲート端子Ｇｌ、Ｇ２，０３間を導体３６で接続して
いる。導体３６は導体板であって、その導体板上の一点
とゲート回路４の端子５とを一本の４線で接続すれば足
りる。第７図。
第８図ではゲート端子間の接続方法を述べたが、カソー
ド端子間についても同様の接続方法を適用できる。
ド端子間についても同様の接続方法を適用できる。
第９図及び第１０図は、本発明の効果を示す実験値であ
る。この実験では、電流容量２００Ａの二ツ＋７）Ｇ’
ｌ’（Ｊを第３図（Ａ）のように並列接続し、この並列
接続体に尖頭値４００Ａの電流を流した。
る。この実験では、電流容量２００Ａの二ツ＋７）Ｇ’
ｌ’（Ｊを第３図（Ａ）のように並列接続し、この並列
接続体に尖頭値４００Ａの電流を流した。
第９図の横軸は両ＧＴＯの単体でのターンオン遅れ時間
の差ΔＴ＋（μＳ）を、その縦軸はターンオン時の厖流
不平衝率δｌ （％）を示す。δｌは次式％式％ ここでエムＩＩＩム２は第９図に示すように各ＧＴＯの
ターンオン時に流れるアノード電流ビーク１直である。
の差ΔＴ＋（μＳ）を、その縦軸はターンオン時の厖流
不平衝率δｌ （％）を示す。δｌは次式％式％ ここでエムＩＩＩム２は第９図に示すように各ＧＴＯの
ターンオン時に流れるアノード電流ビーク１直である。
本発明では図の曲線ａのように、ΔＴ１が０．１５μｓ
のときδｌはほとんど零、ΔＴ１が０．２５μｓを超え
てもδｌは３％程度である。これに対Ｑてゲート端子間
を導体３で接続しない場合は曲線すのようになり、曲線
ａに比べδｌは非常に大きな値を示す。
のときδｌはほとんど零、ΔＴ１が０．２５μｓを超え
てもδｌは３％程度である。これに対Ｑてゲート端子間
を導体３で接続しない場合は曲線すのようになり、曲線
ａに比べδｌは非常に大きな値を示す。
次に第１０図では、その横軸は両ＧＴＯの単体でのター
ンオフ時間の差Δ゛ｖ２（μＳ）を、縦軸はターンオフ
時の電流不平衝率δ２ （％）を示す。
ンオフ時間の差Δ゛ｖ２（μＳ）を、縦軸はターンオフ
時の電流不平衝率δ２ （％）を示す。
δ２は次式で表わされる。
ここで１Ａｌｐは第１０図に示すようにＧＴＯのターン
オフ時のピーク値、ｉム１は導通時のアノード４ｍであ
る。本発明では図の曲線Ｃのように、ΔＴ２が０．３μ
ｓのときδ３はほとんど零）ΔＴ２が０．６μｓを超え
てもδ２は４％程度である。これに対してゲート端子間
を導体３で接続しない場合は曲線ｄのようになり、曲線
Ｃに比べδ２は非常に大きな値を示す。以上は第３図（
Ａ）の構成における実験結果であるが、他の実施例にお
いても同様な結果が得られた。
オフ時のピーク値、ｉム１は導通時のアノード４ｍであ
る。本発明では図の曲線Ｃのように、ΔＴ２が０．３μ
ｓのときδ３はほとんど零）ΔＴ２が０．６μｓを超え
てもδ２は４％程度である。これに対してゲート端子間
を導体３で接続しない場合は曲線ｄのようになり、曲線
Ｃに比べδ２は非常に大きな値を示す。以上は第３図（
Ａ）の構成における実験結果であるが、他の実施例にお
いても同様な結果が得られた。
このように本発明によれば、並列ＧＴＯのターンオン時
及びターンオフ時における邂流不乎衝率が極めて小さく
、すなわち並列ＧＴＱのターンオン及びターンオフ動作
の差がほとんどなく、一部のＵＴＯにの今週（流が流れ
るということがなくなる。従ってＧ ’Ｉ’ Ｕの劣化
や破壊の生じないＧＴＯの並列接続体を得ることができ
る。
及びターンオフ時における邂流不乎衝率が極めて小さく
、すなわち並列ＧＴＱのターンオン及びターンオフ動作
の差がほとんどなく、一部のＵＴＯにの今週（流が流れ
るということがなくなる。従ってＧ ’Ｉ’ Ｕの劣化
や破壊の生じないＧＴＯの並列接続体を得ることができ
る。
第１図は二つのＧ Ｔ Ｏのゲート端子同士を導体で接
続したＧ’ｒＯの並列接続図、第２図は二つのＧＴＯの
カソード端子同士を導体で接続したＧ ’Ｉ” ０の並
列接続体、第３図（Ａ）、 （Ｂ）は第１図の＞＋ｇ列
列接鉢体実装側面図、第４図（Ａ）、 （Ｂ）は第２図
の並列接続体の実装側面図、第５図（Ａ）。 （Ｂ）は二つのＧ’ｌ”Ｏのゲート端子同士及びカソー
ド端子同士をそれぞれ導体で接続したＧＴＯの並列：接
続実装側面図、第６図、第７図及び第８図はそれぞれ三
つのＧＴＯの並列接続体の斜視図、第９図はターンオン
時における本発明の効果説明図、第１０図はターンオフ
時における本発明の効果説明図である。 ３．１１，３２．３３・・・導体、４・・・ゲート回路
、６．７，９，１０，３０．３１・・・導線、２０・・
・冷弔８図 １９図 や７０図 △Ｊ２（／ス・５′９
続したＧ’ｒＯの並列接続図、第２図は二つのＧＴＯの
カソード端子同士を導体で接続したＧ ’Ｉ” ０の並
列接続体、第３図（Ａ）、 （Ｂ）は第１図の＞＋ｇ列
列接鉢体実装側面図、第４図（Ａ）、 （Ｂ）は第２図
の並列接続体の実装側面図、第５図（Ａ）。 （Ｂ）は二つのＧ’ｌ”Ｏのゲート端子同士及びカソー
ド端子同士をそれぞれ導体で接続したＧＴＯの並列：接
続実装側面図、第６図、第７図及び第８図はそれぞれ三
つのＧＴＯの並列接続体の斜視図、第９図はターンオン
時における本発明の効果説明図、第１０図はターンオフ
時における本発明の効果説明図である。 ３．１１，３２．３３・・・導体、４・・・ゲート回路
、６．７，９，１０，３０．３１・・・導線、２０・・
・冷弔８図 １９図 や７０図 △Ｊ２（／ス・５′９
Claims (1)
- １ 、 複数ｍのゲートターンオフサイリスタを並列接
続したものにおいて、上記各ゲートターンオフサイリス
クのゲート端子同士およびカソード端子同士の少なくと
も一方を導体で接続したことを特徴とするゲートターン
オアサイリスタの並列接続体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110339A JPS5917862A (ja) | 1982-06-25 | 1982-06-25 | ゲ−トタ−ンオフサイリスタの並列接続体 |
| FI832179A FI832179L (fi) | 1982-06-25 | 1983-06-15 | Parallellkopplade grindstyrda tyristorer |
| DE19833322641 DE3322641A1 (de) | 1982-06-25 | 1983-06-23 | Parallel geschaltete gto-thyristoren |
| US06/508,727 US4612561A (en) | 1982-06-25 | 1983-06-27 | Parallel-connected gate turn-off thyristors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110339A JPS5917862A (ja) | 1982-06-25 | 1982-06-25 | ゲ−トタ−ンオフサイリスタの並列接続体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5917862A true JPS5917862A (ja) | 1984-01-30 |
| JPH0548068B2 JPH0548068B2 (ja) | 1993-07-20 |
Family
ID=14533243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57110339A Granted JPS5917862A (ja) | 1982-06-25 | 1982-06-25 | ゲ−トタ−ンオフサイリスタの並列接続体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4612561A (ja) |
| JP (1) | JPS5917862A (ja) |
| DE (1) | DE3322641A1 (ja) |
| FI (1) | FI832179L (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276923A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | ゲ−トタ−ンオフ型サイリスタの直接並列接続回路 |
| JP2009295763A (ja) * | 2008-06-05 | 2009-12-17 | Fujitsu Ltd | 半導体実装装置及び電子機器 |
| JP2012039790A (ja) * | 2010-08-09 | 2012-02-23 | Fuji Electric Co Ltd | 電力変換装置 |
| JP2013048507A (ja) * | 2011-08-29 | 2013-03-07 | Toshiba Corp | 電力変換装置 |
| WO2015111215A1 (ja) * | 2014-01-27 | 2015-07-30 | 株式会社日立製作所 | スイッチング素子駆動装置 |
| JP2015156799A (ja) * | 2015-04-23 | 2015-08-27 | 株式会社東芝 | 電力変換装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3442484A1 (de) * | 1984-11-22 | 1986-05-22 | Robert Bosch Gmbh, 7000 Stuttgart | Thyristorschaltung |
| DE3717253A1 (de) * | 1986-05-26 | 1987-12-03 | Hitachi Ltd | Direkte parallelschaltung von abschaltbaren halbleiterelementen |
| DE3714174A1 (de) * | 1987-04-24 | 1988-11-10 | Licentia Gmbh | Symmetrierung der abzuschaltenden stroeme parallelgeschalteter, gategesteuerter halbleiter |
| US5036377A (en) * | 1988-08-03 | 1991-07-30 | Texas Instruments Incorporated | Triac array |
| EP0469172B1 (de) * | 1990-08-02 | 1995-01-25 | Asea Brown Boveri Ag | Viertelbrückenschaltung für grosse Ströme |
| US5051603A (en) * | 1990-08-14 | 1991-09-24 | General Electric Company | Method and apparatus for matching turn-off times of parallel connected semiconductor switching devices |
| EP0489945B1 (de) * | 1990-12-08 | 2003-01-29 | ABB Schweiz AG | Schaltanordnung für einen HF-GTO |
| DE69509428T2 (de) * | 1994-03-24 | 1999-09-30 | Fuji Electric Co Ltd | Struktur einer Parallelschaltverbindung für flache Halbleiterschalter |
| JP2001310720A (ja) * | 2000-04-28 | 2001-11-06 | Denso Corp | 負荷駆動回路 |
| JP3610878B2 (ja) * | 2000-04-28 | 2005-01-19 | 株式会社デンソー | 負荷駆動回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3662250A (en) * | 1970-11-12 | 1972-05-09 | Gen Electric | Thyristor overvoltage protective circuit |
| GB1263175A (en) * | 1969-07-18 | 1972-02-09 | Westinghouse Brake & Signal | Semiconductor controlled rectifier circuit |
| US3633046A (en) * | 1970-04-28 | 1972-01-04 | Gen Electric | Parallel thyristors switching matrices |
| NL7101794A (ja) * | 1971-02-11 | 1972-08-15 | ||
| CH630491A5 (de) * | 1978-06-15 | 1982-06-15 | Bbc Brown Boveri & Cie | Leistungsthyristor, verfahren zu seiner herstellung und verwendung derartiger thyristoren in stromrichterschaltungen. |
| JPS55134538A (en) * | 1979-04-06 | 1980-10-20 | Hitachi Ltd | Parallel circuit of self-arc-extinguishing type switching element |
-
1982
- 1982-06-25 JP JP57110339A patent/JPS5917862A/ja active Granted
-
1983
- 1983-06-15 FI FI832179A patent/FI832179L/fi not_active Application Discontinuation
- 1983-06-23 DE DE19833322641 patent/DE3322641A1/de active Granted
- 1983-06-27 US US06/508,727 patent/US4612561A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276923A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | ゲ−トタ−ンオフ型サイリスタの直接並列接続回路 |
| JPH0529167B2 (ja) * | 1986-05-26 | 1993-04-28 | Hitachi Ltd | |
| JP2009295763A (ja) * | 2008-06-05 | 2009-12-17 | Fujitsu Ltd | 半導体実装装置及び電子機器 |
| JP2012039790A (ja) * | 2010-08-09 | 2012-02-23 | Fuji Electric Co Ltd | 電力変換装置 |
| JP2013048507A (ja) * | 2011-08-29 | 2013-03-07 | Toshiba Corp | 電力変換装置 |
| WO2015111215A1 (ja) * | 2014-01-27 | 2015-07-30 | 株式会社日立製作所 | スイッチング素子駆動装置 |
| JP2015156799A (ja) * | 2015-04-23 | 2015-08-27 | 株式会社東芝 | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FI832179A0 (fi) | 1983-06-15 |
| JPH0548068B2 (ja) | 1993-07-20 |
| DE3322641C2 (ja) | 1988-07-28 |
| DE3322641A1 (de) | 1984-01-05 |
| US4612561A (en) | 1986-09-16 |
| FI832179L (fi) | 1983-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5917862A (ja) | ゲ−トタ−ンオフサイリスタの並列接続体 | |
| JP3268081B2 (ja) | 電力用半導体モジュール | |
| JP2979923B2 (ja) | 半導体装置 | |
| WO1984000252A1 (en) | Power bus routing for gate arrays | |
| FI88088B (fi) | Laoginduktiv anod-katod-koppling av en fraonslagbar effekttyristor | |
| US10886202B2 (en) | Semiconductor device | |
| JPS61227661A (ja) | ゲ−トタ−ンオフサイリスタの並列装置 | |
| JP3220366B2 (ja) | 半導体装置 | |
| JPH0513383B2 (ja) | ||
| JPH0397257A (ja) | 大電力半導体装置 | |
| JP3209727B2 (ja) | 耐障害電源回路 | |
| JP2782647B2 (ja) | 半導体装置 | |
| JPH04133669A (ja) | 電圧形インバータの接続構造 | |
| JPH10150142A (ja) | 半導体装置 | |
| JPS6399568A (ja) | 半導体装置 | |
| JPS599953A (ja) | パワ−トランジスタの並列接続体 | |
| JPS6313373A (ja) | 自己消弧形サイリスタ | |
| JPS6330193Y2 (ja) | ||
| JPH06342872A (ja) | 半導体装置 | |
| JPH0582143U (ja) | 電流バランスを改善したスイッチング素子の並列接続回路 | |
| JP2000152646A (ja) | インバータ装置 | |
| JP2536099B2 (ja) | Ｍｏｓゲ―ト形バイポ―ラトランジスタ | |
| JPH02130954A (ja) | 逆阻止形トランジスタモジュール | |
| JPS61119068A (ja) | 半導体スイツチのスナバ回路 | |
| JP3391348B2 (ja) | 電力変換装置 |