JP2013048507A - 電力変換装置 - Google Patents

Abstract

【課題】半導体素子等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率に優れた電力変換装置を提供する。
【解決手段】３個１組で１相を構成し、全部で３相を構成する半導体素子１と、半導体素子１のうち、複数の半導体素子１を電気的に接続する導体２と、半導体素子１へ電力を供給するゲート線３と、を備え、半導体素子１は、上下２段に配置され１相を構成するとともに、一方の段に配置される１つの半導体素子１の中心が、他方の段に配置される２つの半導体素子１の中心から等距離の位置に配置される。
【選択図】図１

Description

本発明の実施形態は、電力変換装置に関する。

電力変換装置に使用されるのは、交流を直流に変換するコンバータ回路や直流を交流に変換するインバータ回路である。これらの回路には、例えばＩＧＢＴといった半導体素子が使用されている。但し一般的に半導体素子は、交流と直流の電流変換のためのスイッチングの際に損失が発生し発熱するため、電力変換装置の温度上昇を抑えるために冷却器が取り付けられている。また、半導体素子と端子台または周辺の電気部品を接続するための配線は、電線や導体を使用している。半導体素子が各相３つずつ使用される場合、多くは上段、中段、下段の３段に配置される（以下の特許文献１参照）。

特開２０００−２９５８６４号公報

しかしながら、上記特許文献１では、以下の点について対応がなされていない。

すなわち、上記特許文献１のように、半導体素子が３段に配置されると、半導体素子の冷却に関して、上部の半導体素子は下部の半導体素子から発生する熱の煽りによって素子の温度が高くなる傾向にある。そのため半導体素子が３段に配置される場合には、上部の半導体素子を使用温度範囲へ冷却するべく、設置される冷却器が大きくなる。

また冷却器が大きくなると回路を構成する導体が大きくなり、インダクタンスが増大する。従って、半導体素子の配置の仕方により冷却器が大型化し、さらには導体インダクタンスの増加により半導体素子を保護するための回路が追加され、より一層のコスト増加や電力変換装置の大型化を招くことになる。

さらには、電力変換装置が鉄道車両等に使用される場合、当該鉄道車両が導入される路線によっては低床化が必要なためコンパクト化が求められることもある。また、外国の鉄道車両等は日本の鉄道車両等よりも低床となる場合もあり、この場合にはより一層電力変換装置への厳しいコンパクト化の要求がなされる。

本発明は上記課題を解決するためになされたものであり、本発明の目的は、半導体素子等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率に優れた電力変換装置を提供することである。

本発明の実施の形態に係る特徴は、電力変換装置において、３個１組で１相を構成し、全部で３相を構成する半導体素子と、半導体素子のうち、複数の半導体素子を電気的に接続する導体と、半導体素子へ電力を供給するゲート線と、を備え、半導体素子は、上下２段に配置されていることを特徴とする。

第１の実施の形態における電力変換装置の全体構成を示す正面図である。 第１の実施の形態における電力変換装置の変形例１を示す正面図である。 第１の実施の形態における電力変換装置の変形例２を示す正面図である。 第２の実施の形態における電力変換装置の全体構成を示す正面図である。 第３の実施の形態における電力変換装置の全体構成を示す正面図である。 第４の実施の形態における電力変換装置の全体構成を示す正面図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

（第１の実施の形態）
図１は、第１の実施の形態における電力変換装置Ｓ１の全体構成を示す正面図である。電力変換装置Ｓ１は、３個１組で１相を構成し、全部で３相を構成する半導体素子１と、半導体素子１のうち、複数の半導体素子１を電気的に接続する導体２と、半導体素子１へ電力を供給するゲート線３とを備えている。

電力変換装置Ｓ１は、例えば、交流を直流に変換するコンバータ回路や直流を交流に変換するインバータ回路である。またこれらの回路に使用される半導体素子１は、例えばＩＧＢＴやＳｉＣ等の素子である。

半導体素子１は、３個１組で１相を構成している。図１においては、破線で示す三角形（略正三角形）に囲まれる３個の半導体素子１が１組となる。全ての図面において、左からＵ相、Ｖ相、Ｗ相となり、図面ではそれぞれ符号Ｕ、符号Ｖ、符号Ｗで示される。

本発明の実施の形態における半導体素子１は、上下２段に配置されている。図１（以下、全ての図面）においては、電力変換装置Ｓ（以下、各実施の形態における電力変換装置をまとめて「電力変換装置Ｓ」と表わす）の正面が示されている。そのため、図１に示す符号Ｈ、これは電力変換装置Ｓ１の高さを示しているが、この矢印が示す方向が天地方向となる。従って図１においては、上段に４つの半導体素子１が、下段に５つの半導体素子１が配置されていることになる。

上下２段に配置され１相を構成する半導体素子１は、一方の段に配置される１つの半導体素子１の中心が、他方の段に配置される２つの半導体素子の中心から等距離の位置に配置される。すなわち、例えば、Ｕ相を例に挙げて説明すると、一方の段（上段）には１つの半導体素子１、他方の段（下段）には２つの半導体素子１、合計３つの半導体素子１にて１相（Ｕ相）が構成される。これら３つの半導体素子１は、下段に配置される２つの半導体素子１の中心からそれぞれ等距離となる位置に、上段に配置される１つの半導体素子１の中心が位置する。すなわち、図１に示されているように、３つの半導体素子１がピラミッド状に積み上がっているかのように配置される。

図１に示す電力変換装置Ｓ１においては、Ｕ相とＷ相の２つの相が同じ向き、すなわち、下段に２つの半導体素子１、上段に１つの半導体素子１が配置されている。一方、Ｖ相については、上段、下段に配置される半導体素子１の数がこれら２つの相と異なる。Ｖ相の場合、下段に１つの半導体素子１、上段に２つの半導体素子１が配置される。

なお、Ｖ相、Ｗ相のいずれもＵ相同様、３つの半導体素子１がピラミッド状に配置される。従って、図１にて各相を示す破線の三角形は、略正三角形となる。但し、各相を示す破線の三角形は、略正三角形に限らず、例えば、直角三角形といった何らかの三角形の形状となれば良い。また、上述したように、Ｕ相とＷ相とが同じ向き、Ｖ相のみが逆向きとなるように半導体素子１が配置されるため、電力変換装置Ｓ１全体として見ると、上段に１列となるように４つの半導体素子１が配置され、下段には１列となるように５つの半導
体素子１が配置されることになる。

各相を構成する３つの半導体素子１のうち、２つの半導体素子１を互いに電気的に接続するために導体２が設けられている。この導体２は、導電率の良い、例えば、銅（Ｃｕ）の板が用いられる。図１に示す電力変換装置Ｓ１においては、導体２の形状は２種類示されている。

すなわち、Ｕ相を例に挙げて説明すると、下段の一方の半導体素子１と上段の半導体素子１とを接続する導体２の形状は三角形である（導体２ａ）。もう１つの下段の他方の半導体素子１と上段の半導体素子１とを接続する導体２の形状は四角形であり、長さの異なる２つの四角形の導体２ｂ，２ｂが使用されている。いずれの形状を採用するかは、接続対象となる半導体素子１との関係や、周辺に配置される図示しない周辺電気部品の形状等を勘案して決定される。

電力変換装置Ｓには、半導体素子１へ電力を供給するゲート線３が設けられている。第１の実施の形態において取り上げる電力変換装置Ｓ１，Ｓ２，Ｓ３のいずれも、上段に配置される半導体素子１に対してはその上部に、下段に配置される半導体素子１に対してはその下部に、それぞれゲート線３ａ，３ｂが設けられる。また、各ゲート線３ａ，３ｂに用いられる電線をまとめるために、適宜電線支え４が設けられている。この電線支え４は、図面にてそれぞれ示される位置に設けられているが、電線の配置や取り回し等を考慮して、任意の場所に設けることができる。

半導体素子１の裏面には、半導体素子１の冷却のための冷却器５が設けられている。半導体素子１はそのスイッチングの際に発熱することから、本発明の実施の形態においては冷却器５を電力変換装置Ｓに取り付けることによって、半導体素子１の温度上昇を緩和している。

なお、半導体素子１を複数段に配置すると、上段に配置される半導体素子１は下部に配置される半導体素子１から発生する熱の煽りによって素子の温度が高くなる傾向にある。従って、本発明の実施の形態における冷却器５は、上段に配置される半導体素子１の冷却をより効率的に行うために、上段に配置される半導体素子１及び、その上部のゲート線３ａが設けられている位置まで掛かるように配置されている。一方、下段に配置される半導体素子１の下部には同じようにゲート線３ｂが設けられているが、このゲート線３ｂは冷却器５の設置範囲に含まれない。

以上、図１を用いて説明した通り、半導体素子等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率に優れた電力変換装置を提供することができる。すなわち、３つの半導体素子を天地方向に積層して３段の電力変換装置を構成するよりも上下２段に半導体素子を納めることによって、天地方向の高さを低く抑えることが可能となる。

また、３つの半導体素子を２段に配置することによって、これまでよりも冷却器の大きさもコンパクト化することができる。その上、図１に示すようにＵ相、Ｖ相、Ｗ相を効率よく配置することができるため、導体インダクタンスの低減、サージ電圧抑制回路等の省略を図ることが可能となる。

電力変換装置のコンパクト化は、例えば、電力変換装置が組み込まれる装置に対するスペース効率を高めるだけではなく全体のコンパクト化に寄与することになり、さらには、製造性の向上、搬送の際のハンドリング性能の向上、といった効果も奏する。

ここで図２は、第１の実施の形態における電力変換装置Ｓ１の変形例１を示す正面図で
ある。図２の電力変換装置Ｓ２においては、Ｕ相、Ｖ相、Ｗ相の３つの各相が同じ向きに配置されている点が図１に示す電力変換装置Ｓ１と相違する。この場合、図２に示すように上段に１つの半導体素子１、下段に２つの半導体素子１がそれぞれ配置されて１相を構成する。従って、合計で上段に３つの半導体素子１、下段に６つの半導体素子１がそれぞれ配置される。

当該変形例１においては、特にＶ相の配置の仕方が図１に示す電力変換装置Ｓ１におけるＶ相と大きく相違する。３つの各相を図１の電力変換装置Ｓ１のように配置させる方法もあるが、この配置方法は設計上手間が増える可能性がある。

一方、変形例１に示す電力変換装置Ｓ２における３つの各相はいずれも同じ方向を向いた状態で設置されている。このような向きであれば、配線等も含めた設置のための設計の手間を大きく削減させることが可能となる。

図３は、第１の実施の形態における電力変換装置Ｓ１の変形例２を示す正面図である。変形例２の電力変換装置Ｓ３において、半導体素子１を互いに接続する導体２の形状は、いずれも三角形であり、導体２ａ，２ａ’のいずれも同形状の部材である。すなわち、導体２ａ’は、下段の一方の半導体素子１と上段の半導体素子１とを接続する三角形の導体２ａと同形状の部材を、下段の２つの半導体素子１の中心から等距離を示す点を結んで形成される仮想の直線を境に反転、配置して、下段の他方の半導体素子１と上段の半導体素子１とを接続する。

このように各相において必要とされる導体２をいずれも同じ形状とすることで、部品点数の削減、取り付け作業の効率化を図ることができる。

なお、以上では図１と図３とを用いて１相の３つの半導体素子１を接続する導体２の形状として、１つの三角形、２つの四角形の組み合わせ、２つの三角形の組み合わせについて説明したが、この他の組み合わせ、例えば、１つの三角形、１つの四角形の組み合わせ、或いは、２つの四角形の組み合わせの導体２を使用して複数の半導体素子１を接続しても良い。また、導体２の形状そのものも三角形と四角形だけではなく、半導体素子１間における必要な電気的接続が確保できるのであれば、その他の形状であっても良い。

なお、変形例１及び変形例２のいずれにおいても、上述した本発明の実施の形態における各効果を奏することはもちろんである。

（第２の実施の形態）
次に第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

第２の実施の形態における電力変換装置Ｓ４は、第１の実施の形態における電力変換装置Ｓ１ないしＳ３と上下２段に配置される半導体素子１の配置レイアウトが相違する。なお、その他の構成については、第１の実施の形態における電力変換装置Ｓ１ないしＳ３と同様である。

図４は、第２の実施の形態における電力変換装置Ｓ４の全体構成を示す正面図である。第２の実施の形態における半導体素子１は、上下２段に配置され１相を構成する半導体素子は、一方の段に配置される１つの半導体素子の中心と他方の段に配置される第１の半導体素子の中心とを結ぶ直線と、第１の半導体素子の中心と第１の半導体素子と同じ他方の段に配置される第２の半導体素子の中心とを結ぶ直線とが、第１の半導体素子の中心にお
いて互いに直交する位置に配置される。

すなわち、図４に示されるＵ相を例に挙げて説明する。Ｕ相においては、下段に第１の半導体素子１ａと第２の半導体素子１ｂとの２つの半導体素子１が配置されている。一方、上段には１つの半導体素子１ｃが配置されている。第１の半導体素子１ａを基準に考えると、第１の半導体素子１ａの中心は上段に配置される半導体素子１ｃの中心と（垂直な）直線で結ぶことが可能である（図４に示す仮想線Ｌ１を参照）。また、第１の半導体素子１ａの中心は、同じ下段に配置されている半導体素子１ｂの中心と（水平な）直線で結ぶことができる（図４に示す仮想線Ｌ２を参照）。しかもこの仮想線Ｌ１と仮想線Ｌ２とは、第１の半導体素子１ａの中心を交点とし互いに直交する関係にある。

このように半導体素子１が配置されると、Ｕ相を構成する３つの半導体素子１は、図４の破線で示すように直角三角形で囲むことが可能となる。第２の実施の形態においては、３つの各相をそれぞれ構成する半導体素子１をこのように配置させることによって、半導体素子等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率に優れた電力変換装置を提供することができる。

なお、図４に示すＶ相は、Ｕ相とＷ相とは逆の向きとなるように配置されている。但し、このような配置だけではなく、例えば、３つの相いずれも同じ向きとなるように半導体素子１を配置させることももちろん可能である。

また、第２の実施の形態における導体２は、四角形のみ、四角形と三角形の組み合わせ、或いは、三角形のみ、と図４には３つのパターンが示されている。但し、同形状の導体を複数使用することによって部品点数の削減に資することになるが、一方で、上述したように、どのような形状の導体を使用しても構わない。

（第３の実施の形態）
次に第３の実施の形態について説明する。なお、第３の実施の形態において、上述の第１、或いは第２の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

第３の実施の形態における電力変換装置Ｓ５は、ゲート線３’の配置がこれまでの第１、或いは、第２の実施の形態における電力変換装置Ｓ１ないしＳ４と相違する。その他の構成は、上述した通りである。

これまでは、上段に配置される半導体素子１の上部（ゲート線３ａ）、及び、下段に配置される半導体素子１の下部（ゲート線３ｂ）にそれぞれ配置されていた（図１ないし図４参照）。第３の実施の形態では、このように上段と下段とで別に設けられていたゲート線３ａ，３ｂをまとめて１つのゲート線３’とし、しかもこのゲート線３’を上段に配置される半導体素子１と下段に配置される半導体素子１との間に設けることとしている。

図５は、第３の実施の形態における電力変換装置Ｓ５の全体構成を示す正面図である。ゲート線３’は、上段の半導体素子１と下段の半導体素子１との間に設けられ、そこからそれぞれの半導体素子１に対して電力が供給されている。この位置にゲート線３’が設けられることによって、上段に配置される半導体素子１の上部或いは、下段に配置される半導体素子１の下部に、それぞれゲート線３を設ける必要がなくなる。従って、電力変換装置Ｓ５の天地方向の大きさ（高さ）をより一層コンパクトにすることができる。

図５には、その高さを示す矢印が示されている。ここで符号Ｈで示される高さは、第１、或いは、第２の実施の形態における電力変換装置Ｓ１ないしＳ４の高さを示している。
一方、符号ｈで示される高さは、第３の実施の形態における電力変換装置Ｓ５の高さを示している。従って、電力変換装置Ｓ５は第１、或いは、第２の実施の形態における電力変換装置Ｓ１ないしＳ４よりも符号ｈ’分の高さだけ低く構成することが可能となり、より一層のコンパクト化を図ることができる。

これまでのように半導体素子の配置に工夫を凝らすだけではなく、ゲート線といった構成機器の配置にまで工夫を凝らすことで、コンパクトでスペース効率に優れた電力変換装置を提供することができる。

（第４の実施の形態）
次に第４の実施の形態について説明する。なお、第４の実施の形態において、上述の第１ないし第３の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

第４の実施の形態においては、電力変換装置に新たな部材を追加して構成している点が、これまで説明してきた電力変換装置Ｓ１ないしＳ５と相違する。その他の構成についてはこれまでと同様である。

図６は、第４の実施の形態における電力変換装置の全体構成を示す正面図である。第４の実施の形態における電力変換装置Ｓ６は、上段に配置される半導体素子１と下段に配置される半導体素子１との間にガードＧが設けられている。

ここで電力変換装置Ｓ６が動作中に何らかの原因で半導体素子１が破壊される現象が生ずることが考えられる。このような現象が生ずると、破壊された半導体素子１の破片が周囲に飛散する可能性が高い。飛散した破片は周囲の半導体素子１等、周辺の構成機器に損傷を与えることになるため、それ自体は破壊していないのに飛散した破片によって破壊されてしまうことにもなりかねない。特に実施の形態における電力変換装置Ｓのように、コンパクト化を図るために密集して半導体素子１を配置する構成を採用していると、被害はより甚大なものになってしまう。

そこで、第４の実施の形態における電力変換装置Ｓ６においては、ガードＧを設けている。このガードＧは、例えば平板等で構成されており、例えば半導体素子１の大きさに合わせてその奥行きが決定される。また、ガードＧの上から導体２が複数の半導体素子１の間を接続することになるため、導体２に触れない大きさともなる。ガードＧが設けられることによって、破壊された半導体素子１の破片が他の半導体素子１に飛散することを防止できるため、飛散した破片による二次的な破壊及び、破片による短絡を防止することができる。その意味で、ガードＧは共連れ短絡防止用のガードであるといえる。

以上、半導体素子等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率に優れるだけではなく、動作中に発生しうる障害にも対応することのできる電力変換装置を提供することができる。

なお、第４の実施の形態においては、ガードＧを上段の半導体素子１と下段の半導体素子１とを分けるようにその間に配置したが、その他、各段に配置される同列の半導体素子１間にもガードＧを配置することは可能である。

なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に
、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。

１…半導体素子、２…導体、３…ゲート線、４…電線支え、５…冷却器、Ｓ１〜Ｓ６…電力変換装置。

Claims (12)

1. ３個１組で１相を構成し、全部で３相を構成する半導体素子と、
   前記半導体素子のうち、複数の前記半導体素子を電気的に接続する導体と、
   前記半導体素子へ電力を供給するゲート線と、を備え、
   前記半導体素子は、上下２段に配置されていることを特徴とする電力変換装置。
2. 上下２段に配置され前記１相を構成する前記半導体素子は、一方の段に配置される１つの前記半導体素子の中心が、他方の段に配置される２つの前記半導体素子の中心から等距離の位置に配置されることを特徴とする請求項１に記載の電力変換装置。
3. 前記半導体素子は、２つの相では前記２段のうち一方の段に１個、他方の段に２個配置され、前記２つの相に挟まれる１つの相では、前記２段のうち一方の段に２個、他方の段に１個配置されることを特徴とする請求項２に記載の電力変換装置。
4. 前記半導体素子は、３つ全ての相で前記２段のうち一方の段に１個、他方の段に２個配置されることを特徴とする請求項２に記載の電力変換装置。
5. 上下２段に配置され前記１相を構成する前記半導体素子は、一方の段に配置される１つの前記半導体素子の中心と他方の段に配置される第１の前記半導体素子の中心とを結ぶ直線と、前記第１の半導体素子の中心と前記第１の半導体素子と同じ前記他方の段に配置される第２の半導体素子の中心とを結ぶ直線とが、前記第１の半導体素子の中心において互いに直交する位置に配置されることを特徴とする請求項１に記載の電力変換装置。
6. １相を構成する３つの前記半導体素子のうち２つを、１つの三角形の前記導体と、少なくとも１つの四角形の導体とで接続することを特徴とする請求項１ないし請求項５のいずれかに記載の電力変換装置。
7. １相を構成する３つの前記半導体素子のうち２つを、複数の四角形の導体とで接続することを特徴とする請求項１ないし請求項６のいずれかに記載の電力変換装置。
8. １相を構成する３つの前記半導体素子のうち２つを、２つの同形状の三角形の導体を配置して接続することを特徴とする請求項１ないし請求項５のいずれかに記載の電力変換装置。
9. １相を構成する３つの前記半導体素子のうち２つを、２つの同形状の三角形の導体を対称に配置して接続することを特徴とする請求項１ないし請求項４のいずれかに記載の電力変換装置。
10. 前記ゲート線は、上段に配置される前記半導体素子に対してはその上部から、下段に配置される前記半導体素子に対してはその下部から配線されていることを特徴とする請求項１ないし請求項９のいずれかに記載の電力変換装置。
11. 前記ゲート線は、上段に配置される前記半導体素子と下段に配置される前記半導体素子との間に配線されていることを特徴とする請求項１ないし請求項９のいずれかに記載の電力変換装置。
12. 上段に配置される前記半導体素子と下段に配置される前記半導体素子との間に、前記半導体素子の破片飛散を防止するガードを備えていることを特徴とする請求項１ないし請求項１０のいずれかに記載の電力変換装置。

Images