JP6362560B2 - 半導体モジュール、電力変換装置および半導体モジュールの製造方法 - Google Patents

半導体モジュール、電力変換装置および半導体モジュールの製造方法 Download PDF

Info

Publication number
JP6362560B2
JP6362560B2 JP2015060348A JP2015060348A JP6362560B2 JP 6362560 B2 JP6362560 B2 JP 6362560B2 JP 2015060348 A JP2015060348 A JP 2015060348A JP 2015060348 A JP2015060348 A JP 2015060348A JP 6362560 B2 JP6362560 B2 JP 6362560B2
Authority
JP
Japan
Prior art keywords
terminal
electrode terminal
electrode
semiconductor module
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015060348A
Other languages
English (en)
Other versions
JP2016181576A (ja
Inventor
玲 米山
玲 米山
正之 安藤
正之 安藤
健宏 荒木
健宏 荒木
義孝 木村
義孝 木村
亮 後藤
亮 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015060348A priority Critical patent/JP6362560B2/ja
Priority to US14/960,606 priority patent/US9418975B1/en
Priority to DE102016204884.8A priority patent/DE102016204884A1/de
Priority to CN201610172274.8A priority patent/CN106026692B/zh
Publication of JP2016181576A publication Critical patent/JP2016181576A/ja
Application granted granted Critical
Publication of JP6362560B2 publication Critical patent/JP6362560B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、半導体モジュール、電力変換装置および半導体モジュールの製造方法に関し、特に、電極端子を備えた半導体モジュール、電力変換装置および半導体モジュールの製造方法に関する。
従来、直流電力を三相（Ｕ相、Ｖ相、Ｗ相）の交流電力に変換する半導体モジュールが知られている。当該半導体モジュールは、直流電源に接続される陽極端子および陰極端子と、Ｕ相、Ｖ相およびＷ相の各相に対応する交流出力端子を有している（たとえば特許文献１〜３参照）。特開２００８−０２９０５２号公報（特許文献１）に記載の半導体モジュールによれば、陽極端子と、陰極端子と、Ｕ相、Ｖ相およびＷ相の各相に対応する交流出力端子とは一直線上に配置されている（以降、この電極端子配置を一列型配置と称する）。特開２００８−１６６４２１号公報（特許文献２）に記載の半導体モジュールによれば、端子が設けられるケースの形状は略長方形状である。略長方形の形状の長辺側にＵ相、Ｖ相およびＷ相の各相に対応する交流出力端子が配置され、短辺側に陽極端子および陰極端子が配置されている（以降、この電極端子配置をＬ字型配置と称する）。
特開２００８−０２９０５２号公報 特開２００８−１６６４２１号公報 特開２０１３−０５５７３９号公報
一列型配置の場合、陽極端子および陰極端子がケースの長辺方向に沿って配置される。一方、Ｌ字型配置の場合、陽極端子および陰極端子がケースの短辺方向に沿って配置される。つまり、一列型配置およびＬ字型配置のいずれの場合においても、陽極端子および陰極端子は、長辺方向および短辺方向の一方側のみに配置されている。たとえば外部機器との接続のために、電極（バスバー）が半導体モジュールの端子に接続される場合がある。バスバーは、半導体モジュールの陽極端子および陰極端子の配置を考慮して設計される。具体的には、電源と陽極端子または陰極端子とを繋ぐバスバーが長くなるとインダクタンスが増加する。インダクタンスが増加すると、スイッチング動作時の電圧サージが大きくなる。そのためバスバーの全長が短くなるようにバスバーが設計される。しかしながら、たとえば一列型配置の半導体モジュールとＬ字型配置の半導体モジュールとをバスバーを用いて接続する場合、一列型配置とＬ字型配置とでは、陽極端子または陰極端子の配置が異なる。そのため、バスバーの全長を短くするためには、たとえば一列型配置の半導体モジュールの短辺側を、Ｌ字型配置の半導体モジュールの長辺側に対向するように配置するなどの必要が生じる。つまり、たとえば異なる端子配列の半導体モジュールを、バスバーを用いて電気的に接続する場合、各半導体モジュールの配置が制約される。
本発明は、上記のような課題に鑑みてなされたものであり、その目的は、半導体モジュールの配置の自由度を向上可能な、半導体モジュール、電力変換装置および半導体モジュールの製造方法を提供することである。
本発明に係る半導体モジュールは、第１方向に沿って配置された第１電極端子および第２電極端子と、第１方向に対して垂直な第２方向に沿って配置された、第３電極端子、第４電極端子、第５電極端子、および第６電極端子を備え、第１電極端子は、第１方向と第２方向とが交差する位置に配置され、第４電極端子、第５電極端子、および第６電極端子は、全てが交流出力端子あるいは全てが交流入力端子であり、第１電極端子は、陽極端子および陰極端子のいずれかであり、第１電極端子が、陽極端子の場合は、第２電極端子および第３電極端子のいずれか一方は、陰極端子であり、他方は、交流出力端子を除いた出力端子、あるいは未接続の端子であり、第１電極端子が、陰極端子の場合は、前記第２電極端子および前記第３電極端子のいずれか一方は、陽極端子であり、他方は、交流出力端子を除いた出力端子、あるいは未接続の端子である。
本発明に係る半導体モジュールの製造方法は以下の工程を備えている。第１方向に沿って配置された第１電極端子および第２電極端子と、第１方向に対して垂直な第２方向に沿って配置された、第３電極端子、第４電極端子、第５電極端子、第６電極端子、および内部回路とが設けられた台部が準備される。第１電極端子は、第１方向と第２方向とが交差する位置に配置されている。第４電極端子、第５電極端子、および第６電極端子は、全てが交流出力端子あるいは全てが交流入力端子である。第１電極端子は、陽極端子および陰極端子のいずれか一方であり、第１電極端子が、陽極端子の場合は、第２電極端子および第３電極端子のいずれか一方は、陰極端子であり、他方は、交流出力端子を除いた出力端子、あるいは未接続の端子であり、第１電極端子が、陰極端子の場合は、第２電極端子および第３電極端子いずれか一方は、陽極端子であり、他方は、交流出力端子を除いた出力端子、あるいは未接続の端子である。第２電極端子と、第３電極端子とは、電気的に絶縁されている。第２電極端子および第３電極端子の少なくともいずれかが、内部回路に電気的に接続される。
本発明によれば、第１電極端子は、陽極端子および陰極端子の一方である。第２電極端子および第３電極端子の少なくともいずれかは、陽極端子および陰極端子の他方である。これにより、陽極端子および陰極端子を第１方向および第２方向のいずれにも配置可能である。よって、半導体モジュールの配置の自由度を向上可能な、半導体モジュール、電力変換装置および半導体モジュールの製造方法を提供することができる。
実施の形態１〜３に係る半導体モジュールの構成を概略的に示す斜視図である。 実施の形態１〜３に係る半導体モジュールの構成を概略的に示す平面図である。 実施の形態１〜３に係る半導体モジュールの回路構成を概略的に示す回路図である。 実施の形態４に係る電力変換装置の構成を概略的に示す斜視図である。 実施の形態５に係る電力変換装置の第１例を概略的に示す回路図である。 実施の形態５に係る電力変換装置の第２例を概略的に示す回路図である。 実施の形態６に係る半導体モジュールの製造方法を概略的に示すフロー図である。 実施の形態６に係る半導体モジュールの製造方法の第１工程を概略的に示す平面図である。 実施の形態６に係る半導体モジュールの製造方法の第２工程の第１例を概略的に示す平面図である。 実施の形態６に係る半導体モジュールの製造方法の第２工程の第２例を概略的に示す平面図である。 実施の形態６に係る半導体モジュールの製造方法の第２工程の第３例を概略的に示す平面図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
（実施の形態１）
図１〜図３を参照して、本発明の実施の形態１に係る半導体モジュールの構成について説明する。実施の形態１に係る半導体モジュール１０は、第１電極端子１と、第２電極端子２と、第３電極端子３と、第４電極端子４と、第５電極端子５と、第６電極端子６と、台部７と、接続部８とを主に有する。図２に示されるように、第１電極端子１および第２電極端子２は、第１方向Ａ１に沿って配置されている。第３電極端子３と、第４電極端子４と、第５電極端子５と、第６電極端子６とは、第１方向Ａ１に対して垂直な第２方向Ａ２に沿って配置されている。第１電極端子１は、第１方向Ａ１と第２方向Ａ２とが交差する位置に配置されている。
図２に示されるように、平面視（第１方向Ａ１と第２方向Ａ２とにより形成される平面に対して垂直な方向から見た場合）において、台部７は、細長い形状であり、具体的には、略長方形の形状である。第１方向Ａ１は、長方形の短辺の方向である。第２方向Ａ２は、長方形の長辺の方向である。図１に示されるように、第１電極端子１と、第２電極端子２と、第３電極端子３と、第４電極端子４と、第５電極端子５と、第６電極端子６とは、台部７上に設けられている。第１電極端子１と、第２電極端子２と、第３電極端子３と、第４電極端子４と、第５電極端子５と、第６電極端子６とは、同一平面上に設けられている。第１電極端子１と、第２電極端子２と、第３電極端子３と、第４電極端子４と、第５電極端子５と、第６電極端子６とは、互いに物理的に離間している。第１電極端子１と第２電極端子２との間の距離は、第１電極端子１と第３電極端子３との間の距離よりも大きくてもよい。
図１および図２に示されるように、第１電極端子１と、第２電極端子２と、第６電極端子６とは、台部７の表面の角部に設けられている。詳細には、第１電極端子１および第２電極端子２は、それぞれ第１方向Ａ１における一方側および他方側の角部に設けられている。第１電極端子１および第６電極端子６は、それぞれ第２方向Ａ２における一方側および他方側の角部に設けられている。第３電極端子３と、第４電極端子４と、第５電極端子５とは、第１電極端子１と、第６電極端子６との間に設けられている。第３電極端子３は、第１電極端子１の隣に設けられており、第５電極端子５は、第６電極端子６の隣に設けられている。第４電極端子４は、第３電極端子３および第５電極端子５の間に設けられている。各電極端子１〜６の中央付近に、平面視で円形の窪みが設けられていてもよい。接続部８は、台部７上に設けられている。接続部８は、第２電極端子２を通り、かつ第２方向Ａ２に平行な方向に沿って、複数設けられていてもよい。接続部８は、たとえばゲートを駆動する回路に接続される。なお、図２以降では、簡略化のため接続部８の記載は省略されている。
図３を参照して、半導体モジュール１０は、たとえばインバータである。半導体モジュール１０は、トランジスタおよびダイオードなどの半導体素子をさらに有している。
具体的には、半導体モジュール１０は、たとえばスイッチング素子Ｓ１〜Ｓ６およびダイオードＤ１〜Ｄ６を有している。スイッチング素子Ｓ１〜Ｓ６は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などである。ダイオードＤ１〜Ｄ６は、たとえば還流ダイオードである。好ましくは、半導体素子は、珪素よりもバンドギャップの大きいワイドバンドギャップ半導体により構成されている。ワイドバンドギャップ半導体とは、たとえば窒化ガリウムまたは炭化珪素などである。図３に示されるように、ＩＧＢＴなどの半導体素子は、たとえば第１電極端子１および第２電極端子２の各々と電気的に接続されている。
図３に示されるように、スイッチング素子Ｓ１とダイオードＤ１とが並列に接続され第１アームスイッチ部を構成する。同様に、スイッチング素子Ｓ２とダイオードＤ２とが並列に接続され第２アームスイッチ部を構成する。第１アームスイッチ部および第２アームスイッチ部の接続点が、第６電極端子６に接続されている。第６電極端子６は、たとえばＷ相の出力端子である。同様に、スイッチング素子Ｓ３とダイオードＤ３とが並列に接続され第３アームスイッチ部を構成する。同様に、スイッチング素子Ｓ４とダイオードＤ４とが並列に接続され第４アームスイッチ部を構成する。第３アームスイッチ部および第４アームスイッチ部の接続点が、第５電極端子５に接続されている。第５電極端子５は、たとえばＶ相の出力端子である。同様に、スイッチング素子Ｓ５とダイオードＤ５とが並列に接続され第５アームスイッチ部を構成する。同様に、スイッチング素子Ｓ６とダイオードＤ６とが並列に接続され第６アームスイッチ部を構成する。第５アームスイッチ部および第６アームスイッチ部の接続点が、第４電極端子４に接続されている。第４電極端子４は、たとえばＵ相の出力端子である。
上記では、第４電極端子４がＵ相の交流出力端子であり、第５電極端子５がＶ相の交流出力端子であり、第６電極端子６がＷ相の交流出力端子である場合について説明したが、各端子は上記各相の構成に限定されない。たとえば、第４電極端子４、第５電極端子５および第６電極端子６は、それぞれＶ相、Ｗ相およびＵ相の交流出力端子であってよいし、それぞれＷ相、Ｕ相およびＶ相の交流出力端子であってよいし、Ｕ相、Ｗ相およびＶ相の交流出力端子であってよいし、Ｖ相、Ｕ相およびＷ相の交流出力端子であってよいし、Ｗ相、Ｖ相およびＵ相の交流出力端子であってよい。第４電極端子４と、第５電極端子５と、第６電極端子６とは、モータなどの負荷１２に接続可能である。
第１電極端子１は、たとえば直流電源１１の陽極（Ｐ側）に接続可能である。言い換えれば、第１電極端子１は、陽極入力端子である。第１電極端子１は、第１アームスイッチ部と、第３アームスイッチ部と、第５アームスイッチ部とに接続されている。同様に、第２電極端子２は、たとえば直流電源１１の陰極（Ｎ側）に接続可能である。言い換えれば、第２電極端子２は、陰極入力端子である。第２電極端子２は、第２アームスイッチ部と、第４アームスイッチ部と、第６アームスイッチ部とに接続されている。
再び図２を参照して、第１電極端子１が直流電源１１の陽極（Ｐ側）に接続可能であり、第２電極端子２が直流電源１１の陰極（Ｎ型）に接続可能であり、かつ第３電極端子３がブレーキ回路（図示せず）に接続可能である出力端子であってもよい。代替的に、第１電極端子１が直流電源１１の陰極（Ｎ側）に接続可能であり、第２電極端子２が直流電源１１の陽極（Ｐ型）に接続可能であり、かつ第３電極端子３がブレーキ回路に接続可能である出力端子であってもよい。代替的に、第１電極端子１が直流電源１１の陽極（Ｐ側）に接続可能であり、第３電極端子３が直流電源１１の陰極（Ｎ型）に接続可能であり、かつ第２電極端子２がブレーキ回路に接続可能である出力端子であってもよい。代替的に、第１電極端子１が直流電源１１の陰極（Ｎ側）に接続可能であり、第３電極端子３が直流電源１１の陽極（Ｐ型）に接続可能であり、かつ第２電極端子２がブレーキ回路に接続可能である出力端子であってもよい。つまり、第１電極端子１は、直流陽極端子および直流陰極端子の一方である。第２電極端子２および第３電極端子３の一方は、直流陽極端子および直流陰極端子の他方である。第２電極端子２および第３電極端子３の他方は、ブレーキ出力端子などの出力端子である。第１電極端子１と、第２電極端子２および第３電極端子３の少なくともいずれかは、直流入力端子であってもよい。
次に、本発明の実施の形態１に係る半導体モジュールの作用効果について説明する。
実施の形態１に係る半導体モジュール１０によれば、第１電極端子１および第２電極端子２は、第１方向Ａ１に沿って配置されている。第３電極端子３と、第４電極端子４と、第５電極端子５と、第６電極端子６とは、第１方向Ａ１に対して垂直な第２方向Ａ２に沿って配置されている。第１電極端子１は、第１方向Ａ１と第２方向Ａ２とが交差する位置に配置されている。第４電極端子４、第５電極端子５および第６電極端子６は、交流出力端子である。第１電極端子１は、陽極端子および陰極端子の一方である。第２電極端子２および第３電極端子３の少なくともいずれかは、陽極端子および陰極端子の他方である。これにより、第１方向Ａ１に沿って陽極端子および陰極端子を配置することも可能であるし、第２方向Ａ２に沿って陽極端子および陰極端子を配置することも可能である。そのため、半導体モジュールの配置の自由度を向上可能である。またバスバーの設計の自由度を向上可能である。よって、半導体モジュールの設計期間を短縮することができる。また半導体モジュールの標準化を図ることができる。
また実施の形態１に係る半導体モジュール１０によれば、第４電極端子４、第５電極端子５および第６電極端子６は、交流出力端子である。第１電極端子１と、第２電極端子２および第３電極端子３の少なくともいずれかは、直流入力端子である。これにより、たとえばインバータなどに利用される半導体モジュール１０の配置の自由度を向上することが可能である。
さらに実施の形態１に係る半導体モジュール１０によれば、第２電極端子２および第３電極端子３の一方は、陽極端子および陰極端子の他方である。第２電極端子２および第３電極端子３の他方は、出力端子である。これにより、第２電極端子２および第３電極端子３の他方がブレーキ用端子などの出力端子として有効に利用可能である。
さらに実施の形態１に係る半導体モジュール１０によれば、第１電極端子と電気的に接続された半導体素子をさらに備える。半導体素子は、珪素よりもバンドギャップの大きいワイドバンドギャップ半導体により構成されている。ＳｉＣおよびＧａＮなどのワイドバンドギャップ半導体は、シリコン半導体と比較して、高速スイッチング時における損失が低く、高温耐量に優れている。そのため、シリコン半導体装置で使用される条件よりも高い周波数（高速スイッチング条件）で使用されることが多い。高速スイッチング条件で使用される場合、ｄＶ／ｄｔが高くなるため、サージ電圧を低減することが求められる。上記半導体モジュール１０の端子配置を利用することで、半導体モジュールの配置の自由度が高くなる。結果として、サージ低減用のスパナの配置の自由度が高くなる。そのため、実施の形態１に係る半導体モジュールは、半導体素子がワイドバンドギャップ半導体により構成されている場合において好適に利用される。
（実施の形態２）
次に、本発明の実施の形態２に係る半導体モジュールの構成について説明する。実施の形態２に係る半導体モジュールは、第２電極端子２および第３電極端子３の双方は、直流陽極端子または直流陰極端子である点において実施の形態１に係る半導体モジュールと主に異なっており、他の構成については、実施の形態１に係る半導体モジュールとほぼ同様である。
図１および図２を参照して、第１電極端子１と、第２電極端子２と、第３電極端子３とが、直流電源１１に接続可能であってもよい。具体的には、第１電極端子１が、直流電源１１の陽極（Ｐ側）に接続可能であり、第２電極端子２および第３電極端子３が直流電源１１の陰極（Ｎ側）に接続可能である。言い換えれば、第１電極端子１が、直流の陽極入力端子であり、かつ第２電極端子２および第３電極端子３が直流の陰極入力端子である。代替的に、第１電極端子１が、直流電源１１の陰極（Ｎ側）に接続可能であり、第２電極端子２および第３電極端子３が直流電源１１の陽極（Ｐ側）に接続可能であってもよい。言い換えれば、第１電極端子１が、直流の陰極入力端子であり、かつ第２電極端子２および第３電極端子３が直流の陽極入力端子であってもよい。第２電極端子２および第３電極端子３は、同電位となる。
代替的に、第１電極端子１が、直流の陽極出力端子であり、かつ第２電極端子２および第３電極端子３が直流の陰極出力端子であってもよい。代替的に、第１電極端子１が、直流の陰極出力端子であり、かつ第２電極端子２および第３電極端子３が直流の陽極出力端子であってもよい。つまり、第１電極端子１は、直流陽極端子および直流陰極端子の一方であり、第２電極端子および第３電極端子の双方は、直流陽極端子および直流陰極端子の他方である。つまり、第１電極端子１は、直流陽極端子および直流陰極端子の一方であり、第２電極端子および第３電極端子の双方は、直流陽極端子および直流陰極端子の他方である。
実施の形態２に係る半導体モジュール１０によれば、第２電極端子および第３電極端子の双方は、陽極端子および陰極端子の他方である。これにより、たとえば主電源に接続される陽極端子および陰極端子が第１方向Ａ１と第２方向Ａ２との２方向に配置される。バスバーの設計の自由度を向上可能である。また、半導体モジュールの配置の自由度を向上可能である。
（実施の形態３）
次に、本発明の実施の形態３に係る半導体モジュールの構成について説明する。実施の形態３に係る半導体モジュールは、第２電極端子２および第３電極端子３の一方は、非接触端子である点において実施の形態１に係る半導体モジュールと主に異なっており、他の構成については、実施の形態１に係る半導体モジュールとほぼ同様である。
図１および図２を参照して、第２電極端子２および第３電極端子３の一方は、直流電源１１に接続しない端子であり、かつ第２電極端子２および第３電極端子３の他方は、直流電源１１に接続される端子であってもよい。たとえば、第１電極端子１が、直流電源１１の陽極（Ｐ側）に接続可能であり、第２電極端子２が直流電源１１の陰極（Ｎ側）に接続可能であり、第３電極端子３は、直流電源１１には接続されない。言い換えれば、第１電極端子１が、直流の陽極入力端子であり、第２電極端子２が直流の陰極入力端子であり、第３電極端子３が、非接触端子である。非接触端子は、非接触端子以外のいずれの端子にも接続されていない。つまり、非接続端子は、半導体モジュール内の電位から絶縁された電位（フローティング電位）となっている。
代替的に、第１電極端子１が、直流の陰極入力端子であり、第２電極端子２が直流の陽極入力端子であり、第３電極端子３が、非接触端子であってもよい。代替的に、第１電極端子１が、直流の陰極入力端子であり、第３電極端子３が直流の陽極入力端子であり、第２電極端子２が、非接触端子であってもよい。代替的に、第１電極端子１が、直流の陽極入力端子であり、第３電極端子３が直流の陰極入力端子であり、第２電極端子２が、非接触端子であってもよい。
代替的に、第１電極端子１が、直流の陽極出力端子であり、第２電極端子２が直流の陰極出力端子であり、第３電極端子３が、非接触端子であってもよい。代替的に、第１電極端子１が、直流の陰極出力端子であり、第２電極端子２が直流の陽極出力端子であり、第３電極端子３が、非接触端子であってもよい。代替的に、第１電極端子１が、直流の陰極出力端子であり、第３電極端子３が直流の陽極出力端子であり、第２電極端子２が、非接触端子であってもよい。代替的に、第１電極端子１が、直流の陽極出力端子であり、第３電極端子３が直流の陰極出力端子であり、第２電極端子２が、非接触端子であってもよい。つまり、実施の形態３においては、第１電極端子１は、陽極端子および陰極端子の一方である。第２電極端子２および第３電極端子３の一方は、陽極端子および陰極端子の他方である。第２電極端子２および第３電極端子３の他方は、非接続端子である。
実施の形態３に係る半導体モジュール１０によれば、第２電極端子および第３電極端子の一方は、陽極端子および陰極端子の他方である。第２電極端子および第３電極端子の他方は、非接続端子である。非接続端子は、他の端子から電気的に絶縁されている。そのため、非接続端子は、半導体モジュールを制御する回路基板または電子部品などの機械構造的な支持台として利用可能である。筐体構造を支持する部材が増えることにより、筐体構造が強固になる。
（実施の形態４）
次に、本発明の実施の形態４に係る電力変換装置の構成について説明する。実施の形態４に係る電力変換装置１００は、たとえば実施の形態１〜３に記載の半導体モジュール１０を少なくとも１つ有する。
図４に示されるように、電力変換装置１００は、たとえば、第１半導体モジュール１０ａと、第２半導体モジュール１０ｂと、第３半導体モジュール１０ｃと、第４半導体モジュール１０ｄと、第１バスバー１４と、第２バスバー１５とを主に有している。第１半導体モジュール１０ａと、第２半導体モジュール１０ｂと、第３半導体モジュール１０ｃとは、台部７の長手方向に沿って配置されている。第４半導体モジュール１０ｄは、第４半導体モジュール１０ｄの短手方向が、第１半導体モジュール１０ａの長手方向と平行になるように配置されている。言い換えれば、第１半導体モジュール１０ａの長辺と対面するように設けられている。第４半導体モジュール１０ｄは、第４半導体モジュール１０ｄの短辺が、第１半導体モジュール１０ａの長辺と対面するように設けられている。
第１バスバー１４および第２バスバー１５は、板状の電極配線である。第１バスバー１４および第２バスバー１５は、たとえば電力を、第１電極端子１と、第２電極端子２と、第３電極端子３とに供給可能に構成されている。第１半導体モジュール１０ａの第１電極端子１と、第２半導体モジュール１０ｂの第１電極端子１と、第３半導体モジュール１０ｃの第１電極端子１と、第４半導体モジュール１０ｄの第１電極端子１とは、第１バスバー１４により電気的に接続されている。同様に、第１半導体モジュール１０ａの第３電極端子３と、第２半導体モジュール１０ｂの第３電極端子３と、第３半導体モジュール１０ｃの第３電極端子３と、第４半導体モジュール１０ｄの第２電極端子２とは、第２バスバー１５により電気的に接続されている。第１電極端子１は、たとえば陽極端子である。第２電極端子２および第３電極端子３は、たとえば陰極端子である。このように、第２バスバー１５を第４半導体モジュール１０ｄの第３電極端子３ではなく第２電極端子２に繋ぐことにより、第２バスバー１５の全長を短くすることができる。
（実施の形態５）
次に、本発明の実施の形態５に係る電力変換装置の構成について説明する。実施の形態５に係る電力変換装置１００は、たとえば実施の形態１〜３に記載の半導体モジュール１０を少なくとも１つ有する。電力変換装置１００は、たとえばインバータ装置、コンバータ装置、サーボアンプまたは電源ユニットである。
図５に示されるように、係る電力変換装置１００は、たとえば、第５半導体モジュール１０ｅと、第６半導体モジュール１０ｆと、Ａ−Ｄ変換器１６と、集積回路１７と、絶縁回路１８と、集積回路１９と、第３バスバー２４と、第４バスバー２５とを主に有する。第５半導体モジュール１０ｅは、たとえばコンバータである。第５半導体モジュール１０ｅは、ダイオードＤ８〜Ｄ１３を有している。ダイオードＤ８と、ダイオードＤ９との接続点が、第６電極端子６に接続されている。第６電極端子６は、たとえばＴ相の入力端子である。ダイオードＤ１０と、ダイオードＤ１１との接続点が、第５電極端子５に接続されている。第５電極端子５は、たとえばＳ相の入力端子である。ダイオードＤ１２と、ダイオードＤ１３との接続点が、第４電極端子４に接続されている。第４電極端子４は、たとえばＲ相の入力端子である。第４電極端子４と、第５電極端子５と、第６電極端子６とは、交流電源１１に接続可能に設けられている。
上記では、第４電極端子４がＲ相の交流入力端子であり、第５電極端子５がＳ相の交流入力端子であり、第６電極端子６がＴ相の交流入力端子である場合について説明したが、各端子は上記各相の構成に限定されない。たとえば、第４電極端子４、第５電極端子５および第６電極端子６は、それぞれＳ相、Ｔ相およびＲ相の交流入力端子であってよいし、それぞれＴ相、Ｒ相およびＳ相の交流入力端子であってよいし、Ｒ相、Ｔ相およびＳ相の交流入力端子であってよいし、Ｓ相、Ｒ相およびＴ相の交流入力端子であってよいし、Ｔ相、Ｓ相およびＲ相の交流入力端子であってよい。
第１電極端子１および第２電極端子２は、直流を出力可能に構成されている。第１電極端子１は、たとえば陽極出力端子である。第１電極端子１は、ダイオードＤ８と、ダイオードＤ１０と、ダイオードＤ１２とに接続されている。第２電極端子２は、たとえば陰極出力端子である。第２電極端子２は、ダイオードＤ９と、ダイオードＤ１１と、ダイオードＤ１３に接続されている。第２電極端子２の代わりに第３電極端子３が、ダイオードＤ９と、ダイオードＤ１１と、ダイオードＤ１３に接続されていてもよいし、第２電極端子２および第３電極端子３の双方が、ダイオードＤ９と、ダイオードＤ１１と、ダイオードＤ１３に接続されていてもよい。つまり、第１電極端子と、第２電極端子および第３電極端子の少なくともいずれかは、直流出力端子であってもよい。
図５に示されるように、第６半導体モジュール１０ｆは、たとえばインバータ回路と、ブレーキ回路とを有している。インバータ回路は、実施の形態１で説明した構成とほぼ同じである。ブレーキ回路は、ダイオードＤ７と、スイッチング素子Ｓ７とを有している。ダイオードＤ７は、第１電極端子１に接続されている。スイッチング素子Ｓ７は、第２電極端子２に接続されている。第６半導体モジュール１０ｆにおいて、ブレーキ回路の出力電極端子が設けられていてもよい。電流センサ１３は、交流電流を検出可能に構成されている。電流センサ１３は、たとえば第６電極端子６とモータ等の負荷１２とを繋ぐ配線に設けられている。電流センサ１３は、たとえば第５電極端子５とモータ等の負荷１２とを繋ぐ配線に設けられてもよい。電流センサ１３で検出された信号は、Ａ−Ｄ変換器１６に送られる。Ａ−Ｄ変換器１６では、電流センサ１３で検出された信号がＡ−Ｄ変換される。Ａ−Ｄ変換された信号は、集積回路１７に送られる。集積回路１７は、たとえばマイクロコンピュータ／ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）である。集積回路１７は、絶縁回路１８に接続されている。絶縁回路１８は、集積回路１９に接続されている。集積回路１９は、駆動・保護回路である。集積回路１９は、たとえばスイッチング素子Ｓ１〜Ｓ７のゲートを制御する。
図５に示されるように、第５半導体モジュール１０ｅの第１電極端子１は、第３バスバー２４により、第６半導体モジュール１０ｆの第１電極端子１に接続されている。同様に、第５半導体モジュール１０ｅの第２電極端子２は、第４バスバー２５により、第６半導体モジュール１０ｆの第２電極端子２に接続されている。図５に示されるように、第５半導体モジュール１０ｅの第１電極端子１および第２電極端子２は、直流出力端子であり、第４電極端子４、第５電極端子５および第６電極端子６は、交流入力端子である。一方、第６半導体モジュール１０ｆの第１電極端子１および第２電極端子２は直流入力端子であり、第４電極端子４、第５電極端子５および第６電極端子６は、交流出力端子である。
第４電極端子４、第５電極端子５および第６電極端子６が交流入力端子の場合、第１電極端子１は、陽極出力端子および陰極出力端子の一方であり、第２電極端子２および第３電極端子３の少なくともいずれかは、陽極出力端子および陰極出力端子の他方である。第４電極端子４、第５電極端子５および第６電極端子６が交流出力端子の場合、第１電極端子１は、陽極入力端子および陰極入力端子の一方であり、第２電極端子２および第３電極端子３の少なくともいずれかは、陽極入力端子および陰極入力端子の他方である。
図６に示されるように、電力変換装置１００は、第７半導体モジュール１０ｇをさらに有していてもよい。第７半導体モジュール１０ｇの構成は、第６半導体モジュール１０ｆの構成とほぼ同じであるため詳細な説明は省略する。第５半導体モジュール１０ｅの第１電極端子１は、第６半導体モジュール１０ｆの第１電極端子１と、第７半導体モジュール１０ｇの第１電極端子１とは、第３バスバー２４によりに接続されている。同様に、第５半導体モジュール１０ｅの第２電極端子２と、第６半導体モジュール１０ｆの第２電極端子２と、第７半導体モジュール１０ｇの第２電極端子２とは、第４バスバー２５により接続されている。
実施の形態５における第５半導体モジュール１０ｅによれば、第４電極端子４、第５電極端子５および第６電極端子６は、交流入力端子である。第１電極端子１と、第２電極端子２および第３電極端子３の少なくともいずれかは、直流出力端子である。これにより、たとえばコンバータなどに利用される半導体モジュール１０の配置の自由度を向上することが可能である。
また実施の形態５に係る電力変換装置１００によれば、複数の半導体モジュール１０の各々の配置の自由度が高いので、複数の半導体モジュール１０をコンパクトに配置することができる。結果として、電力変換装置１００を小型化することができる。またバスバーの配置を最適化することで、インダクタンスの増加を抑制することができる。よって、電圧サージを抑制するためのスパナを追加する必要がないため、電力変換装置１００をさらに小型化することができる。
（実施の形態６）
次に、半導体モジュールの製造方法の一例について説明する。
まず、台部準備工程（Ｓ１０：図７）が実施される。図８を参照して、第１電極端子１と、第２電極端子２と、第３電極端子３と、第４電極端子４と、第５電極端子５と、第６電極端子６と、内部回路４０とが設けられた台部（ケース）が準備される。第１電極端子１および第２電極端子２は、第１方向Ａ１に沿って配置されている。第３電極端子３と、第４電極端子４と、第５電極端子５と、第６電極端子６とは、第１方向Ａ１に対して垂直な第２方向Ａ２に沿って配置されている。第１電極端子１は、第１方向Ａ１と第２方向Ａ２とが交差する位置に配置されている。
第４電極端子４、第５電極端子５および第６電極端子６は、たとえば交流出力端子である。第４電極端子４、第５電極端子５および第６電極端子６は、交流入力端子であってもよい。第１電極端子１は、陽極端子および陰極端子の一方である。第２電極端子２および第３電極端子３の少なくともいずれかは、陽極端子および陰極端子の他方である。各電極端子１〜６は、電気的に絶縁されている。具体的には、第２電極端子２と、第３電極端子３とは、電気的に絶縁されている。同様に、第２電極端子２と、第１電極端子１とは、電気的に絶縁されている。同様に、第１電極端子１と、第３電極端子３とは、電気的に絶縁されている。
図８に示されるように、内部回路４０は、たとえば、配線２０、２１、２２と、スイッチング素子Ｓ１、Ｓ２と、ダイオードＤ１、Ｄ２と、基板３９とを主に有している。配線２０、２１、２２は、互いに離間するように、基板３９上に配置されている。配線２１上に、スイッチング素子Ｓ１と、ダイオードＤ１とが配置されている。配線２２上に、スイッチング素子Ｓ２と、ダイオードＤ２とが配置されている。
次に、端子接続工程（Ｓ２０：図７）が実施される。具体的には、図９に記載のように、各電極端子１〜６が内部回路４０に接続される。図９を参照して、第１電極端子１が、ワイヤ３２を用いて、配線２１と接続される。第２電極端子２が、ワイヤ３１を用いて、配線２０と接続される。第３電極端子３は、他のいずれの電極端子とも接続されない。第３電極端子３は、内部回路４０と接続されない。言い換えれば、第３電極端子３は、非接続端子として利用される。第４電極端子４は、ワイヤ３７を用いて、配線２２と接続される。配線２２は、ワイヤ３６を用いて、ダイオードＤ１と接続される。ダイオードＤ１は、ワイヤ３５を用いて、スイッチング素子Ｓ１と接続される。配線２０は、ワイヤ３３を用いて、ダイオードＤ２と接続される。ダイオードＤ２は、ワイヤ３４を用いて、スイッチング素子Ｓ２と接続される。第１電極端子１および第２電極端子２は、直流入力端子として利用される。第１電極端子１は、陽極端子として利用され、第２電極端子２は、陰極端子として利用される。第４電極端子４、第５電極端子５および第６電極端子６は、交流出力端子として利用される。
端子接続工程（Ｓ２０：図７）においては、図１０に示すように、各電極端子１〜６が内部回路４０に接続されてもよい。図１０を参照して、第１電極端子１が、ワイヤ３２を用いて、配線２１と接続される。第３電極端子３が、ワイヤ３８を用いて、配線２０と接続される。第２電極端子２は、他のいずれの電極端子とも接続されない。第２電極端子２は、内部回路４０と接続されない。言い換えれば、第２電極端子２は、非接続端子として利用される。第１電極端子１および第３電極端子３は、直流入力端子として利用される。第１電極端子１は、陽極端子として利用され、第３電極端子３は、陰極端子として利用される。第４電極端子４、第５電極端子５および第６電極端子６は、交流出力端子として利用される。その他の構成は、図９で説明した構成と同様である。
端子接続工程（Ｓ２０：図７）においては、図１１に示すように、各電極端子１〜６が内部回路４０に接続されてもよい。図１１を参照して、第１電極端子１が、ワイヤ３２を用いて、配線２１と接続される。第３電極端子３が、ワイヤ３８を用いて、配線２０と接続される。第２電極端子２は、ワイヤ３１を用いて、配線２０と接続される。第１電極端子１、第２電極端子２および第３電極端子３は、直流入力端子として利用される。第１電極端子１は、陽極端子として利用され、第２電極端子２および第３電極端子３は、陰極端子として利用される。第４電極端子４、第５電極端子５および第６電極端子６は、交流出力端子として利用される。その他の構成は、図９で説明した構成と同様である。
なお、各電極端子１〜６と内部回路４０とを電気的に接続するワイヤは、たとえばアルミニウムまたは金などの材料で構成されていてもよい。またワイヤの代わりに、金属板などが用いられてもよい。各部材の接合は、上述のようにワイヤボンディングにより行われてもよいし、半田接合により行われてもよいし、超音波接合により行われてもよい。
図９〜図１１に示されるように、実施の形態６に係る半導体モジュール１０の製造方法によれば、第２電極端子２および第３電極端子３の少なくともいずれかが、内部回路４０に電気的に接続される。つまり、第２電極端子２および第３電極端子３の一方だけが、内部回路４０に接続されてもよいし、双方が内部回路４０に接続されてもよい。言い換えれば、第２電極端子２および第３電極端子３の内部回路４０に対する接続は、選択的に行われる。第２電極端子２および第３電極端子３の各々は、内部回路４０に接続可能なように台部７上に設けられておればよく、内部回路４０に接続されてもよいし、接続されなくてもよい。このように、第２電極端子２および第３電極端子３は、台部７内では電気的に絶縁されている。半導体モジュール１０の組み立て段階において、第２電極端子２および第３電極端子３の内部回路４０に対する電気的な接続または非接続が選択的に行われる。つまり、図８に示す一つの構造体を使用し、組み立て段階でワイヤの接続を変更することで、図９〜図１１に示す３つのタイプの半導体モジュール１０を作製することができる。このように、組み立て段階前の構造体を共通化することができるので、半導体モジュール１０の部品管理を簡素化することができる。また半導体モジュール１０の製造工程を共通化することができる。よって、半導体モジュール１０の製造のリードタイムを短縮することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 第１電極端子、２ 第２電極端子、３ 第３電極端子、４ 第４電極端子、５ 第５電極端子、６ 第６電極端子、７ 台部、８ 接続部、１０ 半導体モジュール、１０ａ 第１半導体モジュール、１０ｂ 第２半導体モジュール、１０ｃ 第３半導体モジュール、１０ｄ 第４半導体モジュール、１０ｅ 第５半導体モジュール、１０ｆ 第６半導体モジュール、１０ｇ 第７半導体モジュール、１１ 直流電源，交流電源、１２ 負荷、１３ 電流センサ、１４ 第１バスバー、１５ 第２バスバー、１６ Ａ−Ｄ変換器、１７，１９ 集積回路、１８ 絶縁回路、２０，２１，２２ 配線、２４ 第３バスバー、２５ 第４バスバー、３１，３２，３３，３４，３５，３６，３７，３８ ワイヤ、３９ 基板、４０ 内部回路、１００ 電力変換装置、Ａ１ 第１方向、Ａ２ 第２方向、Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２，Ｄ１３ ダイオード、Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７ スイッチング素子。

Claims (7)

  1. 第１方向に沿って配置された第１電極端子および第２電極端子と、
    前記第１方向に対して垂直な第２方向に沿って配置された、第３電極端子、第４電極端子、第５電極端子、および第６電極端子を備え、
    前記第１電極端子は、前記第１方向と前記第２方向とが交差する位置に配置され、
    前記第４電極端子、前記第５電極端子、および前記第６電極端子は、全てが交流出力端子あるいは全てが交流入力端子であり、
    前記第１電極端子は、陽極端子および陰極端子のいずれかであり、
    第１電極端子が、陽極端子の場合は、前記第２電極端子および前記第３電極端子のいずれか一方は、陰極端子であり、他方は、交流出力端子を除いた出力端子、あるいは未接続の端子であり、
    第１電極端子が、陰極端子の場合は、前記第２電極端子および前記第３電極端子のいずれか一方は、陽極端子であり、他方は、交流出力端子を除いた出力端子、あるいは未接続の端子である、
    半導体モジュール。
  2. 第１方向に沿って配置された第１電極端子および第２電極端子と、
    前記第１方向に対して垂直な第２方向に沿って配置された、第３電極端子、第４電極端子、第５電極端子、および第６電極端子を備え、
    前記第１電極端子は、前記第１方向と前記第２方向とが交差する位置に配置され、
    前記第４電極端子、前記第５電極端子、および前記第６電極端子は、全てが交流出力端子あるいは全てが交流入力端子であり、
    前記第１電極端子は、陽極端子および陰極端子のいずれか一方であり、前記第２電極端子および前記第３電極端子の双方は、前記陽極端子および前記陰極端子のいずれか他方である、
    半導体モジュール。
  3. 前記第３電極端子は、前記第１電極端子に隣接して配置された、
    請求項１または請求項２に記載の半導体モジュール。
  4. 前記第１方向における一方側の角部に前記第１電極端子、他方側の角部に前記第２電極端子が配置され、前記第２方向における一方側の角部に前記第１電極端子、他方側の角部に前記第６電極端子が配置された、
    請求項１〜請求項３のいずれか１項に記載の半導体モジュール。
  5. 前記第１電極端子と電気的に接続された半導体素子をさらに備え、
    前記半導体素子は、珪素よりもバンドギャップの大きいワイドバンドギャップ半導体により構成されている、
    請求項１〜請求項４のいずれか１項に記載の半導体モジュール。
  6. 請求項１〜請求項５のいずれかに記載の半導体モジュールを少なくとも１つ備えた電力変換装置。
  7. 第１方向に沿って配置された第１電極端子および第２電極端子と、前記第１方向に対して垂直な第２方向に沿って配置された、第３電極端子、第４電極端子、第５電極端子、第６電極端子、および内部回路が設けられた台部を準備する工程と、
    前記第１電極端子は、前記第１方向と前記第２方向とが交差する位置に配置され、
    前記第４電極端子、前記第５電極端子、および前記第６電極端子は、全てが交流出力端子あるいは全てが交流入力端子であり、
    前記第１電極端子は、陽極端子および陰極端子のいずれか一方であり、
    第１電極端子が、陽極端子の場合は、前記第２電極端子および前記第３電極端子のいずれか一方は、陰極端子であり、他方は、交流出力端子を除いた出力端子、あるいは未接続の端子であり、
    第１電極端子が、陰極端子の場合は、前記第２電極端子および前記第３電極端子いずれか一方は、陽極端子であり、他方は、交流出力端子を除いた出力端子、あるいは未接続の端子であり、
    前記第２電極端子と、前記第３電極端子とは、電気的に絶縁されており、さらに、前記第２電極端子および前記第３電極端子の少なくともいずれかを、前記内部回路に電気的に接続する工程を備えた、半導体モジュールの製造方法。
JP2015060348A 2015-03-24 2015-03-24 半導体モジュール、電力変換装置および半導体モジュールの製造方法 Active JP6362560B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015060348A JP6362560B2 (ja) 2015-03-24 2015-03-24 半導体モジュール、電力変換装置および半導体モジュールの製造方法
US14/960,606 US9418975B1 (en) 2015-03-24 2015-12-07 Semiconductor module, power conversion device, and method for manufacturing semiconductor module
DE102016204884.8A DE102016204884A1 (de) 2015-03-24 2016-03-23 Halbleitermodul, Energiewandlungsvorrichtung und Verfahren zur Herstellung des Halbleitermoduls
CN201610172274.8A CN106026692B (zh) 2015-03-24 2016-03-24 半导体模块、电力变换装置以及半导体模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060348A JP6362560B2 (ja) 2015-03-24 2015-03-24 半導体モジュール、電力変換装置および半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2016181576A JP2016181576A (ja) 2016-10-13
JP6362560B2 true JP6362560B2 (ja) 2018-07-25

Family

ID=56610797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015060348A Active JP6362560B2 (ja) 2015-03-24 2015-03-24 半導体モジュール、電力変換装置および半導体モジュールの製造方法

Country Status (4)

Country Link
US (1) US9418975B1 (ja)
JP (1) JP6362560B2 (ja)
CN (1) CN106026692B (ja)
DE (1) DE102016204884A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD814431S1 (en) * 2015-05-15 2018-04-03 Mitsubishi Electric Corporation Power semiconductor device
JP6326038B2 (ja) * 2015-12-24 2018-05-16 太陽誘電株式会社 電気回路装置
JP1585831S (ja) 2017-01-05 2017-09-11
USD864132S1 (en) 2017-01-05 2019-10-22 Rohm Co., Ltd. Power semiconductor module
JP1603980S (ja) * 2017-09-07 2018-05-14
JP1603793S (ja) * 2017-09-29 2018-05-14
USD864884S1 (en) * 2017-10-23 2019-10-29 Mitsubishi Electric Corporation Semiconductor device
JP1632173S (ja) * 2018-06-01 2019-05-27
JP1641098S (ja) 2018-06-26 2019-09-09
USD888673S1 (en) 2018-06-26 2020-06-30 Rohm Co., Ltd. Semiconductor module
CN109560067A (zh) * 2018-10-14 2019-04-02 深圳市慧成功率电子有限公司 一种分边连接功率电极组合及功率模块
JP1643025S (ja) * 2019-03-15 2019-10-07
JP1644633S (ja) * 2019-03-26 2019-11-05
USD903611S1 (en) * 2019-03-29 2020-12-01 Mitsubishi Electric Corporation Semiconductor device
JP1656709S (ja) * 2019-05-31 2020-04-06
JP1659676S (ja) 2019-08-29 2020-05-18
JP1659675S (ja) 2019-08-29 2020-05-18
JP1659673S (ja) 2019-08-29 2020-05-18
JP1659677S (ja) 2019-08-29 2020-05-18
JP1659672S (ja) * 2019-08-29 2020-05-18
JP1659674S (ja) 2019-08-29 2020-05-18
JP1659716S (ja) 2019-08-29 2020-05-18
JP1659678S (ja) 2019-08-29 2020-05-18
USD916039S1 (en) * 2020-03-20 2021-04-13 Sansha Electric Manufacturing Co., Ltd. Semiconductor device
JP2022103562A (ja) * 2020-12-28 2022-07-08 富士電機株式会社 半導体装置
US20230116532A1 (en) * 2021-10-13 2023-04-13 Eaton Intelligent Power Limited Connector packages for fastenerless circuit coupling

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2979923B2 (ja) * 1993-10-13 1999-11-22 富士電機株式会社 半導体装置
DE19522173C1 (de) * 1995-06-19 1996-10-17 Eupec Gmbh & Co Kg Leistungs-Halbleitermodul
JPH09219970A (ja) * 1996-02-13 1997-08-19 Fuji Electric Co Ltd 半導体電力変換装置
JPH10116961A (ja) * 1996-10-08 1998-05-06 Nippon Inter Electronics Corp 複合半導体装置及びそれに使用する絶縁ケース
JP3747699B2 (ja) * 1999-08-06 2006-02-22 富士電機デバイステクノロジー株式会社 半導体装置
JP4975387B2 (ja) 2006-07-18 2012-07-11 三菱電機株式会社 電力半導体装置
JP4875977B2 (ja) * 2006-12-27 2012-02-15 日本インター株式会社 パワーモジュール
JP5550553B2 (ja) * 2008-07-10 2014-07-16 三菱電機株式会社 電力用半導体モジュール
JP2010147116A (ja) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp 半導体装置
JP2012079914A (ja) * 2010-10-01 2012-04-19 Mitsubishi Electric Corp パワーモジュールおよびその製造方法
JP5673449B2 (ja) 2011-09-01 2015-02-18 三菱電機株式会社 半導体装置
JP2013125848A (ja) * 2011-12-14 2013-06-24 Rohm Co Ltd パワーモジュール半導体装置およびその製造方法
JP6413553B2 (ja) * 2014-09-26 2018-10-31 富士電機株式会社 パワー半導体モジュール装置

Also Published As

Publication number Publication date
JP2016181576A (ja) 2016-10-13
DE102016204884A1 (de) 2016-10-13
US9418975B1 (en) 2016-08-16
CN106026692B (zh) 2018-11-16
CN106026692A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
JP6362560B2 (ja) 半導体モジュール、電力変換装置および半導体モジュールの製造方法
US10153708B2 (en) Three-level power converter
WO2013118415A1 (ja) 半導体装置
CN107851637B (zh) 功率半导体模块
JP4660214B2 (ja) 電力用半導体装置
JP6836201B2 (ja) 電力変換装置
JP4640213B2 (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
JPWO2018142863A1 (ja) 半導体モジュール、電気自動車、及びパワーコントロールユニット
JP2011029262A (ja) 電力変換装置
JP7210446B2 (ja) パワー半導体モジュール
WO2020021843A1 (ja) 半導体装置
JP6647189B2 (ja) 半導体モジュール、半導体装置および電力装置
WO2023065602A1 (zh) 功率模块及电机控制器
US20220319976A1 (en) Three-level power module
JP5056595B2 (ja) 電力変換装置
JP7375797B2 (ja) 電力変換装置
JP4842018B2 (ja) 電力変換装置
JP6123722B2 (ja) 半導体装置
JP3896940B2 (ja) 半導体装置
JP2021184406A (ja) 電力用半導体モジュール
JP2002238260A (ja) 半導体装置
JP5062029B2 (ja) 半導体装置
JP4246040B2 (ja) 半導体装置の実装体
US11323041B2 (en) Semiconductor device
JP7318509B2 (ja) スイッチング回路並びにそれを用いた電力変換装置及び蓄電システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180626

R150 Certificate of patent or registration of utility model

Ref document number: 6362560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250