JP6647189B2 - 半導体モジュール、半導体装置および電力装置 - Google Patents

半導体モジュール、半導体装置および電力装置 Download PDF

Info

Publication number
JP6647189B2
JP6647189B2 JP2016225707A JP2016225707A JP6647189B2 JP 6647189 B2 JP6647189 B2 JP 6647189B2 JP 2016225707 A JP2016225707 A JP 2016225707A JP 2016225707 A JP2016225707 A JP 2016225707A JP 6647189 B2 JP6647189 B2 JP 6647189B2
Authority
JP
Japan
Prior art keywords
snubber circuit
module
semiconductor
electrode
connection opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016225707A
Other languages
English (en)
Other versions
JP2018085782A (ja
Inventor
本田　喜久
喜久 本田
高武　靖夫
靖夫 高武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016225707A priority Critical patent/JP6647189B2/ja
Priority to US15/626,222 priority patent/US9893643B1/en
Priority to DE102017213288.4A priority patent/DE102017213288B4/de
Priority to CN201711166764.8A priority patent/CN108092499B/zh
Publication of JP2018085782A publication Critical patent/JP2018085782A/ja
Application granted granted Critical
Publication of JP6647189B2 publication Critical patent/JP6647189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

本発明は半導体モジュール、半導体装置および電力装置に関する。
スイッチング用の半導体素子を備える半導体モジュールにおいて、半導体素子のスイッチング動作によりサージ電圧が発生する。特に電力用途において使用する場合、大電流、高電圧のスイッチングによりサージ電圧の発生が問題となる。そこで、サージ電圧を吸収するために半導体モジュールにスナバ回路が接続される。
従来は、半導体モジュールのパッケージ外面に露出している端子に、ねじ留め等によりスナバ回路を接続していた。また、半導体モジュールにスナバ回路専用の端子を設けてスナバ回路を装着する技術も知られている（特許文献１を参照）。
特開２０１５−２２３０４７号公報
特許文献１においては、スナバ回路の接続端子がピンコンタクトになっており、接触抵抗が高く、インダクタンスも大きいため、サージ電圧を抑制する効果が低くなる問題があった。そのため、スナバ回路の容量をより大きくする必要があった。また、半導体モジュールに備わる半導体素子のより近くにスナバ回路を接続して、サージ電圧を抑制する効果をより向上させることが望まれていた。
本発明は以上のような課題を解決するためになされたものであり、スナバ回路モジュールを着脱可能な半導体モジュールであって、スナバ回路モジュールと電気的に効率良く接続して効果的にサージ電圧を抑制する半導体モジュールの提供を目的とする。また、この半導体モジュールを備える半導体装置および電力装置の提供を目的とする。
本発明に係る半導体モジュールは、少なくとも１つの半導体素子と、基板上に配置され、少なくとも１つの半導体素子の主電極と接合された回路パターンと、少なくとも１つの半導体素子および基板の回路パターン側の面を少なくとも内包する外郭部材と、外郭部材の外面に設けられたスナバ回路接続用開口部と、を備え、スナバ回路接続用開口部に連通した内部に、少なくとも１つのスナバ回路モジュールを着脱可能であり、回路パターンには、少なくとも１つのスナバ回路モジュールと電気的に接続するための複数のスナバ回路用電極が接合されており、複数のスナバ回路用電極はスナバ回路接続用開口部の内部に配置され、スナバ回路接続用開口部の内部にスナバ回路モジュールを装着した状態において、スナバ回路モジュールは外郭部材の外面からはみ出さず、複数のスナバ回路用電極のそれぞれは、スナバ回路モジュール側の電極のそれぞれと面接触し、スナバ回路接続用開口部および内部は、少なくとも１つの半導体素子と平面視で重ならず、スナバ回路接続用開口部は、外郭部材の外面のうち基板の主面と対向する面に設けられている。
本発明に係る半導体モジュールによれば、スナバ回路接続用開口部および内部は、半導体素子と平面視で重ならないため、スナバ回路用電極の長さを最小限とすることが可能である。これにより、半導体素子の直近にスナバ回路モジュールを装着することが可能となるため、接続部分においてインダクタンスをより低減することが可能であり、サージ電圧を抑制する効果がより向上する。また、本発明に係る半導体モジュールによれば、複数のスナバ回路用電極のそれぞれは、スナバ回路モジュール側の電極のそれぞれと面接触する。よって、接続部分において、接触抵抗およびインダクタンスをさらに低減することが可能であり、サージ電圧を抑制する効果がさらに向上する。
実施の形態１に係る半導体モジュールの斜視図である。 実施の形態１に係る半導体モジュールの図１の線分Ａ−Ａに沿った断面図である。 実施の形態１に係る半導体モジュールの図１の線分Ｂ−Ｂに沿った断面図である。 実施の形態１に係る半導体モジュールのスナバ回路接続用開口部の正面図である。 実施の形態１に係るスナバ回路モジュールの斜視図である。 実施の形態１に係る半導体モジュールのスナバ回路モジュールを装着した状態における断面図である。 実施の形態１に係る半導体モジュールおよびスナバ回路モジュールの回路構成を示す図である。 実施の形態１に係るスナバ回路モジュールの回路構成を示す図である。 実施の形態１の変形例に係る半導体モジュールの断面図である。 実施の形態１の変形例に係る半導体モジュールのスナバ回路接続用開口部の正面図である。 実施の形態１の変形例に係る半導体モジュールの２つのスナバ回路モジュールを装着した状態における断面図である。 実施の形態１の別の変形例に係る半導体モジュールのスナバ回路接続用開口部７の正面図である。 実施の形態２に係る半導体モジュールの斜視図である。 実施の形態２に係る半導体モジュールの図１３の線分Ｃ−Ｃに沿った断面図である。 実施の形態２に係る半導体モジュールのスナバ回路接続用開口部の正面図である。 実施の形態２に係るスナバ回路モジュールの斜視図である。 実施の形態２に係る半導体モジュールおよびスナバ回路モジュールの回路構成の第１の例を示す図である。 実施の形態２に係るスナバ回路モジュールの回路構成の第１の例を示す図である。 実施の形態２に係る半導体モジュールおよびスナバ回路モジュールの回路構成の第２の例を示す図である。 実施の形態２に係るスナバ回路モジュールの回路構成の第２の例を示す図である。 実施の形態２の変形例に係る半導体モジュールのスナバ回路接続用開口部の正面図である。 実施の形態２の別の変形例に係る半導体モジュールのスナバ回路接続用開口部７の正面図である。 実施の形態３に係る半導体モジュールの斜視図である。 実施の形態３に係る半導体モジュールの図２３の線分Ｄ−Ｄに沿った断面図である。 実施の形態３に係る半導体モジュールの上面図である。 実施の形態３に係る半導体モジュールのスナバ回路モジュールを装着した状態における断面図である。 実施の形態４に係る半導体モジュールの斜視図である。 実施の形態４に係る半導体モジュールの上面図である。 実施の形態５に係る電力装置の構成を示す図である。
＜実施の形態１＞
図１は、本実施の形態１における半導体モジュール１００の斜視図である。また、図２は、図１中の線分Ａ−Ａにおける半導体モジュール１００の断面図である。また、図３は、半導体モジュール１００の上面図である。図３において、図の見易さのために外郭部材６の一部の記載を省略している。
本実施の形態１における半導体モジュール１００は、複数の半導体素子１１，１２と、回路パターンと、外郭部材６と、スナバ回路接続用開口部７を備える。半導体素子１１および半導体素子１２は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ等のスイッチング素子である。半導体素子１１，１２のそれぞれの上面（＋ｚ方向側の面）には第１の主電極（例えばエミッタ電極）が設けられ、下面（−ｚ方向側の面）には第２の主電極（例えばコレクタ電極）が設けられている。半導体素子１１と半導体素子１２は、回路パターンおよびワイヤを介して直列に接続されている。
回路パターンは絶縁性の基板４の主面（即ちｚ方向側の面）に、はんだ１ａにより接合されている。回路パターンは、互いに分離した第１、第２および第３の回路パターン５１，５２，５３を含む。半導体素子１１の第２の主電極は、第１の回路パターン５１にはんだ１ｂにより接合されている。また、半導体素子１２の第１の主電極は、第３の回路パターン５３にはんだ１ｂにより接合されている。半導体素子１１の第１の主電極と第３の回路パターン５３とはワイヤを介して電気的に接続されている。また、半導体素子１２の第１の主電極と第２の回路パターン５２はワイヤを介して電気的に接続されている。
また、半導体モジュール１００は主電極端子として、Ｐ端子２１、Ｎ端子２２、ＡＣ端子２３を備える。Ｐ端子２１は、ワイヤを介して第１の回路パターン５１と電気的に接続されている。Ｎ端子２２は、ワイヤを介して半導体素子１２の第１の主電極と電気的に接続されている。また、ＡＣ端子２３は、ワイヤを介して第３の回路パターン５３と電気的に接続されている。
外郭部材６は、半導体素子１１，１２および基板４の回路パターンが設けられている側の面を内包する。外郭部材６は例えば絶縁性の樹脂である。外郭部材６からは、Ｐ端子２１，Ｎ端子２２，ＡＣ端子２３の先端部分が露出している。各端子の先端部分には、外部配線との接続用にねじ穴が設けられていてもよい。
スナバ回路接続用開口部７は外郭部材６の外面に設けられている。本実施の形態１において、スナバ回路接続用開口部７は、外郭部材６の外面のうち基板４の主面に対して側面に設けられている。ここで、外郭部材６の側面とは、外郭部材６の外面のうちｙ方向に垂直な面である。スナバ回路接続用開口部７に連通した内部７ａにスナバ回路モジュール２００を着脱可能である。スナバ回路モジュール２００については後述する。
半導体モジュール１００は複数のスナバ回路用電極を備える。複数のスナバ回路用電極は、スナバ回路用Ｐ電極３１およびスナバ回路用Ｎ電極３２を含む。スナバ回路用Ｐ電極３１は、第１の回路パターン５１に例えばはんだにより接合されている。スナバ回路用Ｎ電極３２は、第２の回路パターン５２に例えばはんだにより接合されている。スナバ回路用Ｐ電極３１およびスナバ回路用Ｎ電極３２は、スナバ回路接続用開口部７の内部７ａに配置されている。
図４は、スナバ回路接続用開口部７の正面図である。図４に示すように、スナバ回路用Ｐ電極３１の端子部分は間隔を設けて積層された２枚の金属板３１ａ，３１ｂを有する。同様に、スナバ回路用Ｎ電極３２の端子部分は間隔を設けて積層された２枚の金属板３２ａ，３２ｂを有する。スナバ回路用Ｎ電極３２の断面形状は、スナバ回路用Ｐ電極３１の断面形状と同様である。
図２および図３に示すように、スナバ回路接続用開口部７およびスナバ回路接続用開口部７に連通した内部７ａは、半導体素子１１，１２と平面視で重ならない位置に配置される。また、スナバ回路接続用開口部７および内部７ａは、半導体モジュール内部に配置されるワイヤとも平面視で重ならない位置に配置される。つまり、スナバ回路接続用開口部７および内部７ａは、回路パターンおよびスナバ回路用電極以外の部材と平面視で重ならない位置に配置されるのが好ましい。
＜スナバ回路モジュール＞
図５は、本実施の形態１におけるスナバ回路モジュール２００の斜視図である。スナバ回路モジュール２００は、電極端子部６０と本体部７０とを備える。本体部７０にはスナバ回路が内蔵されている。電極端子部６０には、Ｐ電極端子６１およびＮ電極端子６２が備わっている。
スナバ回路モジュール２００のＰ電極端子６１の厚みは、スナバ回路用Ｐ電極３１における金属板３１ａ，３１ｂの間隔と一致するように設計されている。同様に、スナバ回路モジュール２００のＮ電極端子６２の厚みは、スナバ回路用Ｎ電極３２における金属板３２ａ，３２ｂの間隔と一致するように設計されている。
また、スナバ回路モジュール２００の長さ（即ちｙ方向の長さ）は、スナバ回路接続用開口部７に連通した内部７ａにスナバ回路モジュール２００を装着した状態において、スナバ回路モジュール２００が外郭部材６の外面からはみ出さないように設計されている。また、スナバ回路モジュール２００の幅（即ちｘ方向の長さ）は、スナバ回路接続用開口部７の幅以下に設計されている。
図６は、スナバ回路モジュール２００を装着した状態における半導体モジュール１００の断面図である。スナバ回路モジュール２００は、半導体モジュール１００のスナバ回路接続用開口部７に押し込まれることで装着される。図６に示すように、スナバ回路用Ｐ電極３１において、対向する金属板３１ａ，３１ｂの間にスナバ回路モジュール２００のＰ電極端子６１が挿入されて、金属板３１ａ，３１ｂのそれぞれと面接触する。同様に、スナバ回路用Ｎ電極３２において、対向する金属板３２ａ，３２ｂの間にスナバ回路モジュール２００のＮ電極端子６２が挿入されて、金属板３２ａ，３２ｂのそれぞれと面接触する。
図６に示すように、スナバ回路接続用開口部７に連通した内部７ａにスナバ回路モジュール２００を装着した状態において、スナバ回路モジュール２００は外郭部材６の外面からはみ出さない。また、装着されたスナバ回路モジュール２００の外面が外郭部材６の外面と同一面に配置されてもよい。
また、半導体モジュール１００からスナバ回路モジュール２００を離脱する際は、使用者は、スナバ回路モジュール２００の本体部７０に設けられた切り欠き７１の溝７１ａに、取り外し用工具の爪を引っかけてスナバ回路接続用開口部７から引き抜く。また、切り欠き７１自体を使用者の指又は工具でつまんで引き抜いてもよい。
なお、半導体モジュール１００にスナバ回路モジュール２００を装着していない状態においても、半導体モジュール１００を動作させることが可能である。
図７は、半導体モジュール１００およびスナバ回路モジュール２００の回路図を示す図である。図８は、スナバ回路モジュール２００の回路構成を示す図である。図７に示すように、半導体モジュール１００において、還流ダイオードを内蔵するスイッチング素子としての半導体素子１１，１２が直列接続されている。Ｐ端子２１とスナバ回路用Ｐ電極３１が電気的に接続されており、Ｎ端子２２とスナバ回路用Ｎ電極３２が電気的に接続されている。スナバ回路モジュール２００において、Ｐ電極端子６１とＮ電極端子６２との間にはコンデンサが接続される。
なお、スナバ回路モジュール２００のスナバ回路の構成は図８に限定されるものではなく、スナバ回路には、コンデンサの他に、抵抗素子、ダイオード等が含まれてもよい。また、スナバ回路の構成が異なるスナバ回路モジュール２００を複数用意しておき、発生するサージ電圧の大きさ等の特性に応じて、半導体モジュール１００に装着するスナバ回路モジュール２００を適宜選択して装着してもよい。
＜効果＞
本実施の形態１における半導体モジュール１００は、少なくとも１つの半導体素子（即ち半導体素子１１，１２）と、基板４上に配置され、少なくとも１つの半導体素子の主電極と接合された回路パターン（即ち、第１、第２、第３の回路パターン５１，５２，５３）と、少なくとも１つの半導体素子および基板４の回路パターン側の面を少なくとも内包する外郭部材６と、外郭部材６の外面に設けられたスナバ回路接続用開口部７と、を備え、スナバ回路接続用開口部７に連通した内部７ａに、少なくとも１つのスナバ回路モジュール２００を着脱可能であり、回路パターンには、少なくとも１つのスナバ回路モジュール２００と電気的に接続するための複数のスナバ回路用電極（即ち、スナバ回路用Ｐ電極３１および回路用Ｎ電極３２）が接合されており、複数のスナバ回路用電極はスナバ回路接続用開口部７の内部７ａに配置され、スナバ回路接続用開口部７の内部７ａにスナバ回路モジュール２００を装着した状態において、スナバ回路モジュール２００は外郭部材６の外面からはみ出さず、複数のスナバ回路用電極のそれぞれは、スナバ回路モジュール２００側の電極のそれぞれと面接触し、スナバ回路接続用開口部７および内部７ａは、少なくとも１つの半導体素子と平面視で重ならない。
スナバ回路接続用開口部７および内部７ａが、半導体素子１１，１２、接続用のワイヤなどと平面視で重なる場合は、半導体素子およびワイヤとの接触を避けるために、スナバ回路用電極（即ち、スナバ回路用Ｐ電極３１および回路用Ｎ電極３２）を長く設計する必要がある。一方、本実施の形態１においては、スナバ回路接続用開口部７および内部７ａは、半導体素子１１，１２と平面視で重ならないため、スナバ回路用電極の長さを最小限とすることが可能である。これにより、半導体素子１１，１２の直近にスナバ回路モジュール２００を装着することが可能となるため、接続部分においてインダクタンスをより低減することが可能であり、サージ電圧を抑制する効果がより向上する。
また、本実施の形態１における半導体モジュール１００において、複数のスナバ回路用電極のそれぞれは、スナバ回路モジュール２００側の電極のそれぞれと面接触する。よって、接続部分において、接触抵抗およびインダクタンスをさらに低減することが可能であり、サージ電圧を抑制する効果がさらに向上する。
また、本実施の形態１における半導体モジュール１００において、スナバ回路接続用開口部７の内部７ａにスナバ回路モジュール２００を装着した状態において、スナバ回路モジュール２００は外郭部材６の外面からはみ出さない。よって、半導体モジュール１００の周囲に他の装置等を配置する場合に、スナバ回路モジュール２００が周囲の装置等に干渉することを避けることが可能である。
また、本実施の形態１における半導体モジュール１００において、スナバ回路接続用開口部７は、外郭部材６の外面のうち基板４の主面に対して側面に設けられている。従って、半導体モジュール１００の上面側に他の装置等が配置されている場合であっても、半導体モジュール１００の側面からスナバ回路モジュール２００の着脱が可能である。
また、本実施の形態１における半導体モジュール１００において、複数のスナバ回路用電極（即ち、スナバ回路用Ｐ電極３１および回路用Ｎ電極３２）のそれぞれの端子部分は、間隔を設けて積層された複数の金属板３１ａ，３１ｂ（又は金属板３２ａ，３２ｂ）を有し、複数の金属板の間に、スナバ回路モジュール２００側の電極端子（即ち、Ｐ電極端子６１およびＮ電極端子６２）が挿入されて面接触する。
従って、スナバ回路用電極のそれぞれの端子部分を、間隔を設けて積層された金属板で形成することにより、金属板の間にスナバ回路モジュール２００側の電極端子を挿入して面接触させることが可能となる。
また、本実施の形態１における半導体モジュール１００において、少なくとも１つの半導体素子は、直列接続された２つの半導体素子（即ち半導体素子１１，１２）を含み、複数のスナバ回路用電極は、直列接続された２つの半導体素子のＰ端子に対応したスナバ回路用Ｐ電極３１と、直列接続された２つの半導体素子のＮ端子に対応したスナバ回路用Ｎ電極３２を含む。従って、半導体モジュール１００のＰ端子とＮ端子の間においてスナバ回路を接続することが可能である。
また、本実施の形態１における半導体装置は、半導体モジュール１００と、半導体モジュール１００の前記スナバ回路接続用開口部７に着脱可能なスナバ回路モジュール２００と、を備える。従って、半導体モジュール１００の半導体素子１１の直近にスナバ回路モジュール２００を装着することが可能であるため、半導体装置においてサージ電圧を抑制する効果がより向上する。
また、本実施の形態１における半導体装置において、スナバ回路モジュール２００の外郭７０には切り欠き７１が設けられ、切り欠き７１は、スナバ回路接続用開口部７からスナバ回路モジュール２００を引き抜く際に利用される。従って、半導体モジュール１００からスナバ回路モジュール２００を離脱させる際の操作が容易になる。
＜実施の形態１の変形例＞
図９は、実施の形態１の変形例における半導体モジュール１００Ａの断面図である。また、図１０は、半導体モジュール１００Ａのスナバ回路接続用開口部７の正面図である。半導体モジュール１００においては、スナバ回路モジュール２００を１つ装着可能であった。一方、半導体モジュール１００Ａにおいては、スナバ回路モジュール２００を２つ装着可能である。
半導体モジュール１００Ａにおいて、スナバ回路用Ｐ電極３１の端子部分は、間隔を設けて積層された３枚の金属板３１ａ，３１ｂ，３１ｃを有する。同様に、スナバ回路用Ｎ電極３２の端子部分は、間隔を設けて積層された３枚の金属板３２ａ，３２ｂ，３２ｃを有する。半導体モジュール１００Ａのその他の構成は、半導体モジュール１００と同じため、説明を省略する。
図１１は、２つのスナバ回路モジュール２００を装着した状態における半導体モジュール１００Ａの断面図である。なお、説明上２つのスナバ回路モジュール２００を区別するために、スナバ回路モジュール２００Ａ，２００Ｂと記載する。
図１１に示すように、スナバ回路用Ｐ電極３１において、対向する金属板３１ａ，３１ｂの間にスナバ回路モジュール２００ＡのＰ電極端子６１が挿入されて、金属板３１ａ，３１ｂのそれぞれと面接触する。また、スナバ回路用Ｐ電極３１において、対向する金属板３１ｂ，３１ｃの間にスナバ回路モジュール２００ＢのＰ電極端子６１が挿入されて、金属板３１ｂ，３１ｃのそれぞれと面接触する。
同様に、スナバ回路用Ｎ電極３２において、対向する金属板３２ａ，３２ｂの間にスナバ回路モジュール２００ＡのＮ電極端子６２が挿入されて、金属板３２ａ，３２ｂのそれぞれと面接触する。また、スナバ回路用Ｎ電極３２において、対向する金属板３２ｂ，３２ｃの間にスナバ回路モジュール２００ＢのＮ電極端子６２が挿入されて、金属板３２ｂ，３２ｃのそれぞれと面接触する。
図１１に示すように、スナバ回路接続用開口部７に連通した内部７ａに２つのスナバ回路モジュール２００Ａ，２００Ｂを装着した状態において、スナバ回路モジュール２００Ａ，２００Ｂは外郭部材６の外面からはみ出さない。
図１２は、実施の形態１の別の変形例における半導体モジュール１００Ａのスナバ回路接続用開口部７の正面図である。図１２に示すように、スナバ回路用Ｐ電極３１の端子部分は、間隔を設けて積層された４枚の金属板３１ａ，３１ｂ，３１ｃ，３２ｃを有する。同様に、スナバ回路用Ｎ電極３２の端子部分は、間隔を設けて積層された４枚の金属板３２ａ，３２ｂ，３２ｃ，３２ｄを有する。図１２に示す構成により、スナバ回路接続用開口部７に、３つのスナバ回路モジュール２００を同時に複数装着可能となる。
このように、スナバ回路用Ｐ電極３１の端子部分およびスナバ回路用Ｐ電極３２の端子部分の金属板の枚数を増やすことにより、スナバ回路接続用開口部７に同時に装着可能なスナバ回路モジュール２００の個数を増やすことが可能である。
なお、スナバ回路接続用開口部７に同時に装着される複数のスナバ回路モジュール２００のスナバ回路の構成は互いに異なっていてもよい。
＜効果＞
実施の形態１の変形例における半導体モジュール１００Ａにおいて、スナバ回路接続用開口部７には、スナバ回路モジュール２００を同時に複数装着可能であり、複数のスナバ回路モジュール２００は、複数のスナバ回路用電極（即ち、スナバ回路用Ｐ電極３１およびスナバ回路用Ｎ電極３２）に対して互いに並列に接続される。
従って、実施の形態１の変形例における半導体モジュール１００Ａにおいては、スナバ回路モジュール２００を並列に複数装着可能であるため、サージ電圧をさらに抑制することが可能となる。
＜実施の形態２＞
図１３は、本実施の形態２における半導体モジュール１０１の斜視図である。また、図１４は、図１３の線分Ｃ−Ｃに沿った半導体モジュール１０１の断面図である。また、図１５は、半導体モジュール１０１のスナバ回路接続用開口部７の正面図である。
半導体モジュール１０１は、半導体モジュール１００に対してスナバ回路用ＡＣ電極３３をさらに備える。その他の構成は半導体モジュール１００と同じため、説明を省略する。
スナバ回路用ＡＣ電極３３は、第３の回路パターン５３に例えばはんだにより接合されている。スナバ回路用ＡＣ電極３３は、スナバ回路接続用開口部７の内部７ａに配置されている。図１５に示すように、スナバ回路用ＡＣ電極３３の端子部分は間隔を設けて積層された２枚の金属板３３ａ，３３ｂを有する。スナバ回路用ＡＣ電極３３の断面形状は、スナバ回路用Ｐ電極３１の断面形状と同様である。
図１６は、本実施の形態２におけるスナバ回路モジュール２０１の斜視図である。スナバ回路モジュール２０１の電極端子部６０には、Ｐ電極端子６１およびＮ電極端子６２に加えて、ＡＣ電極端子６３が備わっている。なお、図１６に示すスナバ回路モジュール２０１の電極端子部６０には、Ｐ電極端子６１、Ｎ電極端子６２、ＡＣ電極端子６３の順に電極端子が配置されているが、電極端子の配置順序はこれに限定されない。Ｐ電極端子６１、Ｎ電極端子６２およびＡＣ電極端子６３の配置は、半導体モジュール１０１に備わるスナバ回路用Ｐ電極３１、スナバ回路用Ｎ電極３２およびスナバ回路用ＡＣ電極３３の配置に応じて適宜変更される。
スナバ回路モジュール２０１のＡＣ電極端子６３の厚みは、スナバ回路用ＡＣ電極３３における金属板３３ａ，３３ｂの間隔と一致するように設計されている。
スナバ回路モジュール２０１を装着した状態における半導体モジュール１０１の断面図は図６と同様である。スナバ回路接続用開口部７に連通した内部７ａにスナバ回路モジュール２０１を装着した状態において、スナバ回路モジュール２０１は外郭部材６の外面からはみ出さない。
図１７は、半導体モジュール１０１およびスナバ回路モジュール２０１の回路構成の第１の例を示す図である。図１８は、スナバ回路モジュール２０１の回路構成の第１の例を示す図である。図１７および図１８に示すように、スナバ回路モジュール２０１において、Ｐ電極端子６１とＡＣ電極端子６３との間には、抵抗素子とコンデンサが直列に接続され、ＡＣ電極端子６３とＮ電極端子６２との間には、抵抗素子とコンデンサが直列に接続される。
図１９は、半導体モジュール１０１およびスナバ回路モジュール２０１の回路構成の第２の例を示す図である。図２０は、スナバ回路モジュール２０１の回路構成の第２の例を示す図である。図１９および図２０に示すように、抵抗素子、コンデンサおよびダイオードを組み合わせてスナバ回路を構成してもよい。
＜効果＞
本実施の形態２における半導体モジュール１０１において、少なくとも１つの半導体素子は、直列接続された２つの半導体素子（即ち半導体素子１１，１２）を含み、複数のスナバ回路用電極は、直列接続された２つの半導体素子のＰ端子に対応したスナバ回路用Ｐ電極３１と、直列接続された２つの半導体素子のＮ端子に対応したスナバ回路用Ｎ電極３２と、直列接続された２つの半導体素子のＡＣ端子に対応したスナバ回路用ＡＣ電極３３を含む。
従って、半導体モジュール１０１のＰ端子とＮ端子の間だけでなく、Ｐ端子とＡＣ端子の間およびＡＣ端子とＮ端子の間においても、スナバ回路を接続することが可能となる。これにより、半導体素子１１，１２のスイッチングにより発生するサージ電圧をさらに抑制することが可能である。
＜実施の形態２の変形例＞
図２１は、実施の形態２の変形例における半導体モジュール１０１Ａのスナバ回路接続用開口部７の正面図である。半導体モジュール１０１においては、スナバ回路モジュール２０１を１つ装着可能であった。一方、半導体モジュール１０１Ａにおいては、スナバ回路モジュール２０１を２つ装着可能である。
半導体モジュール１０１Ａにおいて、スナバ回路用Ｐ電極３１の端子部分は、間隔を設けて積層された３枚の金属板３１ａ，３１ｂ，３１ｃを有する。同様に、スナバ回路用Ｎ電極３２の端子部分は、間隔を設けて積層された３枚の金属板３２ａ，３２ｂ，３２ｃを有する。同様に、スナバ回路用ＡＣ電極３３の端子部分は、間隔を設けて積層された３枚の金属板３３ａ，３３ｂ，３３ｃを有する。半導体モジュール１０１Ａのその他の構成は、半導体モジュール１０１と同じため、説明を省略する。２つのスナバ回路モジュール２０１を装着した状態における半導体モジュール１０１Ａの断面図は、図１１と同様である。
図２２は、実施の形態２の別の変形例における半導体モジュール１０１Ａのスナバ回路接続用開口部７の正面図である。図２２に示すように、スナバ回路用Ｐ電極３１の端子部分は、間隔を設けて積層された４枚の金属板３１ａ，３１ｂ，３１ｃ，３２ｃを有する。同様に、スナバ回路用Ｎ電極３２の端子部分は、間隔を設けて積層された４枚の金属板３２ａ，３２ｂ，３２ｃ，３２ｄを有する。同様に、スナバ回路用ＡＣ電極３３の端子部分は、間隔を設けて積層された４枚の金属板３３ａ，３３ｂ，３３ｃ，３３ｄを有する。図２２に示す構成により、スナバ回路接続用開口部７に、３つのスナバ回路モジュール２０１を同時に複数装着可能となる。
このように、スナバ回路用Ｐ電極３１の端子部分、スナバ回路用Ｐ電極３２の端子部分およびスナバ回路用ＡＣ電極３３の端子部分の金属板の枚数を増やすことにより、スナバ回路接続用開口部７に同時に装着可能なスナバ回路モジュール２０１の個数を増やすことが可能である。
なお、スナバ回路接続用開口部７に同時に装着される複数のスナバ回路モジュール２０１のスナバ回路の構成は互いに異なっていてもよい。
＜実施の形態３＞
図２３は、本実施の形態３における半導体モジュール１０２の斜視図である。また、図２４は、図２３中の線分Ｄ−Ｄに沿った半導体モジュール１０２の断面図である。また、図２５は、半導体モジュール１０２の上面図である。なお、図２５において外郭部材６の記載を省略している。
図２３、図２４および図２５に示すように、半導体モジュール１０２においてスナバ回路接続用開口部７が外郭部材６の外面の上面に設けられている。ここで、上面とは、外郭部材６の外面のうち基板４の主面と対向する面（即ちｚ方向の面）である。
半導体モジュール１０２は、半導体モジュール１００と同様に複数のスナバ回路用電極を備える。複数のスナバ回路用電極は、スナバ回路用Ｐ電極３１およびスナバ回路用Ｎ電極３２を含む。スナバ回路用Ｐ電極３１は、第１の回路パターン５１に例えばはんだにより接合されている。スナバ回路用Ｎ電極３２は、第２の回路パターン５２に例えばはんだにより接合されている。スナバ回路用Ｐ電極３１およびスナバ回路用Ｎ電極３２は、スナバ回路接続用開口部７の内部７ａに配置されている。
半導体モジュール１０２において、スナバ回路接続用開口部７の正面図は図４と同様である。図４に示すように、スナバ回路用Ｐ電極３１の端子部分は間隔を設けて積層された２枚の金属板３１ａ，３１ｂを有する。同様に、スナバ回路用Ｎ電極３２の端子部分は間隔を設けて積層された２枚の金属板３２ａ，３２ｂを有する。スナバ回路用Ｎ電極３２の断面形状は、スナバ回路用Ｐ電極３１の断面形状と同様である。
半導体モジュール１００においては、外郭部材６の側面にスナバ回路接続用開口部７を設けたため、スナバ回路用Ｐ電極３１およびスナバ回路用Ｎ電極３２は、端子部分が基板４に水平方向に向くように配置されていた。一方、半導体モジュール１０２においては、外郭部材６の上面にスナバ回路接続用開口部７を設けるため、スナバ回路用Ｐ電極３１およびスナバ回路用Ｎ電極３２は、端子部分が基板４に対して垂直方向に向くように配置される。
図２４および図２５に示すように、スナバ回路接続用開口部７およびスナバ回路接続用開口部７に連通した内部７ａは、半導体素子１１，１２と平面視で重ならない位置に配置される。また、スナバ回路接続用開口部７および内部７ａは、半導体モジュール内部に配置されるワイヤとも平面視で重ならない位置に配置される。つまり、スナバ回路接続用開口部７および内部７ａは、回路パターンおよびスナバ回路用電極以外の部材と平面視で重ならない位置に配置されるのが好ましい。半導体モジュール１０２のその他の構成は半導体モジュール１００と同じため、説明を省略する。
図２６は、スナバ回路モジュール２００を装着した状態における半導体モジュール１０２の断面図である。スナバ回路モジュール２００は、半導体モジュール１０２のスナバ回路接続用開口部７に押し込まれることで装着される。図２６に示すように、スナバ回路用Ｐ電極３１において、対向する金属板３１ａ，３１ｂの間にスナバ回路モジュール２００のＰ電極端子６１が挿入されて、金属板３１ａ，３１ｂのそれぞれと面接触する。同様に、スナバ回路用Ｎ電極３２において、対向する金属板３２ａ，３２ｂの間にスナバ回路モジュール２００のＮ電極端子６２が挿入されて、金属板３２ａ，３２ｂのそれぞれと面接触する。
図２６に示すように、スナバ回路接続用開口部７に連通した内部７ａにスナバ回路モジュール２００を装着した状態において、スナバ回路モジュール２００は外郭部材６の外面からはみ出さない。
なお、半導体モジュール１０２において、スナバ回路用Ｐ電極３１およびスナバ回路用Ｎ電極３２の構成を図１０又は図１２のように変更して、半導体モジュール１０２にスナバ回路モジュール２００を複数装着できるようにしてもよい。
＜効果＞
本実施の形態３における半導体モジュール１０２のスナバ回路接続用開口部７は、外郭部材６の外面のうち基板４の主面と対向する面に設けられている。従って、半導体モジュール１０２の側面側に他の装置等が配置されている場合であっても、半導体モジュール１０２の上面からスナバ回路モジュール２００の着脱が可能である。
＜実施の形態４＞
図２７は、本実施の形態４における半導体モジュール１０３の斜視図である。また、図２８は、半導体モジュール１０３の上面図である。なお、図２８において外郭部材６の記載を省略している。
半導体モジュール１０３は、半導体モジュール１０２に対してスナバ回路用ＡＣ電極３３をさらに備える。その他の構成は半導体モジュール１０２と同じため、説明を省略する。
スナバ回路用ＡＣ電極３３は、第３の回路パターン５３に例えばはんだにより接合されている。スナバ回路用ＡＣ電極３３は、スナバ回路接続用開口部７の内部７ａに配置されている。
半導体モジュール１０３において、スナバ回路接続用開口部７の正面図は図１５と同様である。図１５に示すように、スナバ回路用ＡＣ電極３３の端子部分は間隔を設けて積層された２枚の金属板３３ａ，３３ｂを有する。スナバ回路用ＡＣ電極３３の断面形状は、スナバ回路用Ｐ電極３１の断面形状と同様である。
本実施の形態４における半導体モジュール１０３には、実施の形態２で説明したスナバ回路モジュール２０１を着脱可能である。なお、半導体モジュール１０３において、スナバ回路用Ｐ電極３１、スナバ回路用Ｎ電極３２およびスナバ回路用ＡＣ電極３３の構成を図２１又は図２２のように変更して、半導体モジュール１０３にスナバ回路モジュール２０１を複数装着できるようにしてもよい。
＜実施の形態５＞
図２９は、本実施の形態５における電力装置の構成を示す図である。本実施の形態５における電力装置は、半導体装置３００と、負荷７００と、負荷７００の電源４００とを備える。半導体装置は、３つの半導体モジュール１００を備える。各半導体モジュール１００にはスナバ回路モジュール２００が装着されている。半導体装置はインバータ回路であり、３つの半導体モジュール１００がＵ相、Ｖ相、Ｗ相のそれぞれに対応する。
図２９に示すように、負荷７００はモーターである。また、電源４００と半導体装置３００との間には、整流回路５００および平滑コンデンサ６００が接続される。
なお、半導体モジュール１００の代わりに、半導体モジュール１０１，１０２，１０３を配置してもよい。また、半導体モジュール１０１，１０３にはスナバ回路モジュール２０１を装着してもよい。
＜効果＞
本実施の形態５における電力装置は、半導体装置３００と、負荷７００と、負荷７００の電源４００と、を備え、半導体装置３００は電源４００の電力を変換して負荷７００を駆動する。半導体モジュール１００の直近にスナバ回路モジュール２００を接続することが可能である。よって、半導体モジュール１００を電力装置に組み込んで電力の変換を行う場合においても、変換された電力に含まれるサージ電圧を抑制することが可能である。
なお、実施の形態１から実施の形態５において、半導体素子１１，１２はワイドバンドギャップ半導体を含む半導体素子であってもよい。ワイドバンドギャップ半導体とは、ＳｉＣ、ＧａＮ、ダイヤモンド等である。半導体素子１１，１２がワイドバンドギャップ半導体を含むことにより、大電流、高電圧をより高速でスイッチングすることが可能となるため、サージ電圧の発生が顕著となる。従って、半導体モジュールを実施の形態１から５で述べた構成とすることにより、より効果的にサージ電圧の発生を抑制することが可能となる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
４ 基板、６ 外郭部材、７ スナバ回路接続用開口部、７ａ 内部、１１，１２ 半導体素子、２１ Ｐ端子、２２ Ｎ端子、２３ ＡＣ端子、３１ スナバ回路用Ｐ電極、３１ａ，３１ｂ，３１ｃ，３１ｄ，３２ａ，３２ｂ，３２ｃ，３２ｄ，３３ａ，３３ｂ，３３ｃ，３３ｄ 金属板、３２ スナバ回路用Ｎ電極、３３ スナバ回路用ＡＣ電極、５１ 第１の回路パターン、５２ 第２の回路パターン、５３ 第３の回路パターン、６１ Ｐ電極端子、６２ Ｎ電極端子、６３ ＡＣ電極端子、７０ 本体部、７１ 切り欠き、７１ａ 溝、１００Ａ，１０１Ａ，１０２，１０３ 半導体モジュール、２００，２０１ スナバ回路モジュール、３００ 半導体装置、４００ 電源、５００ 整流回路、６００ 平滑コンデンサ、７００ 負荷。

Claims (8)

  1. 少なくとも１つの半導体素子と、
    基板上に配置され、前記少なくとも１つの半導体素子の主電極と接合された回路パターンと、
    前記少なくとも１つの半導体素子および前記基板の前記回路パターン側の面を少なくとも内包する外郭部材と、
    前記外郭部材の外面に設けられたスナバ回路接続用開口部と、
    を備え、
    前記スナバ回路接続用開口部に連通した内部に、少なくとも１つのスナバ回路モジュールを着脱可能であり、
    前記回路パターンには、前記少なくとも１つのスナバ回路モジュールと電気的に接続するための複数のスナバ回路用電極が接合されており、
    前記複数のスナバ回路用電極は前記スナバ回路接続用開口部の前記内部に配置され、
    前記スナバ回路接続用開口部の前記内部に前記スナバ回路モジュールを装着した状態において、前記スナバ回路モジュールは前記外郭部材の外面からはみ出さず、
    前記複数のスナバ回路用電極のそれぞれは、前記スナバ回路モジュール側の電極のそれぞれと面接触し、
    前記スナバ回路接続用開口部および前記内部は、前記少なくとも１つの半導体素子と平面視で重ならず、
    前記スナバ回路接続用開口部は、前記外郭部材の外面のうち前記基板の主面と対向する面に設けられている、
    半導体モジュール。
  2. 少なくとも１つの半導体素子と、
    基板上に配置され、前記少なくとも１つの半導体素子の主電極と接合された回路パターンと、
    前記少なくとも１つの半導体素子および前記基板の前記回路パターン側の面を少なくとも内包する外郭部材と、
    前記外郭部材の外面に設けられたスナバ回路接続用開口部と、
    を備え、
    前記スナバ回路接続用開口部に連通した内部に、少なくとも１つのスナバ回路モジュールを着脱可能であり、
    前記回路パターンには、前記少なくとも１つのスナバ回路モジュールと電気的に接続するための複数のスナバ回路用電極が接合されており、
    前記複数のスナバ回路用電極は前記スナバ回路接続用開口部の前記内部に配置され、
    前記スナバ回路接続用開口部の前記内部に前記スナバ回路モジュールを装着した状態において、前記スナバ回路モジュールは前記外郭部材の外面からはみ出さず、
    前記複数のスナバ回路用電極のそれぞれは、前記スナバ回路モジュール側の電極のそれぞれと面接触し、
    前記スナバ回路接続用開口部および前記内部は、前記少なくとも１つの半導体素子と平面視で重ならず、
    １つの前記スナバ回路接続用開口部には、前記少なくとも１つのスナバ回路モジュールを同時に複数装着可能であり、
    １つの前記スナバ回路接続用開口部に装着された複数の前記スナバ回路モジュールは、前記複数のスナバ回路用電極に対して互いに並列に接続される、
    半導体モジュール。
  3. 前記複数のスナバ回路用電極のそれぞれの端子部分は、間隔を設けて積層された複数の金属板を有し、
    前記複数の金属板の間に、前記スナバ回路モジュール側の電極端子が挿入されて面接触する、
    請求項１または請求項２に記載の半導体モジュール。
  4. 前記少なくとも１つの半導体素子は、直列接続された２つの半導体素子を含み、
    前記複数のスナバ回路用電極は、前記直列接続された２つの半導体素子のＰ端子に対応したスナバ回路用Ｐ電極と、前記直列接続された２つの半導体素子のＮ端子に対応したスナバ回路用Ｎ電極と、前記直列接続された２つの半導体素子のＡＣ端子に対応したスナバ回路用ＡＣ電極とのうち、少なくとも２つを含む、
    請求項１から請求項３のいずれか一項に記載の半導体モジュール。
  5. 前記少なくとも１つの半導体素子は、ワイドバンドギャップ半導体を含む、
    請求項１から請求項４のいずれか一項に記載の半導体モジュール。
  6. 請求項１から請求項５のいずれか一項に記載の半導体モジュールと、
    半導体モジュールの前記スナバ回路接続用開口部に着脱可能な前記少なくとも１つのスナバ回路モジュールと、
    を備える、
    半導体装置。
  7. 前記少なくとも１つのスナバ回路モジュールの外郭には切り欠きが設けられ、
    前記切り欠きは、前記スナバ回路接続用開口部から前記少なくとも１つのスナバ回路モジュールを引き抜く際に利用される、
    請求項６に記載の半導体装置。
  8. 請求項６又は請求項７に記載の半導体装置の少なくとも１つと、
    負荷と、
    前記負荷の電源と、
    を備え、
    前記半導体装置は前記電源の電力を変換して前記負荷を駆動する、
    電力装置。
JP2016225707A 2016-11-21 2016-11-21 半導体モジュール、半導体装置および電力装置 Active JP6647189B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016225707A JP6647189B2 (ja) 2016-11-21 2016-11-21 半導体モジュール、半導体装置および電力装置
US15/626,222 US9893643B1 (en) 2016-11-21 2017-06-19 Semiconductor module, semiconductor device, and electric power device
DE102017213288.4A DE102017213288B4 (de) 2016-11-21 2017-08-01 Halbleitermodul, Halbleitervorrichtung und elektrische Leistungsvorrichtung
CN201711166764.8A CN108092499B (zh) 2016-11-21 2017-11-21 半导体模块、半导体装置及电力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016225707A JP6647189B2 (ja) 2016-11-21 2016-11-21 半導体モジュール、半導体装置および電力装置

Publications (2)

Publication Number Publication Date
JP2018085782A JP2018085782A (ja) 2018-05-31
JP6647189B2 true JP6647189B2 (ja) 2020-02-14

Family

ID=61148052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016225707A Active JP6647189B2 (ja) 2016-11-21 2016-11-21 半導体モジュール、半導体装置および電力装置

Country Status (4)

Country Link
US (1) US9893643B1 (ja)
JP (1) JP6647189B2 (ja)
CN (1) CN108092499B (ja)
DE (1) DE102017213288B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6488421B1 (ja) * 2018-09-12 2019-03-20 高周波熱錬株式会社 スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置
JP7215194B2 (ja) * 2019-01-30 2023-01-31 富士電機株式会社 スナバ装置および電力変換装置
JP6915672B2 (ja) * 2019-03-13 2021-08-04 富士電機株式会社 スナバモジュール、スナバ装置および電力変換装置
JP6648850B1 (ja) * 2019-03-13 2020-02-14 富士電機株式会社 スナバモジュール、スナバ装置および電力変換装置
JP2021005690A (ja) * 2019-06-27 2021-01-14 住友電気工業株式会社 半導体モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3718841A (en) * 1971-07-09 1973-02-27 Gen Electric Modular rectifier holding assembly with heat sink supporting circuit protecting means
JP3447543B2 (ja) * 1998-02-02 2003-09-16 東芝トランスポートエンジニアリング株式会社 電力変換装置
JP4044265B2 (ja) * 2000-05-16 2008-02-06 三菱電機株式会社 パワーモジュール
JP4580997B2 (ja) 2008-03-11 2010-11-17 日立オートモティブシステムズ株式会社 電力変換装置
US7897477B2 (en) * 2009-01-21 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an isolation structure
JP5394957B2 (ja) * 2010-03-17 2014-01-22 株式会社ケーヒン コンデンサ装置
WO2013161045A1 (ja) * 2012-04-26 2013-10-31 三菱電機株式会社 パワーモジュールおよびそれを用いた３レベル電力変換装置
CN104704729B (zh) * 2013-10-02 2016-10-05 三菱电机株式会社 Cr缓冲电路
JP6227480B2 (ja) * 2014-05-23 2017-11-08 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE102017213288B4 (de) 2020-08-06
US9893643B1 (en) 2018-02-13
JP2018085782A (ja) 2018-05-31
CN108092499A (zh) 2018-05-29
CN108092499B (zh) 2020-04-24
DE102017213288A1 (de) 2018-05-24

Similar Documents

Publication Publication Date Title
JP6647189B2 (ja) 半導体モジュール、半導体装置および電力装置
JP6160780B2 (ja) ３レベル電力変換装置
JP6362560B2 (ja) 半導体モジュール、電力変換装置および半導体モジュールの製造方法
EP2884650B1 (en) Power module comprising two elements, and three-level power conversion device using same
US10134718B2 (en) Power semiconductor module
JP4660214B2 (ja) 電力用半導体装置
JP2009284604A (ja) 電力変換装置
US9622368B2 (en) Semiconductor device
US10199953B2 (en) Power conversion device
JP6196853B2 (ja) ３レベルコンバータハーフブリッジ
JP2017046529A (ja) 半導体装置、インテリジェントパワーモジュールおよび電力変換装置
JP2007236044A (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
US20220319976A1 (en) Three-level power module
JP5051183B2 (ja) パワーモジュール
US10021802B2 (en) Electronic module assembly having low loop inductance
JP2015053410A (ja) 半導体モジュール
JP2002238260A (ja) 半導体装置
JP6720601B2 (ja) 電力変換装置
JP6179487B2 (ja) ３レベル電力変換装置の半導体モジュールユニット
JP4246040B2 (ja) 半導体装置の実装体
JP6123722B2 (ja) 半導体装置
JP5024439B2 (ja) 半導体装置
JP2009277975A (ja) 半導体装置
JP2014127582A (ja) 半導体モジュール
JP7428679B2 (ja) パワー半導体装置および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200114

R150 Certificate of patent or registration of utility model

Ref document number: 6647189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250