JP6196853B2 - 3レベルコンバータハーフブリッジ - Google Patents

3レベルコンバータハーフブリッジ Download PDF

Info

Publication number
JP6196853B2
JP6196853B2 JP2013187201A JP2013187201A JP6196853B2 JP 6196853 B2 JP6196853 B2 JP 6196853B2 JP 2013187201 A JP2013187201 A JP 2013187201A JP 2013187201 A JP2013187201 A JP 2013187201A JP 6196853 B2 JP6196853 B2 JP 6196853B2
Authority
JP
Japan
Prior art keywords
diode
power semiconductor
semiconductor switch
substrate
level converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013187201A
Other languages
English (en)
Other versions
JP2014073073A (ja
Inventor
シュタウト インゴ
シュタウト インゴ
ヴィントリッヒ アーレント
ヴィントリッヒ アーレント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of JP2014073073A publication Critical patent/JP2014073073A/ja
Application granted granted Critical
Publication of JP6196853B2 publication Critical patent/JP6196853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Description

本発明は、3レベルコンバータハーフブリッジ(three-level converter half-bridge)に関するものである。
広く用いられている従来のコンバータと比べて3レベルコンバータ(整流器)は、インバータとして操作されるならば、(従来のコンバータのように)AC電圧側での負荷接続部(load connections)ACで、中間回路電圧(intermediate circuit voltage)Udの電気的に正の又は負の電圧に実質的に対応する電圧値を有する電気AC電圧を生じるだけでなく、AC電圧側での負荷接続部ACで、中間回路電圧Udの電気的に正の又は負の電圧の半分に実質的に対応する電圧値を有する電気電圧(electrical voltage)を付加的に生じることによって、区別される。
その結果、例えばAC電圧側での負荷接続部ACでコンバータによって生じた電圧は、シヌソイドのAC電圧に良好に近似可能である。
この場合、3レベルコンバータは、多数の3レベルコンバータハーフブリッジを有し、これらは3レベルコンバータを実現するために互いに電気的に相互接続されている。
3レベルコンバータの場合、3レベルコンバータを実現するのに要する全てのパワー半導体スイッチやダイオードが個別基板上に配置され、基板の導体層とボンディングワイヤによって互いに導電接続されることが公知である。しかしながら、3レベルコンバータを実現するのに要する全てのパワー半導体スイッチやダイオードが個別基板上に配置される3レベルコンバータにおいて実現可能である電力は、個別基板の熱散逸能が限定されているために、制限されている。
さらに、3レベルコンバータを実現するために、特に高い電力を有する3レベルコンバータを実現するために、パワー半導体スイッチやダイオードが互いに分かれた多数の基板上に配置され、基板が例えば電気線によって互いに導電接続されることも知られている。この場合、基板上に配置されたパワー半導体スイッチやダイオードは、通常、電気的な電圧や電流を調整し逆転するのに用いられる複数の所謂ハーフブリッジ回路を形成するために、電気的に相互接続されている。基板は一般的にヒートシンクに直接、あるいは間接的に接続される。基板が接続される電気線は、比較的高い寄生インダクタンスを有し、それによって転流(整流)プロセス中に高いスイッチング過電圧が生じ、パワー半導体スイッチにとって実現可能なスイッチングスピードとスイッチング頻度を減らす欠点を有する。
パワー半導体スイッチは一般的に、例えばIGBT(絶縁ゲートバイポーラトランジスタ)やMOSFET(金属酸化物半導体電界効果トランジスタ)のようなトランジスタの形態で、あるいは制御して消すことができるサイリスターの形態で存在する。
特許文献1は、寄生インダクタンスを低下させたパワー半導体モジュールを開示する。
EP 1 670 131 A2(特開2006-166696に対応する)
本発明の目的は、動作過電圧(スイッチング過電圧)を減少させた3レベルコンバータハーフブリッジを提供することである。
この目的は、第1の基板と、該第1の基板と分かれて配置された第2の基板とを備えて構成される3レベルコンバータハーフブリッジであって、第1の基板が第1の絶縁材料体(insulating material body)と該第1の絶縁材料体上に配置された導電性の第1の構造化伝導層(structured conduction layer)とを有し、第1のパワー半導体スイッチ、第2のパワー半導体スイッチ、第1のダイオード及び第1のダイオード装置(diode arrangement)が第1の構造化伝導層上に配置され、該第1の構造化伝導層に接続されており、第2の基板が第2の絶縁材料体と該第2の絶縁材料体上に配置された導電性の第2の構造化伝導層とを有し、第3のパワー半導体スイッチ、第4のパワー半導体スイッチ、第2のダイオード及び第2のダイオード装置が第2の構造化伝導層上に配置され、該第2の構造化伝導層に接続されており、第1のパワー半導体スイッチの第2の負荷電流接続部(load current connection)が第2のパワー半導体スイッチの第1の負荷電流接続部に導電接続され、第4のパワー半導体スイッチの第1の負荷電流接続部が第3のパワー半導体スイッチの第2の負荷電流接続部に導電接続され、第1のダイオードのカソードが第1のパワー半導体スイッチの第2の負荷電流接続部に導電接続され、第2のダイオードのアノードが第3のパワー半導体スイッチの第2の負荷電流接続部に導電接続され、第2のパワー半導体スイッチの第2の負荷電流接続部が第1のダイオード装置のカソード接続部に導電接続され、第3のパワー半導体スイッチの第1の負荷電流接続部が第2のダイオード装置のアノード接続部に導電接続され、第1のパワー半導体スイッチの第1の負荷電流接続部が第2のダイオード装置のカソード接続部に導電接続され、第4のパワー半導体スイッチの第2の負荷電流接続部が第1のダイオード装置のアノード接続部に導電接続され、第1のダイオードのアノードが第2のダイオードのカソードに導電接続され、第2のパワー半導体スイッチの第2の負荷電流接続部が第3のパワー半導体スイッチの第1の負荷電流接続部に導電接続されている、3レベルコンバータハーフブリッジによって達成される。
本発明の有利な実施形態は、従属請求項から明らかである。
第1のダイオード装置が第5のダイオードと第6のダイオードを有し、第6のダイオードのカソードが第5のダイオードのアノードと導電接続され、第2のダイオード装置が第3のダイオードと第4のダイオードを有し、第4のダイオードのカソードが第3のダイオードのアノードと導電接続されるならば、有利であると分かる。このやり方によって、3レベルコンバータハーフブリッジの全てのダイオードのために同じ逆電圧(reverse voltage)を有するダイオードの使用が可能である。
さらに、第1のダイオードのカソードが第4のダイオードのカソードに導電接続されず、第6のダイオードのカソードが第2のダイオードのアノードに導電接続されないならば、有利であると分かる。なぜならば、3レベルコンバータハーフブリッジが結果として、より簡単に構成可能だからである。
さらに、第1のダイオード装置が個別ダイオードの様式で具現化され、第2のダイオード装置が個別ダイオードの様式で具現化され、3レベルコンバータハーフブリッジを実現するのに要するダイオードの数を減らすことができるならば、有利であると分かる。
本発明の例示的な実施形態は図面に示され、以下でより詳細に説明される。
工業技術的に通例の3レベルコンバータハーフブリッジの電気回路図を示す。 本発明に係る3レベルコンバータハーフブリッジの電気回路図と、第1の基板と第2の基板の間の、本発明に係る3レベルコンバータハーフブリッジのパワー半導体スイッチとダイオードの本発明に係る区分とを示す。 本発明に係る3レベルコンバータハーフブリッジの第1の基板と、該第1の基板に配置されたパワー半導体スイッチとダイオードを概略図で示す。 本発明に係る3レベルコンバータハーフブリッジの第2の基板と、該第2の基板に配置されたパワー半導体スイッチとダイオードを概略図でを示す。 本発明に係る更なる3レベルコンバータハーフブリッジの電気回路図と、第1の基板と第2の基板の間の、本発明に係る更なる3レベルコンバータハーフブリッジのパワー半導体スイッチとダイオードの本発明に係る区分とを示す。
図1は、従来技術に係る3レベルコンバータハーフブリッジの電気回路図を示す。3レベルコンバータハーフブリッジは第1のパワー半導体スイッチT1と、第2のパワー半導体スイッチT2と、第3のパワー半導体スイッチT3と、第4のパワー半導体スイッチT4と、第1のダイオードD1と、第2のダイオードD2と、第3のダイオードD3と、第4のダイオードD4と、第5のダイオードD5と、第6のダイオードD6とを有し、これらは図1に示したように、電気的に相互接続されていて、所謂ハーフブリッジ回路を形成する。3レベルコンバータハーフブリッジは、2つの電圧源(図1に図示せず)によって給電される。これら電圧源は夫々、半分の中間回路電圧Ud/2を生じる(中間回路電圧Udは2つのDC電圧接続部DC+とDC−の間に存する)。
図1において、パワー半導体スイッチはIGBTとして具現化され、制御入力部Gを介してオン・オフされる。相応してパワー半導体スイッチをオン・オフすることによって、AC電圧側での負荷接続部ACで、中間回路電圧Udの電気的電圧に基本的に対応する絶対値か半分の電気的中間回路電圧Ud/2に基本的に対応する絶対値を有する電気的電圧を生じることが可能で、パワー半導体スイッチの対応する駆動で、AC電圧側での負荷接続部ACで対応する電圧が半分の中間回路電圧Ud/2の2つか、中間回路電圧Udから生成される。3レベルコンバータの電気的作用は、一般的に既知の従来技術である。
3レベルコンバータは多数の3レベルコンバータハーフブリッジを有することが特筆されるべきである。それゆえ、3レベルコンバータは例えば3つの3レベルコンバータハーフブリッジを有して、それらによって、3レベルコンバータハーフブリッジのパワー半導体スイッチの対応する駆動の結果として、半分の中間回路電圧Ud/2の2つからか中間回路電圧Udから、例えば電気モータを駆動するための三相AC電圧を生成することが可能である。しかしながら、3レベルコンバータはまた整流器として作動可能であることも言うまでもない。
図1にしたがう3レベルコンバータハーフブリッジの一般的な作動の間、パワー半導体スイッチがオン・オフされる際、電流の転流(current commutations)のみが第1のパワー半導体スイッチT1、第2のパワー半導体スイッチT2、第1のダイオードD1、第5のダイオードD5及び第6のダイオードD6の間と、第3のパワー半導体スイッチT3、第4のパワー半導体スイッチT4、第2のダイオードD2、第3のダイオードD3及び第4のダイオードD4の間で生じる。第1のパワー半導体スイッチT1、第2のパワー半導体スイッチT2、第1のダイオードD1、第5のダイオードD5及び第6のダイオードD6はそれゆえ、第1の転流群を形成し、第3のパワー半導体スイッチT3、第4のパワー半導体スイッチT4、第2のダイオードD2、第3のダイオードD3及び第4のダイオードD4はそれゆえ、第2の転流群を形成する。パワー半導体スイッチがオン・オフされる際、第1の転流群と第2の転流群のパワー半導体スイッチとダイオードの間で電流の転流は生じない。
この技術的見識が、本発明に係る3レベルコンバータハーフブリッジを実現するために用いられる。図2は、本発明に係る3レベルコンバータハーフブリッジ1の電気回路図と、第1の基板2と第2の基板3の間の、本発明に係る3レベルコンバータハーフブリッジ1のパワー半導体スイッチとダイオードの本発明に係る区分とを示す。図3は、本発明に係る3レベルコンバータハーフブリッジ1の第1の基板2と、該第1の基板2に配置されたパワー半導体スイッチとダイオードを概略図で示す。図4は、本発明に係る3レベルコンバータハーフブリッジ1の第2の基板3と、該第2の基板3に配置されたパワー半導体スイッチとダイオードを概略図でを示す。
本発明によれば、第1の転流群のパワー半導体スイッチとダイオードは、第1の基板2上に配置され、第2の転流群のパワー半導体スイッチとダイオードは、第2の基板3上に配置される。したがって、本発明に係る3レベルコンバータハーフブリッジ1の操作の間、第1の基板2上に配置されたパワー半導体スイッチ及びダイオードと、第2の基板3上に配置されたパワー半導体及びダイオードの間で電流の転流は起こらないので、第1の基板と第2の基板を相互に導電接続する電気接続線の寄生インダクタンスの重要性は著しく減少し、したがって本発明に係る3レベルコンバータハーフブリッジ1の場合における動作過電圧(switching overvoltages)は、パワー半導体スイッチとダイオードが多数の基板上に異なる形態で分配された従来の3レベルコンバータハーフブリッジに比べて著しく減少する。
既に記載したように、本発明に係る3レベルコンバータハーフブリッジ1は、第1の基板2と、該第1の基板2から分かれて配置されている第2の基板3とを有する。第1の基板2と第2の基板3とは共通のハウジング内に配置可能であり、また互いに分かれた2つのハウジング内に配置されることも可能である。第1の基板2は、第1の絶縁材料体6aと、該第1の絶縁材料体6a上に配置され且つその構造のために電気導体トラックを形成する導電性の第1の構造化伝導層とを有する。図3には、明瞭さの目的のため、僅かに3つの導体トラック7aのみに参照符号が与えられている。好ましくは、第1の基板2は導電性の、好ましくは構造化されていない更なる伝導層を有し、絶縁材料体6aが第1の構造化伝導層と更なる伝導層の間に配置される。第1の基板2上に配置された要素を冷却するのに供せられるヒートシンクが一般的に第1の基板2の更なる伝導層に配置される。第1の基板2の更なる伝導層は、第1の絶縁材料体6aの裏側に配置されていて、図3における描写では見ることができない。第1の基板2の第1の構造化伝導層は、例えば銅で構成可能である。第1の基板はDCB基板の形態で存することができ、また例えば絶縁金属基板の形態で存することもできる。DCB基板の場合、第1の絶縁材料体6aは例えばセラミックで構成可能であり、第1の基板の更なる伝導層は銅で構成可能である。絶縁金属基板の場合、第1の絶縁材料体6aは例えばポリイミド又はエポキシの層で構成可能であり、第1の基板の更なる伝導層は金属成形体で構成可能である。金属形成体は例えばアルミニウム又はアルミニウム合金で構成可能である。
第2の基板3は、第2の絶縁材料体6bと、該第2の絶縁材料体6b上に配置され且つその構造のために電気導体トラックを形成する導電性の第2の構造化伝導層とを有する。図4には、明瞭さの目的のため、僅かに3つの導体トラック7bのみに参照符号が与えられている。好ましくは、第2の基板3は導電性の、好ましくは構造化されていない更なる伝導層を有し、絶縁材料体6bが第2の構造化伝導層と更なる伝導層の間に配置される。第2の基板3上に配置された要素を冷却するのに供せられるヒートシンクが一般的に第2の基板3の更なる伝導層に配置される。第2の基板3の更なる伝導層は、第2の絶縁材料体6bの裏側に配置されていて、図4における描写では見ることができない。第2の基板3の第2の構造化伝導層は、例えば銅で構成可能である。第2の基板はDCB基板の形態で存することができ、また例えば絶縁金属基板の形態で存することもできる。DCB基板の場合、第2の絶縁材料体6bは例えばセラミックで構成可能であり、第2の基板の更なる伝導層は銅で構成可能である。絶縁金属基板の場合、第2の絶縁材料体6bは例えばポリイミド又はエポキシの層で構成可能であり、第2の基板の更なる伝導層は金属成形体で構成可能である。金属形成体は例えばアルミニウム又はアルミニウム合金で構成可能である。
第1のパワー半導体スイッチT1、第2のパワー半導体スイッチT2、第1のダイオードD1及び第1のダイオード装置10が第1の基板2の第1の構造化伝導層上に配置され、該第1の構造化伝導層に接続される。図2〜4に示された実施形態に関連して、第1のダイオード装置10は第5のダイオードD5と第6のダイオードD6を有し、第6のダイオードD6のカソードは、実施形態においてボンディングワイヤによって、第5のダイオードD5のアノードと導電接続されている。図3には、明瞭さの目的のため、僅かに3つのボンディングワイヤ8aのみに参照符号が与えられている。第1のパワー半導体スイッチT1、第2のパワー半導体スイッチT2、第1のダイオードD1、及び第5のダイオードD5と第6のダイオードD6は、実施形態において、第1の基板2に面した側で、例えば溶接、半田付け又は焼結接続によって夫々割り当てられた導体トラック7aに接続する電気負荷電流接続部(electrical load current connection)を有し、第1の基板2と逆の側で、ボンディングワイヤによって夫々割り当てられた導体トラックに接続する電気負荷電流接続部を有する。
第3のパワー半導体スイッチT3、第4のパワー半導体スイッチT4、第2のダイオードD2及び第2のダイオード装置11が第2の基板3の第2の構造化伝導層上に配置され、該第2の構造化伝導層に接続される。図2〜4に示された実施形態に関連して、第2のダイオード装置11は第3のダイオードD3と第4のダイオードD4を有し、第4のダイオードD4のカソードは、実施形態においてボンディングワイヤによって、第3のダイオードD3のアノードと導電接続されている。図4には、明瞭さの目的のため、僅かに3つのボンディングワイヤ8bのみに参照符号が与えられている。第3のパワー半導体スイッチT3、第4のパワー半導体スイッチT4、第2のダイオードD2、及び第3のダイオードD3と第4のダイオードD4は、実施形態において、第2の基板3に面した側で、例えば溶接、半田付け又は焼結接続によって夫々割り当てられた導体トラック7bに接続する電気負荷電流接続部を有し、第2の基板3と逆の側で、ボンディングワイヤによって夫々割り当てられた導体トラックに接続する電気負荷電流接続部を有する。
関連した要素は、ボンディングワイヤによる代わりに、他の電気接続手段を介した互いに導電接続されることも可能である。
第1のパワー半導体スイッチT1の第2の負荷電流接続部Eは、第2のパワー半導体スイッチT2の第1の負荷電流接続部Cに導電接続されている。さらに、第4のパワー半導体スイッチT4の第1の負荷電流接続部Cは、第3のパワー半導体スイッチT3の第2の負荷電流接続部Eに導電接続されている。
第1のダイオードD1のカソードは第1のパワー半導体スイッチT1の第2の負荷電流接続部Eに導電接続され、第2のダイオードD2のアノードは第2のパワー半導体スイッチT3の第2の負荷電流接続部Eに導電接続されている。さらに第2のパワー半導体スイッチT2の第2の負荷電流接続部Eは、第1のダイオード装置10のカソード接続部に導電接続されており、第1のダイオード装置10のカソード接続部は、本発明のこの実施形態において第5のダイオードD5のカソードによって形成されている。
さらに第3のパワー半導体スイッチT3の第1の負荷電流接続部Cは、第2のダイオード装置11のアノード接続部に導電接続されており、本発明のこの実施形態において、第2のダイオード装置11のアノード接続部は第4のダイオードD4のアノードによって形成されている。
第1のパワー半導体スイッチT1の第1の負荷電流接続部Cは、第2のダイオード装置11のカソード接続部に導電接続されており、本発明のこの実施形態において、第2のダイオード装置11のカソード接続部は第3のダイオードD3のカソードによって形成されている。さらに、第4のパワー半導体スイッチT4の第2の負荷電流接続部Eは、第1のダイオード装置10のアノード接続部に導電接続されており、本発明のこの実施形態において、第1のダイオード装置10のアノード接続部は第6のダイオードD6のアノードによって形成されている。
さらに第1のダイオードD1のアノードは第2のダイオードD2のカソードに導電接続されていて、第2のパワー半導体スイッチT2の第2の負荷電流接続部Eは第3のパワー半導体スイッチT3の第1の負荷電流接続部Cに導電接続されている。
実施形態に関して、第1又は第2の基板に接続された負荷接続要素によって、第1及び第2の基板はケーブル及び/又はバスバー13によって互いに導電接続されている。明瞭さの目的のため、図3,4には、僅かに2つの負荷接続要素9a,9bのみに参照符号が与えられている。
本発明に係る3レベルコンバータハーフブリッジ1において、図2にて点線で示された導電性の接続部4,5は必要でなく、省略可能である。したがって、第1のダイオードD1のカソードは好ましくは、第4のダイオードD4のカソードに導電接続されず、第6のダイオードD6のカソードは好ましくは、第2のダイオードD2のアノードに導電接続されない。
この際、実施形態に関連して、パワー半導体スイッチがIGBTの形式で存在し、夫々のパワー半導体スイッチの第1の負荷電流接続部Cは夫々のIGBTのコレクタの形式で存在し、夫々のパワー半導体スイッチの第2の負荷電流接続部Eは夫々のIGBTのエミッタの形式で存在することに言及されるべきである。明瞭さの目的のため、パワー半導体スイッチの制御接続部Gは図3、図4に示されておらず、実施形態において夫々のIGBTのゲートの形式で存在する。
さらにこの際、本発明の意義の範囲内で、「2つの要素が導電接続される」なる表現は、例えば2つの要素の間に配された溶接、半田付け又は焼結接続による2つの要素の直接的な導電接続を意味し、また例えば1つ以上の接続要素、2つの要素を互いに導電接続して互いに導電接続した2つの要素の間で電気的な流れを可能とする例えば導体トラック、ボンディングワイヤ、導電フォイルコンポジット、バスバー(busbar)やケーブルのようなものによる間接的な導電接続を意味すると言及されるべきである。
図5は、本発明に係る更なる3レベルコンバータハーフブリッジ1’の電気回路図と、第1の基板2と第2の基板3の間の、本発明に係る更なる3レベルコンバータハーフブリッジ1’のパワー半導体スイッチとダイオードの本発明に係る区分とを示す。この場合、3レベルコンバータハーフブリッジ1’は、機能と構造に関して、図2〜4に従う3レベルコンバータハーフブリッジ1に対応し、第1のダイオード装置10が個別ダイオード(以下、第7のダイオードD7と称する)の様式で具現化され、第2のダイオード装置11が個別ダイオード(以下、第8のダイオードD8と称する)の様式で具現化される点で相違する。本発明のこの実施形態において、第5のダイオードD5と第6のダイオードD6は組み合わされて第7のダイオードD7を形成し、第3のダイオードD3と第4のダイオードD4は組み合わされて第8のダイオードD8を形成する。
このやり方の結果として、3レベルコンバータハーフブリッジを実現するのに要するダイオードの数を減らすことができ、それゆえ3レベルコンバータハーフブリッジ1’は3レベルコンバータハーフブリッジ1に比べて、構造が小さくなる。
好ましくは、この場合、第7のダイオードD7と第8のダイオードD8は第3、第4、第5及び第6のダイオードに比べて高い逆電圧を有するはずである。
この際、適切であるならば、本発明に係る3レベルコンバータハーフブリッジの電流容量を増すために、1つ又は複数の更なるパワー半導体スイッチが夫々、パワー半導体スイッチと並列に電気接続され得ることに言及されるべきである。
1 3レベルコンバータハーフブリッジ
2 第1の基板
3 第2の基板
6a 第1の絶縁材料体
6b 第2の絶縁材料体
7a 第1の構造化伝導層
7b 第2の構造化伝導層
10 第1のダイオード装置
11 第2のダイオード装置
T1 第1のパワー半導体スイッチ
T2 第2のパワー半導体スイッチ
T3 第3のパワー半導体スイッチ
T4 第4のパワー半導体スイッチ
D1 第1のダイオード
D2 第2のダイオード
C 第1の負荷電流接続部
E 第2の負荷電流接続部

Claims (4)

  1. 第1の基板(2)と、該第1の基板(2)と分かれて配置された第2の基板(3)とを備えて構成される3レベルコンバータハーフブリッジであって、第1の基板(2)が第1の絶縁材料体(6a)と該第1の絶縁材料体(6a)上に配置された導電性の第1の構造化伝導層(7a)とを有し、第1のパワー半導体スイッチ(T1)、第2のパワー半導体スイッチ(T2)、第1のダイオード(D1)及び第1のダイオード装置(10)が第1の構造化伝導層(7a)上に配置され、該第1の構造化伝導層(7a)に接続されており、第2の基板(3)が第2の絶縁材料体(6b)と該第2の絶縁材料体(6b)上に配置された導電性の第2の構造化伝導層(7b)とを有し、第3のパワー半導体スイッチ(T3)、第4のパワー半導体スイッチ(T4)、第2のダイオード(D2)及び第2のダイオード装置(11)が第2の構造化伝導層(7b)上に配置され、該第2の構造化伝導層(7b)に接続されており、第1のパワー半導体スイッチ(T1)の第2の負荷電流接続部(E)が第2のパワー半導体スイッチ(T2)の第1の負荷電流接続部(C)に導電接続され、第4のパワー半導体スイッチ(T4)の第1の負荷電流接続部(C)が第3のパワー半導体スイッチ(T3)の第2の負荷電流接続部(E)に導電接続され、第1のダイオード(D1)のカソードが第1のパワー半導体スイッチ(T1)の第2の負荷電流接続部(E)に導電接続され、第2のダイオード(D2)のアノードが第3のパワー半導体スイッチ(T3)の第2の負荷電流接続部(E)に導電接続され、第2のパワー半導体スイッチ(T2)の第2の負荷電流接続部(E)が第1のダイオード装置(10)のカソード接続部に導電接続され、第3のパワー半導体スイッチ(T3)の第1の負荷電流接続部(C)が第2のダイオード装置(11)のアノード接続部に導電接続され、第1のパワー半導体スイッチ(T1)の第1の負荷電流接続部(C)が第2のダイオード装置(11)のカソード接続部に導電接続され、第4のパワー半導体スイッチ(T4)の第2の負荷電流接続部(E)が第1のダイオード装置(10)のアノード接続部に導電接続され、第1のダイオード(D1)のアノードが第2のダイオード(D2)のカソードに導電接続され、第2のパワー半導体スイッチ(T2)の第2の負荷電流接続部(E)が第3のパワー半導体スイッチ(T3)の第1の負荷電流接続部(C)に導電接続されている、3レベルコンバータハーフブリッジ。
  2. 第1のダイオード装置(10)が第5のダイオード(D5)と第6のダイオード(D6)を有し、第6のダイオード(D6)のカソードが第5のダイオード(D5)のアノードと導電接続され、第2のダイオード装置(11)が第3のダイオード(D3)と第4のダイオード(D4)を有し、第4のダイオード(D4)のカソードが第3のダイオード(D3)のアノードと導電接続されることを特徴とする、請求項1に記載の3レベルコンバータハーフブリッジ。
  3. 第1のダイオード(D1)のカソードが第4のダイオード(D4)のカソードに導電接続されず、第6のダイオード(D6)のカソードが第2のダイオード(D2)のアノードに導電接続されないことを特徴とする、請求項2に記載の3レベルコンバータハーフブリッジ。
  4. 第1のダイオード装置(10)が個別ダイオード(D7)の様式で具現化され、第2のダイオード装置が個別ダイオード(D8)の様式で具現化されることを特徴とする、請求項1に記載の3レベルコンバータハーフブリッジ。
JP2013187201A 2012-10-01 2013-09-10 3レベルコンバータハーフブリッジ Active JP6196853B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012217905.4 2012-10-01
DE102012217905A DE102012217905B3 (de) 2012-10-01 2012-10-01 3-Level-Stromrichterhalbbrücke

Publications (2)

Publication Number Publication Date
JP2014073073A JP2014073073A (ja) 2014-04-21
JP6196853B2 true JP6196853B2 (ja) 2017-09-13

Family

ID=48900866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013187201A Active JP6196853B2 (ja) 2012-10-01 2013-09-10 3レベルコンバータハーフブリッジ

Country Status (5)

Country Link
EP (1) EP2713394A1 (ja)
JP (1) JP6196853B2 (ja)
KR (1) KR101946074B1 (ja)
CN (1) CN103715915B (ja)
DE (1) DE102012217905B3 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6490017B2 (ja) * 2016-01-19 2019-03-27 三菱電機株式会社 パワーモジュール、3相インバータシステム、およびパワーモジュールの検査方法
DE102016106359A1 (de) 2016-04-07 2017-10-12 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Modul für einen Multilevelkonverter
DE202016102722U1 (de) * 2016-05-23 2016-06-20 Danfoss Silicon Power Gmbh Umrichteranordnung
DE102017100530A1 (de) * 2017-01-12 2018-07-12 Danfoss Silicon Power Gmbh Drei-Stufen-Leistungsmodul
DE102017100528A1 (de) * 2017-01-12 2018-07-12 Danfoss Silicon Power Gmbh Leistungsmodul mit optimierter Anschlussstiftanordnung
DE102017106515B4 (de) * 2017-03-27 2024-02-22 Danfoss Silicon Power Gmbh 3-Pegel-Leistungsmodul
EP3644360A1 (en) * 2017-06-19 2020-04-29 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
DE102021110251A1 (de) * 2021-04-22 2022-10-27 Sma Solar Technology Ag Leistungshalbleiteranordnung und wechselrichterbrücke mit leistungshalbleiteranordnung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3314256B2 (ja) * 1994-07-20 2002-08-12 株式会社日立製作所 電気車の電力変換装置
DE19725825C2 (de) * 1996-06-18 2003-12-18 Toshiba Kawasaki Kk Neutralpunktgeklemmter Leistungsumrichter
JP3263317B2 (ja) * 1996-06-18 2002-03-04 株式会社東芝 スイッチングモジュールおよびモジュールを用いた電力変換器
JPH10285950A (ja) * 1997-04-03 1998-10-23 Fuji Electric Co Ltd 3レベル電力変換装置の主回路
JP3229931B2 (ja) * 1997-09-08 2001-11-19 三菱電機株式会社 3レベル電力変換装置
JP3383588B2 (ja) * 1998-08-04 2003-03-04 株式会社東芝 電力変換装置
US7215559B2 (en) * 2004-09-28 2007-05-08 Rockwell Automation Technologies, Inc. Method and apparatus to reduce common mode voltages applied to a load by a drive
DE102004059313B3 (de) * 2004-12-09 2006-05-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit verringerten parasitären Induktivitäten
US7920393B2 (en) * 2007-06-01 2011-04-05 Drs Power & Control Technologies, Inc. Four pole neutral-point clamped three phase converter with low common mode voltage output
EP2264894B1 (en) * 2009-06-19 2011-10-12 Vincotech Holdings S.a.r.l. Power module with additional transient current path and power module system
CN101588126B (zh) * 2009-06-24 2011-05-11 哈尔滨工业大学 宽负载特性的zvzcs三电平dc-dc变换器
CN102097959A (zh) * 2010-12-28 2011-06-15 易事特电力系统技术有限公司 三相三电平vienna型整流器的空间矢量脉宽调制方法
JP2013143812A (ja) * 2012-01-10 2013-07-22 Nissan Motor Co Ltd 電力変換装置

Also Published As

Publication number Publication date
CN103715915A (zh) 2014-04-09
JP2014073073A (ja) 2014-04-21
KR101946074B1 (ko) 2019-02-08
CN103715915B (zh) 2017-09-22
EP2713394A1 (de) 2014-04-02
DE102012217905B3 (de) 2013-11-07
KR20140043279A (ko) 2014-04-09

Similar Documents

Publication Publication Date Title
JP6196853B2 (ja) 3レベルコンバータハーフブリッジ
US8300443B2 (en) Semiconductor module for use in power supply
JP6513303B2 (ja) 電力用半導体モジュールおよび電力変換装置
JP6047423B2 (ja) 半導体モジュール
JP2014217270A (ja) 3レベル電力変換装置用ハーフブリッジ
US10121732B2 (en) Semiconductor device and electric power conversion device having relay terminal directly fixed to an insulating film of base plate
WO2016031295A1 (ja) 3レベル電力変換装置
JP6202195B2 (ja) 半導体装置
JP2010016947A (ja) 電力変換装置のパワーモジュール
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
JP2013162690A (ja) Vvvfインバータ及び車両制御装置
JP2014064377A (ja) 半導体モジュール
JP2012105382A (ja) 半導体装置
CN107710580B (zh) 用于转换器的快速开关的电路装置
JP4842018B2 (ja) 電力変換装置
JP6498370B2 (ja) 電力変換装置
JP4246040B2 (ja) 半導体装置の実装体
JP2013140889A (ja) パワーモジュール
JP2009095128A (ja) 半導体素子モジュール及び電力変換装置
JP2010016926A (ja) 電力半導体モジュールおよびこれを備えた半導体電力変換装置
WO2024013857A1 (ja) 半導体装置および電力変換装置
CN215835344U (zh) 用于操作带中间电路电容器的电动车辆驱动器的功率模块
JP6698968B1 (ja) 半導体装置および電力変換装置
WO2024024169A1 (ja) パワー半導体モジュールおよびそれを用いたモータ駆動システム
JP7069885B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170821

R150 Certificate of patent or registration of utility model

Ref document number: 6196853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250