JP2013140889A - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP2013140889A
JP2013140889A JP2012000658A JP2012000658A JP2013140889A JP 2013140889 A JP2013140889 A JP 2013140889A JP 2012000658 A JP2012000658 A JP 2012000658A JP 2012000658 A JP2012000658 A JP 2012000658A JP 2013140889 A JP2013140889 A JP 2013140889A
Authority
JP
Japan
Prior art keywords
conductor
control signal
signal input
power semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012000658A
Other languages
English (en)
Inventor
Masamitsu Inaba
政光 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012000658A priority Critical patent/JP2013140889A/ja
Publication of JP2013140889A publication Critical patent/JP2013140889A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】寄生インダクタンスを低減して、スイッチング時に発生するサージ電圧を低減することのできるパワーモジュールを提供する。
【解決手段】熱伝導性部材で構成されたベースと、前記ベースの一方の面に設けた絶縁基板と、前記絶縁基板上に配置した複数の導体板と、前記導体板上に配置したスイッチング用パワー半導体チップと、前記スイッチング用パワー半導体チップの制御信号入力電極に接続した制御信号入力導体を備え、前記制御信号入力導体は、平板状の導体を絶縁シートを介して積層した構造である。
【選択図】図１

Description

本発明は、パワーモジュールに係り、特にサージ電圧を抑制することのできるパワーモジュールに関する。
特許文献１には、リードフレームが内部端子と外部端子とを兼ね、複数の外部端子を半導体チップに半田接合したパワーモジュールが示されている。また、このパワーモジュールではリードフレームが半導体チップの制御電極に半田接合されている。
特開２００６−９３２５５号公報
パワーモジュールを用いた高出力電力変換装置では、パワーモジュールを構成するパワー半導体素子の制御電極に、ゲート電流として、数アンペアから数十アンペアの電流を数十ナノセカンドから数百ナノセカンドの間供給して、パワー半導体素子をスイッチングしている。
その際、リードフレームやワイヤボンディング配線などの寄生インダクタンスが大きいとスイッチング時に誘導起電力が発生し、ゲート電圧が急峻に変化する。このため、パワーモジュールのダイオードに発生するリカバリサージ電圧やターンオフサージ電圧が大きくなりパワー半導体素子の耐圧を超えることがある。
本発明はこれらの問題点に鑑みてなされたもので、寄生インダクタンスを低減して、スイッチング時に発生するサージ電圧を低減することのできるパワーモジュールを提供するものである。
本発明は上記課題を解決するため、次のような手段を採用した。
熱伝導性部材で構成されたベースと、前記ベースの一方の面に設けた絶縁基板と、前記絶縁基板上に配置した複数の導体板と、前記導体板上に配置したスイッチング用パワー半導体チップと、前記スイッチング用パワー半導体チップの制御信号入力電極に接続した制御信号入力導体を備え、前記制御信号入力導体は、平板状の導体を絶縁シートを介して積層した構造である。
本発明は、以上の構成を備えるため、寄生インダクタンスを低減して、スイッチング時に発生するサージ電圧を低減することができる。
第１の実施形態にかかるパワーモジュールを説明する図である。 パワーモジュールのうち、U相（V相，W相）アームAu（Av，Aw）を示す図である。 第２の実施形態にかかるパワーモジュールを説明する図である。 パワーモジュールのうち、U相（V相，W相）アームAu（Av，Aw）を示す図である。 Ｕ相アーム（Au）の等価回路を示す図である。 リカバリサージが発生するときの波形（従来）を示す図である。 リカバリサージが発生するときの波形（本発明）を示す図である。 本発明で用いられるインバータ装置の回路構成を説明する図である。 パワーモジュールの外観図を示す図である。
［実施形態１］
以下、本発明の第１の実施形態を図１、２、５−８を参照しながら説明する。図８は本発明で用いられるインバータ装置ＩＮＶの回路構成を説明する図である。
インバータ装置ＩＮＶは、パワーモジュールＰＭＵ，駆動回路装置ＤＣＵおよび電動機制御装置ＭＣＵを備える。
パワーモジュールＰＭＵは電力変換用の主回路を構成しており、駆動回路装置ＤＣＵから出力された駆動信号を受けてスイッチング動作し、高圧バッテリＢＡＴから供給された直流電力を三相交流電力に変換し、モータＭの固定子巻線に供給する。前記主回路は３相ブリッジ回路であり、３相分の直列回路が高圧バッテリＢＡＴの正極側と負極側との間に電気的に並列に接続されて構成されている。直列回路はアームとも呼ばれ、２つのパワー半導体素子によって構成されている。
アームは、上アーム側のパワー半導体素子と下アーム側のパワー半導体素子とが電気的に直列に接続されて構成されている。本実施形態では、パワー半導体素子として、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を用いる。ＩＧＢＴは、別途、コレクタ電極とエミッタ電極との間にダイオード素子を逆並列に接続しておく必要がある。なお、ＩＧＢＴはコレクタ電極とエミッタ電極の他にゲート電極を備えている。また、前記パワー半導体素子として、スイッチング半導体素子である例えばｎチャネルＭＯＳＦＥＴ（金属酸化物半導体型電界効果トランジスタ）を用いてもよい。ＭＯＳＦＥＴを構成する半導体チップは、ドレイン電極，ソース電極およびゲート電極の３つの電極を備えている。また、ドレイン電極とソース電極との間には、ソース電極からドレイン電極に向かう方向が順方向である寄生ダイオードが形成されている。
U相アームAuは、図示しないパワー半導体素子Mpuのエミッタ電極とパワー半導体素子Mnuのコレクタ電極が電気的に直列に接続されて構成されている。V相アームAvおよびW相アームAwもU相アームAuと同様であり、パワー半導体素子Mpv，Mpwのエミッタ電極とパワー半導体素子Mnv,Mnwのコレクタ電極が電気的に直列に接続されて構成されている。
パワー半導体素子Mpu,Mpv,Mpwのコレクタ電極は高圧バッテリＢＡTの高電位側（正極側）に接続されている。パワー半導体素子Mnu,Mnv,Mnwのエミッタ電極は高圧バッテリＢＡTの低電位側（負極側）に接続されている。U相アームAuの中点（上アーム側パワー半導体素子のエミッタ電極と下アーム側パワー半導体素子のコレクタ電極との接続点）はモータＭのU相の固定子巻線に接続されている。V相アームAv，W相アームAwの中点もｕ相アームAuの中点と同様に、モータＭのV相，W相の固定子巻線に接続されている。
高圧バッテリＢＡＴの正極側と負極側との間には、パワー半導体素子の動作によって生じる直流電圧の変動を抑制するために、平滑用の電解コンデンサＳＥＣが接続されている。
パワーモジュールＰＭＵは、ケースによって囲われたベース上の絶縁基板上に半導体チップを実装して構成される。半導体チップは、三相ブリッジ回路が形成されるように、半導体チップ間、半導体チップと入力端子との間、半導体チップと出力端子との間がアルミワイヤあるいは板状導体などの接続導体によって接続される。
ベースは、銅やアルミニウムなどの熱伝導性部材によって構成されている。ベースの下面は空気或いは冷却水などの冷却媒体によって冷却されるように構成している。 例えば、ベースの下面には、冷却媒体による冷却効率を向上させるために、フィンなどを設ける。絶縁基板は、窒化アルミニウムなどの絶縁部材からなるものであって、両面に配線パターンがメタライズされている。半導体チップは、前述したＩＧＢＴを構成するものであり、その両面に電極を有している。
なお、ベースと絶縁基板との間、絶縁基板と半導体チップとの間は、半田などの接合部材によって接合されている。
駆動回路装置ＤＣＵは各パワー半導体素子Mpu（Mpv，Mpw，Mnu，Mnv，Mnw）（以下各相に共通する事象はｕ相あるいはｕ相の上アームで代表して説明する）のゲート電極に接続されて、ゲート信号を供給する。
また、駆動回路装置ＤＣＵは、電動機制御装置ＭＣＵから出力された上アームパワー半導体素子Mpu（Mpv，Mpw）用の制御信号Ｖpu* （Ｖpv*，Ｖpw*）を受けて、受けた制御信号Ｖpu* （Ｖpv*，Ｖpw*）を、上アームパワー半導体素子Mpu（Mpv，Mpw）を駆動するための駆動信号Ｖpu（Ｖpv，Ｖpw）として、上アームパワー半導体素子Mpu（Mpv，Mpw）のゲート電極に出力する。
また、駆動回路装置ＤＣＵは、電動機制御装置ＭＣＵから出力された下アームパワー半導体素子Mnu（Mnv，Mnw）の制御信号Ｖnu* （Ｖnv*，Ｖnw*）を受けて、受けた制御信号Ｖnu* （Ｖnv*，Ｖnw*）を、下アームパワー半導体素子Mnu（Mnv，Mnw）を駆動するための駆動信号Ｖnu（Ｖnv，Ｖnw）として、下アームパワー半導体素子Mnu（Mnv，Mnw）のゲート電極に出力する。
電動機制御装置ＭＣＵは、パワーモジュールＰＭＵのパワー半導体素子を動作させるための制御値を、入力された複数の入力信号に基づいて演算し、演算された制御値を制御信号Ｖpu*〜Ｖnw*として駆動回路装置ＤＣＵに出力するものであり、制御値の演算を行うマイクロコンピュータ（以下、「マイコン」と称する）を備えている。
マイコンには、入力信号として、トルク指令信号（トルク指令値）τ* ，回転数指令信号（回転数指令値）ｎ* ，検知信号（ｕ相〜ｗ相の電流値）ｉu〜ｉwおよび検知信号（回転子の磁極位置）θが入力される。
トルク指令信号（トルク指令値）τ* および回転数指令信号（回転数指令値）ｎ* は、車両の運転モードに応じて図示しない総合制御装置ＧＣＵから出力される。検知信号（ｕ相〜ｗ相の電流値）ｉu〜ｉwは電流センサＣu〜Ｃwから出力される。検知信号（回転子の磁極位置）θは図示しない磁極位置センサから出力される。
電流センサＣu〜Ｃwは、インバータ装置ＩＮＶ（パワーモジュールＰＭＵ）からモータＭの固定子巻線に供給されるｕ相〜ｗ相電流ｉｕ〜ｉｗを検知するためのものであり、シャント抵抗器，変流器（ＣＴ）などから構成されたものである。
磁極位置センサは、モータＭの回転子の磁極位置θを検出するためのものであり、レゾルバ，エンコーダ，ホール素子，ホールＩＣなどから構成されたものである。
マイコンは、ｄ軸，ｑ軸の電流指令値Ｉd*，Ｉq*を、検知した入力信号に基づいて演算し、演算された電流指令値Ｉd*，Ｉq*に基づいて電圧制御値Ｖu〜Ｖwを演算し、演算された電圧制御値Ｖu〜Ｖwを、パワーモジュールＰＭＵのパワー半導体素子を動作させるための制御信号（ＰＷＭ信号（パルス幅変調信号））Ｖpu*〜Ｖnw*として駆動回路装置ＤＣＵに出力する。
次に、図１，２を用いて、第１の実施形態にかかるパワーモジュールＰＭＵの構成について詳細に説明する。
図１は、本実施形態にかかるパワーモジュールＰＭＵを説明する図であり、該パワーモジュールは、例えば、U相（V相，W相）アームAu（Av，Aw）の上アーム（正極側）または下アーム（負極側）を構成する。
図１において、絶縁基板１６は窒化アルミニウムなどの絶縁部材からなるものであって、配線パターンがメタライズされている。絶縁基板１６上に正極側コレクタ導体１９、正極側エミッタ導体１８が半田によって接合されている。正極側コレクタ導体１９上には、例えば１個の正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）が実装され、素子のコレクタ電極が正極側コレクタ導体１９と半田によって電気的に接合されている。更に、正極側コレクタ導体１９上には、例えば１個の正極側ダイオード素子１５（Dpu，Dpv，Dpw）が実装され、ダイオード素子１５のカソード電極が正極側コレクタ導体１９と半田によって接合されている。
１個の正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）のエミッタ電極および１個の正極側ダイオード素子１５（Dpu，Dpv，Dpw）のアノード電極は正極側エミッタ導体１８と複数本のアルミニウムワイヤ１７などによって接合されている。また、１個の正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）のゲート電極（制御信号電極）はアルミニウムワイヤによって幅広導体１２に電気的に接続されている。１個の正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）のエミッタ電極（制御基準電極）はアルミニウムワイヤによって幅広導体１１に電気的に接続されている。第１の幅広導体１２と第２の幅広導体１１の間に絶縁シート１３が配置され積層構造となっている。
図２は、本実施形態にかかるパワーモジュールＰＭＵのうち、U相（V相，W相）アームAu（Av，Aw）の斜視図を示す。
絶縁基板１６は窒化アルミニウムなどの絶縁部材からなるものであって、配線パターンがメタライズされている。絶縁基板１６上に正極側コレクタ導体１９、正極側エミッタ導体１８、負極側コレクタ導体２９、負極側エミッタ導体２８が半田によって接合されている。正極側コレクタ導体２９上には、例えば１個の正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）が実装され、素子のコレクタ電極が正極側コレクタ導体１９と半田によって電気的に接合されている。更に、正極側コレクタ導体１９上には、例えば１個の正極側ダイオード素子１５（Dpu，Dpv，Dpw）が実装され、ダイオード素子１５のカソード電極が正極側コレクタ導体１９と半田によって接合されている。
正極側入力端子１００（Ｐ）は正極側コレクタ導体１９と複数本のアルミニウムワイヤによって電気的に接続されている。１個の正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）のエミッタ電極および１個の正極側ダイオード素子１５（Dpu，Dpv，Dpw）のアノード電極は正極側エミッタ導体１８と複数本のアルミニウムワイヤなどによって電気的に接合されている。また、１個の正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）のゲート電極（制御信号電極）はアルミニウムワイヤによって幅広導体１２に電気的に接続されている。１個の正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）のエミッタ電極（制御基準電極）はアルミニウムワイヤによって幅広導体１１に電気的に接続されている。第１の幅広導体１２と第２の幅広導体１１の間に絶縁シート１３が配置され積層構造となっている。
正極側エミッタ導体１８および負極側コレクタ導体２９は出力端子１０１(U,V,W）と複数本のアルミニウムワイヤによって接続されている。
負極側コレクタ導体２９上には１個の負極側ＩＧＢＴ素子２４（Mnu, Mnv, Mnw）が実装され、素子のコレクタ電極が負極側コレクタ導体２９と半田によって電気的に接合されている。更に、負極側コレクタ導体２９上には１個の負極側ダイオード素子２５（Dnu，Dnv，Dnw）が実装され、素子のカソード電極が負極側コレクタ導体２９と半田によって電気的に接合されている。
負極側入力端子１０２（Ｎ）は負極側エミッタ導体２８と複数本のアルミニウムワイヤによって接続されている。１個の負極側ＩＧＢＴ素子２４（Mnu, Mnv, Mnw）のエミッタ電極および１個の負極側ダイオード素子２５（Dnu1，Dnu2，Dnu3）のアノード電極は負極側エミッタ導体２８と複数本のアルミニウムワイヤによって接合されている。また、１個の負極側ＩＧＢＴ素子２４（Mnu, Mnv, Mnw）のゲート電極（制御信号電極）はアルミニウムワイヤによって幅広導体２２に接続されている。１個の負極側ＩＧＢＴ素子２４（Mnu, Mnv, Mnw）のエミッタ電極（制御基準電極）はアルミニウムワイヤによって幅広導体２１に接続されている。第１の幅広導体２２と第２ の幅広導体２１の間に絶縁シート２３が配置され積層構造となっている。
第１の幅広導体１２、２２および第２の幅広導体１１、２１は正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）および負極側ＩＧＢＴ素子２４（Mnu, Mnv, Mnw）を制御するためのドライバ基板１０の制御信号端子とそれぞれ接続されている。
尚、本実施形態ではパワー半導体素子にＩＧＢＴを用いているが、ＭＯＳＦＥＴを用いてもよく、ＭＯＳＦＥＴの場合、ダイオードは不要である。また、ＩＧＢＴおよびダイオードを１個ずつ接続しているが、それらの個数は電力変換装置の容量に依存し、Ｎ個ずつ並列に接続される場合もあり得る。
また、図ではＵ相アームAuの構成について説明したが、Ｖ相アームAvおよびＷ相アームAwも同様の構成である。
なお、正極側入力端子１００（Ｐ）には高圧バッテリＢＡＴの正極端子が接続され、負極側入力端子１０２（Ｎ）には高圧バッテリＢＡＴの負極端子が接続され、前記１００（Ｐ）端子と１０２（Ｎ）端子間に直流電圧が印加される。
出力端子１０１（Ｕ）には、モータＭのＵ相の固定子巻線が接続され、正極側ＩＧＢＴおよび負極側ＩＧＢＴがオンまたはオフすることにより固定子巻線に電流を流すことができる。
図９は、パワーモジュールＰＭＵの外観図を示す図である。図に示すように、モジュールは、モジュールケース１０３、正極側入力端子１００（Ｐ）、負極側入力端子１０２ （Ｎ）、出力端子１０１（Ｕ，Ｖ，Ｗ）、第１の幅広導体１２、２２、第２の幅広導体１１、２１、絶縁シート１３、２３を備える。モジュールケース上にはドライバ回路１０が設置され、パワーモジュールは第１の幅広導体１２、２２、第２の幅広導体１１、２１を介してドライバ回路と接続されている
ここで、図５を用いて、本実施形態にかかるパワーモジュールのＵ相の動作を詳細に説明する。図５は、パワーモジュールのうち、Ｕ相アーム（Au）の等価回路を示す図である。
図５において、正極側入力端子１００（Ｐ）は正極側ＩＧＢＴ１４（Mpu, Mpv, Mpw）のコレクタに接続され、正極側ＩＧＢＴ１４（Mpu，Mpv，Mpw）のエミッタは出力端子U（V，W）に接続されている。更に、このエミッタは負極側ＩＧＢＴ２４（Mnu，Mnv，Mnw）のコレクタ電極に接続される。また、負極側ＩＧＢＴ２４（Mnu，Mnv，Mnw）のエミッタは負極側入力端子１０２（Ｎ）に接続される。
正極側ダイオード１５（Dpu，Dpv，Dpw）のカソードは正極側ＩＧＢＴ１４(Mpu，Mpv，Mpw)のコレクタに接続され、正極側ダイオード１５（Dpu，Dpv，Dpw）のアノードは正極側ＩＧＢＴ１４（Mpu，Mpv，Mpw）のエミッタに接続されている。
負極側ダイオード２５（Dnu，Dnv，Dnw）のカソードは負極側ＩＧＢＴ２４(Mnu，Mnv，Mnw)のコレクタに接続され、負極側ダイオード２５（Dnu，Dnv，Dnw）のアノードは負極側ＩＧＢＴ２４(Mnu，Mnv，Mnw)のエミッタに接続されている。
正極側ＩＧＢＴ１４（Mpu, Mpv, Mpw）のゲートに接続されている第１の幅広導体１２には電気的に寄生インダクタンスと寄生抵抗が含まれているが、説明の都合上抵抗成分は十分に小さいとして省略した。同様に正極側ＩＧＢＴ１４（Mpu, Mpv, Mpw）のエミッタに接続されている第２の幅広導体１１、負極側ＩＧＢＴ２４（Mnu，Mnv，Mnw）のゲートに接続されている第１の幅広導体２２、負極側ＩＧＢＴ２４（Mnu，Mnv，Mnw）のエミッタに接続されている第２の幅広導体２１にも電気的に寄生インダクタンスが含まれる。それぞれのインダクタンスをＬ１,Ｌ２,Ｌ３,Ｌ４とする。また、正極側ＩＧＢＴ１４あるいは負極側ＩＧＢＴ２４の接続用ワイヤボンディング配線などには寄生インダクタンスがあり、これらをまとめてＬ５とする。
従来のリードフレームあるいはワイヤボンディング配線では、これらのインダクタンスＬ１,Ｌ２,Ｌ３,Ｌ４が比較的大きくなっていたが、本発明の幅広導体を用いた積層構造のゲート配線ではインダクタンスが低減する。
以下に従来のゲート配線のインダクタンスが大きい場合の動作を説明する。
正極側ＩＧＢＴ１４(Mpu)のゲート端子Vpu、負極側ＩＧＢＴ２４(Mnu)のゲート端子Vnuとし、モータＭの固定子巻線として負荷インダクタンスＬが出力端子Ｕと負極側入力端子Ｎとの間に接続された場合を想定する。正極側ＩＧＢＴ１４がオンし、負極側ＩＧＢＴ２４はオフすると、電流経路は正極側入力端子１００（Ｐ）→正極側ＩＧＢＴ→出力端子１０１（Ｕ）→負荷インダクタンスＬ→負極側入力端子１０２（Ｎ）となる。このときの電流経路を第１の経路とする。
次に、正極側ＩＧＢＴがオフすると、電流経路は負荷インダクタンスＬ→負極側入力端子Ｎ→Ｌ５→負極側ダイオード(Dnu)→出力端子Ｕとなる。このときの電流経路を第２の電流経路とする。
第２の電流経路に電流が流れているときに、再度、正極側ＩＧＢＴがオンすると、電流経路が正極側入力端子１００（Ｐ）→正極側ＩＧＢＴ→負極側ダイオード→Ｌ５→負極側入力端子１０２（Ｎ）に変化する。これを第３の経路とする。第３の電流経路の電流がゼロになる過程での電流値の時間変化ｄｉ/ｄｔと第３の経路の寄生インダクタンスのＬ５によって、負極側ＩＧＢＴのコレクタ・エミッタ間には誘導起電力Ｌ５・ｄｉ/ｄｔのサージ電圧が印加される。これをダイオードのリカバリサージと呼ぶ。このサージ電圧がＩＧＢＴ２４の耐圧を超えないようにする必要がある。
図６はリカバリサージが発生するときの波形（従来）を示す。この図では第２の電流経路と第３の電流経路での波形状態が示されており、それぞれの波形はゲート電圧Ｖｇｅ６１、ゲート電流Ｉｇ６２、負極側ダイオード２５の電流６３、負極側ダイオード２５のカソード・アノード間電圧Ｖｄ６４である。
正極側ＩＧＢＴ１４のゲート端子Vpuに制御信号電圧が印加されると、ドライバ回路１０から第１の幅広導体１２のインダクタンスＬ１を介して正極側ＩＧＢＴ１４のゲートに向かってゲート電流Ｉｇ１が流れる。
ここで、従来のようにインダクタンスＬ１が大きい場合、ゲート信号オフ時のＩｇ１の時間変化Ｉｇ１/ｄｔにより誘導起電力がゲート電圧に重畳しゲート電流が増大する。このため、正極側ＩＧＢＴ１４のターンオン速度が上がり、リカバリサージ電圧が増大する。更にリカバリ時のピーク電流も増大するため、リカバリ損失Ｅｒｒも増大する。
図７はリカバリサージが発生するときの波形（本発明）を示す。この図では第２の電流経路と第３の電流経路での波形状態が示されており、それぞれの波形はゲート電圧Ｖｇｅ７１、ゲート電流Ｉｇ７２、負極側ダイオード２５の電流７３、負極側ダイオード２５のカソード・アノード間電圧Ｖｄ７４である。
正極側ＩＧＢＴ１４のゲート端子Vpuに制御信号電圧が印加されると、ドライバ回路１０から第１の幅広導体１２のインダクタンスＬ１を介して正極側ＩＧＢＴ１４のゲートに向かってゲート電流Ｉｇ１が流れる。本発明ではＬ１が小さくなり、Ｉｇ１の時間変化Ｉｇ１/ｄｔによる誘導起電力は従来と比べて小さくなる。
このためゲート電圧に重畳する誘導起電力は小さくなり、従来と比べてゲート電流が小さくなる。このため、正極側ＩＧＢＴ１４のターンオン速度が遅くなり、リカバリサージ電圧が低減する。更にリカバリ時のピーク電流も減少するため、リカバリ損失Ｅｒｒも低減する。
尚、前記動作説明は、負荷インダクタンスＬが出力端子１０１（Ｕ）と負極側入力端子１０２（Ｎ）間にある場合に関する説明であるが、負荷インダクタンスが正極側入力端子１００（Ｐ）と出力端子１０１（Ｕ）間にある場合おいても同様である。また、Ｕ相アームＡｕに関する説明であるが、Ｖ相アームＡｖおよびＷ相アームＡｗについても同様である。
以上、本実施例によれば、制御端子部の寄生インダクタンスを低減できるので、スイッチング時に発生するサージ電圧を低減でき、低損失、高耐ノイズ、高信頼性のパワーモジュールを提供することができる。
また、上述したようにパワーモジュールを低損失化してパワーモジュールの発熱を低減することができるためインバータ装置ＩＮＶの冷却装置を小型化、低コスト化することができる。なお、電力変換装置のモジュール化にあたっては、各相単位（２ｉｎ１）で行ってもよい。或いは全てまとめた形（６ｉｎ１）で行ってもよい。
［実施形態２］
本発明の第２の実施形態を図３および図４に基づいて説明する。
図３は、第２の実施形態にかかるU相（V相，W相）アームAu（Av，Aw）の上アーム（正極側）または下アーム（負極側）を示す平面図である。図４は、U相（V相，W相）アームAu（Av，Aw）の斜視図である。
本実施形態は第１の実施形態を変形した例であり、第１実施例とは異なり、第１の幅広３２および第２の幅広導体３１は、正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）のゲート電極（制御信号電極）およびエミッタ電極（制御基準電極）に直接接続している。なお、幅広導体とゲート電極あるいはエミッタ電極とを接続する方法としては、半田接続あるいは超音波溶接するを採用することができる。
本実施形態によれば、第１の幅広導体３２と正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）のゲート電極（制御信号電極）間のアルミボンディングワイヤによる寄生インダクタンスおよび第２の幅広導体３１と正極側ＩＧＢＴ素子１４（Mpu, Mpv, Mpw）のエミッタ電極（制御基準電極）間のアルミボンディングワイヤによる寄生インダクタンスが小さくできるという利点がある。
以上、本実施形態によれば、制御端子部の寄生インダクタンスを低減できるので、スイッチング時に発生するサージ電圧を低減でき、低損失、高耐ノイズ、高信頼性のパワーモジュールを提供することができる。また、パワーモジュールの低損失化によってパワーモジュールの発熱が低減できるためインバータ装置ＩＮＶの冷却装置の小型化、低コスト化できる。尚、モジュール化にあたっては、各相単位（２ｉｎ１）で行ってもよい。或いは全てまとめた形（６ｉｎ１）で行ってもよい。
１０ ドライバ回路
１１ 第２の幅広導体
１２ 第１の幅広導体
１３ 絶縁シート
１４ 正極側ＩＧＢＴ素子
１５ 正極側ダイオード素子
１６ 絶縁基板
１９ 正極側コレクタ導体
１８ 正極側エミッタ導体
２９ 負極側コレクタ導体
２８ 負極側エミッタ導体
１７ アルミニウムワイヤ。
１００ 正極側入力端子
１０２ 負極側入力端子
１０１ 出力端子
１０４ モジュールケース
Mpu，Mpv，Mpw 正極側ＩＧＢＴ
Mnu，Mnv，Mnw 負極側ＩＧＢＴ
Dpu，Dpv，Dpw 正極側ダイオード
Dnu，Dnv，Dnw 負極側ダイオード
Ｐ 正極側入力端子
Ｎ 負極側入力端子
Ｕ，Ｖ，Ｗ 出力端子

Claims (7)

  1. 熱伝導性部材で構成されたベースと、
    前記ベースの一方の面に設けた絶縁基板と、
    前記絶縁基板上に配置した複数の導体板と、
    前記導体板上に配置したスイッチング用パワー半導体チップと、
    前記スイッチング用パワー半導体チップの制御信号入力電極に接続した制御信号入力導体を備え、
    前記制御信号入力導体は、平板状の導体を絶縁シートを介して積層した構造であることを特徴とするパワーモジュール。
  2. 熱伝導性部材で構成されたベースと、
    前記ベースの一方の面に設けた絶縁基板と、
    前記絶縁基板上に配置した、第１の導体板および第２の導体板と、
    前記第１の導体板上に配置され、第１および第２の導体板間を接続するスイッチング用パワー半導体チップおよび該スイッチング用パワー半導体チップに逆並列接続したダイオードとを備え、前記スイッチング用パワー半導体チップに御信号を入力して前記第１および第２導体板間の電路をオンオフするスイッチング装置を直列接続してなる直列体を備えたパワーモジュールにおいて、
    前記スイッチング用パワー半導体チップの制御信号入力電極に接続した制御信号入力導体は平板状の導体を絶縁シートを介して積層した構造であることを特徴とするパワーモジュール。
  3. 請求項２記載のパワーモジュールにおいて、
    前記スイッチング用パワー半導体チップの制御信号入力電極と前記制御信号入力導体とは直接半田接合したことを特徴とするパワーモジュール。
  4. 請求項２記載のパワーモジュールにおいて、
    前記スイッチング用パワー半導体チップの制御信号入力電極と前記制御信号入力導体とは直接超音波接合したことを特徴とするパワーモジュール。
  5. 熱伝導性部材で構成されたベースと、
    前記ベースの一方の面に設けた絶縁基板と、
    前記絶縁基板上に配置した、第１の導体板および第２の導体板と、
    前記第１の導体板上に配置され、第１および第２の導体板間を接続するスイッチング用パワー半導体チップおよび該スイッチング用パワー半導体チップに逆並列接続したダイオードとを備え、前記スイッチング用パワー半導体チップに制御信号を入力して前記第１および第２導体板間の電路をオンオフするスイッチング装置を直列接続してなる直列体を備え、該直列体に直流電圧を印加し、直列接続点から交流出力を得る半導体電力変換装置において、
    前記スイッチング用パワー半導体チップの制御信号入力電極に接続した制御信号入力導体は平板状の導体を絶縁シートを介して積層した構造であることを特徴とする半導体電力変換装置。
  6. 請求項５記載の半導体電力変換装置において、
    前記スイッチング用パワー半導体チップの制御信号入力電極と前記制御信号入力導体とは半田接合したことを特徴とする半導体電力変換装置。
  7. 請求項５記載の電力変換装置において、
    前記スイッチング用パワー半導体チップの制御信号入力電極と前記制御信号入力導体とは超音波接合したことを特徴とする電力変換装置。
JP2012000658A 2012-01-05 2012-01-05 パワーモジュール Pending JP2013140889A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012000658A JP2013140889A (ja) 2012-01-05 2012-01-05 パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012000658A JP2013140889A (ja) 2012-01-05 2012-01-05 パワーモジュール

Publications (1)

Publication Number Publication Date
JP2013140889A true JP2013140889A (ja) 2013-07-18

Family

ID=49038090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012000658A Pending JP2013140889A (ja) 2012-01-05 2012-01-05 パワーモジュール

Country Status (1)

Country Link
JP (1) JP2013140889A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015213408A (ja) * 2014-05-07 2015-11-26 株式会社日立製作所 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体
US9795049B2 (en) 2014-08-22 2017-10-17 Kabushiki Kaisha Toshiba Semiconductor device
JP2019140175A (ja) * 2018-02-07 2019-08-22 トヨタ自動車株式会社 半導体モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015213408A (ja) * 2014-05-07 2015-11-26 株式会社日立製作所 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体
US9795049B2 (en) 2014-08-22 2017-10-17 Kabushiki Kaisha Toshiba Semiconductor device
JP2019140175A (ja) * 2018-02-07 2019-08-22 トヨタ自動車株式会社 半導体モジュール
JP7010036B2 (ja) 2018-02-07 2022-01-26 株式会社デンソー 半導体モジュール

Similar Documents

Publication Publication Date Title
JP5506740B2 (ja) 電力変換装置
EP2660967B1 (en) Power conversion apparatus
US8519561B2 (en) Power module and vehicle-mounted inverter using the same
EP2660969B1 (en) Electrical power conversion device
JP5506741B2 (ja) 電力変換装置
WO2012090667A1 (ja) 車両用電力変換装置
JP2008206243A (ja) 電力変換装置
JP6196853B2 (ja) ３レベルコンバータハーフブリッジ
JP7419050B2 (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP2013162690A (ja) Ｖｖｖｆインバータ及び車両制御装置
JP2020124030A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2006197735A (ja) インバータ装置
JP2015033149A (ja) 半導体素子の駆動装置及びそれを用いた電力変換装置
JP2015033222A (ja) 半導体素子の駆動装置およびそれを用いる電力変換装置
JP2019037049A (ja) 電力変換装置
TW202234434A (zh) 逆變器單元、馬達單元及車輛
JP3896940B2 (ja) 半導体装置
CN112187066B (zh) 电力转换装置
JP2009148077A (ja) 電圧駆動型半導体モジュール及びこれを用いた電力変換器
JP2013140889A (ja) パワーモジュール
JP5568511B2 (ja) 電力用変換装置
JP2017169344A (ja) 電力変換装置
JP2005192328A (ja) 半導体装置
JP2014175432A (ja) パワーモジュール及びそれを用いた電力変換装置
JP2014175433A (ja) パワーモジュール及びそれを用いた電力変換装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131129