JP2009284604A - 電力変換装置 - Google Patents

Abstract

【課題】上アーム及び下アームの各スイッチング素子が複数の半導体チップを並列に接続して構成された電力変換装置において、電源用のコンデンサから半導体チップを経て出力電極との接合部までの経路長の違いに起因する電流、電圧のアンバランスを抑制する。
【解決手段】複数の半導体チップ23を並列に接続して各アームのスイッチング素子を構成するとともに、複数の半導体チップ23は２つのグループに同数ずつ分けられた状態で回路パターン24ｂ上に実装されている。正極端子29ａから一方の端子部27ａの接合部27ｂまでの電流経路37のインダクタンスＬ１と、第１接合部35ａから電極部34の先端34ｂまで電流経路39のインダクタンスＬ３との和が、正極端子29ａから他方の端子部27ａの接合部27ｂまでの電流経路38のインダクタンスＬ２と、第２接合部36ａから電極部34の先端34ｂまでの電流経路40のインダクタンスＬ４との和に設定されている。
【選択図】図５

Description

本発明は電力変換装置に係り、詳しくは上アーム及び下アームの各スイッチング素子が複数の半導体チップを並列に接続して構成され、電源用のコンデンサを備えた電力変換装置に関する。

直流を交流に変換する３相の電力変換装置（インバータ装置）は、図９（ａ）に示すように、６個のスイッチング素子Ｑ１〜Ｑ６を有するインバータ回路６２を備えており、第１及び第２のスイッチング素子Ｑ１，Ｑ２、第３及び第４のスイッチング素子Ｑ３，Ｑ４、第５及び第６のスイッチング素子Ｑ５，Ｑ６がそれぞれ直列に接続されている。各スイッチング素子Ｑ１〜Ｑ６のドレインとソース間には、ダイオードＤ１〜Ｄ６が、逆並列に接続されている。第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５及び各第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５に接続されたダイオードＤ１，Ｄ３，Ｄ５の組はそれぞれ上アームと呼ばれる。また、第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６及び第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６に接続されたダイオードＤ２，Ｄ４，Ｄ６の組はそれぞれ下アームと呼ばれる。

第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５のドレインが、配線６３を介して電源入力用のプラス入力端子６４に接続され、第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６のソースが、配線６５を介して電源入力用のマイナス入力端子６６に接続されている。配線６３及び配線６５間にはコンデンサ６７が複数並列に接続されている。コンデンサ６７の正極（プラス）端子が配線６３に接続され、コンデンサ６７の負極（マイナス）端子が配線６５に接続されている。図９（ａ）では各上アーム及び各下アームがそれぞれ、１個のスイッチング素子及び１個のダイオードで示されているが、大電力が使用される電力変換装置では、各アームは、図９（ｂ）に示すように、スイッチング素子ＱとダイオードＤの組が複数並列に接続された構成になっている。

スイッチング素子Ｑ１，Ｑ２の間の接合点（中点）ＰｕはＵ相端子Ｕに、スイッチング素子Ｑ３，Ｑ４の間の接合点（中点）ＰｖはＶ相端子Ｖに、スイッチング素子Ｑ５，Ｑ６の間の接合点（中点）ＰｗはＷ相端子Ｗに、それぞれ接続されている。各スイッチング素子Ｑ１〜Ｑ６のゲートは駆動信号入力端子Ｇ１〜Ｇ６に接続されている。各スイッチング素子Ｑ１〜Ｑ６のソースは信号端子Ｓ１〜Ｓ６に接続されている。

電力変換装置では配線のインダクタンスを低減することが必要である。また、スイッチング素子が、並列接続された複数の半導体チップで構成される場合は、コンデンサのプラス端子から上アーム及び下アームの各組の接合点Ｐｕ，Ｐｖ，Ｐｗまでの各配線（電流経路）のインダクタンスをバランスさせることが重要である。また、大電力が使用される電力変換装置では、半導体チップが実装された回路パターンあるいは半導体チップとワイヤボンディングで接続された回路パターンとコンデンサとを電気的に接続する配線部材として板状導体（バスバー）が使用される（例えば、特許文献１参照。）。

特許文献１では、図１０に示すように、バスバー７１，７２を立体的（重なる状態）に配置する構造において、平面的に見てバスバー７１，７２と重なり合う半導体スイッチング素子７３と、重なり合わない半導体スイッチング素子７４との間での不均衡かつ過大なピーク電流の発生を防止することを目的としている。そして、複数の半導体スイッチング素子の各々に対応して設けられ、対応の半導体スイッチング素子のオン及びオフを指示する制御信号に応答した電気的入力を生成して半導体スイッチング素子の制御電極へ与える駆動回路を設けている。駆動回路において、電気的入力が半導体スイッチング素子７３の制御電極へ伝達される伝達経路のインピーダンスが、半導体スイッチング素子７４の制御電極へ伝達される伝達経路のインピーダンスよりも大きくなるように設計する。また、駆動回路を設ける代わりに、半導体スイッチング素子７３とバスバー７１とを接続するボンディングワイヤによる接続部分のインピーダンスを、半導体スイッチング素子７４とバスバー７１とを接続するボンディングワイヤによる接続部分のインピーダンスよりも大きく設計することも提案されている。
特開２００５−２６１０３５号公報

上アーム及び下アームの各スイッチング素子を、複数の半導体チップを並列に接続して構成した場合、並列接続される各半導体チップの数が多くなった場合にも各半導体チップに電流、電圧がバランスした状態で加わるように、本願発明者は、複数の半導体チップを２つのグループに同数ずつ分けて絶縁基板の回路パターン上に実装するようにした。その場合、１つの上アームについて見ると、コンデンサの正極端子から出力電極までの電流経路は２経路になり、模式的に示すと図１１のようになる。図１１では各回路パターン上に実装された複数の半導体チップをそれぞれ１つのスイッチング素子Ｑ（ＭＯＳＦＥＴ）で示している。２つの回路パターンに流れる電流を均一にするには、コンデンサの正極端子ＰＴから各ＭＯＳＦＥＴのドレインまでの電流経路のインダクタンスをＬ１及びＬ２とし、各ＭＯＳＦＥＴのソースから、出力電極との接合点Ｐまでの電流経路のインダクタンスをＬ３及びＬ４にしたとき、Ｌ１＋Ｌ３＝Ｌ２＋Ｌ４にする必要がある。

しかし、インバータ装置の小型化を図る場合は、回路パターンとコンデンサとの正極配線部材である板状導体を、両回路パターンとの接合部を備えた端子部の位置が対称となる形状に形成して、コンデンサの正極端子ＰＴを正極配線部材の対称中心に接合しただけでは、前記インダクタンスＬ１，Ｌ２は同じにならない。

また、特許文献１では、平面的に見てバスバーと重なり合う半導体スイッチング素子と、重なり合わない半導体スイッチング素子との間で相互インダクタンスを考慮している。しかし、特許文献１では、図１１におけるコンデンサの正極端子ＰＴからスイッチング素子Ｑまでの距離とスイッチング素子Ｑから出力電極との接合点Ｐまでの距離が異なることによりその間のインダクタンスが異なる場合に関しては配慮されていない。また、特許文献１の前者の方法、即ち駆動回路を設ける方法では、構造が複雑になるとともに駆動回路を設けるために余分なスペースが必要になり、装置が大型化するという問題がある。また、後者の方法、即ちボンディングワイヤを用いる方法では、コンデンサのプラス端子からスイッチング素子までの間のインダクタンスのみが配慮されており、スイッチング素子から出力電極との接合点までの間のインダクタンスに関して配慮がなされていない。

本発明の目的は、上アーム及び下アームの各スイッチング素子が複数の半導体チップを並列に接続して構成された電力変換装置において、電源用のコンデンサから半導体チップを経て出力電極との接合部までの経路長の違いに起因する電流、電圧のアンバランスを抑制することにある。

前記の目的を達成するため、請求項１に記載の発明は、上アーム及び下アームの各スイッチング素子が複数の半導体チップを並列に接続して構成され、電源用のコンデンサの正極端子が、相互に電気的に絶縁された状態で近接して平行に配置された板状導体製の正極用配線部材及び負極用配線部材のうちの正極用配線部材に接合され、前記コンデンサの負極端子が前記負極用配線部材に接合され、板状導体製の出力電極部材が前記上アーム及び下アームの接合点に接合されている電力変換装置である。そして、前記各スイッチング素子の複数の半導体チップは２つのグループに同数ずつ分けられた状態で絶縁基板の回路パターン上に実装され、前記正極用配線部材は、異なる端子部を介して前記２つのグループの半導体チップが実装された回路パターンと電気的に接続されている。前記出力電極部材は、前記上アームの前記一方のグループの半導体チップと電気的に接合された回路パターンに接合された第１接合部と、前記上アームの前記他方のグループの半導体チップと電気的に接合された回路パターンに接合された第２接合部とを備えた本体部と、先端が前記本体部に接合された電極部とを備えている。前記正極端子から前記一方のグループの半導体チップが実装された回路パターンに接合された端子部までの電流経路のインダクタンスをＬ１、前記正極端子から前記他方のグループの半導体チップが実装された回路パターンに接合された端子部までの電流経路のインダクタンスをＬ２、前記第１接合部から前記電極部の先端までのインダクタンスをＬ３、前記第２接合部から前記電極部の先端までのインダクタンスをＬ４とした場合、Ｌ１＋Ｌ３＝Ｌ２＋Ｌ４が成立するように前記出力電極部材を形成した。

この発明では、複数の半導体チップを並列に接続して各アームのスイッチング素子を構成するとともに、複数の半導体チップは２つのグループに同数ずつ分けられた状態で回路パターン上に実装されているため、コンデンサの正極端子から出力電極までの電流経路は２経路になる。しかし、正極端子から回路パターンに接合された一方の端子部までの電流経路のインダクタンスＬ１と、第１接合部から電極部の先端までのインダクタンスＬ３との和が、正極端子から回路パターンに接合された他方の端子部までの電流経路のインダクタンスＬ２と、第２接合部から電極部の先端までのインダクタンスＬ４との和に設定されている。そのため、上アーム及び下アームの各スイッチング素子が複数の半導体チップを並列に接続して構成された電力変換装置において、電源用のコンデンサから半導体チップを経て出力電極との合流部までの経路長の違いに起因する電流、電圧のアンバランスを抑制することができる。

請求項２に記載の発明は、請求項１に記載の発明において、前記出力電極部材は、前記本体部の上面に前記電極部の先端が接合され、前記先端の接合位置が前記本体部の中央からずれることで前記インダクタンスＬ３と前記インダクタンスＬ４が異なるように形成されている。この発明では、出力電極部材を構成する本体部の上面に対する電極部の先端の接合位置を本体部の中央からずらすという簡単な構成で、インダクタンスＬ３及びインダクタンスＬ４の値を異ならせることができ、接合位置によりインダクタンスＬ３及びインダクタンスＬ４の値が適切な値に設定される。

請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記本体部は、前記電極部の先端の接合位置より前記第２接合部寄りに前記インダクタンスＬ４を大きくするための孔が形成されている。この発明では、電極部の先端の接合位置を変えずに孔を形成することでインダクタンスＬ４を調整することができる。

請求項４に記載の発明は、請求項１〜請求項３のいずれか一項に記載の発明において、前記出力電極部材は、前記本体部に、前記第１接合部及び第２接合部に加えて、前記下アームの前記一方のグループの半導体チップと電気的に接合された回路パターンに接合された第３接合部と、前記下アームの前記他方のグループの半導体チップと電気的に接合された回路パターンに接合された第４接合部とを備えている。そして、前記第１接合部から前記電極部の先端の接合位置までの電流経路と、前記第３接合部から前記電極部の先端の接合位置までの電流経路との間隔が前記第１接合部と前記第３接合部との間隔より狭くなり、前記第２接合部から前記電極部の先端の接合位置までの電流経路と、前記第４接合部から前記電極部の先端の接合位置までの電流経路との間隔が前記第２接合部と前記第４接合部との間隔より狭くなるように構成されている。

インバータ装置では、一組の上アーム及び下アームの接合点に接続される出力電極部材は、他の組のアームから負荷に電流が流れる際に、負荷に流れた後の電流がコンデンサの負極に戻る経路の一部を構成する場合がある。そして、ある一組のアームの上アームのスイッチング素子がオンの状態からオフにスイッチングされる際、オフ状態にある下アームのスイッチング素子と逆並列に接続されているダイオードにフライホイール電流が流れる。このとき、フライホイール電流は次第に増加し、スイッチング素子のオン状態のときに流れていた電流は次第に減少する。この発明では、両方の電流経路が近くなって沿う状態になるため、相互作用によりインダクタンスが低減する。

請求項５に記載の発明は、請求項４に記載の発明において、前記出力電極部材は、前記電極部の先端の幅が前記本体部の幅より狭く形成されている。この発明では、本体部の形状を変更せずに電極部の先端の幅を狭くすることで、簡単に第１接合部から電極部の先端の接合位置までの電流経路と、第３接合部から電極部の先端の接合位置までの電流経路との間隔が第１接合部と第３接合部との間隔より狭くなる。また、第２接合部から電極部の先端の接合位置までの電流経路と、第４接合部から電極部の先端の接合位置までの電流経路との間隔が第２接合部と第４接合部との間隔より狭くなる。

請求項６に記載の発明は、請求項４又は請求項５に記載の発明において、前記出力電極部材は、前記本体部の前記各接合部寄りの位置に、前記本体部の幅方向端部から幅方向に延びる切り欠き部が形成されている。したがって、この発明では、切り欠き部の長さと幅を変えることにより、フライホイール電流とスイッチング素子のオン状態のときに流れていた電流との相互作用の程度を調整することができる。

本発明によれば、上アーム及び下アームの各スイッチング素子が複数の半導体チップを並列に接続して構成された電力変換装置において、電源用のコンデンサから半導体チップを経て出力電極との接合部までの経路長の違いに起因する電流、電圧のアンバランスを抑制することができる。

（第１の実施形態）
以下、本発明を３相用のインバータ装置に具体化した第１の実施形態を図１〜図５にしたがって説明する。

図１及び図２に示すように、インバータ装置１１は、銅製の金属ベース２０上に複数の絶縁基板としてのセラミック基板２１が接合され、セラミック基板２１上に半導体チップ２３が実装されている。半導体チップ２３は、１個のスイッチング素子（ＭＯＳＦＥＴ）及び１個のダイオードが一つのデバイスとして組み込まれている。即ち、半導体チップ２３は、図９（ｂ）に示される一つのスイッチング素子Ｑ及び一つのダイオードＤを備えたデバイスとなる。

セラミック基板２１は、表面に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを有し、裏面にセラミック基板２１と金属ベース２０とを接合する接合層として機能する金属板２５（図５（ｂ）に図示）を有するセラミック板２６で構成されている。セラミック板２６は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等により形成され、回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄ及び金属板２５は、例えば、アルミニウムや銅等で形成されている。セラミック基板２１は、金属板２５を介して半田（図示せず）で金属ベース２０に接合されている。以下、この明細書では、金属ベース２０をインバータ装置１１の底部（下部）として説明する。

回路パターン２４ａはゲート信号用の回路パターン、回路パターン２４ｂはドレイン用の回路パターン、回路パターン２４ｃはソース用の回路パターン、回路パターン２４ｄはソース信号用の回路パターンである。各回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄは帯状に形成されている。半導体チップ２３は、ドレイン用の回路パターン２４ｂ上に半田で接合されている。図４に示すように、半導体チップ２３は、ゲートとゲート信号用の回路パターン２４ａとの間、ソースとソース用の回路パターン２４ｃとの間及びソースとソース信号用の回路パターン２４ｄとの間をワイヤボンディングにより電気的に接続されている。

金属ベース２０はほぼ矩形状に形成され、セラミック基板２１も矩形状に形成されている。セラミック基板２１は１２個設けられ、長手方向が金属ベース２０の長手方向と直交する状態で各列６個となるように２列、６行に配置されている。そして、各行の２個のセラミック基板２１上に配置された半導体チップ２３がインバータ回路の各アームを構成し、図１において、上アーム及び下アームが下側から交互に順に３組配置されている。この実施形態では、図４に示すように、半導体チップ２３は、各セラミック基板２１上に２個ずつ実装されており、４個の半導体チップ２３がそれぞれ１つのアームを構成する。即ち、上アーム及び下アームの各スイッチング素子は、複数（この実施形態では４個）の半導体チップ２３を並列に接続して構成され、各スイッチング素子の複数の半導体チップ２３は２つのグループに同数ずつ分けられた状態でセラミック基板２１の回路パターン２４ｂ上に実装されている。半導体チップ２３は回路パターン２４ｂの長手方向中央部にスペースが存在し、スペースの両側に半導体チップ２３が１個ずつ位置するように配置されている。

金属ベース２０の上方には板状導体で形成された正極用配線部材２７及び負極用配線部材２８が、セラミック基板２１と平行に、かつ相互に絶縁された状態で近接して重なるように配置されている。正極用配線部材２７及び負極用配線部材２８の間には、両者の電気的絶縁性を確保するための絶縁部材（図示せず）が配置されている。この実施形態では、正極用配線部材２７の上方に負極用配線部材２８が配置されている。負極用配線部材２８上には、複数（この実施形態では４個）の電源用のコンデンサ２９が正極端子及び負極端子が下向きになる状態で配置されている。正極用配線部材２７は図９（ａ）における配線６３に、負極用配線部材２８は図９（ａ）における配線６５にそれぞれ相当する。

コンデンサ２９の正極端子が正極用配線部材２７に接合され、コンデンサ２９の負極端子が負極用配線部材２８に接合されている。正極用配線部材２７及び負極用配線部材２８は、それぞれ幅方向の両端部に端子部２７ａ，２８ａが複数（この実施形態では３対６個）形成されている。端子部２７ａ，２８ａは、セラミック基板２１側に向かって延びるように屈曲し、さらに回路パターン２４ｂ又は回路パターン２４ｃに接合される接合部２７ｂ，２８ｂが配線部材２７，２８と平行に延びるように屈曲形成されている。そして、
端子部２７ａ，２８ａは、接合部２７ｂ，２８ｂが回路パターン２４ｂ又は回路パターン２４ｃの中央部に超音波接合されている。

即ち、正極用配線部材２７は、前記２つのグループの半導体チップ２３が実装された回路パターン２４ｂに対して異なる端子部２７ａを介して電気的に接続されている。また、負極用配線部材２８は、半導体チップ２３とワイヤボンディングにより電気的に接合された回路パターン２４ｃに対して、異なる端子部２８ａを介して電気的に接続されている。

なお、正極用配線部材２７及び負極用配線部材２８には、幅方向の端部両側に、各端子部２７ａ，２８ａの一部と連続するとともに互いに重なる状態で配置される垂下部２７ｃ，２８ｃが形成されている。

図１及び図２に示すように、金属ベース２０には、その周縁に沿うように電気的絶縁性の支持枠３０が、全てのセラミック基板２１を枠内に収容する状態に固定されている。正極用配線部材２７の長手方向の一端部には、外部電源入力用のプラス入力端子２７ｐｉが、一部が支持枠３０の外側に位置するように配置されている。負極用配線部材２８には、その長手方向の正極用配線部材２７のプラス入力端子２７ｐｉが形成された側と反対側の端部に、外部電源入力用のマイナス入力端子２８ｍｉが形成され、一部が支持枠３０の外側に位置するように配置されている。

図１及び図２に示すように、インバータ装置１１の３つの出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、側面ほぼＬ字状に形成されるとともに、上方に向かって延びる部分が支持枠３０の近くに位置し、横方向に延びる部分が正極用配線部材２７の下方においてその長手方向と直交する状態で配置されている。

各出力電極部材３２Ｕ，３２Ｖ，３２Ｗは板状導体製で、同じ形状に形成されている。図３に示すように、出力電極部材３２Ｕは、平面矩形状に形成されるとともに四隅にそれぞれＬ字状の支持片３３ａが形成された本体部３３と、側面略Ｌ字状の電極部３４とから構成されている。そして、電極部３４の本体部３３の上面と平行に延びる部分３４ａの先端３４ｂが、本体部３３の上面に接合されている。

本体部３３は、長辺が正極用配線部材２７の幅方向の長さより僅かに短く、短辺がセラミック基板２１の幅方向の長さとほぼ同じ長さに形成されている。そして、出力電極部材３２Ｕの先端側（図３の右側）に向かって本体部３３の右側に、上アームの一方のグループの半導体チップ２３と電気的に接合された回路パターン２４ｃに接合される第１接合部３５ａと、上アームの他方のグループの半導体チップ２３と電気的に接合された回路パターン２４ｃに接合される第２接合部３６ａとを備えている。また、出力電極部材３２Ｕの先端側（図３の右側）に向かって本体部３３の左側に、下アームの一方のグループの半導体チップ２３が実装された回路パターン２４ｂに接合される第３接合部３５ｂと、上アームの他方のグループの半導体チップ２３が実装された回路パターン２４ｂに接合される第４接合部３６ｂとを備えている。本体部３３の四隅に形成された支持片３３ａの下部が各接合部３５ａ，３５ｂ，３６ａ，３６ｂを構成している。即ち、２個の接合部３５ａ，３５ｂが電極部３４の屈曲部寄りに、２個の接合部３６ａ，３６ｂが本体部３３の先端両側にそれぞれ形成されている。

電極部３４の先端３４ｂの接合位置は、本体部３３の中央からずれることで、第１接合部３５ａから電極部３４の先端３４ｂまでの電流経路のインダクタンスＬ３と、第２接合部３６ａから電極部３４の先端３４ｂまでの電流経路のインダクタンスＬ４が異なるように形成されている。また、電極部３４は、本体部３３の２個の接合部３５ａ，３５ｂを超音波接合する際に支障とならないように、本体部３３の上面と平行に延びる部分３４ａが２個の接合部３５ａ，３５ｂの上方を覆わないように、部分３４ａの本体部３３と重ならない箇所が切り欠かれた形状に形成されている。

出力電極部材３２Ｕは、第１のスイッチング素子Ｑ１及びダイオードＤ１で構成される上アームのソース用の回路パターン２４ｃに第１接合部３５ａ及び第２接合部３６ａで超音波接合されている。また、第２のスイッチング素子Ｑ２及びダイオードＤ２で構成される下アームのドレイン用の回路パターン２４ｂに第３接合部３５ｂ及び第４接合部３６ｂで超音波接合されている。出力電極部材３２Ｖは、第３のスイッチング素子Ｑ３及びダイオードＤ３で構成される上アームのソース用の回路パターン２４ｃに第１接合部３５ａ及び第２接合部３６ａで超音波接合されている。また、第４のスイッチング素子Ｑ４及びダイオードＤ４で構成される下アームのドレイン用の回路パターン２４ｂに第３接合部３５ｂ及び第４接合部３６ｂで超音波接合されている。出力電極部材３２Ｗは、第５のスイッチング素子Ｑ５及びダイオードＤ５で構成される上アームのソース用の回路パターン２４ｃに第１接合部３５ａ及び第２接合部３６ａで超音波接合されている。また、第６のスイッチング素子Ｑ６及びダイオードＤ６で構成される下アームのドレイン用の回路パターン２４ｂと第３接合部３５ｂ及び第４接合部３６ｂで超音波接合されている。

各アームに対応するそれぞれ２個のセラミック基板２１のうち、出力電極部材３２Ｕ，３２Ｖ，３２Ｗの先端側と対応するセラミック基板２１のゲート信号用の回路パターン２４ａには、駆動信号入力端子Ｇ１〜Ｇ６の第１端部が、ソース信号用の回路パターン２４ｄには信号端子Ｓ１〜Ｓ６の第１端部が、それぞれ接合されている。各端子Ｇ１〜Ｇ６，Ｓ１〜Ｓ６は、第２端部が支持枠３０から突出するように、支持枠３０を貫通する状態で支持枠３０に一体成形されている。なお、図４に示すように、各アームを構成する２個のセラミック基板２１上に形成された、回路パターン２４ａ同士及び回路パターン２４ｄ同士はそれぞれワイヤボンディングで電気的に接続されている。

なお、支持枠３０内には半導体チップ２３の絶縁性確保や保護及び正極用配線部材２７と出力電極部材３２Ｕ，３２Ｖ，３２Ｗとの絶縁確保のためにシリコーンゲル（図示せず）が充填、硬化されている。

図５（ａ）は一組の上アーム及び下アームを構成するセラミック基板２１及び半導体チップ２３と、正極用配線部材２７及び負極用配線部材２８の接合部２７ｂ，２８ｂ、コンデンサ２９の正極端子２９ａ及び負極端子２９ｂとの関係を示す模式平面図である。図５（ａ）に示すように、コンデンサ２９の正極端子２９ａ及び負極端子２９ｂ（いずれも、２点鎖線で図示）は、正極用配線部材２７及び負極用配線部材２８の長手方向（図５（ａ）の上下方向）に延びる直線上に位置するように配置されている。そして、正極用配線部材２７及び負極用配線部材２８にそれぞれ形成されたコンデンサ用接合部２７ｄ，２８ｄは、正極用配線部材２７及び負極用配線部材２８の幅方向に延びるように形成され、コンデンサ用接合部２７ｄ，２８ｄの先端部及び両側部の周縁には孔２７ｅ，２８ｅが形成されている。そのため、正極端子２９ａから一方の上アーム（図５（ａ）の左側の上アーム）の接合部２７ｂまでの電流経路３７の長さと、正極端子２９ａから他方の上アーム（図５（ａ）の右側の上アーム）の接合部２７ｂまでの電流経路３８の長さとが異なる。即ち、コンデンサ２９の正極端子２９ａから半導体チップ２３のドレインまでの電流経路３７に対応するインダクタンスＬ１と、コンデンサ２９の正極端子２９ａから半導体チップ２３のドレインまでの電流経路３８のインダクタンスＬ２も異なる。なお、電流経路３７，３８は実線の矢印で図示している。

このため上アームの２つの回路パターン２４ｃに接合された第１接合部３５ａから電極部３４の先端３４ｂまでの電流経路３９のインダクタンスＬ３と、第２接合部３６ａから電極部３４の先端３４ｂまでの電流経路４０のインダクタンスＬ４の大きさを適切に調整しないと、各半導体チップ２３の電流・電圧がアンバランスしてしまう。この経路長の違いによって起こる電流・電圧のアンバランスを抑制するため、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、本体部３３の上面に対する電極部３４の先端３４ｂの接合位置が設定されている。具体的には、先端３４ｂの本体部３３上面に対する接合位置が、第１接合部３５ａから電極部３４の先端３４ｂまでの電流経路３９のインダクタンスＬ３と、第２接合部３６ａから電極部３４の先端３４ｂまでの電流経路４０のインダクタンスＬ４とが、前記インダクタンスＬ１，Ｌ２と次の関係を満たすように設定されている。なお、電流経路３９，４０は破線の矢印で図示している。

Ｌ１＋Ｌ３＝Ｌ２＋Ｌ４
この実施形態では、インダクタンスＬ１がインダクタンスＬ２より大きいため、インダクタンスＬ３がインダクタンスＬ４より小さくなるように、即ち第１接合部３５ａから先端３４ｂまでの電流経路３９の長さが第２接合部３６ａから先端３４ｂまでの電流経路４０の長さより短くなるように先端３４ｂの接合位置が設定される。電極部３４は、本体部３３に対して接合位置より図５（ｂ）の左側において重なって近接する状態に位置するため、電流が流れる際に相互インダクタンスの効果により電流経路が重なっていない場合に比べてインダクタンスＬ３が小さくなる。そのため、先端３４ｂの接合位置を設定する際は、両電流経路３９，４０の物理的な経路長の比較だけで接合位置を設定するのではなく、電流経路３９の相互インダクタンスの影響あるいは正極用配線部材２７との間の相互インダクタンスの影響も考慮して接合位置を設定するのが好ましい。

次に前記のように構成されたインバータ装置１１の作用を説明する。
インバータ装置１１は、例えば、車両の電源装置の一部を構成するものとして使用される。インバータ装置１１は、プラス入力端子２７ｐｉ及びマイナス入力端子２８ｍｉが直流電源（図示せず）に接続され、Ｕ相端子Ｕ、Ｖ相端子Ｖ及びＷ相端子Ｗがモータ（図示せず）に接続され、駆動信号入力端子Ｇ１〜Ｇ６及び信号端子Ｓ１〜Ｓ６が制御装置（図示せず）に接続された状態で使用される。

上アームの第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５及び下アームの第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６がそれぞれ所定周期でオン、オフ制御されることによりモータに交流が供給されてモータが駆動される。

正極用配線部材２７及び負極用配線部材２８には、スイッチング素子Ｑ１〜Ｑ６のスイッチング時に急峻に立ち上がる電流又は立ち下がる電流が流れ、その電流は正極用配線部材２７及び負極用配線部材２８で逆方向となる。正極用配線部材２７及び負極用配線部材２８は板状導体製で、互いに近接して平行に配置されているため、相互インダクタンスの効果により配線インダクタンスが低減する。また、垂下部２７ｃ，２８ｃも平行に近接して配置されているため、垂下部２７ｃ，２８ｃが存在しない場合に比較して、配線インダクタンスがより低減する。

各スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６は、それぞれ並列に接続された複数の半導体チップ２３で構成され、各スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６を構成する半導体チップ２３は、それぞれ２つのセラミック基板２１の回路パターン２４ｂ上に実装されている。そして、コンデンサ２９の正極端子２９ａから各回路パターン２４ｂに接合された正極用配線部材２７の接合部２７ｂまでの電流経路３７のインダクタンスＬ１は、電流経路３８のインダクタンスＬ２より大きくなっている。しかし、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗの第１接合部３５ａから先端３４ｂまでの電流経路３９のインダクタンスＬ３及び第２接合部３６ａから先端３４ｂまでの電流経路４０のインダクタンスＬ４がＬ１＋Ｌ３＝Ｌ２＋Ｌ４を満たすように設定されている。そのため、各上アームにおいて、コンデンサ２９の正極端子２９ａから両セラミック基板２１の回路パターン２４ｂ上に実装された半導体チップ２３（スイッチング素子）を経て各出力電極部材３２Ｕ，３２Ｖ，３２Ｗの電極部３４の先端３４ｂまで流れる電流や電圧のアンバランスが抑制されてバランスが良くなる。

この実施形態によれば、以下に示す効果を得ることができる。
（１）上アームの各スイッチング素子を構成するため並列に接続された複数の半導体チップ２３は、２つのグループに同数ずつ分けられた状態で異なるセラミック基板２１の回路パターン２４ｂ上に実装され、正極用配線部材２７は、異なる端子部２７ａを介して２つのグループの半導体チップ２３が実装された回路パターン２４ｂと電気的に接続されている。そのためコンデンサ２９の正極端子２９ａから各出力電極部材３２Ｕ，３２Ｖ，３２Ｗの電極部３４の先端３４ｂまでの電流経路は、正極端子２９ａから回路パターン２４ｂに接合された一方の端子部２７ａまでの電流経路３７と、正極端子２９ａから回路パターン２４ｂに接合された他方の端子部２７ａまでの電流経路３８の２経路になる。そして、電流経路３７のインダクタンスＬ１が電流経路３８のインダクタンスＬ２より大きくなる。しかし、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗの第１接合部３５ａから電極部３４の先端３４ｂまでの電流経路３９のインダクタンスＬ３と、第２接合部３６ａから電極部３４の先端３４ｂまでの電流経路４０のインダクタンスＬ４とが、Ｌ１＋Ｌ３＝Ｌ２＋Ｌ４を満たすように設定されている。したがって、上アーム及び下アームの各スイッチング素子が複数の半導体チップ２３を並列に接続して構成され、電源用のコンデンサ２９を備えた電力変換装置において、コンデンサ２９から半導体チップ２３を経て出力電極の合流部までの経路長の違いに起因する電流、電圧のアンバランスを抑制することができる。また、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗの形状を変えるだけで、簡単に対応することができる。

（２）出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、本体部３３の上面に電極部３４の先端３４ｂが接合され、先端３４ｂの接合位置が本体部３３の中央からずれることでインダクタンスＬ３とインダクタンスＬ４が異なるように形成されている。したがって、出力電極部材３２Ｕ，３２Ｖ，３２Ｗを構成する本体部３３の上面に対する電極部３４の先端３４ｂの接合位置を本体部３３の中央からずらすという簡単な構成で、インダクタンスＬ３及びインダクタンスＬ４の値を異ならせることができ、接合位置によりインダクタンスＬ３及びインダクタンスＬ４の値が適切な値に設定される。

（３）出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、電極部３４が先端３４ｂより基端側において、本体部３３に近接して平行に延びるように形成されている。したがって、相互インダクタンスの効果でインダクタンスＬ３の値が、実際の電流経路３９の長さより短い長さの電流経路に対応する値になるため、電極部３４と本体部３３との相互インダクタンスが小さいか無い構成に比べて、本体部３３に対する接合位置を少しずらすだけでインダクタンスＬ３を小さくできる。

（４）第１接合部３５ａ及び第２接合部３６ａと、第３接合部３５ｂ及び第４接合部３６ｂとは、共通の本体部３３に形成されている。したがって、第１接合部３５ａ及び第２接合部３６ａと、第３接合部３５ｂ及び第４接合部３６ｂとがそれぞれ本体部を別々に有する構成にした場合に比べて、構成が簡単になるとともに、大電流に対応し易い。

（５）電極部３４は、本体部３３の上面と平行に延びる部分３４ａの本体部３３と重ならない箇所が切り欠かれた形状に形成されている。したがって、電極部３４の部分３４ａ
が２個の接合部３５ａ，３５ｂの上方を覆わないため、２個の接合部３５ａ，３５ｂを支障なく超音波接合で回路パターン２４ｂ，２４ｃに接合することができる。

（６）下アームのスイッチング素子も複数の半導体チップ２３を並列に接続して構成されるとともに、複数の半導体チップ２３は２つのグループに分けられて回路パターン２４ｂ上に実装されている。そして、コンデンサ２９の負極端子２９ｂは負極用配線部材２８のコンデンサ用接合部２８ｄに、正極端子２９ａのコンデンサ用接合部２７ｄに対する位置関係と同じ位置関係で接続されている。また、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗの第３接合部３５ｂ及び第４接合部３６ｂの回路パターン２４ｂに対する接合状態は、第１接合部３５ａ及び第２接合部３６ａの回路パターン２４ｂに対する接合状態と同じ位置関係で接合されている。したがって、下アームにおいて、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗの電極部３４の部分３４ａから半導体チップ２３を経てコンデンサ２９の負極端子２９ｂまでの経路長の違いに起因する電流、電圧のアンバランスを抑制することができる。

（第２の実施形態）
次に第２の実施形態を図６及び図７にしたがって説明する。この実施形態では、出力電極部材３２Ｕ，３２Ｖ，３２Ｗの本体部３３の形状が前記第１の実施形態と異なっており、その他の構成は同じである。前記第１の実施形態と同様の部分は同一の符号を付して詳しい説明を省略する。図６に示すように、本体部３３は中間部の幅が両端部の幅より狭く形成されている。また、幅が狭く形成された部分の板厚は、幅を狭くしても電流が流れる際の抵抗増大を抑制するために両端部の板厚より厚く形成されている。なお、図６には出力電極部材３２Ｕを図示している。

インバータ装置１１では、一組の上アーム及び下アームの接合点に接続される出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、他の組のアームから負荷（モータ）に電流が流れる際に、負荷に流れた後の電流がコンデンサの負極に戻す経路の一部を構成する場合がある。例えば、図９（ａ）において、Ｕ相端子Ｕから電流が出力される場合、第１のスイッチング素子Ｑ１及び第４のスイッチング素子Ｑ４がオンになり、第１のスイッチング素子Ｑ１及びＵ相端子Ｕを経て負荷に流れた後の電流は、Ｖ相端子Ｖ及び第４のスイッチング素子Ｑ４を経てコンデンサ６７に戻る。

そして、ある一組のアームの上アームのスイッチング素子がオンの状態からオフにスイッチングされる際、オフ状態にある下アームのスイッチング素子と逆並列に接続されているダイオードにフライホイール電流が流れる。そのため、図７に示すように、本体部３３においてそれまで第１接合部３５ａ及び第２接合部３６ａから先端３４ｂに向かって流れていた出力電流Ｉｏは次第に減少して零になる。一方、第３接合部３５ｂ及び第４接合部３６ｂから先端３４ｂに向かって流れるフライホイール電流Ｉｆは次第に増加する。その後、フライホイール電流も零になる。出力電流Ｉｏ及びフライホイール電流Ｉｆの向きは同じであるが、出力電流Ｉｏは次第に減少し、フライホイール電流Ｉｆは次第に増加する。そして、出力電流Ｉｏ及びフライホイール電流Ｉｆの電流経路が近くなって沿う状態になるため、相互作用によりインダクタンスが低減する。

この第２の実施形態によれば、第１の実施形態の（１）〜（６）と同等の効果に加えて以下の効果を得ることができる。
（７）第１接合部３５ａから電極部３４の先端３４ｂまでの電流経路と、第３接合部３５ｂから電極部３４の先端３４ｂまでの電流経路との間隔が、第１接合部３５ａと第３接合部３５ｂとの間隔より狭くなるように構成されている。また、第２接合部３６ａから電極部３４の先端３４ｂまでの電流経路と、第４接合部３６ｂから電極部３４の先端３４ｂまでの電流経路との間隔が第２接合部３６ａと第４接合部３６ｂとの間隔より狭くなるように構成されている。したがって、一組のアームの上アームのスイッチング素子がオンの状態からオフにスイッチングされる際、本体部３３に流れる出力電流Ｉｏ及びフライホイール電流Ｉｆの相互作用により、インダクタンスが低減する。

（８）本体部３３は、その長手方向の中間部の幅が、第１接合部３５ａと第３接合部３５ｂの間の幅及び第２接合部３６ａと第４接合部３６ｂの間の幅より狭くなるように形成されている。したがって、本体部３３に流れる出力電流Ｉｏ及びフライホイール電流Ｉｆの電流経路が確実に近づいて沿う状態にすることができる。

（９）本体部３３は、長手方向の中間部の幅が狭くなるように形成されているが、その部分の板厚が厚く形成されているため、幅を狭くしても電流が流れる際の抵抗の増大が抑制され、幅を狭くしても電気抵抗の増加による発熱の増加は抑制される。

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 出力電極部材３２Ｕ，３２Ｖ，３２Ｗの本体部３３の中間部の幅を狭くしてインダクタンスを低減させる代わりに、図８（ａ）に示すように、本体部３３の各接合部３５ａ，３５ｂ，３６ａ，３６ｂ寄りの位置に切り欠き部４１を形成してもよい。この場合も、第１接合部３５ａ及び第２接合部３６ａから電極部３４の先端３４ｂに向かって流れる出力電流Ｉｏの経路と、第３接合部３５ｂ及び第４接合部３６ｂから電極部３４の先端３４ｂに向かって流れるフライホイール電流Ｉｆの経路とが近づくため、相互作用によりインダクタンスを低減することができる。また、切り欠き部４１の長さと幅を変えることにより、フライホイール電流Ｉｆと出力電流Ｉｏとの相互作用の程度を調整することができる。なお、図では電極部３４の先端３４ｂの幅を本体部３３の幅より狭く形成した場合を示しているが、先端３４ｂの幅を本体部３３の幅と同じに形成してもよい。

○ 本体部３３に流れる出力電流Ｉｏ及びフライホイール電流Ｉｆの電流経路が近づいた状態にする構成として、図８（ｂ）に示すように、出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、電極部３４の先端３４ｂの幅を本体部３３の幅より狭く形成してもよい。この場合、本体部３３の形状を変更せずに電極部３４の先端３４ｂの幅を狭くすることで、簡単に本体部３３に流れる出力電流Ｉｏ及びフライホイール電流Ｉｆの電流経路を近づけることができる。

○ 各出力電極部材３２Ｕ，３２Ｖ，３２Ｗにおける第２接合部３６ａから先端３４ｂまでの電流経路４０のインダクタンスＬ４を大きくする方法として、本体部３３において、本体部３３に対する電極部３４の先端３４ｂの接合位置より第２接合部３６ａ寄りの
部分に孔を形成してもよい。例えば、図８（ｂ）に二点鎖線で示すように、第２接合部３６ａから電極部３４の先端３４ｂまでの電流経路の経路長が長くなるように孔４２を形成する。また、孔４２に加えて切り欠きを設けてもよい。この場合、電極部３４の先端３４ｂの接合位置を変えずに孔４２を形成することでインダクタンスＬ４を調整することができる。

○ 本体部３３に孔４２や切り欠きを設けて第２接合部３６ａから電極部３４の先端３４ｂまでの電流経路のインダクタンスＬ４を大きくする構成を、先端３４ｂの接合位置を変更する構成と組み合わせてもよい。この場合、先端３４ｂの接合位置の変更でインダクタンスＬ４の値が目標とする値より小さかった場合の調整用として用いることができる。

○ 正極用配線部材２７の電流経路３７のインダクタンスＬ１及び電流経路３８のインダクタンスＬ２と、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗの電流経路３９のインダクタンスＬ３及び電流経路４０のインダクタンスＬ４とがＬ１＋Ｌ３＝Ｌ２＋Ｌ４を満たすように設定されていればよく、Ｌ３＜Ｌ４の構成に限らない。例えば、Ｌ１＜Ｌ２の場合は、Ｌ３＞Ｌ４になるように、Ｌ１＝Ｌ２の場合は、Ｌ３＝Ｌ４になるように、電極部３４の先端３４ｂの接合位置や本体部３３の形状が設定される。

○ 各出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、電極部３４の部分３４ａが本体部３３の上面に近接して平行に延びる構成、即ち相互インダクタンス作用により第１接合部３５ａから先端３４ｂ間での電流経路３９のインダクタンスＬ３が小さくなる構成に限らない。電極部３４と本体部３３との相互インダクタンスが小さくならない構成としては、例えば、電極部３４が本体部３３と垂直に延びた後、本体部３３から離れた位置で本体部３３と平行に延びるように構成する。

○ 第１接合部３５ａ及び第２接合部３６ａと、第３接合部３５ｂ及び第４接合部３６ｂとを共通の本体部３３に形成せずに、それぞれ本体部を別々に有する構成にしてもよい。

○ ２個の接合部３５ａ，３５ｂを支障なく超音波接合で回路パターン２４ｂ，２４ｃに接合する構成として、本体部３３の上面に対して平行に延びる部分３４ａにおいて２個の接合部３５ａ，３５ｂと対向する部分に孔を形成してもよい。

○ 各アームを構成するスイッチング素子Ｑ及びダイオードＤの組は４組に限らず、各アームを流れる電流量の大きさによって３組以下でも５組以上でもよい。
○ コンデンサ２９の数は４個に限らず、インバータ装置１１の定格電流値及び使用するコンデンサの容量により決まり、３個以下でも５個以上でもよい。

○ セラミック基板２１に代えて、絶縁基板として金属基板の表面に絶縁層を形成し、絶縁層上に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを形成した構成の物を使用してもよい。

○ 各アームの各スイッチング素子を構成するため並列に接続された複数の半導体チップ２３は２つのグループに同数ずつ分けられた状態でセラミック基板２１（絶縁基板）の回路パターン２４ｂ上に実装されていればよく、２個のセラミック基板２１上に形成された回路パターン２４ｂ上に実装される構成に限らない。例えば、２個のセラミック基板２１が連続する長さの１個のセラミック基板２１上に、回路パターン２４ｂ，２４ｃをそれぞれ２個形成し、回路パターン２４ａ，２４ｄは連続した１個のパターンとしてもよい。

○ インバータ装置１１は、３相交流を出力する構成に限らず、単相交流を出力する構成としてもよい。単相交流を出力する構成では上アーム及び下アームの組が２組存在する。

○ 半導体チップ２３はＭＯＳＦＥＴに限らず、他のパワートランジスタ（例えば、ＩＧＢＴ（絶縁ゲートバイポーラ型トランジスタ））やサイリスタを使用してもよい。
以下の技術的思想（発明）は前記実施形態から把握できる。

（１）請求項４に記載の発明において、前記本体部は、その長手方向の中間部の幅が前記第１接合部と前記第３接合部の間の幅及び前記第２接合部と前記第４接合部の間の幅より狭くなるように形成されている。

（２）請求項１〜請求項６及び前記技術的思想（１）に記載の発明において、前記電極部は、前記本体部に近接して平行に延びるように形成されている。

第１の実施形態におけるインバータ装置のカバーを省略した平面図。 正極用配線部材、負極用配線部材、セラミック基板、出力電極部材等の関係を示す模式分解斜視図。 出力電極部材の斜視図。 １組のアームの回路パターン、半導体チップ及び接合部等の関係を示す模式図。 （ａ）は正極端子と各接合部との関係を示す模式図、（ｂ）は出力電極部材と正極用配線部材等との関係を示す図１のＡ−Ａ線で破断した要部模式断面図。 第２の実施形態における出力電極部材の模式平面図。 出力電流及びフライホイール電流の変化を概略的に示すグラフ。 （ａ），（ｂ）は別の実施形態における出力電極部材の模式平面図。 （ａ）はインバータ装置の回路図、（ｂ）は一つのアームの回路図。 従来技術のインバータ装置の模式図。 コンデンサの正極端子から出力電極部材の接合点までの電流経路のインダクタンスを模式的に示す回路図。

符号の説明

Ｑ，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６…スイッチング素子、１１…電力変換装置としてのインバータ装置、２１…絶縁基板としてのセラミック基板、２３…半導体チップ、２４ｂ，２４ｃ…回路パターン、２７…正極用配線部材、２７ａ，２８ａ…端子部、２７ｂ，２８ｂ…接合部、２８…負極用配線部材、２９…コンデンサ、２９ａ…正極端子、２９ｂ…負極端子、３２Ｕ，３２Ｖ，３２Ｗ…出力電極部材、３３…本体部、３４…電極部、３４ｂ…先端、３５ａ…第１接合部、３５ｂ…第３接合部、３６ａ…第２接合部、３６ｂ…第４接合部、３７，３８，３９，４０…電流経路、４１…切り欠き部、４２…孔。

Claims (6)

1. 上アーム及び下アームの各スイッチング素子が複数の半導体チップを並列に接続して構成され、電源用のコンデンサの正極端子が、相互に電気的に絶縁された状態で近接して平行に配置された板状導体製の正極用配線部材及び負極用配線部材のうちの正極用配線部材に接合され、前記コンデンサの負極端子が前記負極用配線部材に接合され、板状導体製の出力電極部材が前記上アーム及び下アームの接合点に接合されている電力変換装置であって、
   前記各スイッチング素子の複数の半導体チップは２つのグループに同数ずつ分けられた状態で絶縁基板の回路パターン上に実装され、
   前記正極用配線部材は、異なる端子部を介して前記２つのグループの半導体チップが実装された回路パターンと電気的に接続され、
   前記出力電極部材は、前記上アームの前記一方のグループの半導体チップと電気的に接合された回路パターンに接合された第１接合部と、前記上アームの前記他方のグループの半導体チップと電気的に接合された回路パターンに接合された第２接合部とを備えた本体部と、先端が前記本体部に接合された電極部とを備え、
   前記正極端子から前記一方のグループの半導体チップが実装された回路パターンに接合された端子部までの電流経路のインダクタンスをＬ１、前記正極端子から前記他方のグループの半導体チップが実装された回路パターンに接合された端子部までの電流経路のインダクタンスをＬ２、前記第１接合部から前記電極部の先端までのインダクタンスをＬ３、前記第２接合部から前記電極部の先端までのインダクタンスをＬ４とした場合、Ｌ１＋Ｌ３＝Ｌ２＋Ｌ４が成立するように前記出力電極部材を形成したことを特徴とする電力変換装置。
2. 前記出力電極部材は、前記本体部の上面に前記電極部の先端が接合され、前記先端の接合位置が前記本体部の中央からずれることで前記インダクタンスＬ３と前記インダクタンスＬ４が異なるように形成されている請求項１に記載の電力変換装置。
3. 前記本体部は、前記電極部の先端の接合位置より前記第２接合部寄りに前記インダクタンスＬ４を大きくするための孔が形成されている請求項１又は請求項２に記載の電力変換装置。
4. 前記出力電極部材は、前記本体部に、前記第１接合部及び第２接合部に加えて、前記下アームの前記一方のグループの半導体チップと電気的に接合された回路パターンに接合された第３接合部と、前記下アームの前記他方のグループの半導体チップと電気的に接合された回路パターンに接合された第４接合部とを備え、かつ前記第１接合部から前記電極部の先端の接合部までの電流経路と、前記第３接合部から前記電極部の先端の接合部までの電流経路との間隔が前記第１接合部と前記第３接合部との間隔より狭くなり、前記第２接合部から前記電極部の先端の接合部までの電流経路と、前記第４接合部から前記電極部の先端の接合部までの電流経路との間隔が前記第２接合部と前記第４接合部との間隔より狭くなるように構成されている請求項１〜請求項３のいずれか一項に記載の電力変換装置。
5. 前記出力電極部材は、前記電極部の先端の幅が前記本体部の幅より狭く形成されている請求項４に記載の電力変換装置。
6. 前記出力電極部材は、前記本体部の前記各接合部寄りの位置に、前記本体部の幅方向端部から幅方向に延びる切り欠き部が形成されている請求項４または請求項５に記載の電力変換装置。

Images