JP4196001B2 - 半導体パワーモジュール - Google Patents

半導体パワーモジュール Download PDF

Info

Publication number
JP4196001B2
JP4196001B2 JP2004039424A JP2004039424A JP4196001B2 JP 4196001 B2 JP4196001 B2 JP 4196001B2 JP 2004039424 A JP2004039424 A JP 2004039424A JP 2004039424 A JP2004039424 A JP 2004039424A JP 4196001 B2 JP4196001 B2 JP 4196001B2
Authority
JP
Japan
Prior art keywords
power
semiconductor
metal
terminal
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004039424A
Other languages
English (en)
Other versions
JP2005235816A (ja
Inventor
崇 國松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004039424A priority Critical patent/JP4196001B2/ja
Publication of JP2005235816A publication Critical patent/JP2005235816A/ja
Application granted granted Critical
Publication of JP4196001B2 publication Critical patent/JP4196001B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、半導体パワーモジュールに関するものであって、特に高周波数で大電流駆動を行うモジュールに関する。
半導体パワーモジュールは、電力制御用の半導体素子であるパワー半導体を備える主回路と、当該回路との間で信号を交換することにより当該回路の動作を制御する半導体素子であるドライバＩＣを備える制御回路とを、１個の装置に組み込んだものである。
従来の半導体パワーモジュールの例を図１０、図１１に示す。図１０は特許文献１に示される半導体パワーモジュールの回路基板の平面図である。また図１１は図１０に示した回路基板の断面図である。
図１０において、ＩＧＢＴ１〜ＩＧＢＴ６は絶縁ゲート・バイポーラ・トランジスタ（以下、パワー半導体と記す）、Ｄ１〜Ｄ６はパワー素子ＩＧＢＴ１〜ＩＧＢＴ６のそれぞれに逆並列に接続されたフライホイルダイオード（以下、ダイオード素子と記す）、ＩＣ１〜ＩＣ３はハイサイド側の、ＩＣ４はローサイド側の制御ＩＣ（以下、ドライバＩＣと記す）であり、それぞれ対応するパワー素子ＩＧＢＴ１〜ＩＧＢＴ６のゲートに接続されている。
また、図１０、図１１において、絶縁金属基板１０１は、金属板１０２、絶縁層１０３、銅箔パターン１０４にて構成されており、銅箔パターン１０４は、パワー半導体素子１２０を搭載した主回路パターン部１０４ａ、制御半導体素子１２１を搭載した制御回路パターン部１０４ｂからなり、接続線１２２〜接続線１２４により電気的に接続されている。パワー用リード端子１０５、制御用リード端子１０６は、それぞれの一端が主回路パターン部１０４ａ、制御回路パターン部１０４ｂに半田付けされている。１０７は絶縁金属基板１０１やパワー半導体素子１２０、制御半導体素子１２１等を収納するケースであり、パワー用リード端子１０５、制御用リード端子１０６の他端がケース１０７を貫通し、外部に露出して外部リード端子を形成している。
なお、図１１に示した回路基板の断面図では、図１０に示した６個のパワー半導体ＩＧＢＴ１〜ＩＧＢＴ６およびダイオード素子Ｄ１〜Ｄ６を総称してパワー半導体素子１２０として示し、制御用ＩＣである３個のハイサイド側の制御素子ＩＣ１〜ＩＣ３、１個のローサイド側の制御素子ＩＣ４を総称して制御半導体素子１２１として示している。また、パワー半導体ＩＧＢＴ１〜ＩＧＢＴ６の主電流入力端子Ｐ、Ｎおよび主電流出力端子Ｕ、Ｖ、Ｗをパワー用リード端子１０５として、制御素子ＩＣ１〜ＩＣ３の制御信号入力端子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮおよび接地用端子ＧＮＤ等を制御用リード端子１０６として示している。
以上の構成により、ドライバＩＣ、ＩＣ１〜ＩＣ４が外部からの信号を受け、駆動信号を対応するパワー半導体ＩＧＢＴ１〜ＩＧＢＴ６に出力し、各パワー半導体ＩＧＢＴ１〜ＩＧＢＴ６が前記駆動信号の入力により、端子Ｐ、Ｎからの直流入力をＯＮ、ＯＦＦし、端子Ｕ、Ｖ、Ｗより負荷である三相モータ（図示せず）に任意の周波数の交流出力を供給する。即ち、ドライバＩＣ、ＩＣ１、ＩＣ４が外部制御信号の入力により対応するパワー半導体ＩＧＢＴ１、ＩＧＢＴ４へそれぞれ駆動信号を出力し、これらの駆動信号の入力によりパワー半導体ＩＧＢＴ１がＯＮ、パワー半導体ＩＧＢＴ４がＯＦＦすることにより、端子Ｐから入力された主電流が端子Ｕを介して三相モータ（図示せず）へ出力される。
図１０から明らかなように、従来の半導体パワーモジュールにおいて、各パワー半導体の出力電流を外部へ出力するための制御用リード端子は、各パワー半導体が固着された回路パターン部およびパワー半導体の上部電極と金属細線で接続された回路パターン部から各１本ずつしか接続されていない。また各パワー半導体はパワー用リード端子から一定距離をもった回路パターン上にハンダ付けされており、パワー用リード端子とパワー半導体を電気的に接続する回路パターンは必然的に幅細で回り込んだ形状で形成される。さらにパワー半導体の上部電極と回路パターンを電気的に接続する金属細線も上記と同様の理由より必然的に引き回しが長くなる。
図１２は特許文献２に示される半導体パワーモジュールのパワー用リード端子と回路基板の周辺部の断面図である。
図１２において、板状の導体で構成される２つの電源端子ＰＳ（Ｐ）、ＰＳ（Ｎ）は、絶縁体の合成樹脂等で構成される板状の絶縁シートＩＮＳ１を間に挟んで、互いに近接して設けられている。電源端子ＰＳ（Ｐ）、ＰＳ（Ｎ）は、配線パターンＰ（Ｐ）、Ｐ（Ｎ）にそれぞれ電気的に接続される。絶縁シートＩＮＳ１の厚さは、例えば０．５mm〜１．５mmである。このため、これらの電源端子ＰＳ（Ｐ）及びＰＳ（Ｎ）をそれぞれ流れる電流は、絶縁シートＩＮＳ１を隔てて相互にほぼ密着して流れ、しかもその流れる方向は互いに反平行である。その結果、電源端子ＰＳ（Ｐ）、配線パターンＰ（Ｐ）、ＩＧＢＴ素子（図示せず）、配線パターンＰ（Ｎ）、及び電源端子ＰＳ（Ｎ）によって形成される経路に寄生的に発生するインダクタンスは小さくなる。
特開２０００−１３３７６８号公報 特開平６−２１３２３号公報
駆動周波数１０ｋＨｚ以上の高周波で大電流を扱う半導体パワーモジュールにおいては、スイッチング時間の高速化によりＯＮからＯＦＦ、ＯＦＦからＯＮ時の電流の時間変化率ｄｉ／ｄｔが大きくなる。
しかしながら、特許文献１に示される従来の構成では、主電流入力端子Ｐから主電流出力端子Ｕ、Ｖ、Ｗを経て主電流入力端子Ｎへと流れる電源電流経路の回路パターン、端子距離が長いため、必然的に電流経路の引き回しが長くなり、この電源電流経路に寄生的に発生するインダクタンスＬが大きくなる。その結果スイッチング時にインダクタンスＬによってＬｄｉ／ｄｔの大きさのサージ電圧や輻射ノイズが発生し、電気的雑音の原因となり装置の回路の誤動作を引き起こし、更には回路素子を破壊に至らしめる。
また、特許文献２に示される別の従来の構成では、主電源端子ＰＳ（Ｐ）、ＰＳ（Ｎ）に接続される配線パターンＰ（Ｐ）、Ｐ（Ｎ）がその主要部を互いに隣接するように基板本体の主面上に設けられており、主電源端子ＰＳ（Ｐ）、ＰＳ（Ｎ）は、配線パターンＰ（Ｐ）、Ｐ（Ｎ）をそれぞれ流れる電源電流の方向が互いに実質的に反平行になるように、互いに近接して設けられている。このため、主電源電流の経路に寄生的に発生するインダクタンスは低くなるが、主電源端子ＰＳ（Ｐ）、ＰＳ（Ｎ）および配線パターンＰ（Ｐ）、Ｐ（Ｎ）を互いに近接して設けるために、端子長および回路パターン引き回しが必然的に長くなり電流経路に発生する配線抵抗は大きくなる。また端子および回路パターンを立体配線で行うため、配線の自由度は小さく、構造が複雑でかつ製造コストが高価なものになるという問題点があった。
さらに主電源端子から出力端子の電流経路に発生するインダクタンスを低減する工夫はされていないため、出力信号にサージ電圧が印加され装置の誤動作を引き起こす恐れがある。
上記に鑑み、本発明は、パワー半導体の大電流経路の寄生インダクタンスおよび配線抵抗を低減し、高周波，大電流駆動を実現する半導体パワーモジュールを提供することを目的としている。
上記課題を解決するため、本発明に係る半導体パワーモジュールは、金属基板の一主面に配設された電気的絶縁層の上に導電性の回路パターンを形成した金属ベースプリント基板と、前記回路パターン上に固着された少なくとも１つ以上のパワー半導体と、前記パワー半導体を駆動するためのドライバＩＣを有し、前記パワー半導体素子の上部電極と前記回路パターンとを金属細線によって電気的に接続する半導体パワーモジュールであって、前記半導体パワーモジュールと外部とを電気的接続するための同電位の金属リード端子群のうち少なくとも１つは、リード端子支持部を介して前記金属ベースプリント基板側に接続される内部リード端子と、外部に接続される外部リード端子を有する構造であり、前記内部リード端子の端子間ピッチは前記外部リード端子の端子間ピッチよりも小さく、前記内部リード端子の端子数は前記外部リード端子の端子数よりも多く、前記金属リード端子群における外部と接続する部分の端子間ピッチは同一であることを特徴とする。
前記パワー半導体と外部とを電気的に接続するためのパワー用リード端子が設置された回路パターンを有し、前記パワー半導体が固着された回路パターン、前記パワー半導体の上部電極と金属配線を介して接続された回路パターンおよび、前記パワー用リード端子が設置された回路パターンにおいて、それぞれの回路パターンに電流経路を細分化するスリットまたは溝を形成しているのが好ましい。
前記同電位の金属リード端子群は、前記金属ベース基板側と接続する少なくとも３本以上の金属リード端子数と、外部と接続する少なくとも２本以上の金属リード端子で構成され、前記金属端子の中央部にリード端子ピッチを変更する１本以上のリード端子支持部を有することが好ましい。
前記金属ベースプリント基板上には、前記金属リード端子群が複数箇所に取り付けられているのが好ましい。
本発明に係る別の半導体パワーモジュールは、金属基板の一主面に配設された電気的絶縁層の上に導電性の回路パターンを形成した金属ベースプリント基板と、前記回路パターン上に固着された少なくとも１つ以上のパワー半導体と、前記パワー半導体を駆動するためのドライバＩＣを有し、前記パワー半導体素子の上部電極と前記回路パターンとを金属細線によって電気的に接続する半導体パワーモジュールであって、前記パワー半導体の主電極を外部と接続するためのパワー用リード端子は、ドライバＩＣの電極を外部と接続するための制御用リード端子よりも端子間ピッチが狭く、かつ電流経路を細分化する複数の同電位の金属リード端子が並列接続されてなることを特徴とする。
前記パワー用リード端子は、各リード端子が離間して２段以上に配列され、かつ前記リード端子の延びる方向から見たとき、千鳥格子状に配列されているのが好ましい。
前記パワー用リード端子は板状に形成され、電流経路を細分化するスリットまたは溝が設けられているのが好ましい。
前記パワー用リード端子における内部リード端子のうち、少なくとも１本以上の内部リード端子は、他に比べてリード長が長いのが好ましい。
前記金属ベースプリント基板、前記パワー半導体および、前記ドライバＩＣを内部に収納するために前記金属リード端子と一体成形されたインナーケースと、前記インナーケース内に充填され、前記パワー半導体およびドライバＩＣを封止する封止樹脂を備えているのがさらに好ましい。
前記複数のパワー半導体でハーフブリッジ回路を形成し、さらに大電流パルスを出力する出力端子を備えているのがさらに好ましい。
本発明に係る半導体パワーモジュールによれば、主電源電流経路および外部出力電流経路に配置される金属リード端子が複数本、並列接続されているため電流経路が細分化され、端子に寄生するインダクタンスを低減する効果がある。
その結果、スイッチング時のサージ電圧や輻射ノイズが低減されるため、装置の回路の誤動作および、回路素子の破壊を防止しえる効果があり、高周波，大電流駆動が必要とされるモータ駆動装置やプラズマディスプレーパネルの駆動装置として好適である。
また、複数端子間にリード端子支持部を有するため、端子の接続強度を上げる効果がある。また端子間ピッチを均一にすることにより、製品基板レイアウトを容易にできる効果がある。さらに複数の端子の内、リード長が長い端子があるため、モジュールを外部基板に実装する際の位置決めを容易にできる効果がある。
また、上記の半導体パワーモジュールの構成に追加して、パワー半導体が固着された回路パターン、パワー半導体の上部電極と金属配線で接続された回路パターンおよびパワー用リード端子が設置される回路パターンには、電流経路を細分化するスリットまたは溝を形成されているため、回路パターンおよび金属細線に寄生するインダクタンスと抵抗成分を低減する効果がある。
その結果、スイッチング時のサージ電圧や輻射ノイズが低減されるため、装置の回路の誤動作および、回路素子の破壊を防止しえる効果があり、高周波，大電流駆動が必要とされるモータ駆動装置やプラズマディスプレーパネルの駆動装置として好適である。
また、パワー用リード端子がいわゆる千鳥状に、すなわち、ジグザグ状配列の２段に配列されているため、複数の端子を高密度配置できる。
また、別構成の半導体パワーモジュールによると、パワー用リード端子は板状に形成され、電流経路を細分化するスリットまたは溝を設けたことを特徴としており、この構成によりパワー用リード端子の電流経路の細分化が可能となり、端子に寄生するインダクタンスを低減する効果がある。また、端子が板状に形成されているため、端子強度が強く、モジュールを外部基板に実装する際の位置決めを容易にできる効果がある。
また、別構成の半導体パワーモジュールによると、金属ベースプリント基板、パワー半導体および、ドライバＩＣを内部に収納するために金属リード端子と一体成形されたインナーケースと、インナーケース内に充填されパワー半導体およびドライバＩＣを封止する封止樹脂を具備しており、制御用リード端子とインナーケースが一体化しているため、端子の配置位置を高精度に制御できる効果がある。
以下、本発明の実施の形態について、実施例を用いて説明する。
（第１の実施形態）
図１は本発明の一実施例における半導体パワーモジュール１の平面図である。図１に示すように、金属ベースプリント基板２の一主面に銅材から成る回路パターンが配設され、その上に回路部品を実装した構成となっている。なお図中では主要な部品と回路パターンのみ記入しており、回路パターンも詳細な説明が不要の箇所は途中で省略されている。
電力制御用のパワー半導体素子４ａ、４ｂ、５ａ、５ｂは、本実施例ではＭＯＳＦＥＴを使用している。パワー半導体素子の種類は、これに限ったものではなくパワートランジスタやＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）等でもよい。これらのＭＯＳＦＥＴは回路パターン１４、１６の所定の位置にハンダ等で固着され電気的に接続される。
なお図中では省略しているが、ＭＯＳＦＥＴ４ａ、４ｂ、５ａ、５ｂと回路パターン１４、１６の間に放熱性向上の目的でヒートスプレッダ（放熱性金属ベース）を挿入しても良い。また、ＭＯＳＦＥＴ４ａ、４ｂの上部電極は回路パターン１５とそれぞれ複数の金属細線１８ａ、１８ｂで電気的に接続され、ＭＯＳＦＥＴ５ａ、５ｂは回路パターン１７とそれぞれ複数の金属細線１８ｃ、１８ｄで電気的に接続される。
パワー用リード端子ユニット１０〜１３のうち、１０は回路パターン１４に固着され、ＭＯＳＦＥＴ４ａ、４ｂのドレイン端子（Ｄ１）となり、１１は回路パターン１５に固着され、ＭＯＳＦＥＴ４ａ、４ｂのソース端子（Ｓ１）となり、１２は回路パターン１６に固着され、ＭＯＳＦＥＴ５ａ、５ｂのドレイン端子（Ｄ２）となり、１３は回路パターン１７に固着され、ＭＯＳＦＥＴ５ａ、５ｂのソース端子（Ｓ２）となる。
３は電力制御用のパワー半導体４ａ、４ｂ、５ａ、５ｂの動作を制御する半導体素子（ドライバＩＣ）である。６〜９は制御用リード端子であり、６はドライバＩＣ３の接地用端子（ＧＮＤ）、７はローサイド側パワー半導体Ｑ２の制御入力端子（ＬＩＮ）、８はハイサイド側パワー半導体Ｑ１の制御入力端子（ＨＩＮ）、９はドライバＩＣ３の電源端子（ＶＣＣ）である。各制御用リード端子はドライバＩＣ３の所定の電極端子と回路パターンによって電気的に接続される（図示せず）。
次に図２は、図１中の一点鎖線Ａ−Ａ’に沿った断面透過図である。図中で図１に対応する同一部品には同じ符号を記している。図２に示すように金属ベースプリント基板２上の回路パターン１４〜１７は絶縁層１９によって電気的に絶縁される。金属ベースプリント基板２上の回路部品および外部端子は封止樹脂２０によって封止される。
次に図３は図１に示す半導体パワーモジュールの主要な部分を示す概略回路図である。図中で図１に対応する同一部品には同じ符号を記している。Ｑ１は複数の並列接続されたＭＯＳＦＥＴ４ａ、４ｂの等価回路を示しており、Ｑ１のドレイン端子は１０（Ｄ１）、ソース端子は１１（Ｓ１）である。Ｑ２は複数の並列接続されたＭＯＳＦＥＴ５ａ、５ｂの等価回路を示しており、Ｑ２のドレイン端子は１２（Ｄ２）、ソース端子は１３（Ｓ２）である。Ｈｏ２１、Ｌｏ２２はそれぞれドライバＩＣ３のＨＩＮ端子８、ＬＩＮ端子７から入力された入力制御信号に基づいて信号が出力される制御出力端子であり、モジュール内部でＨｏ２１はＱ１のゲート電極と、Ｌｏ２２はＱ２のゲート電極とそれぞれ電気的に接続されている。Ｑ１のソース端子１１とＱ２のドレイン端子１２はモジュール外の外部基板上で接続され、Ｑ１、Ｑ２でハーフブリッジ回路を構成する。本実施例の場合、主電源端子は１０（Ｄ１）、１３（Ｓ２）であり、主出力端子は１１（Ｓ１）、１２（Ｄ２）となる。
次に本発明の一実施例における半導体パワーモジュールの動作について図３および図４に基づいて説明する。ドライバＩＣ３が外部からの信号を受け、駆動信号を対応するパワー半導体Ｑ１およびＱ２のゲート電極に出力し、各パワー半導体Ｑ１、Ｑ２が前記駆動信号の入力により、パワー用リード端子１０からの主電源電流をＯＮ、ＯＦＦし、パワー用リード端子１１、１２より負荷に任意の周波数の交流出力を供給する。即ち、ドライバＩＣ３が外部制御信号の入力により対応するパワー半導体Ｑ１のゲート電極Ｈｏ２１へＯＮ信号、Ｑ２のゲート電極Ｌｏ２２へＯＦＦ信号を出力し、これらの駆動信号の入力によりパワー半導体Ｑ１がＯＮ、パワー半導体Ｑ２がＯＦＦすることにより、パワー用リード端子１０から入力された主電流ｉ１はパワー用リード端子１１を介して負荷へ出力される。次に、ドライバＩＣ３が外部制御信号の入力により対応するパワー半導体Ｑ１のゲート電極Ｈｏ２１へＯＦＦ信号、Ｑ２のゲート電極Ｌｏ２２へＯＮ信号を出力し、これらの駆動信号の入力によりパワー半導体Ｑ１がＯＦＦ、パワー半導体Ｑ２がＯＮすることにより、負荷からの主電流ｉ２はパワー用リード端子１２を介してパワー用リード端子１３へ出力される。
上記より明らかなように、主電流ｉ１の経路は図１において、パワー用リード端子１０から回路パターン１４へ入りパワー半導体素子４ａ、４ｂ、金属細線１８ａ、１８ｂを経て回路パターン１５へ流れ、パワー用リード端子１１から出力される。この電流経路には図４に示すようにパワー用リード端子１０に寄生するインダクタンスＬ１、回路パターン１４に寄生するインダクタンスＬ２、金属細線１８ａ、１８ｂおよび回路パターン１５に寄生するインダクタンスＬ３、パワー用リード端子１１に寄生するインダクタンスＬ４が含まれる。また、主電流ｉ２の経路は図１において、パワー用リード端子１２から回路パターン１６へ入りパワー半導体素子５ａ、５ｂ、金属細線１８ｃ、１８ｄを経て回路パターン１７へ流れ、パワー用リード端子１３から出力される。この電流経路には図４に示すようにパワー用リード端子１２に寄生するインダクタンスＬ５、回路パターン１６に寄生するインダクタンスＬ６、金属細線１８ｃ、１８ｄおよび回路パターン１７に寄生するインダクタンスＬ７、パワー用リード端子１３に寄生するインダクタンスＬ８が含まれる。
主電流ｉ１およびｉ２は数十Ａ以上の大電流で１０ｋＨｚ以上の高周波で駆動されているため、スイッチングの際には電流の時間変化率は数ｋＡ／μｓに達することもある。このような電流が流れると、この電流経路に含まれる寄生インダクタンス（Ｌ１〜Ｌ８）によって（Ｌ１+Ｌ２＋Ｌ３＋Ｌ４）ｄｉ１／ｄｔおよび（Ｌ５＋Ｌ６＋Ｌ７＋Ｌ８）ｄｉ２／ｄｔの大きさのサージ電圧が発生し、各半導体素子の破壊や損失の増加、あるいはノイズによる誤動作を招く原因となる。
これらの寄生インダクタンスを低減するために、図１において、回路パターン１４〜１７はそれぞれ電気的に接続される制御用リード端子１０〜１３と近接に配置され、かつパワー半導体４ａ、４ｂが固着される回路パターン１４と回路パターン１５の絶縁距離が１ｍｍであり、パワー半導体５ａ、５ｂが固着される回路パターン１６と回路パターン１７の絶縁距離が１ｍｍになるように短距離で幅広に直線もしくは矩形に配置される。
さらにパワー半導体４ａ、４ｂは回路パターン１４上に各上部電極と回路パターン１５を電気的に接続するための金属細線１８ａ、１８ｂの配線長が６〜１０ｍｍになるような位置に設置され、パワー半導体５ａ、５ｂは回路パターン１６上に各上部電極と回路パターン１７を電気的に接続するための金属細線１８ｃ、１８ｄの配線長が６〜１０ｍｍになるような位置に設置される。また金属細線１８ａ〜１８ｄの本数は各パワー半導体の定格電流から算出される本数よりも多く配線される。例えば、パワー半導体の定格電流が５０Ａで金属細線１本当りの溶断電流が２５Ａならば３本打ちで十分であるが、５〜１０本打つことにより金属細線に寄生するインダクタンスを低減する。また図１中の回路パターン１４〜１７は、他の回路パターン部の厚みが０．０５〜０．１ｍｍであるのに対して、予め厚みの厚い銅材を使用するか、もしくはハンダ材などを固着することにより０．１５〜０．５ｍｍとすることにより更に回路パターン１４〜１７の寄生インダクタンスを低減できる。また、ここでは図示しないが、回路パターン１４ａ、１５ａ、１６ａ、１７ａ部に電流経路を細分化するスリットや溝を入れることによって更に寄生インダクタンスを低減できる。以上の構成により、図４で示す回路内の寄生インダクタンスＬ２、Ｌ３、Ｌ６、Ｌ７を低減することができる。
次にパワー用リード端子１０、１１、１２、１３に寄生するインダクタンスＬ１、Ｌ４、Ｌ５、Ｌ８を低減するための端子構造について図５に基づいて説明する。図５はパワー用リード端子の第１の構造を示す構造図である。複数の金属リード端子間にリード端子支持部２４を設けてリード端子ユニット２３を形成している。リード端子ユニット２３においてモジュールの金属ベースプリント基板側と接続される２３ａ側の内部端子間ピッチＰ１は１．２７ｍｍで、７本の端子が同電位に並列接続されている。一方メインプリント基板側と接続される２３ｂ側の外部端子間ピッチＰ２は２．５４ｍｍで、４本の端子が同電位に並列接続されている。また、リード端子ユニット２３の端子幅は、２３ａ、２３ｂともに０.８ｍｍで、端子厚Ｔ２は０．５〜０．８ｍｍである。なお２３ａ側の端子厚だけ０．８〜１．５ｍｍと２３ｂ側よりも厚くすることも可能である。またリード端子支持部２４の設置位置は２３ａ側の長さが最大になるように、メインプリント基板と面一になる位置に設置する。
以上の端子構造により、通常よりも複数の端子を並列接続することが可能となり、リード端子に寄生するインダクタンスを低減することができる。また、複数のリード端子間にリード端子支持部２４を設けているため、複数端子間の接続強度を上げることが可能となる。また、メインプリント基板と接続する端子の端子間ピッチは全て同一であるため、外部基板レイアウトを容易にすることが可能である。
以上の端子構造により通常よりも複数の端子を並列接続することが可能となり、リード端子に寄生するインダクタンスを低減することができる。
なお、回路パターンおよび端子に寄生する自己インダクタンスＬは、設計上では断面方向の薄板（幅ｗ、厚さｔ、長さｌ）として次の計算式で求めることができる。
Ｌ＝０．２×ｌ×（Ｌｎ（２×ｌ／（ｗ＋ｔ））＋０．５
＋０．２２４×（ｗ＋ｔ）／ｌ） （ｎＨ） （式１）
また金属細線（長さｌ、直径φ）に寄生する自己インダクタンスＬ’は設計上では次式で計算できる。
Ｌ’＝０．２×ｌ×（Ｌｎ（４×ｌ／φ）−０．７５） （ｎＨ） （式２）
上記構成によるインダクタンス低減の効果は実験によって検証する必要がある。金属細線においては、長さ１２ｍｍ、直径３５０μｍのアルミ線を使用した場合、６本並列接続では寄生インダクタンスは２．６ｎＨであるのに対し、１０本並列接続にすることにより１．４ｎＨに低減することができた。また、従来の構成では数十ｎＨ以上の寄生インダクタンスが存在するが、図１および図５の構成によりパワー用リード端子１０〜１１間の寄生インダクタンスの合計値を４．０ｎＨに低減できた。
以上の構成により、主電流１、２の経路は最短距離で構成され、また電流経路が細分化されるため、寄生するインダクタンスＬ１〜Ｌ８を低減することができる。また寄生抵抗も低減できる。その結果、スイッチング時のサージ電圧や輻射ノイズが低減されるため、装置の回路の誤動作および、回路素子の破壊を防止しえる効果があり、高周波，大電流駆動が必要とされるモータ駆動装置やプラズマディスプレーパネルの駆動装置として好適である。
（第２の実施形態）
本発明の第２の実施例における半導体パワーモジュールは第１の実施例における半導体パワーモジュールにおいて、パワー用リード端子構造を変更したものである。
図６（ａ）は本発明の一実施例における半導体パワーモジュールのパワー用リード端子の第２の構造を示す図である。図６（ａ）において、２５はパワー用リード端子ユニットであり、図中の例では２５ａ〜２５ｇの７本の端子が同電位に並列接続されて、図３で示す１０、１１、１２、１３の端子に相当する。一方図６（ｂ）の２６は制御用リード端子の例であり、その１本１本は別電位であり、図３で示す６、７、８、９の端子に相当する。例えば、制御用リード端子２６の端子間ピッチＰ２は２．５４ｍｍで一定であるのに対して、パワー用リード端子ユニット２５の端子間ピッチＰ１は１．２７ｍｍと狭くする。また端子幅は制御用リード端子２６、パワー用リード端子２５ともに０．８ｍｍである。さらに制御用リード端子２６の端子厚Ｔ２は０．５〜０．８ｍｍであるのに対して、パワー用リード端子２５の端子厚Ｔ１は０．８〜１．５ｍｍである。
以上の構成により、主電源電流が流れるパワー用リード端子部に寄生するインダクタンスＬ１、Ｌ４、Ｌ５、Ｌ８を低減することができる。
（第３の実施形態）
本発明の第３の実施例における半導体パワーモジュールは第１の実施例における半導体パワーモジュールにおいて、パワー用リード端子構造を変更したものである。図７（ａ）はパワー用リード端子の第３の構造を示す平面図であって、図６の第２の実施例と比較してパワー用リード端子ユニット２７が千鳥状に、すなわちジグザグ状配列になっている。図７（ｂ）は図７（ａ）中の一点鎖線Ｂ−Ｂ’に沿った側面図である。端子間の縦方向の距離ｄは５ｍｍであり、横方向の端子間ピッチ、端子厚、端子幅は図６（ａ）のパワー用リード端子ユニット２５と同様である。以上の端子構造により、図６（ａ）に示すパワー用リード端子ユニット２５よりも略倍の端子を並列接続することが可能となり、パワー用リード端子に寄生するインダクタンスを更に低減することができる。
また第１〜第３の実施例において、パワー用リード端子ユニットの構造を示す図５、図６、図７では図示しないが、パワー用リード端子ユニットを構成する複数の内部端子の内、他に比べてリード長が長い端子を配置すると、モジュールを外部基板に実装する際の位置決めが容易になる。
（第４の実施形態）
本発明の第４の実施例における半導体パワーモジュールは第１の実施例における半導体パワーモジュールにおいて、パワー用リード端子構造を変更したものである。図８はパワー用リード端子の第４の構造を示す構造図であり、第１〜第３の実施例におけるパワー用リード端子ユニットの構造を示す図５、図６、図７に示す複数のリード端子が並列接続されて構成されたパワー用リード端子ユニットとは構造が異なり、幅広の板状で形成されている。この板状パワー用リード端子２８の内部に電流経路を細分化する方向に複数のスリットまたは溝を設ける構成によりパワー用リード端子の電流経路の細分化が可能となり、端子に寄生するインダクタンスを低減する。また、端子が板状に形成されているため、端子強度が強く、モジュールを外部基板に実装する際の位置決めを容易にできる。
（第５の実施形態）
図９（ａ）は本発明の第５の実施例における半導体パワーモジュール３０の構造を示す平面図であり、図９（ｂ）は一点鎖線Ｃ−Ｃ’に沿った断面透過図である。図中で図１に対応する同一部品には同じ符号を記している。図９（ａ）、（ｂ）において、金属ベースプリント基板２上に配置された回路パターンおよび半導体素子配置は第１の実施例と同様である。第１の実施例において、金属ベースプリント基板２上の回路部品および外部端子は封止樹脂２０によって封止されていたが、第５の実施例では回路部品が実装された金属ベースプリント基板２に、当該金属ベースプリント基板２に対して封止空間を形成するインサートケース３１が取り付けられた構成である。
インサートケース３１は図９（ａ）、（ｂ）に示すように、絶縁性の樹脂により周壁３２を有する例えば矩形の枠体に形成される。そしてその周壁３２内に少なくとも制御用リード端子６〜９とパワー用リード端子１０〜１３とが一体形成されて構成される。なお図９中のパワー用リード端子１０〜１３の構造は図５で示す第１の実施例の構造と同一であるが、第２〜第４の実施例におけるパワー用リード端子の構造のどれを使用しても良い。インサートケース３１の下面は開放されており金属ベースプリント基板２が嵌合するように形成される。金属ベースプリント基板２上の回路部品は封止樹脂２０によって封止されている。
以上の構成により、制御用リード端子とインナーケースが一体成形されているため、制御用リード端子の配置位置を高精度に制御できる。またその他の作用・効果は実施例１と同様であり、主電流経路は最短距離で構成され、また電流経路が細分化されるため、寄生するインダクタンスを低減することができる。また寄生抵抗も低減できる。その結果、スイッチング時のサージ電圧や輻射ノイズが低減されるため、装置の回路の誤動作および、回路素子の破壊を防止しえる効果があり、高周波，大電流駆動が必要とされるモータ駆動装置やプラズマディスプレーパネルの駆動装置として好適である。
なお、先記した各実施例では、いずれも２個の並列接続したＭＯＳＦＥＴ４ａ、４ｂおよび５ａ、５ｂを使用した例を示したが、２個以上のＭＯＳＦＥＴを並列接続した場合についても同様に実施できるのは明白である。また先記した各実施例では、図３で示したようにパワー半導体Ｑ１、Ｑ２を直列に接続し、ハーフブリッジ回路を構成した半導体パワーモジュールについて述べたが、このハーフブリッジ回路を２あるいは３組用いて同一モジュール内に組み込んだ単相フルブリッジ、３相ハーフブリッジ回路を構成した半導体パワーモジュールについても同様に実施できるのは明白である。
以上説明したように、本発明は、高周波，大電流駆動が必要とされるモータ駆動装置やプラズマディスプレーパネルの駆動装置として有用である。
本発明の第１の実施形態に係る半導体パワーモジュールの構成を示す平面図 本発明の第１の実施形態に係る半導体パワーモジュールの一点鎖線Ａ−Ａ'に沿った断面透過図 本発明の第１の実施形態に係る半導体パワーモジュールの主要な部分を示す概略回路図 本発明の第１の実施形態に係る半導体パワーモジュールの寄生インダクタンスの構成を示す概略回路図 本発明の第１の実施形態に係る半導体パワーモジュールの構造を示す図 本発明の第２の実施形態に係る半導体パワーモジュールの金属リード端子の構造を示す図であり、（ａ）はパワー用リード端子の構造を示す図、（ｂ）は制御用リード端子の構造を示す図 本発明の第３の実施形態に係る半導体パワーモジュールのパワー用リード端子の構造を示す図であり、（ａ）は平面図、（ｂ）は一点鎖線Ｂ−Ｂ’に沿った側面図 本発明の第４の実施形態に係る半導体パワーモジュールのパワー用リード端子の構造を示す図 本発明の第５の実施形態に係る半導体パワーモジュールの構造を示す図であり、（ａ）は平面図、（ｂ）は一点鎖線Ｃ−Ｃ’に沿った断面透過図 従来の半導体パワーモジュールを示す平面図 従来の半導体パワーモジュールを示す断面図 従来の別の半導体パワーモジュールを示すパワー用リード端子と回路基板の周辺部の断面図
符号の説明
１ 半導体パワーモジュール
２ 金属ベースプリント基板
３ ドライバＩＣ
４ａ、４ｂ パワー半導体
５ａ、５ｂ パワー半導体
６ 制御用リード端子（ドライバＩＣ接地用端子（ＧＮＤ））
７ 制御用リード端子（ローサイド側制御入力端子（ＬＩＮ））
８ 制御用リード端子（ハイサイド側制御入力端子（ＨＩＮ））
９ 制御用リード端子（ドライバＩＣ電源端子（ＶＣＣ））
１０ パワー用リード端子（ドレイン端子（Ｄ１））
１１ パワー用リード端子（ソース端子（Ｓ１））
１２ パワー用リード端子（ドレイン端子（Ｄ２））
１３ パワー用リード端子（ソース端子（Ｓ２））
１４、１５、１６、１７ 回路パターン（銅材）
１８ａ、１８ｂ、１８ｃ、１８ｄ 金属細線
１９ 絶縁層
２０ 封止樹脂
２１ 制御信号端子
２２ 制御信号端子
２３、２５、２６、２７、２８ パワー用リード端子ユニット
２４ リード端子支持部
３０ 半導体パワーモジュール
３１ インサートケース
３２ 周壁
１０１ 絶縁金属基板
１０２ 金属板
１０３ 絶縁層
１０４ 銅箔パターン（回路パターン）
１０５ パワー用リード端子
１０６ 制御用リード端子
１０７ 収納ケース
１２０ パワー半導体素子
１２１ 制御半導体素子
１２２、１２３、１２４ 接続線

Claims (10)

  1. 金属基板の一主面に配設された電気的絶縁層の上に導電性の回路パターンを形成した金属ベースプリント基板と、
    前記回路パターン上に固着された少なくとも１つ以上のパワー半導体と、
    前記パワー半導体を駆動するためのドライバＩＣを有し、
    前記パワー半導体素子の上部電極と前記回路パターンとを金属細線によって電気的に接続する半導体パワーモジュールであって、
    前記半導体パワーモジュールと外部とを電気的接続するための同電位の金属リード端子群のうち少なくとも１つは、リード端子支持部を介して前記金属ベースプリント基板側に接続される内部リード端子と、外部に接続される外部リード端子を有する構造であり、
    前記内部リード端子の端子間ピッチは前記外部リード端子の端子間ピッチよりも小さく、前記内部リード端子の端子数は前記外部リード端子の端子数よりも多く、
    前記金属リード端子群における外部と接続する部分の端子間ピッチは同一であることを特徴とする半導体パワーモジュール。
  2. 前記パワー半導体と外部とを電気的に接続するためのパワー用リード端子が設置された回路パターンを有し、
    前記パワー半導体が固着された回路パターン、前記パワー半導体の上部電極と金属配線を介して接続された回路パターンおよび、前記パワー用リード端子が設置された回路パターンにおいて、それぞれの回路パターンに電流経路を細分化するスリットまたは溝を形成したことを特徴とする請求項１記載の半導体パワーモジュール。
  3. 前記同電位の金属リード端子群は、前記金属ベース基板側と接続する少なくとも３本以上
    の金属リード端子数と、外部と接続する少なくとも２本以上の金属リード端子で構成され、
    前記金属端子の中央部にリード端子ピッチを変更する１本以上のリード端子支持部を有す
    ることを特徴とする請求項１または２記載の半導体パワーモジュール。
  4. 前記金属ベースプリント基板上には、前記金属リード端子群が複数箇所に取り付けられた
    ことを特徴とする請求項１ないし３のいずれかに記載の半導体パワーモジュール。
  5. 金属基板の一主面に配設された電気的絶縁層の上に導電性の回路パターンを形成した金属ベースプリント基板と、
    前記回路パターン上に固着された少なくとも１つ以上のパワー半導体と、
    前記パワー半導体を駆動するためのドライバＩＣを有し、
    前記パワー半導体素子の上部電極と前記回路パターンとを金属細線によって電気的に接続する半導体パワーモジュールであって、
    前記パワー半導体の主電極を外部と接続するためのパワー用リード端子は、ドライバＩＣの電極を外部と接続するための制御用リード端子よりも端子間ピッチが狭く、かつ電流経路を細分化する複数の同電位の金属リード端子が並列接続されてなることを特徴とする半導体パワーモジュール。
  6. 前記パワー用リード端子は、各リード端子が離間して２段以上に配列され、かつ前記リード端子の延びる方向から見たとき、千鳥格子状に配列されていることを特徴とする請求項５記載の半導体パワーモジュール。
  7. 前記パワー用リード端子は板状に形成され、電流経路を細分化するスリットまたは溝が設けられたことを特徴とする請求項５記載の半導体パワーモジュール。
  8. 前記パワー用リード端子における内部リード端子のうち、少なくとも１本以上の内部リード端子は、他に比べてリード長が長いことを特徴とする請求項５記載の半導体パワーモジュール。
  9. 前記金属ベースプリント基板、前記パワー半導体および、前記ドライバＩＣを内部に収納するために前記金属リード端子と一体成形されたインナーケースと、
    前記インナーケース内に充填され、前記パワー半導体およびドライバＩＣを封止する封止樹脂を備えたことを特徴とする請求項１ないし８のいずれかに記載の半導体パワーモジュール。
  10. 前記複数のパワー半導体でハーフブリッジ回路を形成し、さらに大電流パルスを出力する出力端子を備えたことを特徴とする請求項１ないし９のいずれかに記載の半導体パワーモジュール。
JP2004039424A 2004-02-17 2004-02-17 半導体パワーモジュール Expired - Lifetime JP4196001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004039424A JP4196001B2 (ja) 2004-02-17 2004-02-17 半導体パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004039424A JP4196001B2 (ja) 2004-02-17 2004-02-17 半導体パワーモジュール

Publications (2)

Publication Number Publication Date
JP2005235816A JP2005235816A (ja) 2005-09-02
JP4196001B2 true JP4196001B2 (ja) 2008-12-17

Family

ID=35018490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004039424A Expired - Lifetime JP4196001B2 (ja) 2004-02-17 2004-02-17 半導体パワーモジュール

Country Status (1)

Country Link
JP (1) JP4196001B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552810B2 (ja) * 2005-09-06 2010-09-29 株式会社デンソー 半導体装置
JP6368646B2 (ja) 2012-09-20 2018-08-01 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
JP2014123638A (ja) * 2012-12-21 2014-07-03 Murata Mfg Co Ltd 部品モジュール
JP6123500B2 (ja) * 2013-06-05 2017-05-10 住友電気工業株式会社 半導体モジュール
WO2015055376A1 (en) * 2013-10-18 2015-04-23 Abb Technology Ag Igct module with divided gate layer
US11036269B2 (en) 2014-09-02 2021-06-15 Delta Electronics (Shanghai) Co., Ltd. Power module and manufacturing method thereof
CN111106074B (zh) * 2018-10-26 2022-04-08 台达电子企业管理（上海）有限公司 功率模块及其制造方法
US10447166B2 (en) 2015-08-31 2019-10-15 Delta Electronics, Inc. Power module
CN108894916B (zh) * 2018-06-11 2019-12-03 四川茂烨建筑智能化工程有限公司 一种风力发电机转速调控系统
CN108598074B (zh) * 2018-06-15 2024-02-02 华北电力大学 一种新型封装结构的功率模块
CN116936561B (zh) 2020-10-14 2024-05-03 罗姆股份有限公司 半导体模块
CN116825768B (zh) 2020-10-14 2024-02-23 罗姆股份有限公司 半导体模块
CN116034465A (zh) 2020-10-14 2023-04-28 罗姆股份有限公司 半导体模块

Also Published As

Publication number Publication date
JP2005235816A (ja) 2005-09-02

Similar Documents

Publication Publication Date Title
JP4561874B2 (ja) 電力変換装置
EP2099118B1 (en) Power converter apparatus
US7859103B2 (en) Semiconductor module and inverter device
JP4660214B2 (ja) 電力用半導体装置
JP4196001B2 (ja) 半導体パワーモジュール
JP4138612B2 (ja) 電力用半導体装置
US9041052B2 (en) Semiconductor device, semiconductor unit, and power semiconductor device
JP6973406B2 (ja) 半導体モジュール
JP6836201B2 (ja) 電力変換装置
US8040707B2 (en) Power converter
US11923266B2 (en) Semiconductor module circuit structure
WO2021261508A1 (ja) 半導体装置
JP2002141463A (ja) 半導体モジュール
JP2009278772A (ja) インバータモジュール
JP3941266B2 (ja) 半導体パワーモジュール
US6885097B2 (en) Semiconductor device
JP5056595B2 (ja) 電力変換装置
US6795324B2 (en) Power converter
JP6892006B2 (ja) 半導体装置
JP2018207044A (ja) 半導体モジュール
JP2015053410A (ja) 半導体モジュール
JP4479365B2 (ja) 半導体装置
JP4246040B2 (ja) 半導体装置の実装体
JP5062029B2 (ja) 半導体装置
JP2004063681A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060714

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080908

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4